JPH04106784A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH04106784A
JPH04106784A JP2227215A JP22721590A JPH04106784A JP H04106784 A JPH04106784 A JP H04106784A JP 2227215 A JP2227215 A JP 2227215A JP 22721590 A JP22721590 A JP 22721590A JP H04106784 A JPH04106784 A JP H04106784A
Authority
JP
Japan
Prior art keywords
inverter
output
level
power supply
latch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2227215A
Other languages
English (en)
Inventor
Takashi Koketsu
纐纈　孝
Teruo Seki
照夫 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP2227215A priority Critical patent/JPH04106784A/ja
Priority to PCT/JP1991/001143 priority patent/WO1992003825A1/ja
Priority to EP19910915718 priority patent/EP0500958A4/en
Priority to KR1019920700991A priority patent/KR950010566B1/ko
Priority to US07/844,659 priority patent/US5307319A/en
Publication of JPH04106784A publication Critical patent/JPH04106784A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体記憶装置内のラッチ回路等の電源投入時の初期状
態を設定する初期設定回路に関し、電源電圧を遮断した
場合にはその動作を確実に初期化して電源再投入時の誤
動作を防止することを目的とし、 インバータの入力端には電源の投入に基づいて動作して
電源電圧から所定のしきい値だけ低下させた電圧を出力
する半導体素子を接続し、該インバータには電源投入後
の入力電圧がインバータの論理しきい値に対する大小の
状態を保持するラッチ回路を接続し、該インバータの出
力端にはインバータの出力電圧を受は出力端子をプルア
ップするトランジスタとプルダウンするトランジスタと
を接続して出力信号を出力して構成する。
〔産業上の利用分野〕
この発明は例えば半導体記憶装置内のラッチ回路等の電
源投入時の初期状態を設定する初期設定回路に関するも
のである。
半導体記憶装置には各回路の動作状態をラッチするラッ
チ回路が設けられているが、そのラッチ回路には電源投
入時の初期状態を設定する初期設定回路が接続されてい
る。
〔従来の技術〕
従来の半導体記憶装置では、第５図に示すように外部回
路からアドレスバッファｌを介してデコーダ２にアドレ
ス選択信号が入力され、そのアドレス選択信号に基づく
デコーダ２の出力信号によりセル領域３内から所定アド
レスのメモリセルが選択され、その選択されたメモリセ
ルに対しデータの読出しあるいは書き込みが行われる。
アドレスバッファ１にはインバータ５ａ、５ｂからなる
ラッチ回路４から二段のインバータ５Ｃを介して活性化
信号Φか入力され、ラッチ回路４にはチップセレクト信
号Ｓが入力されている。
従って、ラッチ回路４にＨレベルのチップセレクト信号
Ｃ８が入力されると同ラッチ回路４からＬレベルの出力
信号が出力されるため、活性化信号ΦはＨレベルとなっ
てアドレスバッファ１が不活性状態となり、ラッチ回路
４にＬレベルのチップセレクト信号Ｃ８が入力されると
同ラッチ回路４からＨレベルの出力信号が出力されて活
性化信号ΦはＬレベルとなり、アドレスバッファｌが活
性化される。
ラッチ回路４のインバータ５ａには初期設定回路６を介
して電源か供給され、インバータ５ｂは他の回路と同様
に電源供給線（図示しない）から直接電源Ｖｃｃが供給
され、この半導体記憶装置への電源Ｖｃｃの投入時には
その初期設定回路６の動作によりインバータ５ｂへの電
源Ｖｃｃの供給より遅れてインバータ５ａに電源か供給
され、このような動作により電源Ｖｃｃの投入時にはラ
ッチ回路４のインバータ５ａの動作に先立つインバータ
５ｂの動作によりラッチ回路４の入力端子がＨレベルと
なり、このインバータ５ｂの動作によりインバータ５ａ
への電源供給後はラッチ回路４の出力信号はＨレベルに
ラッチされる。
上記初期設定回路６の一例を第６図に従って説明すると
、インバータ５ｅの入力端子にはＮ　ｃｈＭＯＳトラン
ジスタＴｒｉのソースが接続され、そのトランジスタＴ
ｒｉのトレイン及びゲートは電源ＶＣＣに接続されてい
る。また、インバータ５ｅの入力端子にはＰｃｈＭＯＳ
トランジスタＴｒ２のトレインか接続され、そのトラン
ジスタＴｒ２のソースは電源Ｖｃｃに接続されるととも
にゲートはインバータ５ｅの出力端子に接続されている
。
インバータ５ｅの出力端子はＰｃｈＭＯＳトランジスタ
Ｔｒ３のゲートに出力され、そのトランジスタＴｒ３の
ソースは電１Ｖｃｃに接続され、トレインは出力端子Ｔ
ｏｕｔに接続されている。
このように構成された初期設定回路６に電源ＶＣＣを投
入するとインバータ５ｅの入力端子には電源電圧Ｖｃｃ
からトランジスタＴｒｉのしきい値ｖｔｈＮだけ低下し
た電圧か入力され、電＃Ｖｃｃの立ち上かりにともなっ
て所定時間後にインバータ５ｅハＶｃｃ−Ｖｔｈ＼をＨ
レベルと判定してＬレベルの出力信号をトランジスタＴ
ｒ３に出力し、これに基づいてトランジスタＴｒ３かオ
ンされて出力端子Ｔｏｕｔにほぼ電７ｆｉＶｃｃに等し
い出力信号Ｖｏｕｔが出力される。また、これと同時に
トランジスタＴｒ２かオンされてインバータ５ｅの入力
信号かＨレベルにラッチされる。
従って、この初期設定回路６は電源Ｖｃｃの投入に基つ
いてその投入から上記インバータ５ｅの動作により所定
時間遅れて出力端子Ｔｏｕｔに電源Ｖｃｃより急峻に立
ち上がる出力信号Ｖｏｕｔを出力し、このような動作に
より前記ラッチ回路４のインバータ５ａへの電源の供給
を若干遅らせている。
Ｃ発明が解決しようとする課題〕 ところか、上記のような初期設定回路６では電源Ｖｃｃ
を投入して出力端子Ｔａｕｔからラッチ回路４のインバ
ータ５ａに出力信号Ｖｏｕｔを供給している状態から電
源Ｖｃｃの供給を遮断しても、出力端子Ｔｏｕｔに溜ま
った電荷か抜けず、この結果出力端子Ｔｏｕｔの電圧レ
ベルか中間レベルに浮遊することかある。従って、この
状態で各回路に電源Ｖ−ＣＣを再投入した場合に圧力端
子Ｔｏｕｔの中間しベルによりラッチ回路４のインバー
タ５ａ、５ｂが同時に動作を開始して同ラッチ回路４の
出力信号がＨレベルとなることがあり、このようなラッ
チ回路４の動作により書き込みあるいは読出し動作に誤
動作が生じるという問題点かあった。
この発明の目的は、電源電圧を遮断した場合にはその動
作を確実に初期化して電源再投入時の誤動作を防止可能
とする初期設定回路を提供するにある。
〔課題を解決するための手段〕
第１図は本発明の原理説明図である。すなわち、インバ
ータ５ｅの入力端には電源Ｖｃｃの投入に基づいて動作
して電源電圧から所定のしきい値だけ低下させた電圧を
出力する半導体素子Ｔｒｉを接続し、該インバータ５ｅ
には電源投入後の入力電圧がインバータ５ｅの論理しき
い値に対する大小の状態を保持するラッチ回路Ｔｒ２を
接続し、該インバータ５ｅの出力端にはインバータ５ｅ
の圧力電圧を受は出力端子Ｔｏｕｔをプルアップするト
ランジスタとプルダウンするトランジスタとを接続して
出力信号Ｖｏｕｔを出力する。
〔作用〕
電源Ｖｃｃの投入時にはその電源Ｖｃｃの立ち上がりよ
り遅れて出力端子Ｔｏｕｔをプルアップするトランジス
タから急峻に立ち上がる出力信号Ｖｏｕｔが出力され、
電源Ｖｃｃの遮断時には出力信号Ｖｏｕｔは出力端子Ｔ
ｏｕｔをプルダウンするトランジスタにより確実にＬレ
ベルに低下する。
〔実施例〕
以下、この発明を具体化した一実施例を第２図〜第４図
に従って説明する。なお、前記実施例と同一構成部分は
同一番号を付してその説明を省略する。
第２図に示すように、本実施例の初期設定回路７は前記
従来の初期設定回路６つトランジスタＴｒ３に換えてイ
ンバータ５ｅからＣＭＯＳインバータ５ｆを介して出力
信号Ｖｏｕｔを出力するように構成したものである。
この初期設定回路７を前記従来例と同様にラッチ回路４
の一方のインバータ５ａに接続して同初期設定回路７及
びラッチ回路４に電源Ｖｃｃを投入すると、第３図に示
すように電源Ｖｃｃの電圧レベルか一定しベルを越える
とインバータ５ｅの出力信号ｖ１かＬレベルに移行し、
この出力信号Ｖ１によりインバータ５ｆの出力信号Ｖｏ
ｕｔが電源ＶＣＣまで急激に立ち上がり、その出力信号
Ｖｏｕｔかラッチ回路４のインバータ５ａに電源として
供給される。
また、ラッチ回路４は電源Ｖｃｃの投入にともなってイ
ンバータ５ｂが動作するため、ラッチ回路４の出力端子
レベルＡがＬレベルであることにより入力端子レベルＢ
かＨレベルすなわち電源Ｖｃｃとともに上昇し、この状
態がラッチされる。従って、電源Ｖｃｃの投入時は前記
従来例と同様に動作する。
一方、初期設定回路７及びラッチ回路４への電源Ｖｃｃ
の供給を遮断すると、第４図に示すように初期設定回路
７では電源Ｖｃｃの電圧レベルか一定値以下となるとイ
ンバータ５ｅの出力信号Ｖ１かＨレベルすなわち電源ｖ
、ｃｃの電圧レベルまで上昇し、これに基ついてインバ
ータ５ｆの出力信号■ｏｕｔはＬレベルとなる。このと
き、前記従来例では同図に点線で示すように出力信号Ｖ
ｏｕｔかＬレベルまで完全に低下することなく中間レベ
ルで浮遊していたか、出力端子Ｔｏｕｔに溜まった電荷
はインバータ５ｆのＮｃｈＭＯ３）ランシスタの動作に
より確実に抜かれて出力信号Ｖｏｕｔは確実にＬレベル
となる。そして、電源電圧Ｖｃｃの低下にともなってラ
ッチ回路４の人出力信号Ａ、　　ＢはともにＬレベルと
なる。
以上のようにこの初期設定装置７では電源投入時にはラ
ッチ回路４のインバータ５ａへの電源供給を遅らせて同
ラッチ回路４の初期出力信号を確実にＬレベルとし、電
源遮断時にはインバータ５ｆの動作により出力信号Ｖｏ
ｕｔを確実にＬレベルまで低下させて電源再投入時のラ
ッチ回路４からの誤信号の出力を確実に防止することが
できる。
〔発明の効果〕
以上詳述したように、この発明は電源電圧を遮断した場
合にはその動作を確実に初期化して電源再投入時の誤動
作を防止可能とする初期設定回路を提供することができ
る優れた効果を発揮する。
Ｖｃｃは電源である。
【図面の簡単な説明】
第１図は本発明の原理説明図、 第２図は本発明の一実施例を示す回路図、第３図及び第
４図は一実施例の動作を示す波形図、 第５図はこの発明に関する半導体記憶装置のブロック図
、 第６図は従来例を示す回路図である。 図中、 ５ｅはインバータ、 Ｔｒｉは半導体素子、 Ｔｒ２はラッチ回路、 Ｖｏｕｔは出力信号、 弔 図 本発明の一実施例を示す６１８図 第１図 本発明の原理説明図 第６ 従来例を示す回路図 図 半導体記憶装置のブロック図 Ｂ 図 一実施例の動作を示す波形図 図 一実施例の動作を示す濾形図

Claims (1)

    【特許請求の範囲】
  1. １、インバータ（５ｅ）の入力端には電源（Ｖｃｃ）の
    投入に基づいて動作して電源電圧から所定のしきい値だ
    け低下させた電圧を出力する半導体素子（Ｔｒ１）を接
    続し、該インバータ（５ｅ）には電源投入後の入力電圧
    がインバータ（５ｅ）の論理しきい値に対する大小の状
    態を保持するラッチ回路（Ｔｒ２）を接続し、該インバ
    ータ（５ｅ）の出力端にはインバータ（５ｅ）の出力電
    圧を受け出力端子（Ｔｏｕｔ）をプルアップするトラン
    ジスタとプルダウンするトランジスタとを接続して出力
    信号（Ｖｏｕｔ）を出力することを特徴とする半導体集
    積回路。
JP2227215A 1990-08-28 1990-08-28 半導体集積回路 Pending JPH04106784A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2227215A JPH04106784A (ja) 1990-08-28 1990-08-28 半導体集積回路
PCT/JP1991/001143 WO1992003825A1 (en) 1990-08-28 1991-08-28 Initializing circuit and semiconductor device using thereof
EP19910915718 EP0500958A4 (en) 1990-08-28 1991-08-28 Initializing circuit and semiconductor device using thereof
KR1019920700991A KR950010566B1 (ko) 1990-08-28 1991-08-28 초기화 셋팅회로와 이것을 이용한 반도체 메모리 장치
US07/844,659 US5307319A (en) 1990-08-28 1991-08-28 Initialization setting circuit and semiconductor memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2227215A JPH04106784A (ja) 1990-08-28 1990-08-28 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH04106784A true JPH04106784A (ja) 1992-04-08

Family

ID=16857301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2227215A Pending JPH04106784A (ja) 1990-08-28 1990-08-28 半導体集積回路

Country Status (5)

Country Link
US (1) US5307319A (ja)
EP (1) EP0500958A4 (ja)
JP (1) JPH04106784A (ja)
KR (1) KR950010566B1 (ja)
WO (1) WO1992003825A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0721778A (ja) * 1993-07-06 1995-01-24 Hitachi Ltd 半導体記憶装置とチェインメモリ装置及びデータ処理装置
US5981483A (en) * 1994-05-04 1999-11-09 Mount Sinai Hospital Corporation Compositions comprising modulators of cytokines of the TGF-β superfamily
JP2914870B2 (ja) * 1994-05-25 1999-07-05 株式会社東芝 半導体集積回路
EP0805452B1 (en) * 1996-04-29 2003-09-24 STMicroelectronics S.r.l. Circuit for read-enabling a memory device synchronously with the reaching of the minimum functionality conditions of the memory cells and reading circuits, particularly for non-volatile memories
US6115312A (en) * 1997-10-16 2000-09-05 Altera Corporation Programmable logic device memory cell circuit
DE19829287A1 (de) * 1998-06-30 2000-01-05 Siemens Ag Dynamische Halbleiter-Speichervorrichtung und Verfahren zur Initialisierung einer dynamischen Halbleiter-Speichervorrichtung
US6231147B1 (en) * 1999-04-19 2001-05-15 Texas Instruments Incorporated Data storage circuits using a low threshold voltage output enable circuit
US6369630B1 (en) 1999-11-24 2002-04-09 Bae Systems Information And Electronic Systems Integration Inc. Single-event upset hardened reconfigurable bi-stable CMOS latch
JP3829041B2 (ja) * 2000-03-08 2006-10-04 株式会社東芝 強誘電体メモリ
JP4351819B2 (ja) * 2001-12-19 2009-10-28 株式会社東芝 半導体装置及び不揮発性半導体記憶装置
EP1324340A1 (en) 2001-12-28 2003-07-02 STMicroelectronics S.r.l. Static RAM with flash-clear function
JP2004062924A (ja) 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその初期化方法
US7111110B1 (en) 2002-12-10 2006-09-19 Altera Corporation Versatile RAM for programmable logic device
US10191086B2 (en) * 2016-03-24 2019-01-29 Apple Inc. Power detection circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2433328A1 (de) * 1974-07-11 1976-01-29 Philips Patentverwaltung Integrierte schaltungsanordnung
JPS59124075A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体記憶装置
JPS60143498A (ja) * 1983-12-29 1985-07-29 Mitsubishi Electric Corp 半導体入力回路
JPS60180216A (ja) * 1984-02-28 1985-09-14 Fujitsu Ltd 電圧検知回路
JPS6171714A (ja) * 1984-09-17 1986-04-12 Nec Corp ラツチ回路
JP2856355B2 (ja) * 1987-06-18 1999-02-10 富士通株式会社 半導体集積回路
US5124951A (en) * 1990-09-26 1992-06-23 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with sequenced latched row line repeaters

Also Published As

Publication number Publication date
EP0500958A1 (en) 1992-09-02
WO1992003825A1 (en) 1992-03-05
KR920702533A (ko) 1992-09-04
EP0500958A4 (en) 1993-04-07
US5307319A (en) 1994-04-26
KR950010566B1 (ko) 1995-09-19

Similar Documents

Publication Publication Date Title
US6492850B2 (en) Semiconductor integrated circuit and method for generating internal supply voltage in semiconductor integrated circuit
JPH04106784A (ja) 半導体集積回路
JPH0159677B2 (ja)
KR950009074B1 (ko) 다이너믹형 반도체 기억장치
JPH04341997A (ja) 半導体メモリ装置
US5841724A (en) Voltage source and memory-voltage switch in a memory chip
JP3841469B2 (ja) 内部セル電圧を減少させたｓｒａｍメモリセル
JP3272982B2 (ja) 半導体装置
JPS6376192A (ja) 半導体記憶装置
JPH06274711A (ja) Ｉｃカード
JP2756873B2 (ja) 半導体集積回路装置および半導体メモリ装置
US6833741B2 (en) Circuit for controlling an initializing circuit in a semiconductor device
US5111073A (en) Wafer-scale semiconductor device having fail-safe circuit
KR970004747B1 (ko) 반도체 장치
JP2820159B2 (ja) 半導体メモリ装置
JPH11185480A (ja) 入力バッファ回路
JP2914311B2 (ja) 半導体集積回路
JPH06232726A (ja) 入力回路、及び半導体集積回路
KR0135676B1 (ko) 전원 초기 안정화회로를 갖춘 메모리소자
JP2994168B2 (ja) 初期状態設定回路
JPH0749554Y2 (ja) マイクロコンピュータ
JPS6160514B2 (ja)
JPH0234117B2 (ja)
JPS61117799A (ja) 電源電圧センス回路
JPH0196889A (ja) 記憶回路