JP4251950B2 - メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 - Google Patents
メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 Download PDFInfo
- Publication number
- JP4251950B2 JP4251950B2 JP2003336497A JP2003336497A JP4251950B2 JP 4251950 B2 JP4251950 B2 JP 4251950B2 JP 2003336497 A JP2003336497 A JP 2003336497A JP 2003336497 A JP2003336497 A JP 2003336497A JP 4251950 B2 JP4251950 B2 JP 4251950B2
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- block
- address
- chip
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
前記アドレス変換テーブルを用いて前記ゾーンに対するアクセスを制御するアクセス制御手段を備えたメモリコントローラであって、
前記テーブル作成手段が、前記アドレス変換テーブルの作成進行状況を示したテーブル作成管理テーブルに基づいてアドレス変換テーブルを作成することを特徴とするメモリコントローラによって達成される。又、このメモリコントローラとフラッシュメモリを備えることを特徴とするフラッシュメモリシステムによって達成される。
前記フラッシュメモリのうちのいずれかが、処理要求の受入拒否状態になった時に、処理要求の待機状態にあるフラッシュメモリに対して読出し処理を行なうことにより、前記テーブル作成手段が、アドレス変換テーブルを作成するように構成されていることが好ましい。
前記アドレス変換テーブルの作成処理を中断するときに、前記アドレス変換テーブルの作成進行状況を示したテーブル作成管理テーブルの情報を更新し、
前記アドレス変換テーブルの作成処理を再開するときに、前記テーブル作成管理テーブルに基づいてアドレス変換テーブルの作成を再開することを特徴とするフラッシュメモリの制御方法によって達成される。
前記フラッシュメモリのうちのいずれかが、処理要求の受入拒否状態になった時に、処理要求の待機状態にあるフラッシュメモリに対して読出し処理を行なうことにより、アドレス変換テーブルを作成することが好ましい。
前記アドレス変換テーブルの作成に係る読出し処理を再開するときに、読出し処理の対象となるブロックの物理ブロックアドレスに係る情報を更新することが好ましい。
[フラッシュメモリシステム1の説明]
図1は、本発明に係るフラッシュメモリシステム1を概略的に示すブロック図である。図1に示したようにフラッシュメモリシステム1は、フラッシュメモリ2と、それを制御するコントローラ3で構成されている。又、フラッシュメモリシステム1は、通常ホストシステム4に着脱可能に装着されて使用され、ホストシステム4に対して一種の外部記憶装置として用いられる。
[メモリセルの説明]
次に、図2及び3参照して図1に示したフラッシュメモリ2を構成するメモリセル16の具体的な構造について説明する。
[フラッシュメモリのメモリ構造の説明]
次に、フラッシュメモリのメモリ構造を説明する。図4は、フラッシュメモリのメモリ構造を概略的に示す図である。図4に示したように、フラッシュメモリはデータの読出し及び書込みにおける処理単位であるページと、データの消去単位であるブロックで構成されている。
[論理ブロックアドレスと物理ブロックアドレスの説明]
フラッシュメモリはデータの上書きができないため、データの書替えを行なう場合には、ブロック消去されている消去済ブロックに新たなデータ(書替後のデータ)を書込み、古いデータ(書替前のデータ)が書込まれていたブロックを消去するという処理を行なわなければならない。この際、消去はブロック単位で処理されるため、古いデータ(書替前のデータ)が書込まれていたページが含まれるブロックの、全ページのデータが消去されてしまう。従って、データの書替えを行なう場合、書替えるページが含まれるブロックの、他のページのデータについても、消去済ブロックに移動させる処理が必要となる。
[ゾーンの構成の説明]
次に、フラッシュメモリ内の複数のブロックで構成したゾーンについて図面を参照して説明する。図5は、1024のブロックでゾーンを構成した例を示している。この例では、ゾーンは、1024のブロックB0000〜B1023で構成され、各ブロックは、読出し及び書込み処理の単位である32のページP00〜P31で構成されている。そして、このゾーンが1000ブロック分の論理ブロックアドレスの空間に割当てられている。ここで、ブロックは消去処理の単位であり、ページは読出し及び書込み処理の単位である。又、ゾーンを構成するブロックが、24ブロック分余計に割当てられているのは、不良ブロックの発生を考慮したためである。
[アドレス変換テーブルの説明]
次に、上記アドレス変換テーブルについて、図面を参照して説明する。図8は、アドレス変換テーブルの一例を示したものであり、(a)は1つのチップ内のブロックでゾーンを構成した場合のアドレス変換テーブルを示し、(b)は2つのチップ内のブロックでゾーンを構成した場合のアドレス変換テーブルを示している。
[候補テーブルの説明]
次に、候補テーブルについて、図面を参照して説明する。この候補テーブルは、データの書込み先として準備しておく消去済ブロック(以下、データの書込み先として準備しておく消去済ブロックを書込み候補ブロックと言う。)を設定しておくテーブルである。又、この候補テーブルは、ゾーンを構成するチップ毎、例えば、図7に示したようにゾーンを構成するチップ0内の512ブロックについて1テーブルと、チップ1内の512ブロックについて1テーブルの計2テーブル作成することが好ましい。つまり、ゾーンを構成するチップ0内の512ブロックから選ばれた書込み候補ブロックと、チップ1内の512ブロックから選ばれた書込み候補ブロックを1ブロックずつ設定する。
[複数チップのフラッシュメモリを用いたメモリシステムの場合の説明]
複数チップのフラッシュメモリを用いたメモリシステムで、いずれかのチップがビジー状態(処理を受付けない状態)のときに、ビジー状態(処理を受付けない状態)でないチップに対するテーブル作成処理を行なう場合について説明する。
1)内部コマンドとして内部消去コマンドが、フラッシュメモリシーケンサブロック内の所定のレジスタに設定される。
2)消去処理を行なうフラッシュメモリのチップの番号と、その処理の対象となるブロックの物理ブロックアドレスが、フラッシュメモリシ―ケンサブロック内の所定のレジスタに設定される。
1)内部コマンドとして冗長領域の読出しコマンドが、フラッシュメモリシーケンサブロック内の所定のレジスタに設定される。
2)冗長領域の読出し処理を行なうフラッシュメモリのチップの番号と、読出す冗長領域の物理ブロックアドレスが、フラッシュメモリシ―ケンサブロック内の所定のレジスタに設定される。
2、35、36 フラッシュメモリ
3 コントローラ
4 ホストコンピュータ
5 ホストインターフェース制御ブロック
6 マイクロプロセッサ
7 ホストインターフェースブロック
8 ワークエリア
9 バッファ
10 フラッシュメモリインターフェースブロック
11 ECCブロック
12 フラッシュメモリシーケンサブロック
13 外部バス
14 内部バス
16 メモリセル
17 P型半導体基板
18 ソース拡散領域
19 ドレイン拡散領域
20 トンネル酸化膜
21 フローティングゲート電極
22 絶縁膜
23 コントロールゲート電極
24 チャネル
25 ユーザ領域
26 冗長領域
31 アドレス変換テーブル
32、33 候補テーブル
Claims (7)
- フラッシュメモリ内の複数個のブロックで構成されたゾーンに対するアドレス変換テーブルを作成するテーブル作成手段と、
前記アドレス変換テーブルを用いて前記ゾーンに対するアクセスを制御するアクセス制御手段を備えたメモリコントローラであって、
前記ゾーンは、複数チップのフラッシュメモリ内のブロックで構成されており、
前記テーブル作成手段は、前記複数チップのフラッシュメモリのうちのいずれかが、処理要求の受入拒否状態になった時に、処理要求の待機状態にあるフラッシュメモリのチップに対して読出し処理を行なうことにより、前記アドレス変換テーブルを作成することを特徴とするメモリコントローラ。 - 前記テーブル作成手段が、前記アドレス変換テーブルの作成進行状況を示したテーブル作成管理テーブルに基づいて前記アドレス変換テーブルを作成することを特徴とする請求項1記載のメモリコントローラ。
- 前記受入拒否状態が、書込み処理又は消去処理の実行によって生じたものであることを特徴とする請求項1又は2記載のメモリコントローラ。
- 請求項1乃至3記載のいずれかのメモリコントローラと複数チップのフラッシュメモリを備えることを特徴とするフラッシュメモリシステム。
- フラッシュメモリ内の複数個のブロックで構成されたゾーンに対するアドレス変換テーブルを作成するテーブル作成処理と、
前記アドレス変換テーブルを用いて前記ゾーンに対するアクセスを制御するアクセス制御処理と
を備えたフラッシュメモリの制御方法であって、
前記ゾーンは、複数チップのフラッシュメモリ内のブロックで構成されており、
前記テーブル作成処理では、前記複数チップのフラッシュメモリのうちのいずれかが、処理要求の受入拒否状態になった時に、処理要求の待機状態にあるフラッシュメモリのチップに対して読出し処理を行なうことにより、前記アドレス変換テーブルを作成することを特徴とするフラッシュメモリの制御方法。 - 前記テーブル作成処理では、前記アドレス変換テーブルの作成進行状況を示したテーブル作成管理テーブルに基づいて前記アドレス変換テーブルを作成する処理を中断及び再開することを特徴とする請求項5記載のフラッシュメモリの制御方法。
- 前記受入拒否状態が、書込み処理又は消去処理の実行によって生じたものであることを特徴とする請求項5又は6記載のフラッシュメモリの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003336497A JP4251950B2 (ja) | 2003-09-26 | 2003-09-26 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003336497A JP4251950B2 (ja) | 2003-09-26 | 2003-09-26 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005107601A JP2005107601A (ja) | 2005-04-21 |
JP4251950B2 true JP4251950B2 (ja) | 2009-04-08 |
Family
ID=34532587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003336497A Expired - Fee Related JP4251950B2 (ja) | 2003-09-26 | 2003-09-26 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4251950B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4636046B2 (ja) * | 2007-03-29 | 2011-02-23 | Tdk株式会社 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
-
2003
- 2003-09-26 JP JP2003336497A patent/JP4251950B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005107601A (ja) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2647312B2 (ja) | 一括消去型不揮発性半導体記憶装置 | |
US9075740B2 (en) | Memory system | |
US7330995B2 (en) | Nonvolatile memory apparatus which prevents destruction of write data caused by power shutdown during a writing process | |
JP2005190288A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4661191B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4461754B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4173410B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム | |
JP4433792B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4251950B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4419525B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4194473B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム | |
JP4177292B2 (ja) | メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4213053B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4203994B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP2005316793A (ja) | フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP3934659B1 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4068594B2 (ja) | フラッシュメモリコントローラ、フラッシュメモリシステム、及びフラッシュメモリの制御方法 | |
JP4222879B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4235595B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4304167B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4561110B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4332108B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2003337757A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4282410B2 (ja) | フラッシュメモリの制御回路、並びに、この制御回路を備えるメモリコントローラ及びフラッシュメモリシステム | |
JP2006048746A (ja) | メモリカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090120 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |