JPH08185248A - 電源管理機構、電源管理方法、及び入出力装置用コントローラ - Google Patents

電源管理機構、電源管理方法、及び入出力装置用コントローラ

Info

Publication number
JPH08185248A
JPH08185248A JP6311419A JP31141994A JPH08185248A JP H08185248 A JPH08185248 A JP H08185248A JP 6311419 A JP6311419 A JP 6311419A JP 31141994 A JP31141994 A JP 31141994A JP H08185248 A JPH08185248 A JP H08185248A
Authority
JP
Japan
Prior art keywords
input
power
output
output device
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6311419A
Other languages
English (en)
Inventor
Shigeru Yuzawa
茂 湯沢
Satoshi Karube
智 軽部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP6311419A priority Critical patent/JPH08185248A/ja
Priority to TW084102813A priority patent/TW381214B/zh
Priority to EP95308416A priority patent/EP0717341A1/en
Priority to US08/571,064 priority patent/US6557106B1/en
Priority to KR1019950052353A priority patent/KR960024821A/ko
Publication of JPH08185248A publication Critical patent/JPH08185248A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 （修正有） 【目的】パーソナル・コンピュータのスロットに装着さ
れたＰＣカードへの電力供給の安全を確保する。 【構成】情報処理装置の入出力バス１０とデータ交換を
行なうためのインターフェース部において、交換するデ
ータの一部を一時保持するためのレジスタ部２３と、入
出力装置に信号を送出するドライバ部２５と、前記レジ
スタ部に書き込まれた内容に従って入出力装置と電源と
を結ぶ電力線の接続／切離し動作を行なう電源管理部３
０と、前記電力線上の過電流を検出する検出手段４０を
含んでいる。前記レジスタ部は該検出結果を書き込むと
ともに、前記ドライバ部は該検出結果に応じて自己の出
力をオフにすることができる。ＰＣカードへの電源供給
に異常を検出すると、ＰＣ本体側にも検出結果を通知で
きる。また、ＰＣカードへの電源供給に異常を検出する
と、ＰＣカードに信号を送出するためのドライバ部の出
力を停止させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、情報処理装置本体とこ
れに装着された入出力装置との間での電力の供給状態を
管理するための電源管理機構、電源管理方法、及び入出
力装置用コントローラに係り、特にパーソナル・コンピ
ュータ（ＰＣ）のスロットに着脱可能に挿入されたＰＣ
カードへの電力供給状態を管理するための電源管理機
構、電源管理方法、及び入出力装置用コントローラに関
する。更に詳しくは、本発明は、スロットに装着された
ＰＣカードに電源を安全に供給するとともに、ＰＣカー
ドの消費電力が異常（若しくは規格外の大消費量）の場
合であっても、ＰＣ本体側の電圧ダウンや回路の故障、
カード側のラッチ・アップ等を防止できる電源管理機
構、電源管理方法、及び入出力装置用コントローラに関
する。
【０００２】
【従来の技術】最近の技術革新によって、デスク・トッ
プ・タイプやラップ・トップ（若しくはノートブック）
・タイプのパーソナル・コンピュータ（ＰＣ）が普及し
てきた。
【０００３】ＰＣは、一般的には、小型若しくは携帯型
のため、出荷段階で標準装備されているハードウェア・
リソースには限りがある。そこで、ユーザは、ＰＣ本体
のポート／コネクタ類所望の入出力装置類を装着するこ
とによって、自分好みのシステムを構築するようになっ
ている。
【０００４】いわゆるＰＣカードは、拡張可能なＰＣの
入出力装置類の代表例である。ＰＣカードの物理的仕様
や電気的仕様は、ＰＣＭＣＩＡ（Personal Computer Me
moryCard International Association）やＪＥＩＤＡ
（Japan Electronic IndustryDevelopment Associatio
n：日本電子工業振興協会）が中心となって規格化を行
なっている。ＰＣカードは、当初はメモリ・カード仕様
のみだったが、途中でＩ／Ｏカード仕様も規格に加わ
り、ファクシミリ・モデムやＳＣＳＩ（Small Computer
System Interface）、ハード・ディスク、ＬＡＮアダ
プタなど様々な種類のカードが市販されている。現在で
は、ほとんどのＰＣが、このようなＰＣカードを挿入す
るためのスロットを１つ又はそれ以上備えることによっ
て、ハードウェア・リソースの拡張性を確保している
（図１０参照）。ＰＣカードは、小型で交換容易である
という以外にも、ＰＣ本体の電源を投入したままで着脱
可能（いわゆる「活性挿抜」若しくは"Plug and Pla
y"）という機能をサポートすることによって、その交換
性・拡張性を高めている。
【０００５】図１１には、ＰＣ本体と、ＰＣＭＣＩＡ／
ＪＥＩＤＡの仕様に準拠したＰＣカード６０とを連絡す
るためのハードウェアの概観構成（従来例）１００を示
してある。ＰＣカード６０は、機械的にはＰＣの拡張ス
ロット５０に装着され、電気的にはＰＣＭＣＩＡコント
ローラ２０を介してＰＣ本体側の入出力バス１０と連絡
している。ここで、入出力バス１０とは、ＣＰＵ（図示
しない）と各入出力装置の間でデータ交換を行なうため
の共通伝送路であり、例えばＩＳＡ（ＩＳＡはIndustry
Standard Architectureの略）等のバス・アーキテクチ
ャに準拠している。
【０００６】ＰＣＭＣＩＡコントローラ２０は、ＰＣ本
体とＰＣカード６０との接続を可能にするためのコント
ローラ・チップである。データの流通という観点からみ
れば、ＰＣＭＣＩＡコントローラ２０は、ＰＣ本体側の
入出力バス１０とはインターフェース部２１を介して連
絡しており、また、ＰＣカード６０側とはドライバ部２
５及びレシーバ部２６を介して連絡している。インター
フェース部２１は、入出力バス１０のアドレス信号、デ
ータ信号、コントロール信号と結ばれており（一般的に
は、アドレス信号はＰＣ本体側からの一方向通信で、デ
ータ信号とコントロール信号は双方向通信である）、Ｐ
Ｃ本体とＰＣカード６０との間の動作のタイミングを合
わせたり、データの表現形式を変換するようになってい
る。ドライバ部２５は、コントロール信号が示す制御内
容に従ってＰＣカード６０を駆動するための回路であ
り、インターフェース部２１からアドレス信号、往路の
データ信号、コントロール信号を受け取って、ＰＣカー
ド６０側に送出している。ドライバ部２５を、ＰＣカー
ド６０側に電流信号を送り出すための出力バッファのよ
うに模式化して把えることもできる。レシーバ部２６
は、逆にＰＣカード６０側からデータを受け取ってイン
ターフェース部２１に渡すための回路であり、帰路のデ
ータ信号を中継している。レジスタ部２３は、特定のデ
ータを一時的に格納するための回路であり、インターフ
ェース部２１からアドレス信号やデータ信号の一部を入
力している。レジスタ部２３は、ＰＣ本体側のコンフィ
ギュレーション用ソフトウェアが指定する値を書き込む
ためのアドレスやＰＣカード６０の装着状況を書き込む
ためのアドレスの他、ＰＣカード６０への電力供給の有
無に関する指示（ＶCCビットとＶPPビット）を書き込む
ためのアドレスを含んでいる（後述）。ＰＣ本体側は、
Ｉ／Ｏリード・サイクルでレジスタ部２３の各アドレス
にアクセスすることができる。
【０００７】ＰＣＭＣＩＡ／ＪＥＩＤＡの標準仕様によ
れば、ＰＣ本体側は、ＰＣカード６０に対してＶCCとＶ
PPという電圧レベルが相違する２系統の電力線３５，３
６を提供するように定められている。一般的には、電力
線３５はＰＣカード６０が通常のオペレーションに用い
るための基準電圧ＶCC（３．３Ｖ又は５Ｖ）を与えるた
めのものであり、また、電力線３６は比較的高い電圧
（又はＶCCの補助電力）を要するオプション的なアップ
グレード・オペレーションなどに用いるための電圧ＶPP
を与えるためのものである（例えば、フラッシュＲＯＭ
などの不揮発性メモリを持つＰＣカードの場合、電源電
圧ＶPPは、不揮発性メモリの消去・書き込み動作のため
に用いられる）。ＰＣカード６０は、その仕様によっ
て、ＶCCのみを利用するものと、ＶCCとＶPPの両方を用
いるものとがある。そして、ＰＣＭＣＩＡコントローラ
２０は、ＰＣ本体とＰＣカード６０との間のデータ交換
を制御する以外にも、ＰＣ本体からＰＣカード６０への
電力の供給も制御するようになっている。より具体的に
は、ＰＣＭＣＩＡコントローラ２０内の電源管理部（Po
wer Enabler）２４と電源コントローラ（Power Control
ler）３０が協働的に担っている。電源管理部２４は、
レジスタ部２３内のＶCCビットとＶPPビットを参照し
て、各ビットの設定又は解除に応じて各電力線３５，３
６の接続／切離を指示するための制御信号ＶCC_En，Ｖ
PP_Enをイネーブル（Enable）し又はディスエーブル（d
isable）するようになっている。そして、電源コントロ
ーラ３０内では、ＶCC_En，ＶPP_Enの出力に応じて各ス
イッチ３１，３２を開閉制御して、各電源電圧ＶCC、Ｖ
PPの供給／遮断を行なうようになっている。スイッチ３
１，３２には、例えばＰチャネル型ＭＯＳ ＦＥＴ、あ
るいはバイポーラ・トランジスタを用いればよい。な
お、ＰＣＭＣＩＡコントローラ２０自体は、ＶCCやＶPP
とは異なるシステム電源電圧ＶDDによって駆動されてい
る。
【０００８】ところで、ＰＣカード（特にＰＣＭＣＩＡ
／ＪＥＩＤＡが標準化したＰＣカード）は、ＰＣ本体に
頻繁に装脱着されることを前提としており、現在既に多
数のメーカによりいろいろな種類のＰＣカードが市販さ
れている。ところが、ＰＣカードに関する現在の標準仕
様では、ＰＣカードの消費電力についてはほとんど全く
規定されていない。このため、ＰＣ本体側が用意してい
るＰＣカード用電源回路の供給能力を上回る大消費電力
のＰＣカードが存在し、且つ、このようなＰＣカードが
期せずしてスロット５０に装着される場合がある。ま
た、ＰＣカード内部の回路の異常により、電源がＧＮＤ
にショートしている場合もある。さらには、ＰＣカード
は、本来メモリ・カード仕様のみだったが、現在ではＩ
／Ｏカード仕様も規格に加わったため、ハード・ディス
ク・カード（いわゆるＴｙｐｅIII）のように大消費電
力（異常でも規格外でもない）のカードが同じスロット
にいきなり装着される場合もある。このように装着され
たＰＣカードの消費電力が予期しない程大きい場合、Ｐ
Ｃ本体側のＰＣカード用電源回路を破壊したり、ひいて
はＰＣ本体の電源回路やメモリの内容を破壊してデータ
を紛失してしまいかねない。
【０００９】要するに、ＰＣカードは、消費電力に関し
ては規定がなく、しかも内部の状態が一見して判断でき
ない訳である。にも拘らず、Plug and Playの構想によ
り活性挿抜される機会が多いので、ＰＣカードに対する
電源保護対策は極めて重要といえる。
【００１０】従来、ＰＣカードへの電源を安全に供給す
るために、各電力線上には過電流保護用の回路が組み込
まれていた。図１１の各電力線３５，３６上に直列的に
挿入されているヒューズ３３，３４がこれに該当する。
しかしながら、ヒューズによる過電流保護には以下のよ
うな問題点がある。
【００１１】(1) ＰＣＭＣＩＡ用電源コントローラ３０
に用いられるヒューズ３３，３４は、一般的には、基板
上に半田結合などによりアセンブルされるチップ型のも
のであり、切断しても交換（リプレース）が容易ではな
い。当然、一度ヒューズが切れてしまうと、該スロット
に正常なＰＣカードを入れても動作しない。
【００１２】(2) ヒューズは一般的には応答速度が遅い
素子であり、切断までの一瞬にＰＣカードに過大な電流
が流れてしまう。このため、大電流がＰＣカード側に奪
われてＰＣ本体側の電源電圧が低下してしまい、ＰＣ本
体の動作停止やメイン・メモリの内容破壊等を引き起こ
す可能性がある。
【００１３】(3) ＰＣカードが原因でヒューズが切断し
たがためにＰＣカードが動作しない場合であっても、Ｐ
ＣＭＣＩＡ／ＪＥＩＤＡの規格上では、ユーザやＰＣ本
体側にその原因を通知するようなインターフェースは用
意されていない。ユーザは異常を知り得ないから、異常
のあるＰＣカードを同一ＰＣの他のスロットあるいは他
のＰＣのスロットに次々と挿入して動作確認を試みるこ
とが往々にしてある。Plug and Playを目的に掲げ、装
脱着を容易にしたＰＣカードならばなおさらである。し
たがって、動作確認の繰り返しによって、次々と他のＰ
Ｃカード・スロットのヒューズを切断し続けてしまう危
険も多い。また、ＰＣカード側に電源が供給されていな
い状態でもＰＣＭＣＩＡコントローラのドライバ部はオ
ン状態のままであり、異常を知り得ないＰＣ本体側はＰ
Ｃカードにアクセスを試みることになる。ところが、ト
ランジスタ等の回路素子は、駆動電圧の供給によって初
めて入力信号を適切にスイッチング動作できるが、駆動
電圧のない状態では動作しないので素子内又は素子間を
予期せぬ方向に電流が流れる可能性がある。この結果、
信号によっては大電流をシンク（sink）することもあ
り、ラッチ・アップ（Latch up）によりＰＣカードの内
部回路を破壊してしまう可能性もある。また、ＶCC側の
みヒューズが切断した場合、ＶPPのみによってＰＣカー
ドを駆動しようとすることになる。本来オプション的で
しかない電源電圧ＶPPのみの印加は、スペックに反する
とともにＰＣカードにとっては危険な状態である。
【００１４】なお、ＰＣカードの内臓ＲＯＭにカード属
性情報（ＣＩＳ）の一部としてＰＣカードの消費電流の
情報を書き込んでおき、ＰＣ本体側から見えるようにす
る、という手法もある。しかしながら、該ＲＯＭを読み
出すためにはＰＣカードに一旦は電源電圧を投入しなけ
ればならず、完全なプロテクションにはならない。
【００１５】以上を総括すれば、ＰＣカードに電源異常
が存在する場合には、ＰＣ本体側がダメージを受ける前
に電源供給を停止するとともに、異常があるという情報
をＰＣ本体のシステムに伝達できるようにすることが望
まれている訳である。
【００１６】
【発明が解決しようとする課題】本発明の目的は、情報
処理装置本体とこれに装着された入出力装置との間での
電力の供給状態を管理するための電源管理機構、電源管
理方法、及び入出力装置用コントローラ優れたを提供す
ることにある。
【００１７】本発明の更なる目的は、パーソナル・コン
ピュータ（ＰＣ）のスロットに装着されたＰＣカードへ
の電力供給状態を管理するための電源管理機構、電源管
理方法、及び入出力装置用コントローラを提供すること
にある。
【００１８】本発明の更なる目的は、スロットに装着さ
れたＰＣカードに電源を安全に供給するとともに、ＰＣ
カードの消費電力が異常（若しくは規格外の大消費量）
の場合であっても、ＰＣ本体側の電圧ダウンや回路の故
障、カード側のラッチ・アップ等を防止できる電源管理
機構、電源管理方法、及び入出力装置用コントローラを
提供することにある。
【００１９】
【課題を解決するための手段及び作用】本発明は、上記
課題を参酌してなされたものであり、その第１の側面
は、情報処理装置から着脱可能な入出力装置への電源の
供給を管理するための電源管理機構において、第１の電
圧レベルで電源を供給する第１の電力線と、第２の電圧
レベルで電源を供給する第２の電力線と、前記第１の電
力線上の過電流を検出する第１の検出器と、前記第２の
電力線上の過電流を検出する第２の検出器と、前記第１
及び第２の検出器の出力の論理和をとる論理和手段と、
前記論理和手段の出力に応じて前記第１の電力線の接続
／切離しを行なう第１のスイッチと、前記論理和手段の
出力に応じて前記第２の電力線の接続／切離しを行なう
第２のスイッチと、を含むことを特徴とする電源管理機
構である。
【００２０】また、本発明の第２の側面は、情報処理装
置から着脱可能な入出力装置への電源の供給を管理する
ための電源管理機構において、第１の電圧レベルで電源
を供給する第１の電力線と、第２の電圧レベルで電源を
供給する第２の電力線と、前記第１の電力線上の過電流
を検出する第１の検出器と、前記第２の電力線上の過電
流を検出する第２の検出器と、前記第１及び第２の検出
器の出力の論理和をとる論理和手段と、前記論理和手段
の出力に応じて前記第１の電力線の接続／切離しを行な
う第１のスイッチと、前記論理和手段の出力に応じて前
記第２の電力線の接続／切離しを行なう第２のスイッチ
と、を含み、さらに前記論理手段は該出力を前記情報処
理装置にも通知することを特徴とする電源管理機構であ
る。
【００２１】また、本発明の第３の側面は、情報処理装
置から着脱可能な入出力装置への電源の供給を管理する
ための電源管理機構において、第１の電圧レベルで電源
を供給する第１の電力線と、第２の電圧レベルで電源を
供給する第２の電力線と、前記第１の電力線に過電流が
流れると切断する第１のヒューズと、前記第２の電力線
に過電流が流れると切断する第２のヒューズと、前記第
１のヒューズの切断によってオン状態になる第１の検出
線と、前記第２のヒューズの切断によってオン状態にな
る第２の検出線と、前記第１又は第２の検出線のうち少
なくとも一方がオン状態になると前記情報処理装置に通
知を送る通知線とを含むことを特徴とする電源管理機構
である。
【００２２】また、本発明の第４の側面は、情報処理装
置と着脱可能な入出力装置とを連絡するための入出力装
置用コントローラにおいて、前記情報処理装置内の入出
力バスとデータ交換を行なうためのインターフェース部
と、交換するデータの一部を一時保持するためのレジス
タ部と、前記入出力装置に信号を送出するドライバ部
と、前記レジスタ部に書き込まれた内容に従って入出力
装置と電源とを結ぶ電力線の接続／切離し動作を行なう
電源管理部と、前記電力線上の過電流を検出する検出手
段を含み、さらに、前記ドライバ部は該検出結果に応じ
て去勢されることを特徴とする入出力装置用コントロー
ラである。
【００２３】また、本発明の第５の側面は、情報処理装
置と着脱可能な入出力装置とを連絡するための入出力装
置用コントローラにおいて、前記情報処理装置内の入出
力バスとデータ交換を行なうためのインターフェース部
と、交換するデータの一部を一時保持するためのレジス
タ部と、前記入出力装置に信号を送出するドライバ部
と、前記レジスタ部に書き込まれた内容に従って入出力
装置と電源とを結ぶ電力線の接続／切離し動作を行なう
電源管理部と、前記電力線上の過電流を検出する検出手
段を含み、さらに、前記レジスタ部は該検出結果を書き
込むフィールドを有するとともに、前記ドライバ部は該
検出結果に応じて去勢されることを特徴とする入出力装
置用コントローラである。
【００２４】また、本発明の第６の側面は、情報処理装
置から着脱可能な入出力装置への電源供給を管理するた
めの電源管理方法において、該電源供給の異常の有無を
検出する段階と、該異常の検出に応じて前記入出力装置
への信号の送出を停止する段階とを含むことを特徴とす
る電源管理方法である。
【００２５】また、本発明の第７の側面は、情報処理装
置から着脱可能な入出力装置への電源供給を管理するた
めの電源管理方法において、該電源供給の異常の有無を
検出する段階と、該異常の検出に応じて電源供給を停止
する段階と、該異常の検出に応じて前記入出力装置への
信号の送出を停止する段階と、該異常の検出を前記情報
処理装置に通知する段階とを含むことを特徴とする電源
管理方法である。
【００２６】また、本発明の第８の側面は、情報処理装
置から着脱可能な入出力装置への電源供給を管理するた
めの電源管理方法において、前記入出力装置の前記情報
処理装置への装着に応答して電源供給を開始する段階
と、該電源供給の異常の有無を検出する段階と、該異常
の検出に応じて電源供給を停止する段階と、該異常の検
出に応じて前記入出力装置への信号の送出を停止する段
階と、該異常の検出を前記情報処理装置に通知する段階
と、少なくとも前記入出力装置が装着されている間は前
記入出力装置への電源供給の停止状態を保つ段階と、を
含むことを特徴とする電源管理方法である。
【００２７】また、本発明の第９の側面は、情報処理装
置から着脱可能な入出力装置への電源の供給を管理する
ための電源管理機構において、第１の電圧レベルで電源
を供給する第１の電力線と、第２の電圧レベルで電源を
供給する第２の電力線と、前記第１の電力線上の過電流
を検出する第１の検出器と、前記第２の電力線上の過電
流を検出する第２の検出器と、前記第１及び第２の検出
器の出力の論理和をとる論理和手段と、前記第１の電力
線の接続／切離しを行なう第１のスイッチと、前記情報
処理装置からの指示によって前記第１のスイッチを付勢
するとともに前記論理和手段の出力に応じて前記第１の
スイッチを去勢し且つ前記情報処理装置から指示がある
までは去勢状態を保持する第１のオン／オフ制御手段
と、前記第２の電力線の接続／切離しを行なう第２のス
イッチと、前記情報処理装置からの指示によって前記第
２のスイッチを付勢するとともに前記論理和手段の出力
に応じて前記第２のスイッチを去勢し且つ前記情報処理
装置から指示があるまでは去勢状態を保持する第２のオ
ン／オフ制御手段と、を含むことを特徴とする電源管理
機構である。
【００２８】また、本発明の第１０の側面は、情報処理
装置から着脱可能な入出力装置への電源の供給を管理す
るための電源管理機構において、第１の電圧レベルで電
源を供給する第１の電力線と、第２の電圧レベルで電源
を供給する第２の電力線と、前記第１の電力線上の過電
流を検出する第１の検出器と、前記第２の電力線上の過
電流を検出する第２の検出器と、前記第１及び第２の検
出器の出力の論理和をとる論理和手段と、前記第１の電
力線の接続／切離しを行なう第１のスイッチと、前記情
報処理装置からの指示によって前記第１のスイッチを付
勢するとともに前記論理和手段の出力に応じて前記第１
のスイッチを去勢し且つ前記情報処理装置から指示があ
るまでは去勢状態を保持する第１のオン／オフ制御手段
と、前記第２の電力線の接続／切離しを行なう第２のス
イッチと、前記情報処理装置からの指示によって前記第
２のスイッチを付勢するとともに前記論理和手段の出力
に応じて前記第２のスイッチを去勢し且つ前記情報処理
装置から指示があるまでは去勢状態を保持する第２のオ
ン／オフ制御手段と、を含み、さらに前記論理手段は該
出力を前記情報処理装置にも通知することを特徴とする
電源管理機構。
【００２９】また、本発明の第１１の側面は、情報処理
装置と着脱可能な入出力装置とを連絡するための入出力
装置用コントローラにおいて、前記情報処理装置内の入
出力バスとデータ交換を行なうためのインターフェース
部と、交換するデータの一部を一時保持するためのレジ
スタ部と、前記入出力装置に信号を送出するドライバ部
と、前記レジスタ部に書き込まれた内容に従って入出力
装置と電源とを結ぶ電力線の接続／切離し動作を行なう
電源管理部と、前記電力線上の過電流を検出する検出手
段と、前記情報処理装置からの指示があるまでは該検出
結果を保持する保持手段を含み、さらに、前記ドライバ
部は前記保持手段の出力に応じて去勢されることを特徴
とする入出力装置用コントローラである。
【００３０】また、本発明の第１２の側面は、情報処理
装置と着脱可能な入出力装置とを連絡するための入出力
装置用コントローラにおいて、前記情報処理装置内の入
出力バスとデータ交換を行なうためのインターフェース
部と、交換するデータの一部を一時保持するためのレジ
スタ部と、前記入出力装置に信号を送出するドライバ部
と、前記レジスタ部に書き込まれた内容に従って入出力
装置と電源とを結ぶ電力線の接続／切離し動作を行なう
電源管理部と、前記電力線上の過電流を検出する検出手
段と、前記情報処理装置からの指示があるまでは該検出
結果を保持する保持手段を含み、さらに、前記レジスタ
部は該検出結果を書き込むフィールドを有するととも
に、前記ドライバ部は前記保持手段の出力に応じて去勢
されることを特徴とする入出力装置用コントローラであ
る。
【００３１】しかして、本発明の第１、第２、第９及び
第１０の側面によれば、各電力線上に過電流を検出する
ための回路（例えば電流を電圧に変換するための抵抗体
と電圧レベルを検出するためのアンプとの組合せ）を設
け、該検出回路の出力に基づいて電力線の接続／切離し
を行なうようにしたので、電源異常（大消費電力または
内部回路のＧＮＤへの短絡等）のあるＰＣカードを装着
するや否や電源供給を瞬時にシャット・ダウンでき、Ｐ
Ｃ本体のシステム・ダウンやメイン・メモリの内容破壊
等を防ぐことができる。また、電力線の切離しにヒュー
ズを用いないので、その後素子を交換・修復する必要が
全くない。ユーザが動作確認のためＰＣカードを他のス
ロットに次々と装着していっても、同様の被害が繰り返
されることもない。
【００３２】また、本発明の第３の側面によれば、ＰＣ
カードへの電力線の遮断にヒューズを用いてはいるが、
ヒューズの切断をＰＣ本体側に通知できるので、故障に
よるダメージを最小限に食い止めることができる。
【００３３】また、本発明の第１、第２、第３、第９及
び第１０の側面によれば、ＶCCとＶPPというＰＣＭＣＩ
Ａで定められた２系統の電力線のうち基本電圧であるＶ
CCの方だけが遮断された場合であっても、ＶPP側の電力
線も遮断することができる、ＰＣカードの不如意な破壊
を回避できる。
【００３４】また、本発明の第２、第３、第５、第７、
第８、第１０及び第１２の側面によれば、ＰＣカードへ
の電源供給に異常を検出すると、ＰＣ本体側にも検出結
果を通知できる。したがって、ＧＵＩ（Graphical User
Interface）などを通じてユーザにも知らせることがで
きるので、無用の確認作業を行なわずに済む。
【００３５】また、本発明の第４、第５、第６、第７、
第８、第１１及び第１２の側面によれば、ＰＣカードへ
の電源供給に異常を検出すると、ＰＣカードに信号（ア
ドレス、データ、コントロール信号など）を送出するた
めのドライバ部の出力を停止させるようにしたので、ラ
ッチ・アップ等によるＰＣカードの内部回路の破壊を未
然に防止することができる。
【００３６】また、本発明の第８、第９、第１０、第１
１及び第１２の側面によれば、電源異常のあるＰＣカー
ドがカード・スロットに装着されている間は電力線の遮
断、及び／又はＰＣカードへのバス信号の出力停止状態
を保つことができる。したがって、異常のあるＰＣカー
ドがスロットに装着されたままであっても、電力線が電
源との接続と遮断を繰り返すことに伴う供給電流のリン
ギング現象を防止することができる。
【００３７】本発明のさらに他の目的、特徴や利点は、
後述する本発明の実施例や添付する図面に基づくより詳
細な説明によって明らかになるであろう。
【００３８】
【実施例】本発明の実施例を以下のように項分けして説
明することにする。 Ａ．第１の実施例のハードウェア構成 Ｂ．第２の実施例のハードウェア構成 Ｃ．本発明をインプリメントしたＰＣのシステム構成 Ｄ．本発明をインプリメントしたＰＣのオペレーション
【００３９】Ａ．第１の実施例のハードウェア構成 図１は、本発明の第１の実施例に係るＰＣＭＣＩＡ Ｐ
Ｃカード用スロット部近傍１００のハードウェア構成を
概略的に示している。同図中、図１１と略同一の構成要
素については同一の参照番号を付しており、また、説明
に不要な箇所は便宜上捨象している。第１の実施例は、
図１１に示す従来例とは３つの相違点を有する。以下、
これらについて詳解する。
【００４０】第１の実施例と図１１に示す従来例との相
違の第１点は、各電力線３５，３６上のヒューズ３３，
３４が取り除かれた代わりに過電流検出器（Over Curre
nt Detector）４０が設けられた点である。過電流検出
器４０は各電力線３５，３６に過電流が流れたことを検
出するためのものである。
【００４１】図１に示すように、電力線３５上には電流
を電圧に変換するための抵抗体４１が直列的に挿入さ
れ、且つ該抵抗体４１の両端は差動アンプ４３の非反転
側及び反転側の各端子に入力している。差動アンプ４３
は、検出すべき過電流値に対応する電圧レベルにしきい
値が設定されており、電力線３５上に過電流が流れるこ
とによって付勢されるようになっている。同様に、電力
線３６上には抵抗体４２が直列接続され、該抵抗体４２
の両端の電位差を差動アンプ４４で検出するようになっ
ている。過電流検出器４０は、アナログ素子で構成され
ているので、応答が速く、電源異常あるいは大消費電力
のＰＣカードがスロット５０に装着されるや否や各電力
線３５，３６を電源ＶCC，ＶPPから遮断させることがで
きる。
【００４２】第１の実施例と従来例との相違の第２点
は、上述した２つの過電流検出器４０による検出結果を
電源コントローラ３０にフィードバックしている点であ
る。
【００４３】図１に示すように、差動アンプ４３，４４
の出力はともにＯＲゲート３９に入力している。ＯＲゲ
ート３９は、両入力の論理和を出力する素子であり、電
力線３５，３６の少なくとも一方で過電流が検出された
ることに応答して該出力ＯＶＳ（Over Curreny Signa
l）が付勢されるようになっている。ＯＲゲート３９の
出力ＯＶＳは、スイッチ・オン／オフ制御部３７，３８
のそれぞれに入力されている。スイッチ・オン／オフ制
御部３７は、ＯＲゲート３９の出力信号ＯＣＳの他に、
ＰＣＭＣＩＡコントローラ２０内の電源管理部２４から
制御信号ＶCC_Enを入力しており、ＯＣＳのロー・レベ
ル（すなわち過電流未検出状態）とＶCC_Enのハイ・レ
ベル（すなわち電力線３５のイネーブル状態）の論理積
をスイッチ３１のゲートに入れている。また、スイッチ
・オン／オフ制御部３８は、ＯＲゲート３９の出力信号
ＯＣＳの他に、ＰＣＭＣＩＡコントローラ２０内の電源
管理部２４から制御信号ＶPP_Enを入力しており、ＯＣ
Ｓのロー・レベル（すなわち過電流未検出状態）とＶPP
_Enのハイ・レベル（すなわち電力線３６のイネーブル
状態）の論理積をスイッチ３２のゲートに入れている。
スイッチ３１，３２は、Ｐチャネル型ＭＯＳ ＦＥＴス
イッチであり、各オン／オフ制御部３７，３８の出力が
ハイ状態、すなわち電力線３５，３６がイネーブル状態
で且つ過電流未検出の間は電力線３５，３６を電源
ＶCC，ＶPPに接続し、過電流が検出されたのに応答して
遮断するようになっている。電力線３５，３６の遮断
は、ヒューズのように素子の破壊によらず、トランジス
タ素子３１，３２の通常の動作によって実現されるの
で、［従来の技術］の項で述べたようなヒューズ等の素
子の交換作業の必要は全くない。当然、正常なＰＣカー
ドを挿入すれば、通常通り動作する。
【００４４】上述では、説明の簡略化のため、スイッチ
・オン／オフ制御部３７，３８をＡＮＤゲートのような
単なる組合わせ回路として表現したが、実際には、内部
状態をラッチできる順序回路であるのが好ましい。より
具体的には、過電流を一旦検出すると、少なくとも別の
ＰＣカードが挿入されるなどしてリセットされるまでは
各スイッチ３１，３２のオフ状態を維持できることが好
ましいのである。なぜならば、スイッチ３１，３２を遮
断すれば過電流が検出されなくなるので、ラッチできな
ければスイッチ３１，３２の開閉動作を際限なく繰り返
すことになり、この結果、各電力線３５，３６上には図
２に示すようなリンギング電流（すなわち差動アンプ４
３，４４のしきい値を振幅の中心とした三角波状の電
流）が流れてしまうからである（リンギング電流は、Ｐ
Ｃカード６０やスロット５０の加熱破壊を引き起した
り、また、ＰＣ本体にとっては電力の浪費でしかな
い）。図３には、過電流の検出結果をラッチできる電源
コントローラ３０の内部構成をより詳細に示してある。
同図において、オン／オフ制御部３７はＮＡＮＤゲート
３７ＡとＳＲラッチ３７Ｂとパルス発生器３７Ｃとから
なり、また、オン／オフ制御部３８はＮＡＮＤゲート３
８ＡとＳＲラッチ３８Ｂとパルス発生器３８Ｃとからな
る。３７と３８の構成及び動作は略同一なので、以下３
７についてのみ説明する。電源管理部２４からの信号Ｖ
CC_Enは、ＮＡＮＤゲート３７Ａに直接入力されている
とともに、パルス発生器３７Ｃを介してＳＲラッチのＳ
端子に入力されている。ＳＲラッチ３７Ｂの出力Ｑは、
ＮＡＮＤゲート３７Ａの他方の端子に入力されている。
ＮＡＮＤゲート３７Ａは、２つの入力の論理積を反転す
る素子であり、その出力をスイッチ３１のゲートに入れ
ている。パルス発生器３７Ｃは、入力信号がハイ・レベ
ルになる度に１パルスを出力するようになっており、ま
た、ＳＲラッチ３７ＢはＳ端子に１パルスを受け取るこ
とによってその出力Ｑを設定（Set）すなわちハイ・レ
ベルにするようになっている（周知）。したがって、Ｖ
CC_Enがイネーブルになると、ＮＡＮＤゲート３７Ａの
両入力がともにハイ・レベルになるので、スイッチ３１
はオン状態になる。一方、各電力線３５，３６の過電流
検出結果は、ＯＲゲート３９Ａに入力され、パルス発生
器Ｂを介してＳＲラッチ３７ＢのＲ端子に入力されてい
る。ＳＲラッチ３７ＢはＲ端子に１パルスを受け取るこ
とによってその出力Ｑを解除（Reset）する性質を持つ
（周知）。したがって、電力線３５，３６の少なくとも
一方で過電流が検出されると、パルス発生器３９Ｂが１
パルスを出力し、ＳＲラッチ３７Ｂの出力Ｑがロー・レ
ベルに変わるので、ＶCC_EnがイネーブルのままでもＡ
ＮＤゲート３７Ａの出力はハイ・レベルに変わる。その
結果、Ｐチャネル型ＭＯＳ ＦＥＴスイッチ３１はオフ
になるとともにこの状態を維持する。
【００４５】図４は、図３に示す電源コントローラ３０
を用いた場合のスイッチ３１のオン・オフ動作をチャー
ト化したものである。同図に示すように、ＶCC_Enがイ
ネーブル状態になったのに応答してＳ端子に１パルスが
入力され、ＳＲラッチ３７Ｂが設定され、この結果、ス
イッチ３１もオン状態になる。一方、過電流が検出され
るとＲ端子に１パルスが入力され、ＳＲラッチ３７Ｂが
解除され、この結果、スイッチ３１もオフされる。ＶCC
_Enがイネーブルのままであっても、過電流を一旦検出
するとスイッチ３１はオフ状態を維持し続ける、という
ことを当業者であれば充分理解できるであろう。
【００４６】第１の実施例と従来例との相違の第３点
は、上述した２つの過電流検出器４０の出力をＰＣＭＣ
ＩＡコントローラ２０にフィードバックしている点であ
る。より具体的には、ＯＲゲート３９の出力を、ドライ
バ部２５とレジスタ部２３の各々に入れている。
【００４７】図５には、第１の実施例に係るＰＣＭＣＩ
Ａコントローラ２０の内部構成を、説明に必要な箇所だ
け抽出して示している。同図に示すように、電力線３
５，３６の過電流検出結果であるＯＲゲート３９Ａの出
力は、ラッチ３９Ｃにも入力されている。ラッチ３９Ｃ
は、ＯＲゲート３９Ａからハイ・レベルを入力すると出
力ＯＣＳをハイ・レベルに保持できる順序回路であり、
例えばＤラッチなどで実現できる。ラッチ３９Ｃの出力
はレジスタ部２３とドライバ部２５に入力されている。
レジスタ部２３は、信号ＯＣＳのハイ・レベルを受けて
所定の番地にＯＣＳビットを書き込むようになっている
（後述）。また、ドライバ部２５は、電流を送出するた
めのバッファと等価な回路であるが、該バッファのゲー
ト・コントロール端子にＯＣＳ信号を反転入力してい
る。したがって、過電流検出に伴うＯＣＳ信号のハイ・
レベル化に応答してドライバ部２５はハイ・インピーダ
ンス（Ｈｉ−Ｚ）状態になり、この結果、ＰＣカード６
０へのバス信号の送出を停止することができる訳であ
る。
【００４８】図６には、ＰＣＭＣＩＡコントローラ２０
内のレジスタ部２３の内部構成の一部を図解してある。
同図において、ｋ番地は、各電力線３５，３６の電力供
給の指示であるＶCCビット，ＶPPビットを書き込むため
のインプット・レジスタである。また、ｍ番地は、スロ
ット５０にＰＣカードを装着した旨（Card Detect）を
書き込むためのアウトプット・レジスタである。また、
ｎ番地は、過電流を検出した旨（ＯＣＳビット）を書き
込むためのアウトプット・レジスタであり、検出信号Ｏ
ＣＳを入力している（前述）。レジスタ部２３の構成
は、一般にはインテル１８２３６５ＳＬを参考にして作
成するが、ＯＣＳビットの内容を書き込むためのアウト
プット・レジスタは本実施例にユニークな点である。Ｐ
Ｃ本体側は、通常のＩ／Ｏリード・サイクルでレジスタ
部２３にアクセスすることができるので、ｎ番地を読み
出すことによってＰＣカード６０の電源異常を知ること
ができる訳である。なお、レジスタ部２３はその他多数
のＩ／Ｏレジスタを含んでいるが、当業者には周知なの
でここでは言及しない。
【００４９】Ｂ．第２の実施例のハードウェア構成 図７は、本発明の第２の実施例に係るＰＣＭＣＩＡ Ｐ
Ｃカード用スロット部近傍１００のハードウェア構成を
概略的に示している。同図中、図１１と略同一の構成要
素については同一の参照番号を付しており、また、説明
に不要な箇所は便宜上捨象している。
【００５０】第２の実施例は、過電流検出器４０を持た
ない代わりに、従来例（図１１）と同様にヒューズ３
１，３２によって各電力線３５，３６それぞれの電源遮
断を行なっている。但し、ヒューズ３１，３２の遮断を
ＰＣＭＣＩＡコントローラ２０にフィードバックしてい
る点は従来例とは顕著に相違する、ということに留意さ
れたい。
【００５１】図７において、Ｑ１は、ｐｎｐ型トランジ
スタであり、ヒューズ３３の電源ＶCC側端子をエミッタ
に入れるとともに、ヒューズ３３のＰＣカード６０側端
子を抵抗Ｒ1を介してベースに入れている。ヒューズ３
３が連結している間はベースとエミッタは同じ電位なの
でＱ１は去勢されている。ところが、電力線３５に過電
流が流れてヒューズ３３が一旦切断すると、ベース側が
ＰＣカード６０を負荷としてＧＮＤにプル・ダウンされ
て、エミッタ側にバイアス電位ＶCCが印加するので、Ｑ
１は付勢され以後オン状態を維持するようになってい
る。また、Ｑ２は、同様にｐｎｐ型トランジスタであ
り、エミッタにヒューズ３４の電源Ｖpp側端子を入れる
とともに、抵抗Ｒ2を介してベースにヒューズ３４のＰ
Ｃカード６０側端子を入れており、ヒューズ３４が連結
している間はＱ２は去勢されているが、ヒューズ３４が
一旦切断するとＱ２は付勢され以後オン状態を維持する
ようになっている。
【００５２】トランジスタＱ１とＱ２のコレクタ端子
は、点Ｓにおいてオア結合しているとともに分岐して、
一端は抵抗Ｒ4を介してｎｐｎ型トランジスタＱ３のベ
ースに入れられ、他端は抵抗Ｒ5を介してＧＮＤにプル
・ダウンされている。Ｑ３のエミッタはＧＮＤにプル・
ダウンされ、また、Ｑ３のコレクタには抵抗Ｒ3を介し
てシステム電源電圧ＶDDが印加されている。電力線３
５，３６に正常な電流が流れてＱ１及びＱ２がともに去
勢されている間は、ベース電位がＧＮＤレベルに保たれ
るのでＱ３も去勢されるので、点Ｔはハイ・レベルを維
持する。一方、電力線３５，３６のうち少なくとも一方
に一旦過電流が流れると、Ｑ１及び／又はＱ２が付勢さ
れ、これに応答してベースに電流が流れるので、Ｑ３は
付勢されて以後オン状態を維持し続ける。また、これに
伴って、Ｑ３のコレクタからエミッタに電流が流れて点
Ｔはロー・レベルにドロップする。
【００５３】Ｑ３のコレクタ端子は、点Ｔで分岐してい
る。該分岐した信号線は、反転バッファＢを介して、ヒ
ューズ３３，３４の切断を通知するための信号ＦＢＯ
（FuseBlow Out）となる。信号ＦＢＯは、ＰＣＭＣＩＡ
コントローラ２０内のレジスタ部２３のｎ番地とドライ
バ部２５のゲート・コントロール端子に入れられてい
る。ヒューズ３３及び３４の双方が連結している間はＱ
３のコレクタの反転信号であるＦＢＯはロー・レベルを
維持する。一方、ヒューズ３３又は３４のうち少なくと
も一方が一旦切断すると、ＦＢＯはハイ・レベルに転じ
且つ維持し続ける。これ以後、ドライバ部２５は、ゲー
ト・コントロール端子に高電位が印加されてハイ・イン
ピーダンス状態になるので、バス信号を出力不能とな
る。また、レジスタ部２３のｎ番地には、ＦＢＯのハイ
・レベルを受けて、電源が遮断された旨を示すＯＶＳビ
ットが設定される。レジスタ部２３とドライバ部２５の
構成及び動作特性は、上述した第１の実施例と略同一で
ある。
【００５４】なお、ヒューズ３３，３４の切断により信
号ＦＢＯはハイ・レベルを維持できるので、図６に示し
たようなラッチ３９Ｃは必要ない。また、図７中の各抵
抗体Ｒ1，Ｒ1，Ｒ2，Ｒ3，Ｒ4及びＲ5は、電圧・電流変
換及び電流・電圧返還のための素子であり、１ｋΩ〜１
０ｋΩ程度の抵抗体でよい。
【００５５】Ｃ．本発明をインプリメントしたＰＣのシ
ステム構成 図８は、本発明の第１又は第２の実施例に係るＰＣＭＣ
ＩＡ ＰＣカード用スロットをインプリメントしたＰＣ
本体のシステム構成を概略的に示している。
【００５６】下半分の層はハードウェア層であり、詳細
はＡ項又はＢ項に記載した通りである。なお、ＰＣカー
ド６０は、メモリ・カード仕様の他に、ファックス／モ
デム・カード，ＬＡＮアダプタ・カード，ＨＤＤカー
ド，ＩＲ（赤外線通信）アダプタ・カードなどＩ／Ｏカ
ード仕様のものが存在する。また、ＰＣ本体は、ＰＣカ
ードを装着するためのスロットを１又はそれ以上備えて
いる。
【００５７】ソフトウェア層の最下層は、ソケット・サ
ービスである。ソケット・サービスは、ＰＣＭＣＩＡコ
ントローラ２０に直接アクセスして制御するためのファ
ンクション・コールを備えたＰＣカード制御用ソフトウ
ェアであり、より具体的には、ＰＣカード・スロット５
０の状態の取得や、スロット５０の状態が変化したとき
の割り込みレベルの再設定、ＰＣカードのメモリやＩ／
ＯポートのＰＣ本体側へのマッピングなどの機能を備え
ている。
【００５８】カード・サービスは、ソケット・サービス
と上層のシステム・ソフトウェアとの間に介在するＰＣ
カード制御用ソフトウェアであり、ソケット・サービス
に対してファンクション・コールを発行することができ
る。より具体的には、カード・サービスは、それぞれの
ＰＣカードに割り当てたハードウェア・リソース（例え
ばＰＣカードが使用するメモリ空間やＩ／Ｏ空間、割り
込みレベルなど）のテーブルを持っており、ＰＣカード
の着脱に応じて該ハードウェア・リソースを動的に再配
分する他、ＰＣカードの着脱などのイベントを対応する
デバイス・ドライバやアプリケーション・プログラムに
通知することができる。
【００５９】ハードウェア制御層は、システムの各ハー
ドウェアとの間でデータの交換を行なったり、上位のソ
フトウェア層が発行する一般的な性格の命令を各ハード
ウェアを操作可能なコードに変換して下層に渡したりす
るためのものである。ファックス／モデム，ＬＡＮアダ
プタ，ＨＤＤ，シリアルＩＲ（赤外線通信）アダプタな
どの各カードを操作するための各デバイス・ドライバが
これに該当する。デバイス・ドライバは、カード・サー
ビスに対してハードウェア・リソースの割り当て実行な
どのファンクション・コールを発行することができる。
【００６０】オペレーティング・システム（ＯＳ）は、
最上位層の各アプリケーション・プログラムの実行を統
制するための基本ソフトウェアであり、より具体的に
は、コマンド処理、メモリ管理、入出力管理、タスク管
理など、アプリケーション・プログラムを実行するため
のＰＣのリソース管理を行なうとともに、ユーザに対し
てシステム・コマンドやシステム・コールなどのインタ
ーフェース環境を提供するためのものである。例えばＯ
Ｓ／２（米ＩＢＭ社の登録商標）やＡＩＸ（米ＩＢＭ社
の登録商標）などがこれに該当する。なお、ＯＳがデバ
イス・ドライバやカード・サービス、コンフィギュレー
ション用ソフトウェアを標準装備する場合もある。
【００６１】最上位層は、アプリケーション・プログラ
ムであり、ユーザの意思によって補助記憶装置からメイ
ン・メモリにロードするものである。本発明の要旨とは
関連しないので詳細な説明は省略する。
【００６２】Ｄ．本発明をインプリメントしたＰＣのオ
ペレーション ここまでは、本発明を具現するためのシステムのハード
ウェア及びソフトウェアの構成について説明してきたの
で、本項では、上記システム装置の動作とともに本発明
の作用について説明することにする。
【００６３】図９は、本発明をインプリメントしたＰＣ
本体にＰＣカードを装着した際のオペレーションをフロ
ーチャート化したものである。以下、各ステップについ
て詳解する。
【００６４】スロット５０にＰＣカード６０を挿入する
と、ソケット・サービスがこれを検出して、カード・サ
ービスを経てデバイス・ドライバに通知される（ステッ
プＳ１２）。
【００６５】次いで、ＰＣ本体側（より具体的にはデバ
イス・ドライバ）は、レジスタ部２３のｋ番地にＶCCビ
ット，ＶPPビットを書き込むことによって、ＰＣカード
６０への電源投入を試みる（ステップＳ１４）。電力線
３５，３６のうち少なくとも一方で過電流が検出され又
はヒューズが切断していればレジスタ部２３にＯＶＳビ
ットが設定される（前述）。ソケット・サービスは、Ｉ
／Ｏリード・サイクルで、レジスタ部２３のｎ番地の内
容を読みに行き（ステップＳ１６）、電力線３５，３６
への電源供給が正常かどうかを調べる（ステップＳ１
８）。
【００６６】ステップＳ１８における判断結果が肯定的
であれば、ソケット・サービスは、デバイス・ドライバ
のコンフィギュレーション用ソフトウェアからの要求を
受けて、ＰＣカード６０の属性情報（Card Information
Structure：ＣＩＳ）を読み出す（ステップＳ２０）。
次いで、カード・サービスは、ＣＩＳに基づいて、ＰＣ
上のメモリ空間やＩ／Ｏ空間の領域、割り込みレベルを
ＰＣカードに割り当てるなどして、ＰＣのハードウェア
・リソースを動的に再配分する（ステップＳ２２）。そ
の後、ＰＣは通常のオペレーション状態に落ち着くこと
になる（ステップＳ２４）。なお、ＣＩＳとは、ＰＣカ
ードの識別やアクセス速度、電気的仕様、コンフィギュ
レーションに関する情報からなり、例えばＰＣカード６
０が内蔵するＲＯＭに書き込まれている。
【００６７】一方、ステップＳ１８における判断結果が
否定的、すなわちレジスタ部２３のｎ番地にＯＶＳビッ
トが設定されていれば、ソケット・サービス、カード・
サービスを介してエラー情報としてＯＳに通知される。
ＯＳはＧＵＩ（グラフィカル・ユーザ・インターフェー
ス）を通してエラーの内容をユーザに知らせるようにし
てもよい（ステップＳ２８）。ユーザは、ＧＵＩから該
通知を受けることによって、他のスロットにＰＣカード
６０の挿入を試みるなどの故障の再発を防止することが
できる。そして、ＰＣカード６０の導入を異常終了して
（Abort）、その後のＰＣカード６０へのアクセスを禁
止するようにしてもよい（ステップＳ２８）。
【００６８】以上、特定の実施例を参照しながら、本発
明について詳解してきた。しかしながら、本発明の要旨
を逸脱しない範囲で当業者が該実施例の修正や代用を成
し得ることは自明である。すなわち、例示という形態で
本発明を開示してきたのであり、限定的に解釈されるべ
きではない。本発明の要旨を判断するためには、冒頭に
記載した特許請求の範囲の欄を参酌すべきである。
【００６９】
【発明の効果】以上詳記したように、本発明によれば、
パーソナル・コンピュータ（ＰＣ）のスロットに装着さ
れたＰＣカードに電源を安全に供給するとともに、ＰＣ
カードの消費電力が異常（若しくは規格外の大消費量）
の場合であっても、ＰＣ本体側の電圧ダウンや回路の故
障、カード側のラッチ・アップ等を防止できる電源管理
機構、電源管理方法、及び入出力装置用コントローラを
提供することができる。
【００７０】すなわち、本発明によれば、ＶCCとＶPPと
いうＰＣＭＣＩＡで定められた２系統の電力線のうち基
本電圧であるＶCCの方だけが遮断された場合であって
も、ＶPP側の電力線も遮断するようにしたので、ＰＣカ
ードの不如意な破壊を回避できる。
【００７１】また、本発明によれば、ＰＣカードへの電
源供給に異常を検出すると、ＰＣ本体側にも検出結果を
通知できる。したがって、ＧＵＩ（Graphical User Int
erface）などを通じてユーザにも知らせることができる
ので、無用の確認作業を行なわずに済む。
【００７２】また、本発明によれば、ＰＣカードへの電
源供給に異常を検出すると、ＰＣカードに信号（アドレ
ス、データ、コントロール信号など）を送出するための
ドライバ部の出力を停止させるようにしたので、ラッチ
・アップによるＰＣカードの内部回路の破壊を未然に防
止することができる。
【００７３】また、本発明によれば、電源異常のあるＰ
Ｃカードがカード・スロットに装着されている間は電力
線の遮断、及び／又はＰＣカードへのバス信号の出力停
止状態を保つことができる。したがって、異常のあるＰ
Ｃカードがスロットに装着されたままであっても、電源
の供給と遮断を繰り返すことに伴う供給電流のリンギン
グ現象を防止することができる。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施例に係るＰＣＭＣ
ＩＡ ＰＣカード用スロット部近傍のハードウェア構成
を概略的に示す図である。
【図２】図２は、過電流の検出結果を保持しない場合の
電力線３５，３６上を流れる電流のチャートを示す図で
ある。
【図３】図３は、本発明の第１の実施例で用いられる電
源コントローラ３０の詳細な構成を示す図であり、より
具体的には、電力線３５，３６の遮断状態を保持できる
電源コントローラ３０の内部構成を示す図である。
【図４】図４は、図３に示す電源コントローラ３０を用
いた場合のスイッチ３１のオン・オフ動作をチャート化
したものである。
【図５】図５は、第１の実施例に係るＰＣＭＣＩＡコン
トローラ２０の内部構成を示す図である。
【図６】図６は、第１の実施例に係るＰＣＭＣＩＡコン
トローラ２０内のレジスタ部２３の構成を示す図であ
る。
【図７】図７は、本発明の第２の実施例に係るＰＣＭＣ
ＩＡ ＰＣカード用スロット部近傍のハードウェア構成
を概略的に示している。
【図８】図８は、本発明をインプリメントしたパーソナ
ル・コンピュータ（ＰＣ）のシステム構成を示す図であ
る。
【図９】図９は、本発明をインプリメントしたＰＣのオ
ペレーションをフローチャート化した図である。
【図１０】図１０は、ノートブック型コンピュータの本
体側面部にＰＣカード用スロットが設けられている様子
を示す図である。
【図１１】図１１は、ＰＣ本体と、ＰＣＭＣＩＡ／ＪＥ
ＩＤＡの仕様に準拠したＰＣカード６０とを連絡するた
めのハードウェアの概観構成（従来例）１００を示す図
である。
【符号の説明】
１０…入出力バス、２０…ＰＣＭＣＩＡコントローラ、
２１…インターフェース部、２３…レジスタ部、２４…
電源管理部、２５…ドライバ部、２６…レシーバ部、３
０…電源コントローラ、３１，３２…ＭＯＳ ＦＥＴス
イッチ、３３，３４…ヒューズ、３５，３６…電力線、
３７，３８…スイッチ・オン／オフ制御部、３９…ＯＲ
ゲート、４０…過電流検出器、４１，４２…抵抗体、４
３，４４…差動アンプ、５０…ＰＣカード・スロット、
６０…ＰＣカード。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 軽部 智 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】情報処理装置から着脱可能な入出力装置へ
    の電源の供給を管理するための電源管理機構において、
    第１の電圧レベルで電源を供給する第１の電力線と、第
    ２の電圧レベルで電源を供給する第２の電力線と、前記
    第１の電力線上の過電流を検出する第１の検出器と、前
    記第２の電力線上の過電流を検出する第２の検出器と、
    前記第１及び第２の検出器の出力の論理和をとる論理和
    手段と、前記論理和手段の出力に応じて前記第１の電力
    線の接続／切離しを行なう第１のスイッチと、前記論理
    和手段の出力に応じて前記第２の電力線の接続／切離し
    を行なう第２のスイッチと、を含むことを特徴とする電
    源管理機構。
  2. 【請求項２】情報処理装置から着脱可能な入出力装置へ
    の電源の供給を管理するための電源管理機構において、
    第１の電圧レベルで電源を供給する第１の電力線と、第
    ２の電圧レベルで電源を供給する第２の電力線と、前記
    第１の電力線上の過電流を検出する第１の検出器と、前
    記第２の電力線上の過電流を検出する第２の検出器と、
    前記第１及び第２の検出器の出力の論理和をとる論理和
    手段と、前記論理和手段の出力に応じて前記第１の電力
    線の接続／切離しを行なう第１のスイッチと、前記論理
    和手段の出力に応じて前記第２の電力線の接続／切離し
    を行なう第２のスイッチと、を含み、さらに前記論理手
    段は該出力を前記情報処理装置にも通知することを特徴
    とする電源管理機構。
  3. 【請求項３】前記第１及び第２のスイッチはＭＯＳ Ｆ
    ＥＴ又はバイポーラ・トランジスタで構成されることを
    特徴とする請求項１又は２に記載の電源管理機構。
  4. 【請求項４】情報処理装置から着脱可能な入出力装置へ
    の電源の供給を管理するための電源管理機構において、
    第１の電圧レベルで電源を供給する第１の電力線と、第
    ２の電圧レベルで電源を供給する第２の電力線と、前記
    第１の電力線に過電流が流れると切断する第１のヒュー
    ズと、前記第２の電力線に過電流が流れると切断する第
    ２のヒューズと、前記第１のヒューズの切断によってオ
    ン状態になる第１の検出線と、前記第２のヒューズの切
    断によってオン状態になる第２の検出線と、前記第１又
    は第２の検出線のうち少なくとも一方がオン状態になる
    と前記情報処理装置に通知を送る通知線とを含むことを
    特徴とする電源管理機構。
  5. 【請求項５】前記着脱可能な入出力装置はＰＣＭＣＩＡ
    ／ＪＥＩＤＡの標準仕様に従うＰＣカードであることを
    特徴とする請求項１、２又は４に記載の電源管理機構。
  6. 【請求項６】情報処理装置と着脱可能な入出力装置とを
    連絡するための入出力装置用コントローラにおいて、前
    記情報処理装置内の入出力バスとデータ交換を行なうた
    めのインターフェース部と、交換するデータの一部を一
    時保持するためのレジスタ部と、前記入出力装置に信号
    を送出するドライバ部と、前記レジスタ部に書き込まれ
    た内容に従って入出力装置と電源とを結ぶ電力線の接続
    ／切離し動作を行なう電源管理部と、前記電力線上の過
    電流を検出する検出手段を含み、さらに、前記ドライバ
    部は該検出結果に応じて去勢されることを特徴とする入
    出力装置用コントローラ。
  7. 【請求項７】情報処理装置と着脱可能な入出力装置とを
    連絡するための入出力装置用コントローラにおいて、前
    記情報処理装置内の入出力バスとデータ交換を行なうた
    めのインターフェース部と、交換するデータの一部を一
    時保持するためのレジスタ部と、前記入出力装置に信号
    を送出するドライバ部と、前記レジスタ部に書き込まれ
    た内容に従って入出力装置と電源とを結ぶ電力線の接続
    ／切離し動作を行なう電源管理部と、前記電力線上の過
    電流を検出する検出手段を含み、さらに、前記レジスタ
    部は該検出結果を書き込むフィールドを有するととも
    に、前記ドライバ部は該検出結果に応じて去勢されるこ
    とを特徴とする入出力装置用コントローラ。
  8. 【請求項８】前記着脱可能な入出力装置はＰＣＭＣＩＡ
    ／ＪＥＩＤＡの標準仕様に従うＰＣカードであり、前記
    入出力装置用コントローラはＰＣＭＣＩＡコントローラ
    であることを特徴とする請求項６又は７に記載の入出力
    コントローラ。
  9. 【請求項９】前記ドライバ部はハイ・インピーダンス化
    することによって去勢されることを特徴とする請求項６
    又は７に記載の入出力コントローラ。
  10. 【請求項１０】情報処理装置から着脱可能な入出力装置
    への電源の供給を管理するための電源管理方法におい
    て、該電源供給の異常の有無を検出する段階と、該異常
    の検出に応じて前記入出力装置への信号の送出を停止す
    る段階とを含むことを特徴とする電源管理方法。
  11. 【請求項１１】情報処理装置から着脱可能な入出力装置
    への電源の供給を管理するための電源管理方法におい
    て、該電源供給の異常の有無を検出する段階と、該異常
    の検出に応じて電源供給を停止する段階と、該異常の検
    出に応じて前記入出力装置への信号の送出を停止する段
    階と、該異常の検出を前記情報処理装置に通知する段階
    とを含むことを特徴とする電源管理方法。
  12. 【請求項１２】情報処理装置から着脱可能な入出力装置
    への電源の供給を管理するための電源管理方法におい
    て、前記入出力装置の前記情報処理装置への装着に応答
    して電源供給を開始する段階と、該電源供給の異常の有
    無を検出する段階と、該異常の検出に応じて電源供給を
    停止する段階と、該異常の検出に応じて前記入出力装置
    への信号の送出を停止する段階と、該異常の検出を前記
    情報処理装置に通知する段階と、少なくとも前記入出力
    装置が装着されている間は前記入出力装置への電源供給
    の停止状態を保つ段階と、を含むことを特徴とする電源
    管理方法。
  13. 【請求項１３】情報処理装置から着脱可能な入出力装置
    への電源の供給を管理するための電源管理機構におい
    て、第１の電圧レベルで電源を供給する第１の電力線
    と、第２の電圧レベルで電源を供給する第２の電力線
    と、前記第１の電力線上の過電流を検出する第１の検出
    器と、前記第２の電力線上の過電流を検出する第２の検
    出器と、前記第１及び第２の検出器の出力の論理和をと
    る論理和手段と、前記第１の電力線の接続／切離しを行
    なう第１のスイッチと、前記情報処理装置からの指示に
    よって前記第１のスイッチを付勢するとともに前記論理
    和手段の出力に応じて前記第１のスイッチを去勢し且つ
    前記情報処理装置から指示があるまでは去勢状態を保持
    する第１のオン／オフ制御手段と、前記第２の電力線の
    接続／切離しを行なう第２のスイッチと、前記情報処理
    装置からの指示によって前記第２のスイッチを付勢する
    とともに前記論理和手段の出力に応じて前記第２のスイ
    ッチを去勢し且つ前記情報処理装置から指示があるまで
    は去勢状態を保持する第２のオン／オフ制御手段と、を
    含むことを特徴とする電源管理機構。
  14. 【請求項１４】情報処理装置から着脱可能な入出力装置
    への電源の供給を管理するための電源管理機構におい
    て、第１の電圧レベルで電源を供給する第１の電力線
    と、第２の電圧レベルで電源を供給する第２の電力線
    と、前記第１の電力線上の過電流を検出する第１の検出
    器と、前記第２の電力線上の過電流を検出する第２の検
    出器と、前記第１及び第２の検出器の出力の論理和をと
    る論理和手段と、前記第１の電力線の接続／切離しを行
    なう第１のスイッチと、前記情報処理装置からの指示に
    よって前記第１のスイッチを付勢するとともに前記論理
    和手段の出力に応じて前記第１のスイッチを去勢し且つ
    前記情報処理装置から指示があるまでは去勢状態を保持
    する第１のオン／オフ制御手段と、前記第２の電力線の
    接続／切離しを行なう第２のスイッチと、前記情報処理
    装置からの指示によって前記第２のスイッチを付勢する
    とともに前記論理和手段の出力に応じて前記第２のスイ
    ッチを去勢し且つ前記情報処理装置から指示があるまで
    は去勢状態を保持する第２のオン／オフ制御手段と、を
    含み、さらに前記論理手段は該出力を前記情報処理装置
    にも通知することを特徴とする電源管理機構。
  15. 【請求項１５】情報処理装置と着脱可能な入出力装置と
    を連絡するための入出力装置用コントローラにおいて、
    前記情報処理装置内の入出力バスとデータ交換を行なう
    ためのインターフェース部と、交換するデータの一部を
    一時保持するためのレジスタ部と、前記入出力装置に信
    号を送出するドライバ部と、前記レジスタ部に書き込ま
    れた内容に従って入出力装置と電源とを結ぶ電力線の接
    続／切離し動作を行なう電源管理部と、前記電力線上の
    過電流を検出する検出手段と、前記情報処理装置からの
    指示があるまでは該検出結果を保持する保持手段を含
    み、さらに、前記ドライバ部は前記保持手段の出力に応
    じて去勢されることを特徴とする入出力装置用コントロ
    ーラ。
  16. 【請求項１６】情報処理装置と着脱可能な入出力装置と
    を連絡するための入出力装置用コントローラにおいて、
    前記情報処理装置内の入出力バスとデータ交換を行なう
    ためのインターフェース部と、交換するデータの一部を
    一時保持するためのレジスタ部と、前記入出力装置に信
    号を送出するドライバ部と、前記レジスタ部に書き込ま
    れた内容に従って入出力装置と電源とを結ぶ電力線の接
    続／切離し動作を行なう電源管理部と、前記電力線上の
    過電流を検出する検出手段と、前記情報処理装置からの
    指示があるまでは該検出結果を保持する保持手段を含
    み、さらに、前記レジスタ部は該検出結果を書き込むフ
    ィールドを有するとともに、前記ドライバ部は前記保持
    手段の出力に応じて去勢されることを特徴とする入出力
    装置用コントローラ。
  17. 【請求項１７】前記着脱可能な入出力装置はＰＣＭＣＩ
    Ａ／ＪＥＩＤＡの標準仕様に従うＰＣカードであり、前
    記入出力装置用コントローラはＰＣＭＣＩＡコントロー
    ラであることを特徴とする請求項１５又は１６に記載の
    入出力コントローラ。
JP6311419A 1994-12-15 1994-12-15 電源管理機構、電源管理方法、及び入出力装置用コントローラ Pending JPH08185248A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6311419A JPH08185248A (ja) 1994-12-15 1994-12-15 電源管理機構、電源管理方法、及び入出力装置用コントローラ
TW084102813A TW381214B (en) 1994-12-15 1995-03-23 Power management means, power management method and I/O device controller
EP95308416A EP0717341A1 (en) 1994-12-15 1995-11-23 Power enabling apparatus and method
US08/571,064 US6557106B1 (en) 1994-12-15 1995-12-12 Power enabling mechanism, a power enabling method, and a controller for an input/output device
KR1019950052353A KR960024821A (ko) 1994-12-15 1995-12-14 전원관리기구, 전원관리방법, 및 입출력장치용 제어기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6311419A JPH08185248A (ja) 1994-12-15 1994-12-15 電源管理機構、電源管理方法、及び入出力装置用コントローラ

Publications (1)

Publication Number Publication Date
JPH08185248A true JPH08185248A (ja) 1996-07-16

Family

ID=18016980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6311419A Pending JPH08185248A (ja) 1994-12-15 1994-12-15 電源管理機構、電源管理方法、及び入出力装置用コントローラ

Country Status (5)

Country Link
US (1) US6557106B1 (ja)
EP (1) EP0717341A1 (ja)
JP (1) JPH08185248A (ja)
KR (1) KR960024821A (ja)
TW (1) TW381214B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020018060A (ko) * 2000-08-29 2002-03-07 이데이 노부유끼 전자 기기 및 그것을 사용하는 외부 기기
JP2003084874A (ja) * 2001-07-06 2003-03-19 Internatl Business Mach Corp <Ibm> コンピュータ装置、デバイスの着脱制御方法、コンピュータ装置の制御方法
CN100388160C (zh) * 2002-11-27 2008-05-14 施克莱无线公司 用于无线调制解调器的自适应电流限制器
JP2008311710A (ja) * 2007-06-12 2008-12-25 Funai Electric Co Ltd 放送受信装置
JP2010218003A (ja) * 2009-03-13 2010-09-30 Ricoh Co Ltd メディアコントローラ

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2750516B1 (fr) * 1996-07-01 1998-07-31 Bull Cp8 Dispositif pour communiquer avec un support de donnees portable
US6222716B1 (en) 1999-03-29 2001-04-24 Justin Chiang Power line protection devices and methods for providing overload protection to multiple outputs
WO2000059088A1 (en) * 1999-03-29 2000-10-05 Tyco Electronics Corporation Power line protection devices and methods capable of preventing false fault reporting
US6470284B1 (en) 1999-08-05 2002-10-22 02 Micro International Limited Integrated PC card host controller for the detection and operation of a plurality of expansion cards
US6718274B2 (en) 1999-08-05 2004-04-06 2Micro International Limited Integrated PC Card host controller for the detection and operation of a plurality of expansion cards
US6912170B1 (en) 2000-03-14 2005-06-28 Micron Technology, Inc. Method and apparatus for permanent electrical removal of an integrated circuit output after packaging
US6912678B1 (en) * 2000-10-31 2005-06-28 Rockwell Automation Technologies, Inc. System for identifying valid connections between electrical system components and responding to invalid connections
US6877058B2 (en) * 2001-10-30 2005-04-05 Sony Corporation Information processing unit having a slot, information processing method for an information processing unit, and program that controls an information processing unit
JP2004062924A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその初期化方法
US7421594B2 (en) 2002-08-21 2008-09-02 Fujitsu Limited Bus power device and power-source control method
JP4153262B2 (ja) * 2002-08-21 2008-09-24 富士通株式会社 バスパワー装置
US7293710B2 (en) * 2004-04-03 2007-11-13 Alcor Micro, Corp. Method of overcurrent protection for multi-slot flash memory card reader
US7313708B2 (en) * 2004-04-28 2007-12-25 Microsoft Corporation Interlocked plug and play with power management for operating systems
US7308586B2 (en) * 2004-04-28 2007-12-11 Microsoft Corporation Interlocked plug and play with power management for operating systems
TWI244607B (en) * 2004-08-27 2005-12-01 Incomm Technologies Co Ltd Multi-interface auto-switching circuit and memory device having the same
JP2006172325A (ja) * 2004-12-17 2006-06-29 Toshiba Corp デバイス状態制御方法および情報処理装置
KR100623351B1 (ko) * 2004-12-29 2006-09-19 주식회사 팬택 메모리 카드 이탈/부착 인지 기능을 가지는 전자기기 및그 방법
JP4572711B2 (ja) * 2005-03-25 2010-11-04 横河電機株式会社 電源システム
US20080070652A1 (en) * 2006-09-18 2008-03-20 Igt, Inc. Reduced power consumption wager gaming machine
US8323087B2 (en) 2006-09-18 2012-12-04 Igt Reduced power consumption wager gaming machine
TWI323424B (en) * 2006-12-19 2010-04-11 Realtek Semiconductor Corp Memory card control apparatus and protection method thereof
US7558039B2 (en) * 2007-04-19 2009-07-07 International Business Machines Corporation Method, apparatus, and computer program product for detecting excess current flow in a pluggable component
US8145800B2 (en) 2008-12-31 2012-03-27 Fresenius Medical Card Holdings, Inc. Identifying when a USB self-powered device is connected to a medical device by triggering an alert about a potential risk to patient
US8135876B2 (en) 2008-12-31 2012-03-13 Fresenius Medical Care Holdings, Inc. Identifying when a USB self-powered device is connected to a medical device by triggering an alert about a potential risk to patient
US8583954B2 (en) * 2010-09-10 2013-11-12 Medtronic, Inc. Power source coupling and decoupling in medical device
KR101933431B1 (ko) * 2012-04-19 2018-12-31 삼성전자주식회사 휴대단말기의 외부메모리 전원제어 장치 및 방법
US9582453B2 (en) 2013-08-15 2017-02-28 Western Digital Technologies, Inc. I/O card architecture based on a common controller
JP2018025929A (ja) * 2016-08-09 2018-02-15 東芝メモリ株式会社 半導体装置およびその制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05224785A (ja) * 1991-12-06 1993-09-03 Nec Corp 過電流検出回路付装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775304A (en) * 1980-10-29 1982-05-11 Fanuc Ltd Power supply for controller
US4471237A (en) * 1982-08-13 1984-09-11 Rca Corporation Output protection circuit for preventing a reverse current
US4926288A (en) * 1988-03-31 1990-05-15 Wiltron Company Over-current protection circuit
JPH0255355U (ja) * 1988-10-11 1990-04-20
US4964011A (en) * 1989-05-22 1990-10-16 Databook, Inc. Voltage transient protection circuit
US5283474A (en) * 1990-06-27 1994-02-01 Idec Izumi Corporation Circuit for driving a load by using selectively one of two different DC power sources
JPH04341997A (ja) * 1991-05-20 1992-11-27 Mitsubishi Electric Corp 半導体メモリ装置
US5262933A (en) * 1992-08-11 1993-11-16 Acer Incorporated Control circuit for dual power supply having different start-up operating voltages
JPH06103748A (ja) * 1992-09-16 1994-04-15 Mitsubishi Electric Corp Ｉｃメモリカードの電源制御回路
US5585994A (en) * 1993-01-22 1996-12-17 Sanyo Electric Co., Ltd. Battery over-current protection circuit
JP3477781B2 (ja) * 1993-03-23 2003-12-10 セイコーエプソン株式会社 Ｉｃカード
US5532898A (en) * 1994-04-01 1996-07-02 Megahertz Corporation Line current protection circuit for use with a PCMCIA-architecture modem card

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05224785A (ja) * 1991-12-06 1993-09-03 Nec Corp 過電流検出回路付装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020018060A (ko) * 2000-08-29 2002-03-07 이데이 노부유끼 전자 기기 및 그것을 사용하는 외부 기기
JP2003084874A (ja) * 2001-07-06 2003-03-19 Internatl Business Mach Corp <Ibm> コンピュータ装置、デバイスの着脱制御方法、コンピュータ装置の制御方法
CN100388160C (zh) * 2002-11-27 2008-05-14 施克莱无线公司 用于无线调制解调器的自适应电流限制器
JP2008311710A (ja) * 2007-06-12 2008-12-25 Funai Electric Co Ltd 放送受信装置
JP2010218003A (ja) * 2009-03-13 2010-09-30 Ricoh Co Ltd メディアコントローラ

Also Published As

Publication number Publication date
TW381214B (en) 2000-02-01
US6557106B1 (en) 2003-04-29
EP0717341A1 (en) 1996-06-19
KR960024821A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
JPH08185248A (ja) 電源管理機構、電源管理方法、及び入出力装置用コントローラ
JP4299883B2 (ja) 複数電圧印加における自動電圧検出
US6237103B1 (en) Power sequencing in a data processing system
JP3887457B2 (ja) ホット・プラグ可能なモジュラー・ベイを有するポータブル・コンピュータを提供する方法及び装置
US6516418B1 (en) Portable computer having universal serial bus ports controlled power supply and a method of the same
US6665163B2 (en) Method for controlling fan in computer system
KR100390690B1 (ko) 컴퓨터의 전원 제어 방법, 전원 제어 장치 및 컴퓨터
JP3056989B2 (ja) 情報処理装置
US5631852A (en) Smart cooling security system
KR100368079B1 (ko) 컴퓨터 및 컴퓨터의 전원 제어 방법
US6516374B1 (en) Method for docking/undocking a portable computer to/from an expansion unit
US7415621B2 (en) Power supply system, computer apparatus and maximum power control method
US6609207B1 (en) Data processing system and method for securing a docking station and its portable PC
JP2001197682A (ja) 電源切換装置及びコンピュータ
EP1163571B1 (en) Add-on card with automatic bus power line selection circuit
US20090132798A1 (en) Electronic device and method for resuming from suspend-to-memory state thereof
US6675303B1 (en) PC card controller with advanced power management reset capabilities
US7100032B2 (en) Method and apparatus for identifying hardware compatibility and enabling stable software images
US5937157A (en) Information processing apparatus and a control method
US7523336B2 (en) Controlled power sequencing for independent logic circuits that transfers voltage at a first level for a predetermined period of time and subsequently at a highest level
JP2003216264A (ja) コンピュータ、制御方法、及びプログラム
CN108984447B (zh) 一种电子设备的控制方法及电子设备
US6470455B1 (en) Data processing system and method for prohibiting access to a SCSI bus
US6262605B1 (en) Automated line driver control circuit for power managed system
JP3306639B2 (ja) 周辺装置