JP2003084874A - コンピュータ装置、デバイスの着脱制御方法、コンピュータ装置の制御方法 - Google Patents

コンピュータ装置、デバイスの着脱制御方法、コンピュータ装置の制御方法

Info

Publication number
JP2003084874A
JP2003084874A JP2002065887A JP2002065887A JP2003084874A JP 2003084874 A JP2003084874 A JP 2003084874A JP 2002065887 A JP2002065887 A JP 2002065887A JP 2002065887 A JP2002065887 A JP 2002065887A JP 2003084874 A JP2003084874 A JP 2003084874A
Authority
JP
Japan
Prior art keywords
connector
bay
controller
computer
connectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002065887A
Other languages
English (en)
Other versions
JP4366516B2 (ja
Inventor
Takeshi Takeuchi
健 竹内
Noritoshi Yoshiyama
典利 吉山
Takatsugu Yomo
孝嗣 與茂
Chiei Kosugi
智映 小杉
Kohei Shibata
浩平 柴田
Atsuyuki Kato
敬幸 加藤
Hidenori Kinoshita
秀徳 木下
Shigeru Yuzawa
茂 湯沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2002065887A priority Critical patent/JP4366516B2/ja
Publication of JP2003084874A publication Critical patent/JP2003084874A/ja
Application granted granted Critical
Publication of JP4366516B2 publication Critical patent/JP4366516B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 複数のデバイスをホットスワップ可能に装着
することのできるコンピュータ装置、デバイスの着脱制
御方法等を提供することを目的とする。 【解決手段】 ノートブック型のPCにおいて、ベイデ
バイス32を、IDEコントローラ70に接続された二
つのコネクタ72A、72Bに対してホットスワップ・
ウォームスワップするときに、ベイコントローラが、コ
ネクタ72A、72Bを電気的に(仮想的に)一旦切り離
し、この状態でベイデバイス32の装着・取り外しを行
なうようにした。そして、装着・取り外しの完了後、コ
ネクタ72A、72Bに残されているベイデバイス32
を検出し、マスタ・スレーブ等、所定の設定を行なうこ
とによってこれを使用可能な状態とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デバイスが着脱可
能なコンピュータ装置、デバイスの着脱制御方法等に関
する。
【0002】
【従来の技術】従来より、ノートブック型のPC(Perso
nal Computer)においては、内蔵のHDD(Hard Disc Dr
ive)以外に、FDD(Floppy Disc Drive)、CD(Compac
t Disc)−ROM(Read Only Memory)ドライブ、DVD
(Digital Versatile Disc)−ROMドライブ、内蔵のH
DDとは別の増設用HDD等の各種デバイスが装備でき
るようになっていた。ユーザは、購入時に、各種デバイ
スの中から好みのものを選択していた。近年のPCにお
いては、これら各種デバイスはベイ等と称される部分に
着脱可能に装着するものがあり、必要に応じ、デバイス
の交換がワンタッチでできるようになっている。一般
に、このようなデバイスの着脱を行なう際には、PCの
電源をオフにする必要があるが、最近では、ホットスワ
ップ・ウォームスワップ等と称して、PCの電源がオン
の状態・サスペンド状態・スリープ状態であるときにも
デバイスの着脱が可能となっているものがある。
【0003】また、従来より、上記したような、FD
D、CD−ROMドライブ、DVD−ROMドライブ、
増設用HDD等の各種デバイス以外に、PCカードスロ
ットに、PCカードや、フラッシュメモリ等の外部デバ
イスが装着できるようになっている。
【0004】PCカードやフラッシュメモリの場合、特
にPCの電源がオンの状態・サスペンド状態・スリープ
状態でPCから取り外すことはできない(システム的に
許されていない)。このため、PCがこれらの状態であ
るときには、ユーザはイジェクト処理を開始するための
アイコンを「クリック」し、さらに2個以上のPCカー
ドが装着されている場合には取り外すPCカードが装着
されているPCカードスロットを「指定」する。する
と、PCカードをシステム的に取り外す処理をOSが実
行するので、処理の完了が通知された時点で、ユーザ
は、PCカードを取り外すためのボタンやレバーを「操
作」し、これによってPCカードの取り外しが行えるよ
うになっている。さらに、PCが、サスペンド状態やス
リープ状態であるときには、上記の操作に先立ち、PC
をレジュームさせ、サスペンド状態やスリープ状態から
オン状態に復帰させる必要がある。
【0005】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の技術においては、以下に示すような問題
が存在する。図17に示すように、内蔵のHDD1と、
ベイ(BAY)に装着されるデバイス2は、IDE(Integrat
ed Device Electronics)コントローラ3に対して接続さ
れる構造となっている。現状のPCにおいては、IDE
コントローラ3は、2チャンネルの制御系統を有し、H
DD1とデバイス2は、それぞれのチャンネルに対して
個別に接続され、一方(図17の例ではHDD1)がプラ
イマリ(Primary)、他方(図17の例ではデバイス2)が
セカンダリ(Secondary)としてコントロールされるよう
になっている。このため、従来は、IDEコントローラ
3に対し、HDD1の他に、1種類(1台)のデバイス2
が装着されていた。このような構成において、IDEコ
ントローラ3が現状の製品としては2チャンネルのもの
しか存在しないため、PCに対し、2種類(2台)以上の
デバイス2を装着しようとした場合、デバイス2のホッ
トスワップ・ウォームスワップ等を行なうことができな
いのである。単に、2種類以上(例えば2種類)のデバイ
ス2を装着するのであれば、図18に示すように、セカ
ンダリのデバイス2に加え、プライマリ側にもデバイス
2を装着することは可能である。この場合、プライマリ
には、HDD1とデバイス2とが直列に接続されること
になり、HDD1がマスタ(Master)、デバイス2がスレ
ーブ(Slave)として設定される。ちなみに、セカンダリ
には、デバイス2のみが接続されており、これはマスタ
として設定される。ところが、IDEの規格上、ホット
スワップを実現するには、接続されているデバイス2が
マスタとして設定されている必要がある。このような理
由から、図18に示したような構成で複数のデバイス2
を装着しても、プライマリ側のデバイス2はスレーブと
して設定されているため、ホットスワップを行なうこと
はできないのである。
【0006】このため、複数種のデバイス2を双方とも
ホットスワップ可能に装着するには、図19に示すよう
に、IDEコントローラ3を複数備え、HDD1、デバ
イス2のそれぞれをマスタに設定するしかない。しかし
ながら、これでは、IC(Integrated Circuit)からなる
IDEコントローラ3を追加しなければならず、相当の
コスト上昇を招く要因となる。
【0007】また、PCカードの場合、上記したよう
に、PCの電源がオンの状態・サスペンド状態・スリー
プ状態でPCカードを取り外すには、ユーザは複数の操
作を行わなければならず、特にベイに装着されるデバイ
ス2ではホットスワップが可能となっているため、これ
を非常に面倒に感じることもある。
【0008】本発明は、このような技術的課題に基づい
てなされたもので、デバイスをホットスワップ可能に装
着することのできるコンピュータ装置、デバイスの着脱
制御方法を提供することを主たる目的とする。また、本
発明のさらなる目的は、電源がオフ状態ではないときに
も、外部デバイスを自由に取り外すことのできる技術を
提供することにある。
【0009】
【課題を解決するための手段】かかる目的のもと、本発
明のコンピュータ装置は、デバイスが着脱可能に接続さ
れる複数のデバイス接続手段と、デバイス接続手段のそ
れぞれに接続されるデバイスの動作を制御するデバイス
制御手段と、コンピュータ装置の電源がオンまたはスリ
ープ状態にあるときにデバイスが着脱されると、着脱後
の状態で接続されているデバイスに対してコンピュータ
装置における制御の優先順位の設定を行なう優先順位設
定手段と、を備えることを特徴とする。このようにし
て、コンピュータ装置の電源がオンまたはスリープ状態
にあるときに、デバイスを着脱しようとすると、その時
点で接続されているデバイスに対する電源の供給が一時
的に中断され、この状態で着脱が行なわれる。そして、
着脱の完了後、接続されているデバイスに対し、制御の
優先順位、より具体的にはマスタ・スレーブの設定を行
なうのである。このとき、デバイスに対して優先順位の
設定を行なうときに、デバイスに対する電源の供給を一
時的に中断するのが好ましい。また、このような優先順
位の設定は、デバイスの着脱操作を行なうための操作手
段が操作されたことを検出したときに、これをトリガー
として実行するのが好ましい。
【0010】上記のようなデバイスとしては、CD−R
OMドライブ、DVD―ROMドライブ、追加用のHD
D等、デバイス制御手段によって制御される各種ドライ
ブ装置があるが、このようなコンピュータ装置に、デバ
イス制御手段による制御を受けない、例えばFDDやバ
ッテリーパック等をデバイスとして装着することもあ
る。このような場合、接続されるデバイスがデバイス制
御手段によって制御されるものであるか否かを検出し、
デバイス制御手段によって制御されるものであるとき
に、このデバイスに対して優先順位の設定を行なうよう
にすることができる。
【0011】また、本発明に係るコンピュータ装置は、
いわゆるIDEデバイス等の外部補助記憶デバイスが複
数のコネクタに対して着脱されるときに、エンハンスド
コントローラ等からなる着脱制御コントローラにおい
て、電源コントローラによるコネクタに対する電源の供
給を中断することを特徴とする。さらにこの着脱制御コ
ントローラは、コネクタに対する電源の供給を中断した
状態で、着脱される外部補助記憶デバイスに応じてデバ
イスコントローラの設定を変更することもできる。な
お、このようなコンピュータ装置としては、ノートブッ
ク型のPC等、いわゆるPCを対象とするのはもちろん
のこと、ノートブック型のPCに装着される拡張用のド
ッキングステーションも対象の範疇となる。すなわち、
ドッキングステーションに、上記したようなコネクタ、
デバイスコントローラ、電源コントローラ、着脱制御コ
ントローラを備え、ドッキングステーションに対して外
部補助記憶デバイスを着脱する際に、上記のような制御
を行なうのである。
【0012】ところで、このようなコンピュータ装置
は、コネクタに接続される外部補助記憶デバイスを収納
する収納ベイを備え、外部補助記憶デバイスは、収納ベ
イに応じた所定の外形形状を有する構成とすることがで
きる。また、デバイスコントローラは、ハードディスク
ドライブが接続される第一の制御チャンネルと、外部補
助記憶デバイスを接続するための複数のコネクタを備え
た第二の制御チャンネルを有した2チャンネルの構成と
し、電源コントローラおよび着脱制御コントローラは、
第二の制御チャンネルを対象としたものとすることがで
きる。さらに、着脱制御コントローラでは、コネクタに
対して装着される外部補助記憶デバイスを識別し、外部
補助記憶デバイスに応じたドライバを読み込むことによ
って外部補助記憶デバイスに対する設定を行なうことが
できる。
【0013】本発明は、デバイスが装着可能な複数のコ
ネクタを有したコンピュータ装置に対し、デバイスを着
脱する際の制御方法として捉えることができ、コネクタ
のそれぞれに対してデバイスが着脱されることを検知し
たときに、複数のコネクタに対する電源供給を止め、デ
バイスの着脱の完了後、その時点でコネクタに接続され
ているデバイスに対する制御の優先順位を設定し、デバ
イスが接続されているコネクタに対して電源を供給する
ことによってデバイスを使用可能な状態とすることを特
徴とする。より具体的には、複数のコネクタのうち、一
つのコネクタに第一のデバイスが接続された状態で、他
の一つのコネクタに対して第二のデバイスが接続される
ことを検知したとき、第一のデバイスが接続されている
コネクタに対する電源の供給を中断した後に、第一のデ
バイスおよび第二のデバイスに対して制御の優先順位を
設定する。そして、第一のデバイスが接続されたコネク
タおよび第二のデバイスが接続されたコネクタに対して
電源を供給するのである。また、複数のコネクタのう
ち、一つのコネクタに第一のデバイスが接続され、他の
一つのコネクタに対して第二のデバイスが接続された状
態で、第一のデバイスをコネクタから取り外すことを検
知したとき、第一のデバイスが接続されているコネクタ
および第二のデバイスが接続されているコネクタに対す
る電源の供給を中断した後、第二のデバイスに対して制
御の優先順位を設定し、第二のデバイスが接続されたコ
ネクタに対して電源を供給する。なお、コネクタの数
は、デバイスの制御の優先順位をマスタ・スレーブとす
るのであれば2つであるが、他の制御手法を用いる場合
であれば、3以上とすることも可能である。
【0014】本発明は、電源がオンまたはスリープ状態
にあるときに、デバイス接続手段に接続されたデバイス
を取り外すため、少なくとも2段階の操作が必要なデバ
イス取り外し手段にて1段階目の操作が行なわれたとき
に、取り外し制御手段にてデバイスを電気的に切り離
し、切り離しが完了した後にデバイス取り外し手段にお
ける2段階目の操作を許可することを特徴とするコンピ
ュータ装置として捉えることもできる。これは、例えば
PCカード等のデバイスを取り外すために、1段階目の
操作として、ボタンを押してボタンを突出させたりレバ
ーを起こしたりし、2段階目以降の操作として突出させ
たボタンや起こしたレバーを押すことによって、デバイ
スを取り外すことができるコンピュータ装置に用いて好
適な構成である。
【0015】本発明は、コネクタから検出される信号の
変化によってデバイスを取り外すための予備的な操作を
検知したときに、その時点でコネクタに装着されている
デバイスを電気的に切り離し、切り離しが完了した後
に、デバイスを取り外すための操作を許可するコンピュ
ータ装置の制御方法とすることもできる。この場合、予
備的な操作とは、上記したようにデバイスを取り外すた
めに少なくとも2段階の操作が必要な場合に、実際にデ
バイスを取り外すための操作の前に行なわれる操作のこ
とを指す。つまり、例えばPCカード等のデバイスを取
り外すにあたり、ボタンを押してボタンを突出させたり
レバーを起こしたりする操作である。デバイスを取り外
すための操作とは、実際にデバイスを取り外すための操
作である。つまり、突出させたボタンや起こしたレバー
を押す操作である。また、デバイスを取り外すための操
作を許可するには、その旨を表すメッセージ等を出力し
たり、あるいはデバイスを取り外すための操作が可能と
なるよう、メカニカルな機構による拘束(ロック)を解除
する方法がある。ところで、コンピュータ装置がコネク
タを複数備えるときには、信号の変化が生じたコネクタ
を特定し、特定されたコネクタに接続されているデバイ
スを電気的に切り離せば良い。加えて、コネクタからの
デバイスの取り外しの完了後、他のデバイスが接続され
ている他のコネクタから検出される信号に基づいて、そ
のデバイスに対する設定を行ない、さらにそのデバイス
を電気的に接続して使用可能な状態とする処理を行なう
こともできる。
【0016】本発明は、複数のコネクタのそれぞれから
検出される信号の変化によってデバイスの装着を検知し
たときに、その時点で他のコネクタに接続されているデ
バイスを電気的に切り離すステップと、装着の完了後、
デバイスが接続されている全てのコネクタから検出され
る信号に基づいて、デバイスに対する設定を行なうステ
ップと、コネクタに接続されているデバイスを電気的に
接続して使用可能な状態とするステップと、を有するこ
とを特徴とするコンピュータ装置の制御方法として捉え
ることができる。
【0017】
【発明の実施の形態】以下、添付図面に示す実施の形態
に基づいてこの発明を詳細に説明する。図1は、本実施
の形態におけるコンピュータシステム(コンピュータ装
置)10のハードウェア構成を示した図である。このコ
ンピュータシステム10を備えるコンピュータ装置は、
例えば、OADG(Open Architecture Developer's Gro
up)仕様に準拠して、所定のOS(オペレーティングシス
テム)を搭載したノートブック型のPCとして構成され
ている。
【0018】図1に示すコンピュータシステム10にお
いて、CPU11は、コンピュータシステム10全体の
頭脳として機能し、OSの制御下で各種プログラムを実
行している。CPU11は、システムバスであるFSB
(Front Side Bus)12、高速のI/O装置用バスとして
のPCI(Peripheral Component Interconnect)バス2
0、低速のI/O装置用バスとしてのISA(Industry S
tandard Architecture)バス40という3段階のバスを
介して、各構成要素と相互接続されている。このCPU
11は、キャッシュメモリにプログラム・コードやデー
タを蓄えることで、処理の高速化を図っている。近年で
は、CPU11の内部に1次キャッシュとして128K
バイト程度のSRAMを集積させているが、容量の不足
を補うために、専用バスであるBSB(Back Side Bus)
13を介して、512K〜2Mバイト程度の2次キャッ
シュ14を置いている。尚、BSB13を省略し、FS
B12に2次キャッシュ14を接続して端子数の多いパ
ッケージを避けることで、コストを低く抑えることも可
能である。
【0019】FSB12とPCIバス20は、メモリ/
PCIチップと呼ばれるCPUブリッジ(ホスト−PC
Iブリッジ)15によって連絡されている。このCPU
ブリッジ15は、メインメモリ16へのアクセス動作を
制御するためのメモリコントローラ機能や、FSB12
とPCIバス20との間のデータ転送速度の差を吸収す
るためのデータバッファ等を含んだ構成となっている。
メインメモリ16は、CPU11の実行プログラムの読
み込み領域として、あるいは実行プログラムの処理デー
タを書き込む作業領域として利用される書き込み可能メ
モリである。この実行プログラムには、OSや周辺機器
類をハードウェア操作するための各種ドライバ、特定業
務に向けられたアプリケーションプログラム、後述する
フラッシュROM44に格納されたBIOS(Basic Inp
ut/Output System:基本入出力システム)等のファーム
ウェアが含まれる。
【0020】ビデオサブシステム17は、ビデオに関連
する機能を実現するためのサブシステムであり、ビデオ
コントローラを含んでいる。このビデオコントローラ
は、CPU11からの描画命令を処理し、処理した描画
情報をビデオメモリに書き込むと共に、ビデオメモリか
らこの描画情報を読み出して、液晶ディスプレイ(LC
D)18に描画データとして出力している。
【0021】PCIバス20は、比較的高速なデータ転
送が可能なバスであり、このPCIバス20には、I/
Oブリッジ21、カードバスコントローラ22、オーデ
ィオサブシステム25、ドッキングステーションインタ
ーフェース(Dock I/F)26、miniPCIコネクタ27
が夫々接続されている。
【0022】カードバスコントローラ22は、PCIバ
ス20のバスシグナルをカードバススロット(デバイス
接続手段)23のインターフェースコネクタ(カードバ
ス)に直結させるための専用コントローラである。カー
ドバススロット23には、PCカード(デバイス)24を
装填することが可能である。このカードバススロット2
3は、図2に示すように、コンピュータシステム10の
筐体の側面10a等に開口して形成されたスロット穴8
0を有している。この図2は、このスロット穴80の部
分の構成を示すものである。スロット穴80には、PC
カード24をガイドする一対のガイド部81が設けられ
ている。また、このスロット穴80には、PCカード2
4がスロット穴80内の所定の位置まで挿入されるとP
Cカード24をラッチするラッチ部(図示無し)が設けら
れている。さらに、スロット穴80の部分には、ラッチ
部にラッチされたPCカード24をスロット穴80から
取り出すための取り出し機構(デバイス取り外し手段)8
2が設けられている。
【0023】取り出し機構82は、スロット穴80の奥
に位置し、PCカード24を押し出すためピボット83
a回りに回動自在に支持されたアーム83、このアーム
83を動かすためのシャフト84、シャフト84の一端
に設けられた操作レバー85、を備えている。操作レバ
ー85は、ピボット85a回りに回動可能に支持されて
おり、図2(a)に示すようにコンピュータシステム10
の筐体の側面10aに沿った状態から、図2(b)に示す
ように筐体の側面10aに対してほぼ直立する状態に引
き起こすことができる構成となっている。さらに、操作
レバー85が引き起こされたことを検知するため、コン
ピュータシステム10の筐体の側面10aにセンサ86
が設けられている。このセンサ86は、接触子86a
が、側面10aに沿った状態の操作レバー85に接触す
るよう設けられている。このような取り出し機構82で
は、図2(a)に示した状態から図2(b)に示したように
ユーザが操作レバー85を引き起こし(図中矢印(i)参
照)、これによって側面10aから突出した操作レバー
85を押し込む(図中矢印(ii)参照)と、その変位がシャ
フト84を介してアーム83に伝わり、アーム83がピ
ボット83a回りに回動するとともにラッチ部(図示無
し)によるPCカード24のラッチが解除される。する
と、PCカード24がアーム83に押されてスロット穴
80から飛び出すようになっている(図中矢印(iii)参
照)。
【0024】ドッキングステーションインターフェース
26は、コンピュータシステム10の機能拡張装置であ
るドッキングステーション(図示せず)を接続するための
ハードウェアである。ドッキングステーションにノート
ブック型のPCがセットされると、ドッキングステーシ
ョンの内部バスに接続された各種のハードウェア要素
が、ドッキングステーションインターフェース26を介
してPCIバス20に接続される。また、miniPCIコ
ネクタ27には、ミニPCI(miniPCI)デバイス60
が接続される。miniPCIデバイス60は、miniPCI
の仕様に準拠して増設可能な拡張カード(ボード)であ
る。このminiPCIは、モバイル向けPCI規格であ
り、PCIRev.2.2仕様書の付録として掲載されてい
る。機能的にはフルスペックのPCIと同等である。
【0025】I/Oブリッジ21は、PCIバス20と
ISAバス40とのブリッジ機能を備えている。また、
DMAコントローラ機能、プログラマブル割り込みコン
トローラ(PIC)機能、プログラマブル・インターバル
・タイマ(PIT)機能、IDE(Integrated Device Ele
ctronics)インターフェース機能、USB(UniversalSer
ial Bus)機能、SMB(System Management Bus)インタ
ーフェース機能を備えると共に、リアルタイムクロック
(RTC)を内蔵している。
【0026】DMAコントローラ機能は、FDD等の周
辺機器とメインメモリ16との間のデータ転送をCPU
11の介在なしに実行するための機能である。PIC機
能は、周辺機器からの割り込み要求(IRQ)に応答し
て、所定のプログラム(割り込みハンドラ)を実行させる
機能である。PIT機能は、タイマ信号を所定周期で発
生させる機能である。また、IDEインターフェース機
能によって実現されるインターフェースは、後に詳述す
るが、内蔵のHDD31が接続される他、ベイデバイス
(デバイス、外部補助記憶デバイス)32が接続される。
ここで、ベイデバイス32とは、例えば、ノートブック
型のPC本体内のベイと呼ばれる収納場所(収納ベイ)に
格納されるものである。なお、ベイは、複数(本実施の
形態では例えば2個)が設けられ、ベイデバイス32
は、ベイに応じた所定の外形形状を有したユニット状と
なっている。これによってこのコンピュータシステム1
0には、ベイデバイス32が複数装着可能な構成となっ
ている。このようなベイデバイス32としては、CD−
ROMドライブ、DVDドライブ等のIDEデバイス
や、FDDや電池パックのような他のデバイス等があ
る。また、I/Oブリッジ21にはUSBポートが設け
られており、このUSBポートは、例えばノートブック
型のPC本体の側壁面等に設けられたUSBコネクタ3
0と接続されている。
【0027】更にまた、I/Oブリッジ21は、電源回
路50に接続されている。電源回路50は、ACアダプ
タ51、バッテリ(2次電池)としてのメイン電池52ま
たはセカンド電池53を充電すると共にACアダプタ5
1や各電池からの電力供給経路を切り換えるバッテリ切
換回路54、およびコンピュータシステム10で使用さ
れる5V、3.3V等の直流定電圧を生成するDC/DC
コンバータ(DC/DC)55等の回路を備えている。
【0028】一方、I/Oブリッジ21を構成するコア
チップの内部には、コンピュータシステム10の電源状
態を管理するための内部レジスタと、この内部レジスタ
の操作を含むコンピュータシステム10の電源状態の管
理を行なうロジック(ステートマシン)が設けられてい
る。このロジックは、電源回路50との間で各種の信号
を送受し、この信号の送受により、電源回路50からコ
ンピュータシステム10への実際の給電状態を認識す
る。電源回路50は、このロジックからの指示に応じ
て、コンピュータシステム10への電力供給を制御して
いる。
【0029】ISAバス40は、PCIバス20よりも
データ転送速度が低いバスである。このISAバス40
には、ゲートアレイ42に接続されたエンベデッドコン
トローラ41、CMOS(Complementary simmetry Meta
l Oxide Semiconductor)43、フラッシュROM44、
Super I/Oコントローラ45が接続されている。
更に、キーボード/マウスコントローラのような比較的
低速で動作する周辺機器類を接続するためにも用いられ
る。このSuper I/Oコントローラ45にはI/O
ポート46が接続されており、FDDの駆動やパラレル
ポートを介したパラレルデータの入出力(PIO)、シリ
アルポートを介したシリアルデータの入出力(SIO)を
制御している。
【0030】エンベデッドコントローラ41は、図示し
ないキーボードのコントロールを行なうと共に、電源回
路50に接続されて、内蔵されたパワー・マネージメン
ト・コントローラ(PMC:Power Management Controll
er)によってゲートアレイ42と共に、電源管理機能の
一部、後述するベイデバイス32のホットスワップ・ウ
ォームスワップ時における設定制御機能を担っている。
【0031】さて、図3は、上記のような構成のコンピ
ュータシステム10における、ベイデバイス32が接続
されるI/Oブリッジ21の構成を示すものである。す
なわち、I/Oブリッジ21のIDEインターフェース
機能によって実現されるIDEコントローラ(デバイス
制御手段、デバイスコントローラ)70は、従来と同
様、2チャンネルの制御系統(制御チャンネル)を有し、
その一方のチャンネル(これをプライマリとする:第一
の制御チャンネル)にHDD31が接続され、他方のチ
ャンネル(これをセカンダリとする:第二の制御チャン
ネル)に例えば2個のベイデバイス32が接続可能な構
成となっている。IDEコントローラ70に対して接続
されるベイデバイス32は、エンベデッドコントローラ
41の設定制御機能によって、アタッチ・デタッチ時の
コントロールがなされるようになっている。
【0032】図4は、IDEコントローラ70のセカン
ダリ側に対して2個のベイデバイス32を接続するため
の回路構成を示すものである。この図4に示すように、
一端がIDEコントローラ70のセカンダリ側に接続さ
れたIDEバス71が設けられ、このIDEバス71の
他端は、ノートブック型のPC本体の2個のベイに設け
られたコネクタ(デバイス接続手段)72A、72Bに接
続されている。これらコネクタ72A、72Bには、ベ
イデバイス32が着脱可能に接続されるようになってい
る。コネクタ72A、72Bは、それぞれ、エンベデッ
ドコントローラ41の設定制御機能によって実現される
ベイコントローラ(優先順位設定手段、電源コントロー
ラ、着脱制御コントローラ)73に接続されている。さ
て、コネクタ72A、72Bには、スイッチ機能を担う
FET(Field Effect Transistor:電界効果トランジス
タ:電源供給手段)74を介してVCC75に接続され
た端子VCC、VCC76によってプルアップされて装
着されるベイデバイス32のIDを識別するための端子
ID0〜ID3、装着されるベイデバイス32をマスタ
もしくはスレーブ(優先順位)に設定するための信号用の
端子CSEL、接地された端子GNDが設けられてい
る。これらの端子VCC、ID0〜ID3、CSEL、
GNDは、それぞれ信号線を介してベイコントローラ7
3に接続され、ベイコントローラ73でそれぞれからの
信号の変化を検出できるようになっている。そして、ベ
イコントローラ73は、検出した信号の変化に基づき、
所定のプログラムに基づいた制御を行なうようになって
いる。
【0033】また、ノートブック型のPC本体のベイの
入り口の近傍には、コネクタ72A、72Bに対するベ
イデバイス32の着脱を検出するためのスイッチ(検出
手段、操作検出手段)SW1、SW2が設けられてい
る。これらのスイッチSW1、SW2は、例えば図2に
示した、PCカード24の取り出し機構82のような構
成を有することによって、ベイデバイス32をコネクタ
72A、72Bにアタッチするとき、およびベイデバイ
ス32をコネクタ72A、72Bからデタッチするとき
に、ユーザが必ず操作するよう設計されたメカニカルな
レバー等の機構(操作手段)の操作を検出し、ベイデバイ
ス32のアタッチ・デタッチ(以下、これを適宜“着
脱”と言う)を事前に検出する。
【0034】さて次に、上記したような構成のコンピュ
ータシステム10において、2個のベイに対し、ベイデ
バイス32を様々なパターンで着脱する場合について説
明する。なお、以下の説明においては、ベイデバイス3
2のアタッチあるいは取り外しは、コンピュータシステ
ム10の電源がオンの状態で行なわれるホットスワップ
あるいはサスペンド状態で行なわれるウォームスワップ
で行なわれるものとする。
【0035】(1)ベイが2個とも空の状態で1個のベイ
デバイス32をアタッチする場合:ベイが空の状態で
は、IDを識別するための端子ID0〜ID3はVCC
76によってプルアップされており、ベイコントローラ
73側で検出される信号(BAY1_ID0〜BAY1_ID3)はHig
hレベルとなっている。このような状態で、図5(a)に
示すように、ユーザが、一方のベイ(例えばコネクタ7
2A側のベイ:BAY1)にベイデバイス32を装着しようと
した場合の流れについて、図6を参照しつつ説明する。
ユーザが、一方のベイ(例えばコネクタ72A側のベイ:
BAY1)にベイデバイス32を装着しようとして、レバー
等を操作すると、スイッチSW1が作動し、ベイコント
ローラ73が信号(BAY_SW)を検知する(ステップS10
1)。そして、ユーザがベイのコネクタ72Aにベイデ
バイス32を装着すると、ベイコントローラ73は、I
Dを識別するための端子ID0〜ID3からの信号(BAY
1_ID0〜BAY1_ID3)の変化を検出すると同時に、信号の変
化によって特定されるIDから、装着されたベイデバイ
ス32がCD−ROMドライブ、DVDドライブ等のI
DEデバイスであるか否かを識別する(ステップS10
2)。その結果、装着されたベイデバイス32が電池パ
ックのようなIDEデバイス以外のデバイスである場合
は、IDEコントローラ70によるコントロールは行な
わないので、従来と同様、そのまま必要なドライバをO
S(Operating System)がロードし、使用可能な状態とす
る(ステップS103)。
【0036】一方、装着されたベイデバイス32がID
Eデバイスであると識別された場合、ベイコントローラ
73は、所定のイベントを、OSを介してBIOSに通
知する(ステップS104)。これを受けたBIOSは、
ベイコントローラ73に対してコネクタ72Aの電源を
入れるように指示し、また、セカンダリ側のIDEバス
71をイネーブルする(使用可能な状態とする)ようID
Eコントローラ70に指示する(ステップS105)。
【0037】すると、ベイコントローラ73では、所定
の信号(BAY1_ON)を出力し、ベイデバイス32が装着さ
れる側のベイのFET74をオンに切り換え、コネクタ
72Aに電源を供給し、IDEコントローラ70では、
コネクタ72Aに対しIDEバス71をイネーブルする
(ステップS106)。この後、BIOSがOSに対し、
セカンダリのマスタとして設定されるベイデバイス32
をチェックするように指示し、これを受けたOSは、ベ
イデバイス32を発見して必要なドライバをロードし、
コネクタ72Aに装着されたこのベイデバイス32を使
用可能な状態とする(ステップS107)。これにより、
コネクタ72A側のベイにベイデバイス32をホットア
タッチあるいはウォームアタッチできるのである。な
お、図5(b)に示すように、コネクタ72B側のベイに
ベイデバイス32をホットアタッチあるいはウォームア
タッチする場合も同様に行なえるのは言うまでもない。
また、装着されたベイデバイス32がFDDである場合
は、IDEコントローラ70によるコントロールは行な
わない点では異なるものの、それ以外の点においては、
IDEデバイスの場合の上記ステップS104〜S10
7と同様の処理を行なえば良い。
【0038】(2)1個のみのベイデバイス32が装着さ
れた状態で、これを取り外す場合:一方のベイ(例えば
コネクタ72A側のベイ)のみにベイデバイス32が装
着されている状態で、ユーザがこのベイデバイス32を
取り外そうとして、レバー等を操作すると、図7に示す
ように、スイッチSW1が作動して信号(BAY_SW)が変化
し、ベイコントローラ73がこれを検知する(ステップ
S201)。すると、ベイコントローラ73は、OSに
対し、ベイデバイス32が取り外されようとしているこ
とを通知する(ステップS202)。これを受けたOS
は、ベイデバイス32のドライバをアンロードする等、
必要な処理を行なった後、ベイデバイス32をOSから
電気的に切り離す(ステップS203)。OSでの切り離
し処理が終了すると、OSはこれをBIOSに通知す
る。これを受けたBIOSは、ベイコントローラ73に
対し、コネクタ72Aに対する電源の供給を遮断するよ
う指示する(ステップS204)。ベイコントローラ73
は、所定の信号(BAY1_ON)を出力し、ベイデバイス32
が装着される側のベイのFET74をオフに切り換え、
コネクタ72Aに対する電源の供給を遮断する(ステッ
プS205)。これにより、コネクタ72A側の装着さ
れたベイデバイス32をホットデタッチあるいはウォー
ムデタッチできるのである。なお、コネクタ72B側の
ベイに装着されたベイデバイス32をホットデタッチあ
るいはウォームデタッチする場合も同様に行なえるのは
言うまでもない。
【0039】(3)一方のベイにベイデバイス32が装着
されている状態で、他方のベイにベイデバイス32を装
着する場合:図8に示すように、一方のベイ(例えばコ
ネクタ72A側のベイ:BAY1)のみにベイデバイス(第一
のデバイス)32が装着されている状態で、ユーザが他
方のベイ(この場合、コネクタ72B側のベイ:BAY2)に
もう一つのベイデバイス(第二のデバイス)32を装着し
ようとした場合について、図9に示す処理の流れを参照
しつつ説明する。図10(a)に示すように、一方のベイ
(例えばコネクタ72A側のベイ)のみにベイデバイス3
2が装着されている状態で、ユーザが他方のベイ(この
場合、コネクタ72B側のベイ)にもう一つのベイデバ
イス32を装着しようとしてレバー等を操作すると、ス
イッチSW1が作動して信号(BAY_SW)が変化し、ベイコ
ントローラ73がこれを検知する(ステップS301)。
すると、ベイコントローラ73は、所定のイベントを、
OSを介してBIOSに通知する(ステップS302)。
これを受けたBIOSは、IDEコントローラ70に対
し、セカンダリ側のIDEバス71を電気的に切り離す
ように指示し、IDEコントローラ70はこれに応じて
IDEバス71を電気的に切り離す(ステップS30
3)。
【0040】この後、ユーザがベイのコネクタ72Bに
ベイデバイス32を装着すると、ベイコントローラ73
は、IDを識別するための端子ID0〜ID3からの信
号(BAY1_ID0〜BAY1_ID3)の変化を検出すると同時に、こ
れによって特定されるIDから、装着されたベイデバイ
ス32がCD−ROMドライブ、DVDドライブ等のI
DEデバイスであるか否かを識別する(ステップS30
4)。その結果、装着されたベイデバイス32がFDD
や電池パックのようなIDEデバイス以外のデバイスで
ある場合は、IDEコントローラ70によるコントロー
ルは行なわないので、IDEコントローラ70はIDE
バス71を電気的に接続し、コネクタ72Aのベイデバ
イス32を使用可能な状態とするとともに、コネクタ7
2Bに新たに接続されたベイデバイス32に対しては、
そのまま必要なドライバをOS(Operating System)がロ
ードし、使用可能な状態とする(ステップS305)。
【0041】一方、装着されたベイデバイス32がID
Eデバイスであると識別された場合は、元々装着されて
いたコネクタ72A側のベイデバイス32を一旦切り離
す処理を行なう。これには、図7に示したのと同様の処
理を行なえば良い。すなわち、ベイコントローラ73
は、OSに対して所定の信号を出力し、これを受けたO
Sは、ベイデバイス32を電気的に切り離す(ステップ
S306)。OSでの切り離し処理が終了すると、OS
はこれをBIOSに通知する。これを受けたBIOS
は、ベイコントローラ73に対し、コネクタ72Aに対
する電源の供給を遮断するよう指示する(ステップS3
07)。ベイコントローラ73は、所定の信号(BAY1_ON)
を出力し、ベイデバイス32が装着される側のベイのF
ET74をオフに切り換え、コネクタ72Aに対する電
源の供給を遮断する(ステップS308)。これにより、
図10(b)に示すように、コネクタ72A側の装着され
たベイデバイス32が電気的に(仮想的)に一旦切り離さ
れた状態となる。
【0042】続いて、ベイコントローラ73は、所定の
イベントを、OSを介してBIOSに通知する(ステッ
プS309)。これを受けたBIOSは、ベイコントロ
ーラ73に対してコネクタ72A、72B双方の電源を
入れるように指示し、また、セカンダリ側のIDEバス
71をイネーブルする(使用可能な状態とする)ようID
Eコントローラ70に指示する(ステップS310)。
【0043】すると、ベイコントローラ73では、所定
の信号(BAY1_ON、BAY2_ON)を出力し、双方のベイのFE
T74をオンに切り換え、コネクタ72A、72Bに電
源を供給する。このとき、ベイコントローラ73は、予
め決められた条件、例えば先に装着が検出されたベイデ
バイス32をセカンダリのマスタとし、後に装着が検出
されたベイデバイス32をセカンダリのスレーブとして
設定するよう、コネクタ72A、72Bに対して、一方
(例えばコネクタ72A)に対する信号(BAY1_CSEL)をL
OWにドライブし、他方(例えばコネクタ72B)に対す
る信号(BAY2_CSEL)をHIGHにドライブする。また、
IDEコントローラ70では、コネクタ72A、72B
に対しIDEバス71をイネーブルする(ステップS3
11)。この後、BIOSがOSに対し、新たにコネク
タ72Bに装着されたベイデバイス32をチェックする
ように指示し、これを受けたOSは、ベイデバイス32
を発見して必要なドライバをロードした後、図10(c)
に示すように、コネクタ72A、72Bの双方に装着さ
れた二つのベイデバイス32をそれぞれ使用可能な状態
とする(ステップS312)。これにより、コネクタ72
A側のベイにベイデバイス32が装着されている状態
で、他方のコネクタ72B側にベイデバイス32をホッ
トアタッチあるいはウォームアタッチできるのである。
なお、コネクタ72B側のベイにベイデバイス32が装
着されている状態で、他方のコネクタ72A側にベイデ
バイス32をホットアタッチあるいはウォームアタッチ
する場合も同様に行なえるのは言うまでもない。
【0044】(4)ベイが2個とも空の状態で、2個のベ
イデバイス32を装着する場合:図11に示すように、
ベイが2個とも空の状態で、2個のベイデバイス32を
装着する場合には、現実的には2個のベイデバイス32
が完全に同時に装着されるわけではないため、(1)の処
理に連続して、(3)の処理を行なうようにすれば良い。
すなわち、ベイが2個とも空の状態で、1個のベイデバ
イス32を装着する処理を行なった後、1個のベイデバ
イス32が装着された状態で、もう1個のベイデバイス
32を追加装着するような処理を行なうのである。
【0045】(5)両方のベイにベイデバイス32が装着
されている状態で、一方のベイデバイス32を取り外す
場合:図12(a)に示すように、両方のベイにそれぞれ
ベイデバイス(第一のデバイス、第二のデバイス)32が
装着されている状態で、図12(b)に示すように、ユー
ザが一方のベイ(例えばコネクタ72B側のベイ)のベイ
デバイス(第一のデバイス)32を取り外そうとした場合
について、図13に示す処理の流れを参照しつつ説明す
る。図14(a)に示したように、両方のベイにそれぞれ
ベイデバイス32が装着されている状態で、ユーザが一
方のベイ(例えばコネクタ72B側のベイ)のベイデバイ
ス32を取り外そうとしてレバー等を操作すると、スイ
ッチSW1が作動し、これに応じて信号(BAY_SW)が変化
してベイコントローラ73がこれを検知する(ステップ
S401)。すると、ベイコントローラ73は、所定の
イベントを、OSを介してBIOSに通知する(ステッ
プS402)。図14(a)に示すように、これを受けた
BIOSは、IDEコントローラ70に対し、コネクタ
72A、72B双方のIDEバス71を電気的に切り離
すように指示し、図14(b)に示すように、IDEコン
トローラ70はこれに応じてIDEバス71を電気的に
切り離す(ステップS403)。
【0046】また、OSでは、コネクタ72B側のベイ
デバイス32のドライバをアンロードする等、必要な処
理を行なった後、このベイデバイス32をOSから電気
的に切り離す(ステップS404)。OSでの切り離し処
理が終了すると、OSはこれをBIOSに通知する。こ
れを受けたBIOSは、ベイコントローラ73に対し、
コネクタ72Bに対する電源の供給を遮断するよう指示
する(ステップS405)。ベイコントローラ73は、所
定の信号(BAY2_ON)を出力し、ベイデバイス32が装着
される側のベイのFET74をオフに切り換え、コネク
タ72Bに対する電源の供給を遮断する(ステップS4
06)。
【0047】また、図14(c)に示すように、ベイコン
トローラ73では、所定の信号(BAY1_ON)を出力し、残
されたベイデバイス32側のFET74をオンに切り換
え、コネクタ72Aに電源を供給する。ベイコントロー
ラ73は、コネクタ72A側に残されたベイデバイス3
2をセカンダリのマスタとするよう、コネクタ72Aに
対する信号(BAY1_CSEL)をLOWにドライブする。ま
た、IDEコントローラ70では、コネクタ72Aに対
しIDEバス71をイネーブルする。この後、OSが、
残されているベイデバイス32をそれぞれ使用可能な状
態とする(ステップS407)。これによって、両方のベ
イにベイデバイス32が装着された状態で、一方のベイ
デバイス32のみをホットデタッチあるいはウォームデ
タッチすることができる。なお、両方のベイにベイデバ
イス32が装着された状態で、コネクタ72A側のベイ
に装着されたベイデバイス32をホットデタッチあるい
はウォームデタッチする場合も同様に行なえるのは言う
までもない。
【0048】次に、コンピュータシステム10の電源が
オンの状態・サスペンド状態・スリープ状態のいずれか
であるとき、つまり電源がオフの状態以外であるとき
に、ユーザがカードバススロット23に装着されている
PCカード24を取り外すときの処理について説明す
る。図15に示すように、カードバススロット23に装
着されているPCカード24を取り外すために操作レバ
ー85を引き起こすと、センサ86の接触子86aが変
位して所定の信号を発し、この信号がカードバスコント
ローラ22を介してエンベデッドコントローラ41に伝
わり、エンベデッドコントローラ41がレバー操作がな
されたことを検出する(ステップS501)。
【0049】すると、エンベデッドコントローラ41
は、OSに対しPCカード24が取り外されようとして
いることを通知する。するとOSでは、その時点(=こ
の一連の処理がスタートした時点)で、コンピュータシ
ステム10の電源がサスペンド状態であったか否かを検
出する(ステップS502)。その結果、サスペンド状態
であった場合には、システムをレジュームさせた後(ス
テップS503)、次のステップS504に進む。ま
た、サスペンド状態でなかった場合、つまりコンピュー
タシステム10の電源がオン状態であった場合には、そ
のまま次のステップS504に進む。
【0050】ステップS504では、コンピュータシス
テム10が複数のカードバススロット23を備えている
場合、カードバスコントローラ22にて、所定の信号を
発したセンサ86を判別することによって、操作レバー
85が操作されたカードバススロット23を特定し、こ
れをOSに通知する。つまり、PCカード24が取り外
されようとしているカードバススロット23を特定する
のである。なお、このステップS504の処理は、コン
ピュータシステム10に複数のカードバススロット23
を備えている場合に必要なものであり、カードバススロ
ット23が一つのみの場合には省略することが可能であ
る。
【0051】これを受けたOSは、該当するカードバス
スロット23に装着されているPCカード24のドライ
バをアンロードする等、必要な処理を行なった後、PC
カード24の作動(使用)を停止させる(ステップS50
5)。そして、液晶ディスプレイ18上に、例えば「P
Cカードの取り外し準備が完了しました。PCカードを
取り外してください」等といった、PCカード24を取
り外すための停止処理が完了した旨のメッセージを表示
する(ステップS506)。このメッセージが表示された
時点で、ユーザはPCカード24を安全に取り外すこと
が可能となる。
【0052】この後、OSでは、この一連の処理がスタ
ートした時点で、コンピュータシステム10の電源がサ
スペンド状態であったか否かを検出し(ステップS50
7)。その結果、サスペンド状態ではなかった場合に
は、そのまま処理を終了し、サスペンド状態であった場
合には、システムをサスペンド状態に戻した後(ステッ
プS508)、処理を終了する。
【0053】上述したような構成によれば、ベイデバイ
ス32を二つのコネクタ72A、72Bに対してホット
スワップ・ウォームスワップするときに、ベイコントロ
ーラ73が、コネクタ72A、72Bを電気的に(仮想
的に)一旦切り離すことによって、ベイデバイス32の
装着・取り外しを行なうようにした。さらにこのベイコ
ントローラ73は、必要に応じて、マスタ、スレーブの
設定を行なうこともできる。このようにして、IDEコ
ントローラ70が従来通り、2チャンネルの制御系統の
ものであっても、複数(本実施の形態の場合、2個)のベ
イデバイス32を自在にホットスワップ・ウォームスワ
ップすることが可能となる。これにより、コスト上昇を
招くことなく、コンピュータシステム10の高機能化を
図ることが可能となるのである。
【0054】また、コンピュータシステム10の電源が
オフ状態ではないときにPCカード24を取り外す場
合、ユーザが操作レバー85を引き起こした時点で、シ
ステム側がこれを検出し、PCカード24を取り外すた
めに必要な処理を実行するようにした。これにより、ユ
ーザは、コンピュータシステム10の電源がオフ状態で
はないときにも、従来のようにマウス等による操作を複
数段階に行うことなく、操作レバー85のみの操作でワ
ンタッチでPCカード24を安全に取り外すことが可能
となる。PCカード24は、従来より、コンピュータシ
ステム10の電源がオフ状態ではないときに装着するこ
とは既に可能であるため、したがって、ベイデバイス3
2と同様、PCカード24もホットスワップ・ウォーム
スワップを自在に行うことが可能となる。
【0055】なお、上記実施の形態では、IDEコント
ローラ70が2チャンネルであるとしたが、今後、3チ
ャンネル以上のものが開発されれば、そのようなIDE
コントローラにおいても、各チャンネルに対して上記と
同様の構成を適用することが可能である。また、図1に
示したコンピュータシステム10において、ドッキング
ステーションインターフェース26にドッキングステー
ションを装着する場合、このドッキングステーションに
対して接続するIDEデバイスに対しても同様の構成が
適用できる。すなわち、IDEデバイスをコントロール
するIDEコントローラやIDEデバイスを接続するた
めのコネクタ等をドッキングステーション側に設け、こ
れらに対して上記と同様の構成を備えるのである。とこ
ろで、上記したようなホットスワップ・ウォームスワッ
プを実現するためのコントロール機能をエンベデッドコ
ントローラ41に備える構成としたが、これに限るもの
ではなく、TTL(Transistor Transistor Logic)やC
MOS、ゲートアレイ42に上記と同様の機能を持たせ
るようにしても良い。
【0056】ところで、上記実施の形態において、PC
カード24を取り外すために操作レバー85を引き起こ
すと、これをトリガーとしてシステム側で所定の処理を
実行し、停止処理が完了した時点でその旨を示すメッセ
ージを液晶ディスプレイ18上に表示する構成とした
が、システム側で停止処理が完了するまで、PCカード
24をメカニカルに引き抜くことのできない構成とする
ことも可能である。このような構成とするには、取り出
し機構82のアーム83やシャフト84の動きを拘束す
るラッチ機構を追加して備え、システム側で停止処理が
完了した時点で、このラッチ機構によるアーム83やシ
ャフト84の拘束を解除し、操作レバー85をユーザが
押すことができるようにすれば良い。
【0057】また、上記実施の形態では、取り出し機構
82として操作レバー85を引き起こすタイプのものを
例に挙げたが、PCカード24を取り外すために少なく
とも2アクション以上が必要な機構であれば、これ以外
のタイプのものであっても良い。例えば、図16に示す
ように、取り出し機構(デバイス取り外し手段)82’と
して、アーム83を動かすシャフト84’の先端部をコ
ンピュータシステム10の筐体の側面10aに露出させ
ておき、シャフト84’の先端部を1回押すとアーム8
3やシャフト84’を拘束するラッチ機構(図示無し)が
解除されて 、図16(b)に示すようにシャフト84’
が側面10aから飛び出し(図中矢印(vi)参照)、もう1
回押すとシャフト84’がアーム83を動かし(図中矢
印(vii)参照)、これによってPCカード24がカードバ
ススロット23から押し出される(図中矢印(viii)参照)
タイプのものであっても良い。なお、この図16におい
て、図2と共通する構成については同符号を付してあ
る。このようなタイプの場合、図16(a)に示した状態
から図16(b)に示した状態となるとき、つまり、シャ
フト84’がその軸線方向に移動したことを検出するセ
ンサ90を設ける。このセンサ90で、シャフト84’
が押されて側面10aから飛び出したことを検出したと
きに、図15に示した一連の処理を実行するのである。
【0058】ところで、上記したような、コンピュータ
システム10の電源がオフ状態ではないときにPCカー
ド24を取り外すことのできる構成は、PCカード24
以外の、例えば、USB接続の外部デバイス等にも適用
することができる。特に、USB接続のプリンタ等、コ
ンピュータシステム10との間でデータをやり取りする
ような外部デバイスの場合、上記構成を適用することに
よって、作動を確実に停止させてからの取り外しが可能
となる。USB接続等の場合、ユーザがコネクタを引き
抜こうとしていることを検出する仕組みが必要である。
このため、例えばコネクタの受け口に、コネクタ端子を
ラッチする機構を備え、このラッチを解除するためのボ
タンや爪等を押したり掴んだりしたことを検出したとき
に、図15に示した一連の処理を実行するようにすれば
良い。これ以外にも、本発明の主旨を逸脱しない限り、
上記実施の形態で挙げた構成を取捨選択したり、他の構
成に適宜変更することが可能である。
【0059】
【発明の効果】以上説明したように、本発明によれば、
複数のデバイスをホットスワップすることが可能とな
り、コンピュータ装置の機能性を向上させることができ
る。また、本発明によれば、コンピュータ装置の電源が
オフ状態ではないときに、デバイスを自由に取り外すこ
とが可能となる。
【図面の簡単な説明】
【図1】 本実施の形態におけるコンピュータシステム
の全体構成を示す図である。
【図2】 PCカードの取り外し機構の構成を示す図で
ある。
【図3】 IDEコントローラに対してデバイスが接続
された状態を示す図である。
【図4】 IDEコントローラに対して2個のベイデバ
イスを接続するための回路構成を示すものである。
【図5】 一方のベイにベイデバイスを装着する状態の
例を示す図である。
【図6】 一方のベイにベイデバイスを装着するときの
流れを示す図である。
【図7】 一方のベイにベイデバイスが装着された状態
で、これを取り外すときの流れを示す図である。
【図8】 一方のベイにベイデバイスが装着された状態
で、もう一方のベイにベイデバイスを追加する場合の例
を示す図である。
【図9】 図8の場合における処理の流れを示す図であ
る。
【図10】 図8の場合における実際の処理の流れに沿
った状態を示す図である。
【図11】 ベイが空の状態で、二つのベイデバイスを
装着する状態の例を示す図である。
【図12】 両方のベイにベイデバイスが装着されてい
る状態で、一方のベイデバイスを取り外す場合の例を示
す図である。
【図13】 図12の場合における処理の流れを示す図
である。
【図14】 図12の場合における実際の処理の流れに
沿った状態を示す図である。
【図15】 PCカードを取り外すときの処理の流れを
示す図である。
【図16】 PCカードの取り外し機構の他の例を示す
図である。
【図17】 従来のIDEコントローラに対するデバイ
スの装着状態を示す図である。
【図18】 2つのIDEデバイスを備える場合の構成
の例である。
【図19】 2つのIDEデバイスをホットスワップす
るための構成を示す図である。
【符号の説明】
10…コンピュータシステム(コンピュータ装置)、21
…I/Oブリッジ、22…カードバスコントローラ(取
り外し制御手段)、23…カードバススロット(デバイス
接続手段)、24…PCカード(デバイス)、31…HD
D、32…ベイデバイス(デバイス、外部補助記憶デバ
イス)、41…エンベデッドコントローラ、70…ID
Eコントローラ(デバイス制御手段、デバイスコントロ
ーラ)、72A、72B…コネクタ(デバイス接続手
段)、73…ベイコントローラ(優先順位設定手段、電源
コントローラ、着脱制御コントローラ)、74…FET
(電源供給手段)、82、82’…取り出し機構(デバイ
ス取り外し手段)、85…操作レバー、86、90…セ
ンサ、SW1、SW2…スイッチ(検出手段、操作検出
手段)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹内 健 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 吉山 典利 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 與茂 孝嗣 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 小杉 智映 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 柴田 浩平 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 加藤 敬幸 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 木下 秀徳 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 湯沢 茂 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 Fターム(参考) 5B014 EB03 HC07 HC13

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 複数のデバイスが着脱可能なコンピュー
    タ装置であって、 デバイスが着脱可能に接続される複数のデバイス接続手
    段と、 前記デバイス接続手段のそれぞれに接続される前記デバ
    イスの動作を制御するデバイス制御手段と、 前記コンピュータ装置の電源がオンまたはスリープ状態
    にあるときに、前記デバイス接続手段に対して前記デバ
    イスが着脱されると、着脱後の状態で当該デバイス接続
    手段に接続されている前記デバイスに対し、当該コンピ
    ュータ装置における制御の優先順位の設定を行なう優先
    順位設定手段と、を備えることを特徴とするコンピュー
    タ装置。
  2. 【請求項2】 前記デバイス制御手段は、複数の前記デ
    バイス接続手段に接続される前記デバイスのそれぞれに
    対応する制御チャンネルを有し、 前記優先順位設定手段は、前記制御チャンネルのいずれ
    か一つに対して備えられていることを特徴とする請求項
    1記載のコンピュータ装置。
  3. 【請求項3】 前記デバイス接続手段に接続される前記
    デバイスが、前記デバイス制御手段によって制御される
    ものであるか否かを検出する検出手段をさらに備え、 前記優先順位設定手段は、前記デバイス接続手段に接続
    される前記デバイスが前記デバイス制御手段によって制
    御されるものであるときに、当該デバイスに対して優先
    順位の設定を行なうことを特徴とする請求項1記載のコ
    ンピュータ装置。
  4. 【請求項4】 前記デバイス接続手段に接続される前記
    デバイスに電源を供給する電源供給手段をさらに備え、 前記優先順位設定手段で前記デバイス接続手段に接続さ
    れる前記デバイスに対して優先順位の設定を行なうとき
    に、前記電源供給手段は当該デバイスに対する電源の供
    給を一時的に中断することを特徴とする請求項1記載の
    コンピュータ装置。
  5. 【請求項5】 前記デバイス接続手段に対する前記デバ
    イスの着脱操作を行なうための操作手段と、 前記操作手段が操作されたことを検出する操作検出手段
    と、をさらに備え、 前記優先順位設定手段は、前記操作検出手段で前記操作
    手段が操作されたことを検出したときに、前記デバイス
    接続手段に接続される前記デバイスに対する優先順位の
    設定を実行することを特徴とする請求項1記載のコンピ
    ュータ装置。
  6. 【請求項6】 外部補助記憶デバイスが着脱可能に接続
    される複数のコネクタと、 前記コネクタに接続される前記外部補助記憶デバイスを
    コントロールするデバイスコントローラと、 それぞれの前記コネクタに対して供給される電源をコン
    トロールする電源コントローラと、 前記コネクタに対して前記外部補助記憶デバイスが着脱
    されるときに、前記電源コントローラによる前記コネク
    タに対する電源の供給を中断する着脱制御コントローラ
    と、を備えることを特徴とするコンピュータ装置。
  7. 【請求項7】 前記着脱制御コントローラは、前記コネ
    クタに対する電源の供給を中断した状態で、着脱される
    前記外部補助記憶デバイスに応じて前記デバイスコント
    ローラの設定を変更することを特徴とする請求項6記載
    のコンピュータ装置。
  8. 【請求項8】 前記着脱制御コントローラとして、エン
    ハンスドコントローラが用いられることを特徴とする請
    求項6記載のコンピュータ装置。
  9. 【請求項9】 前記コネクタに接続される前記外部補助
    記憶デバイスを収納する収納ベイをさらに備え、 前記収納ベイに収納される前記外部補助記憶デバイス
    は、当該収納ベイに応じた所定の外形形状を有すること
    を特徴とする請求項6記載のコンピュータ装置。
  10. 【請求項10】 前記デバイスコントローラは、ハード
    ディスクドライブが接続される第一の制御チャンネル
    と、前記外部補助記憶デバイスを接続するための複数の
    コネクタを備えた第二の制御チャンネルを有し、 前記電源コントローラおよび前記着脱制御コントローラ
    は、前記デバイスコントローラの前記第二の制御チャン
    ネルを対象としたものであることを特徴とする請求項6
    記載のコンピュータ装置。
  11. 【請求項11】 前記着脱制御コントローラは、前記コ
    ネクタに対して装着される前記外部補助記憶デバイスを
    識別し、当該外部補助記憶デバイスに応じたドライバを
    読み込むことによって当該外部補助記憶デバイスに対す
    る設定を行なうことを特徴とする請求項6記載のコンピ
    ュータ装置。
  12. 【請求項12】 デバイスが装着可能な複数のコネクタ
    を有したコンピュータ装置に対し、デバイスを着脱する
    際の制御方法であって、 前記コネクタのそれぞれに対して前記デバイスが着脱さ
    れることを検知するステップと、 前記デバイスが着脱されることを検知したときに、複数
    の前記コネクタに対する電源供給を止めるステップと、 着脱の完了後、前記コネクタに接続されている前記デバ
    イスに対する制御の優先順位を設定するステップと、 前記デバイスが接続されている前記コネクタに対して電
    源を供給し、当該デバイスを使用可能な状態とするステ
    ップと、を有することを特徴とするデバイスの着脱制御
    方法。
  13. 【請求項13】 複数の前記コネクタのうち、一つの前
    記コネクタに第一のデバイスが接続された状態で、前記
    着脱を検知するステップにて他の一つの前記コネクタに
    対して第二のデバイスが接続されることを検知したと
    き、 前記電源供給を止めるステップにて、前記第一のデバイ
    スが接続されている前記コネクタに対する電源の供給を
    中断した後に、前記優先順位を設定するステップにて、
    前記第一のデバイスおよび前記第二のデバイスに対して
    制御の優先順位を設定し、 前記デバイスを使用可能な状態とするステップでは、前
    記第一のデバイスが接続された前記コネクタおよび前記
    第二のデバイスが接続された前記コネクタに対して電源
    を供給することを特徴とする請求項12記載のデバイス
    の着脱制御方法。
  14. 【請求項14】 複数の前記コネクタのうち、一つの前
    記コネクタに第一のデバイスが接続され、他の一つの前
    記コネクタに対して第二のデバイスが接続された状態
    で、前記着脱を検知するステップにて前記第一のデバイ
    スが前記コネクタから取り外されることを検知したと
    き、 前記電源供給を止めるステップにて、前記第一のデバイ
    スが接続されている前記コネクタおよび前記第二のデバ
    イスが接続されている前記コネクタに対する電源の供給
    を中断した後、前記優先順位を設定するステップにて前
    記第二のデバイスに対して制御の優先順位を設定し、 前記デバイスを使用可能な状態とするステップでは、前
    記第二のデバイスが接続された前記コネクタに対して電
    源を供給することを特徴とする請求項12記載のデバイ
    スの着脱制御方法。
  15. 【請求項15】 前記デバイスを使用可能な状態とする
    ステップは、前記コネクタに対して接続された前記デバ
    イスを識別し、当該デバイスに応じたドライバを読み込
    んだ後、当該デバイスが接続された当該コネクタに対し
    て電源を供給することを特徴とする請求項12記載のデ
    バイスの着脱制御方法。
  16. 【請求項16】 デバイスが着脱可能なコンピュータ装
    置であって、 デバイスが着脱可能に接続されるデバイス接続手段と、 前記デバイス接続手段に接続された前記デバイスを取り
    外すため、少なくとも2段階の操作が必要なデバイス取
    り外し手段と、 前記コンピュータ装置の電源がオンまたはスリープ状態
    にあるときに、前記デバイス取り外し手段にて1段階目
    の操作が行なわれると前記デバイスを電気的に切り離
    し、切り離しが完了した後に当該デバイス取り外し手段
    における2段階目の操作を許可する取り外し制御手段
    と、を備えることを特徴とするコンピュータ装置。
  17. 【請求項17】 コンピュータ装置のコネクタに装着さ
    れたデバイスを取り外す際の制御方法であって、 前記コネクタから検出される信号の変化によって前記デ
    バイスを取り外すための予備的な操作を検知する操作検
    知ステップと、 前記予備的な操作を検知したときに、その時点で前記コ
    ネクタに装着されているデバイスを電気的に切り離す切
    り離しステップと、 前記デバイスの電気的な切り離しが完了した後に、前記
    デバイスを取り外すための操作を許可する操作許可ステ
    ップと、を有することを特徴とするコンピュータ装置の
    制御方法。
  18. 【請求項18】 前記コンピュータ装置が前記コネクタ
    を複数備えるとき、 前記操作検知ステップにて、前記信号の変化が生じたコ
    ネクタを特定し、 前記切り離しステップでは、特定された前記コネクタに
    接続されているデバイスを電気的に切り離すことを特徴
    とする請求項17記載のコンピュータ装置の制御方法。
  19. 【請求項19】 前記コネクタからの前記デバイスの取
    り外しの完了後、他のデバイスが接続されている他の前
    記コネクタから検出される信号に基づいて、当該デバイ
    スに対する設定を行なうステップと、 前記コネクタに接続されている前記デバイスを電気的に
    接続して使用可能な状態とするステップと、を有するこ
    とを特徴とする請求項18記載のコンピュータ装置の制
    御方法。
  20. 【請求項20】 デバイスが装着可能な複数のコネクタ
    を有したコンピュータ装置に対してデバイスを装着する
    際の制御方法であって、 前記コネクタのそれぞれから検出される信号の変化によ
    って前記コネクタに対するデバイスの装着を検知するス
    テップと、 前記デバイスが装着されることを検知したときに、その
    時点で他の前記コネクタに接続されている他のデバイス
    を電気的に切り離すステップと、 装着の完了後、前記デバイスが接続されている前記コネ
    クタから検出される信号に基づいて、前記デバイスに対
    する設定を行なうステップと、 前記コネクタに接続されている前記デバイスを電気的に
    接続して使用可能な状態とするステップと、を有するこ
    とを特徴とするコンピュータ装置の制御方法。
JP2002065887A 2001-07-06 2002-03-11 コンピュータ装置 Expired - Fee Related JP4366516B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002065887A JP4366516B2 (ja) 2001-07-06 2002-03-11 コンピュータ装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001207111 2001-07-06
JP2001-207111 2001-07-06
JP2002065887A JP4366516B2 (ja) 2001-07-06 2002-03-11 コンピュータ装置

Publications (2)

Publication Number Publication Date
JP2003084874A true JP2003084874A (ja) 2003-03-19
JP4366516B2 JP4366516B2 (ja) 2009-11-18

Family

ID=26618322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002065887A Expired - Fee Related JP4366516B2 (ja) 2001-07-06 2002-03-11 コンピュータ装置

Country Status (1)

Country Link
JP (1) JP4366516B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006338189A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 情報処理装置、およびその制御方法
JP2009262807A (ja) * 2008-04-25 2009-11-12 Pioneer Electronic Corp 情報処理装置、ナビゲーション装置、情報処理方法、情報処理プログラム、および記録媒体
JP2010277505A (ja) * 2009-06-01 2010-12-09 Nec Infrontia Corp カード型端末用温度通知装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63106090A (ja) * 1986-10-23 1988-05-11 Asahi Glass Co Ltd メモリ−カ−ド装置
JPH0612344A (ja) * 1992-06-27 1994-01-21 Ricoh Co Ltd 画像形成装置
JPH06289955A (ja) * 1993-03-31 1994-10-18 Hitachi Ltd 着脱型情報処理装置
JPH07141057A (ja) * 1993-11-15 1995-06-02 Teac Corp 交換型ディスク装置用インタフェース装置
JPH07160378A (ja) * 1993-12-06 1995-06-23 Tec Corp 磁気ディスク接続装置
JPH0896493A (ja) * 1994-09-20 1996-04-12 Minolta Co Ltd 着脱可能な外部記録媒体の駆動制御装置
JPH08185248A (ja) * 1994-12-15 1996-07-16 Internatl Business Mach Corp <Ibm> 電源管理機構、電源管理方法、及び入出力装置用コントローラ
JPH0997126A (ja) * 1995-09-29 1997-04-08 Toshiba Corp 拡張ユニットおよびこの拡張ユニットに接続可能なコンピュータ
JPH09160724A (ja) * 1995-12-05 1997-06-20 Internatl Business Mach Corp <Ibm> 情報処理装置
JPH10124444A (ja) * 1996-10-24 1998-05-15 Nec Yonezawa Ltd マスタスレーブ自動設定システム
JP2000259546A (ja) * 1999-03-04 2000-09-22 Sony Corp 情報処理装置および情報処理方法、並びに提供媒体

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63106090A (ja) * 1986-10-23 1988-05-11 Asahi Glass Co Ltd メモリ−カ−ド装置
JPH0612344A (ja) * 1992-06-27 1994-01-21 Ricoh Co Ltd 画像形成装置
JPH06289955A (ja) * 1993-03-31 1994-10-18 Hitachi Ltd 着脱型情報処理装置
JPH07141057A (ja) * 1993-11-15 1995-06-02 Teac Corp 交換型ディスク装置用インタフェース装置
JPH07160378A (ja) * 1993-12-06 1995-06-23 Tec Corp 磁気ディスク接続装置
JPH0896493A (ja) * 1994-09-20 1996-04-12 Minolta Co Ltd 着脱可能な外部記録媒体の駆動制御装置
JPH08185248A (ja) * 1994-12-15 1996-07-16 Internatl Business Mach Corp <Ibm> 電源管理機構、電源管理方法、及び入出力装置用コントローラ
JPH0997126A (ja) * 1995-09-29 1997-04-08 Toshiba Corp 拡張ユニットおよびこの拡張ユニットに接続可能なコンピュータ
JPH09160724A (ja) * 1995-12-05 1997-06-20 Internatl Business Mach Corp <Ibm> 情報処理装置
JPH10124444A (ja) * 1996-10-24 1998-05-15 Nec Yonezawa Ltd マスタスレーブ自動設定システム
JP2000259546A (ja) * 1999-03-04 2000-09-22 Sony Corp 情報処理装置および情報処理方法、並びに提供媒体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006338189A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 情報処理装置、およびその制御方法
JP2009262807A (ja) * 2008-04-25 2009-11-12 Pioneer Electronic Corp 情報処理装置、ナビゲーション装置、情報処理方法、情報処理プログラム、および記録媒体
JP2010277505A (ja) * 2009-06-01 2010-12-09 Nec Infrontia Corp カード型端末用温度通知装置

Also Published As

Publication number Publication date
JP4366516B2 (ja) 2009-11-18

Similar Documents

Publication Publication Date Title
US6038624A (en) Real-time hardware master/slave re-initialization
JP3327559B2 (ja) フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム
US5297067A (en) Electronic hot connection of disk drive module to computer peripheral bus
US7447934B2 (en) System and method for using hot plug configuration for PCI error recovery
KR100305098B1 (ko) 운영컴퓨터시스템에장치를삽입또는제거하는방법
US7447822B2 (en) Hot-plug control system and method
JP3386640B2 (ja) コンピュータシステムおよびこのシステムで使用される拡張ユニット
US6594721B1 (en) Surprise hot bay swapping of IDE/ATAPI devices
JP3383489B2 (ja) 拡張ユニットおよびこの拡張ユニットに接続可能なコンピュータ
US6044423A (en) Identification of a swappable device in a portable computer
US6516374B1 (en) Method for docking/undocking a portable computer to/from an expansion unit
US6505258B1 (en) Comprehensive interface between bios and device drivers to signal events
US6826703B2 (en) System for notifying operating system of additional event for restoring suspend mode after a hardware device event switches computer to normal mode
US6295566B1 (en) PCI add-in-card capability using PCI-to-PCI bridge power management
US20030135726A1 (en) Computer apparatus, power supply control method and program for reducing the standby power requirement in a computer supporting a wake-up function
US20060236015A1 (en) Information processing apparatus and operation control method
US5758101A (en) Method and apparatus for connecting and disconnecting peripheral devices to a powered bus
JP2001197682A (ja) 電源切換装置及びコンピュータ
US6088620A (en) Computer system in which a high-order application program recognizes a power-on factor or a state of an expansion unit
KR20010030266A (ko) 컴퓨터 및 컴퓨터의 전원 제어 방법
US6883055B2 (en) Hot swap method
JP3882920B2 (ja) コンピュータ装置、カード媒体制御方法、およびプログラム
US6625739B1 (en) Hard power shutdown of a computer by actuating both a keyboard controller independent key and a soft power switch together to bypass the power switch together to bypass the power controller
US6493783B1 (en) Undocking method for multilayer-dock structure constituted by docking plurality of expansion units to a portable PC
US6892263B1 (en) System and method for hot swapping daughtercards in high availability computer systems

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050627

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20051012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060317

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20060317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060530

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060706

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees