JP2006338189A - 情報処理装置、およびその制御方法 - Google Patents

情報処理装置、およびその制御方法 Download PDF

Info

Publication number
JP2006338189A
JP2006338189A JP2005160350A JP2005160350A JP2006338189A JP 2006338189 A JP2006338189 A JP 2006338189A JP 2005160350 A JP2005160350 A JP 2005160350A JP 2005160350 A JP2005160350 A JP 2005160350A JP 2006338189 A JP2006338189 A JP 2006338189A
Authority
JP
Japan
Prior art keywords
controller
power supply
signal
pin
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005160350A
Other languages
English (en)
Inventor
Hironori Motonaga
寛則 元永
Shingo Koide
慎吾 小出
Daisuke Maehara
大介 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005160350A priority Critical patent/JP2006338189A/ja
Priority to US11/444,069 priority patent/US7262961B2/en
Publication of JP2006338189A publication Critical patent/JP2006338189A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/409Mechanical coupling

Abstract

【課題】 2つ以上の通信規格をサポートする信号ピンを有するコネクタを介して何れかの通信規格で通信を行う場合に通信速度を安定させること。
【解決手段】 IDEコントローラにIDEバスを介して接続された複数の信号ピン(IDE1〜IDE28)と、S−ATAコントローラにS−ATAバスを介して接続された複数の信号ピン(SATA1〜SATA4)と、共通のグランドに接続され、第2のバスに接続された複数の複数の信号ピンから選ばれた一つの信号ピンを挟むように設けられた複数のグランドピンGNDと、装着部に装着される前記第1のデバイスおよび第2のデバイスの一方に第1の電源電圧を供給するための第1の電源供給ピンと、前記装着部に装着される第2のデバイスに第2の電源電圧を供給するための第2の電源供給ピンと、前記装着部に装着されるデバイスの種類を検出するため信号を供給可能なステータス信号ピン(ステータス1〜3)とを有する。
【選択図】 図4

Description

本発明は、脱着可能なデバイスが装着される情報処理装置、およびその制御方法に関する。
パーソナルコンピュータ等に搭載されるハードディスクドライブや光ディスクドライブの等ストレージデバイスの規格として、IDE規格が広く用いられている。IDE規格では40本の信号線によってパラレル方式で通信を行う。
IDE規格では、ストレージデバイスにマスターおよびスレイブの一方をユーザが設定しなければならない。40本の信号線によって通信を行うため、ケーブルの幅が広くなる。近年、パーソナルコンピュータの筐体内の熱を外部に排出するために、IDE規格のケーブルがエアフローの邪魔になっていた。
このような、問題を解決するためにシリアルATA規格が提案され、現在ATA規格のストレージデバイスが普及し始めている。シリアルATA規格では、ストレージデバイスにマスターおよびスレイブの概念がないので、設定が不要となる。また、シリアルATA規格では、7本の信号線を用いてシリアル方式で通信を行うために、ケーブルが細くなっている。
ところで、ノートブック型パーソナルコンピュータの場合、本体に設けられたセレクトベイスロットに脱着可能な複数種の拡張ベイを用意して、機能を拡張する製品がある。拡張ベイに搭載されるデバイスとしては、光ディスクドライブ、ハードディスクドライブ、TVチューナ等がある。
上述したように、現在ストレージデバイスの規格にはIDE規格とシリアルATA規格との2つの規格が存在する。そこで、拡張ベイにIDE規格のストレージデバイス、シリアルATA規格のストレージデバイスに搭載することが考えられる。2つの規格をサポートした拡張ベイを接続するためのコネクタの技術が特許文献1に開示されている。
実用新案登録第3093782号公報
上述した文献のコネクタでは、シリアルATAの信号ピンは、IDEの信号ピンのグランドピンが割り当てられており、信号ピンの配置と回路基板から、信号の伝送とノイズの観点で問題があり、シリアルATAで通信を行う場合に通信速度が安定しない恐れがある。また、動作中に拡張ベイを取り付けることを考慮していない。
本発明の目的は、2つ以上の通信規格をサポートする信号ピンを有するコネクタを介して何れかの通信規格で通信を行う場合に通信速度が安定する情報処理装置を提供することにある。
本発明の別の目的は、動作中に2つ以上の通信規格をサポートする信号ピンを有するコネクタに何れかの通信規格をサポートするデバイスを装着可能な情報処理装置およびその制御方法を提供することにある。
本発明の一例に係わる情報処理装置は、本体と、前記本体に設けられ、第1の中継基板を有する第1のデバイスおよび第2の中継基板を有する第2のデバイスの一方が装着可能な装着部と、前記第1のデバイスと通信を行う第1のコントローラと、前記第2のデバイスと通信を行う第2のコントローラと、前記装着部内に設けられ、前記第1のコントローラに第1のバスを介して接続された複数の信号ピンと、前記第2のコントローラに第2のバスを介して接続された複数の信号ピンと、共通のグランドに接続され、前記第2のバスに接続された複数の複数の信号ピンから選ばれた一つの信号ピンを挟むように設けられた複数のグランドピンと、前記装着部に装着される前記第1のデバイスおよび第2のデバイスの一方に第1の電源電圧を供給するための第1の電源供給ピンと、前記装着部に装着される第2のデバイスに第2の電源電圧を供給するための第2の電源供給ピンとを有し、前記第1の中継基板および第2の中継基板の一方と接続可能なコネクタと、前記第1の電源電圧を前記第1の電圧供給ピンに供給可能、前記第2の電源電圧を第2の電圧供給ピンに供給可能な電源コントローラとを具備することを特徴とする。
本発明の別な一例に係わる情報処理装置は、本体と、前記本体に設けられ、第1の中継基板を有する第1のデバイスおよび第2の中継基板を有する第2のデバイスの一方が装着可能な装着部と、前記第1のデバイスと通信を行う第1のコントローラと、前記第2のデバイスと通信を行う第2のコントローラと、前記装着部内に設けられ、前記第1のコントローラに第1のバスを介して接続された複数の信号ピンと、前記第2のコントローラに第2のバスを介して接続された複数の信号ピンと、共通のグランドに接続された複数のグランドピンと、前記装着部に装着される前記第1のデバイスおよび第2のデバイスの一方に第1の電源電圧を供給するための第1の電源供給ピンと、前記装着部に装着される第2のデバイスに第2の電源電圧を供給するための第2の電源供給ピンと、前記装着部に装着されるデバイスの種類を検出するため信号を供給可能なステータス信号ピンとを有し、前記第1の中継基板および第2の中継基板の一方と接続可能なコネクタと、前記第1の電源電圧を前記第1の電圧供給ピンに供給可能、前記第2の電源電圧を第2の電圧供給ピンに供給可能な電源コントローラと、前記ステータス信号ピンから供給される信号に応じて、前記装着部に装着されるデバイスの種類を検出する検出部と、前記コネクタと前記第1のデバイスおよび第2のデバイスの一方とを接続する場合、前記検出結果に応じて、前記装着部に装着される第1のコントローラおよび第2のコントローラの一方に前記第1のデバイスおよび第2のデバイスの一方との通信を指示し、前記電源コントローラに電源電圧の供給を指示する第1の指示部とを具備することを特徴とする。
2つ以上の通信規格をサポートする信号ピンを有するコネクタを介して何れかの通信規格で通信を行う場合に通信速度が安定する。
動作中に2つ以上の通信規格をサポートする信号ピンを有するコネクタに何れかの通信規格をサポートするデバイスを装着可能である。
本発明の実施の形態を以下に図面を参照して説明する。
まず、図1および図2を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、バッテリ駆動可能な携帯型のノートブック型パーソナルコンピュータ10として実現されている。
図1は、ノートブック型パーソナルコンピュータ10のディスプレイユニットを開いた状態における斜視図である。本コンピュータ10は、コンピュータ本体11と、ディスプレイユニット12とから構成される。ディスプレイユニット12には、LCD17(Liquid Crystal Display)およびバックライトから構成される表示パネルが組み込まれており、そのLCD17の表示画面はディスプレイユニット12のほぼ中央に位置されている。
ディスプレイユニット12は、コンピュータ本体11に支持され、そのコンピュータ本体11に対してコンピュータ本体11の上面が露出される開放位置とコンピュータ本体11の上面を覆う閉塞位置との間を回動自由に取り付けられている。コンピュータ本体11は薄い箱形の筐体を有しており、その上面にはキーボード13、本コンピュータ10を電源オン/オフするためのパワーボタン14、およびタッチパッド16などが配置されている。
コンピュータ本体11の側面には、セレクトベイスロットが設けられる。セレクトベイスロットには、デバイスを内蔵し、対応する拡張ベイを脱着可能である。セレクトベイスロットに対応するデバイスとしてハードディスクドライブ、光ディスクドライブ、TVチューナ等が有る。
次に、図2を参照して、本コンピュータ10のシステム構成について説明する。
本コンピュータ10は、図2に示されているように、CPU111、ノースブリッジ112、主メモリ113、グラフィクスコントローラ114、サウスブリッジ119、BIOS−ROM120、ハードディスクドライブ(HDD)121、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124、および電源コントローラ125等を備えている。
CPU111は、本コンピュータ10の動作を制御するために設けられたプロセッサであり、ハードディスクドライブ(HDD)121から主メモリ113にロードされる、オペレーティングシステム(OS)、および各種アプリケーションプログラムを実行する。
また、CPU111は、BIOS−ROM120に格納されたBIOS(Basic Input Output System)も実行する。BIOSはハードウェア制御のためのプログラムである。
ノースブリッジ112はCPU111のローカルバスとサウスブリッジ119との間を接続するブリッジデバイスである。ノースブリッジ112には、主メモリ113をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ112には、AGP(Accelerated Graphics Port)バスなどを介してグラフィクスコントローラ114との通信を実行する機能も有している。
グラフィクスコントローラ114は、本コンピュータ10のディスプレイモニタとして使用されるLCD17を制御する表示コントローラである。このグラフィクスコントローラ114はビデオメモリ(VRAM)114Aを有しており、OS/アプリケーションプログラムによってビデオメモリ114Aに書き込まれた表示データから、ディスプレイユニット12のLCD17に表示すべき表示イメージを形成する映像信号を生成する。
サウスブリッジ119は、LPC(Low Pin Count)バス上の各デバイスを制御する。また、サウスブリッジ119は、IDE規格をサポートするIDEコントローラを内蔵している。IDEコントローラはIDEバス201Aを介して拡張コネクタ200に接続される。IDEコントローラは、IDEバスを介してIDE規格をサポートするHDD121と通信を行う。IDEコントローラは、IDEバス201Aを介して拡張コネクタに装着されるIDE規格をサポートするデバイスと通信を行う。
また、サウスブリッジ119は、シリアルATA(S−ATA)規格をサポートするS−ATAコントローラを内蔵する。S−ATAコントローラはシリアルATAバス202Aを介して拡張コネクタ200に接続されている。S−ATAコントローラは、S−ATAバス202Aを介して拡張コネクタに装着されるS−ATA規格をサポートするデバイスと通信を行う。
また、サウスブリッジ119は、USB規格をサポートするUSBコントローラを内蔵する。USBコントローラは、USBバス203Aを介して拡張コネクタ200に接続されている。USBコントローラは、USBバス203Aを介して拡張コネクタに装着されるUSB規格をサポートするデバイスと通信を行う。
さらに、サウスブリッジ119は、BIOS−ROM120をアクセス制御するための機能も有している。
エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、電力管理のためのエンベデッドコントローラと、キーボード(KB)13およびタッチパッド16を制御するためのキーボードコントローラとが集積された1チップマイクロコンピュータである。このエンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、電源コントローラ125と協調して動作することにより、ユーザによるパワーボタン14の操作に応じて、本コンピュータ10をパワーオン/パワーオフする機能を有している。
次ぎに、サウスブリッジ119に内蔵されるATAコントロール群について説明する。図3は、サウスブリッジ119に内蔵されるディスクコントローラ群の一例を示すブロック図である。
サウスブリッジ119には、IDE規格をサポートするIDEコントローラ201、S−ATA規格をサポートするS−ATAコントローラ202、USB規格をサポートするUSBコントローラ203が内蔵されている。
IDEコントローラ201は、IDEバス201Aを介して拡張コネクタ200に接続されている。S−ATAコントローラ202は、S−ATAバス202Aを介して
拡張コネクタ200に接続されている。USBバス203は、USBバス203Aを介して拡張コネクタ200に接続されている。
拡張コネクタ200には、IDE規格をサポートする例えば光ディスクドライブ(IDE ODD)を内蔵するIDE拡張ベイ210Aが接続可能である。IDE拡張ベイ210Aが装着されると、IDEバス201Aを介してIDE拡張ベイ210AとIDEコントローラ201とが通信を行う。なお、IDE拡張ベイ210Aには、光ディスクのかわりに、IDE規格をサポートするハードディスクドライブを内蔵させても良い。
また、拡張コネクタ200には、S−ATA規格をサポートする例えば光ディスク(S−ATA HDD)を内蔵するS−ATA拡張ベイ210Bが接続可能である。S−ATA拡張ベイ210Bが装着されると、S−ATAバス202Aを介してS−ATA拡張ベイ210BとS−ATAコントローラ202とが通信を行う。なお、IDE拡張ベイ210には、ハードディスクドライブのかわりに、S−ATA規格をサポートする光ディスクを内蔵させても良い。
また、拡張コネクタ200には、USB規格をサポートする例えばTVチューナを内蔵するUSB拡張ベイ210Cが接続可能である。USB拡張ベイ210Cが装着されると、USBバス203Aを介してUSB拡張ベイ210CとUSBコントローラ203とが通信を行う。
IDE拡張ベイ210A,S−ATA拡張ベイ210B、およびUSB拡張ベイ210Cは、セレクトベイスロット210内に挿入されることで、拡張コネクタ200に接続される。
EC/KBC124は、複数の信号線を含むステータスバス204を介して拡張コネクタ200に接続されている。EC/KBC124は、拡張コネクタ200の各信号線の電圧値をリードすることで、セレクトベイスロット210に接続されたデバイスの種類を検出する。EC/KBC124は、デバイスがサポートする通信規格の他に、IDE拡張ベイ210AまたはS−ATA拡張ベイ210Bが拡張コネクタ200に接続された場合、ハードディスクドライブ、光ディスクドライブの何れであるかを検出する。
EC/KBC124に、拡張コネクタ200に接続されたデバイスに電源コントローラ(Power Supply Controller)125が接続されている。電源コントローラ125は、拡張コネクタに接続されたデバイスに電源電圧を供給する。電源コントローラ125から、5Vの電源電圧、および3.3Vの電源電圧が拡張コネクタ200に接続されたデバイスに供給可能である。電源電圧供給ライン125Aを介して電源コントローラ125から5Vの電源電圧が供給される。電源電圧供給ライン125Bを介して電源コントローラ125から3.3Vの電源電圧が供給される。EC/KBC124は、検出されたデバイスの種類をレジスタ124Aに書き込み、種類に応じて拡張コネクタ200に供給される電源電圧を制御する。
拡張コネクタ200に設けられた信号ピンのピンアサインを図4に示す。図4に示すように、73番ピンおよび74番ピン(5V)が電源の電源電圧供給ライン125Aに接続され、65番ピン〜72番ピン(3V)が電源電圧供給ライン125Bに接続される。ステータス信号ピンとしての60〜63番ピン(ステータス1〜ステータス3)はステータスバス204を介して拡張コネクタ200に接続される。49,51,55,57番ピン(SATA1〜SATA4)はS−ATAバス202Aを介してシリアルATAコントローラ202に接続される。45,46番ピン(USB1,USB2)は、USBバス203Aを介してUSBコントローラ203に接続される。5,7〜11,14,〜19,23〜27,30〜33,36〜42番ピン(PATA1〜PATA28)はIDEバス201Aを介してIDEコントローラ201に接続される。図4において、GNDは共通なグランドに接続されるグランドピンである。
拡張コネクタ200のピンアサインに示すように、S−ATA、IDE、USBの各インタフェース信号は、それぞれ独立した信号ピンに割り付けられている。また、電源とグランドは、ノイズの影響などを考慮して適切に各インタフェースに共通に割り付けている。
また、IDE拡張ベイ210Aに設けられ、拡張コネクタ200と係合するコネクタが接続される中継基板の信号ピンのピンアサインを図5に示す。また、図6,図7,図8,および図9にIDE拡張ベイに設けられた中継基板の配線レイアウトを示す。図6は拡張コネクタと係合するコネクタが設けられる側の配線レイアウトを示し、図7は図6に示した配線レイアウトの下層の層の配線レイアウト、図8は図7に示した配線レイアウトの下層の配線レイアウト、図9はS−ATAデバイスと接続するためのコネクタが設けられた側の配線レイアウトを示す。
また、S−ATA拡張ベイ210Bに設けられ、拡張コネクタ200と係合するコネクタが接続される中継基板のピンアサインを図10に示す。図10において、NCは何も接続されていない信号ピンである。また、図11,図12に、IDE拡張ベイに設けられた中継基板の配線レイアウトを示す。図11は拡張コネクタ側に接続されるコネクタが設けられる側の配線レイアウトを示し、図12はIDEデバイスと接続するためのコネクタが設けられ側の配線レイアウトを示す。
S−ATA規格のインタフェース信号は高速信号のため、信号の伝送とノイズの影響を考慮して、図4,図10に示すように、そのデータ信号ピン(SATA1〜SATA4)の両側にはグランドピンを配置している。また、SATAのインタフェース信号は高速信号のため、中継基板において、デバイスに接続する側のコネクタとPC本体に接続する側のコネクタとの間のデータ信号の配線が最短、かつデータ信号線のインピーダンスが100Ωになるようレイアウトされている。
また、中継基板に設けられたステータス回路から信号ピンのステータス1〜3を介してEC/KBC124に供給された信号(“High”or“Low”)によって、セレクトベイに搭載されたデバイスの種類を検出することができる。デバイスの種類を検出することによって、セレクトベイに搭載されるデバイスで使用する信号、電源を選択できるため、PC本体のセレクトベイ・インタフェース用コネクタのピンアサイン等を変更する必要がない。
表1に、ステータス1〜3の信号と接続デバイスとの対応を示す。
Figure 2006338189
次ぎに、セレクトベイスロット210に拡張ベイが装着された場合の処理の手順を図13のフローチャートを参照して説明し、セレクトベイスロット210から拡張ベイを取り外す場合の処理の手順を図14のフローチャートを参照して説明する。
先ず、セレクトベイスロット210にS−ATA拡張ベイ210Bが装着された場合の処理の流れを図13を参照して説明する。
セレクトベイスロット210にS−ATA拡張ベイ210Bが挿入されると、PC本体の拡張コネクタ200にアサインされている複数の専用ステータス信号(図4の60−62番ピン)が、ステータスバス204を介してEC/KBC124に供給される。
EC/KBC124は、複数の専用ステータス信号の電圧からセレクトベイスロット210に搭載されたデバイスの種類(この場合はS−ATA HDD)を検出する(ステップS101)。EC/KBC124は、電源コントローラ125に5Vと3.3Vの2系統の電源電圧を拡張コネクタ200に供給するよう指示し、セレクトベイスロット210に装着されたデバイスへ電源を供給する(ステップS102)。
その後、EC/KBC124は、BIOS221に「セレクトベイスロット210にS−ATAデバイスが装着された」という旨を通知する。BIOS221は、サウスブリッジ119にS−ATAバス202AをイネーブルにしてS−ATA拡張ベイ210BとS−ATAコントローラ202との通信が出来るように指示する(ステップS103)。また、BIOS221は、オペレーティングシステム220に、「セレクトベイスロット210にS−ATAデバイスが装着された」という旨を通知する。その後、BIOS221は、S−ATA拡張ベイ210Bのリセットを行って、S−ATA拡張ベイ210Bが使用可能となる。
S−ATA拡張ベイ210Bを抜去する場合について図14を参照して説明する。
ユーザがオペレーティングシステム220を用いて、セレクトベイスロット210に装着されたデバイスを取り外すための処理を行うと、オペレーティングシステム220はBIOS221に対して、「セレクトベイスロット210に装着されているデバイスを取り外す」という旨を通知する。BIOS221は、この通知を受け取ると、BIOS221は、レジスタ124Aに書き込まれた情報をリードして、セレクトベイスロット210に装着されているデバイスの種類(ここではS−ATA HDD)を検出する。BIOS221は、S−ATA HDDであることを認識すると、サウスブリッジ119のS−ATAコントローラ202に対して、S−ATAバス202Aをディスイネーブルにし、S−ATAコントローラ202とS−ATA拡張ベイ210Bとの通信の停止を指示する(ステップS202)。
S−ATAバス202Aをディスイネーブルにすると、S−ATAコントローラ202は、BIOS221に、S−ATAバス202Aをディスイネーブルにした旨を通知する。通知を受けると、BIOS221は、拡張コネクタ200への電源電圧の供給を停止するよう指示する。EC/KBC124は、通知を受けると、レジスタ124Aの情報を参照することによって、拡張コネクタ200に供給している電源電圧の種類を検出し、3.3Vおよび5Vの電源電圧の供給を停止する(ステップS203)。電源電圧の供給を停止すると、EC/KBC124は、BIOS221に電源電圧の供給を停止した旨を通知する。通知を受けると、BIOS221は、オペレーティングシステム220にS−ATA拡張ベイ210Bが抜去可能な状態になった旨を通知する。オペレーティングシステム220は、ユーザにS−ATA拡張ベイ210Bを取り外すことが出来る旨を通知する(ステップS204)。
次ぎに、セレクトベイスロット210にIDE拡張ベイ210Aが装着された場合の処理の流れを図13を参照して説明する。
セレクトベイスロット210にIDE拡張ベイ210Aが挿入されると、PC本体の拡張コネクタ210にアサインされている複数の専用ステータス信号(図4の60−62番ピン)が、ステータスバス204を介してEC/KBC124に供給される。
EC/KBC124は、複数の専用ステータス信号の電圧からセレクトベイスロット210に搭載されたデバイスの種類(この場合はIDE ODD)を検出する(ステップS101)。EC/KBC124は、電源コントローラ125に5Vの1系統の電源電圧を拡張コネクタ200に供給するよう指示し、セレクトベイスロット210に装着されたデバイスへ電源を供給する。
その後、EC/KBC124は、BIOS221に「セレクトベイスロット210にIDEデバイスが装着された」という旨を通知する。BIOS221は、サウスブリッジ119にIDEバス201AをイネーブルにしてIDE拡張ベイ210AとIDEコントローラ201との通信が出来るように指示する。また、BIOS221は、オペレーティングシステム220に、「セレクトベイスロット210にIDEデバイスが装着された」という旨を通知する。その後、BIOS221は、IDE拡張ベイ210Aのリセットを行っうことによって、IDE拡張ベイ210Aが使用可能となる。
IDE拡張ベイ210Aを抜去する場合について図14を参照して説明する。
ユーザがオペレーティングシステム220を用いて、セレクトベイスロット210に装着されたデバイスを取り外すための処理を行うと、オペレーティングシステム220はBIOS221に対して、「セレクトベイスロット210に装着されているデバイスを取り外す」という旨を通知する。BIOS221は、この通知を受け取ると、BIOS221は、レジスタ124Aに書き込まれた情報をリードして、セレクトベイスロット210に装着されているデバイスの種類(ここではIDE ODD)を認識する。BIOS221は、IDE ODDであることを認識すると、サウスブリッジ119のIDEコントローラ201に対して、IDEバス201Aをディスイネーブルにし、IDEコントローラ201とIDE拡張ベイ210Aとの通信の停止を指示する。
IDEバス201Aをディスイネーブルにすることが出来ると、IDEコントローラ201は、BIOS221に、IDEバス201Aをディスイネーブルにした旨を通知する。通知を受けると、BIOS221は、EC/KBC124にIDEバス201Aがディスイネーブルになった旨を通知する。EC/KBC124は、通知を受けると、レジスタ124Aの情報を参照することによって、拡張コネクタ200に供給している電源電圧の種類を検出する。EC/KBC124は、電源コントローラ125に、拡張コネクタ200に対して5Vの電源電圧の供給を停止する旨を指示する。電源電圧の供給を停止されると、EC/KBC124は、BIOS221に電源電圧の供給を停止した旨を通知する。通知を受けると、BIOS221は、オペレーティングシステム220にIDE拡張ベイ210Aが抜去可能な状態になった旨を通知する。オペレーティングシステム220は、ユーザにIDE拡張ベイ210Aを取り外すことが出来る旨を通知する。
電源供給のオン/オフが、PC本体の制御により可能なことから、デバイスの活栓挿抜(PC本体の電源をオフすることなく、セレクトベイに搭載したデバイスを着脱、交換することができる。
本実施形態のパーソナルコンピュータによれば、S−ATA規格の高速通信を行うための信号ピンを適切な位置に配置でき、これに接続される中継基板の設計も容易となり、ノイズの影響を抑えた安定した通信速度が得られる。
ステータス信号を備えることにより、セレクトベイスロットに装着されたデバイスの種類を自動的に判別し、そのデバイスの接続に必要な本体側のバスをイネーブルにして、S−ATA,IDE,USBの信号を選択して使用することができる。
また、S−ATA、IDE、USBのピンが独立して設けられているので、SATA+PATA、PATA+USB、SATA+USBなどの複合インタフェースを備えたデバイスも接続可能である。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
本発明の一実施形態に係わる情報処理装置としてのノートブック型パーソナルコンピュータの構成を示す図。 図1に示したパーソナルコンピュータのシステムの構成を示すブロック図。 サウスブリッジに内蔵されるディスクコントローラ群の一例を示すブロック図。 拡張コネクタに設けられた信号ピンのピンアサインを示す図。 IDE拡張ベイに設けられ、拡張コネクタと係合するコネクタが接続される中継基板の信号ピンのピンアサインを示す図。 IDE拡張ベイ内の中継基板の拡張コネクタと係合するコネクタが設けられる側の配線レイアウトを示す図。 図6に示した配線レイアウトの下層の層の配線レイアウトを示す図。 図7に示した配線レイアウトの下層の層の配線レイアウトを示す図。 IDE拡張デバイスと接続するためのコネクタが設けられた側の配線レイアウトを示す図。 S−ATA拡張ベイに設けられ、拡張コネクタと係合するコネクタが接続される中継基板のピンアサインを示す図。 S−ATA拡張ベイ内の中継基板の拡張コネクタ側に接続されるコネクタが設けられる側の配線レイアウトを示す図。 IDE拡張ベイ内の中継基板のIDEデバイスと接続するためのコネクタが設けられ側の配線レイアウトを示す図。 セレクトベイスロットに拡張ベイが装着された場合の処理の手順を示すフローチャート セレクトベイスロットから拡張ベイを取り外す場合の処理の手順を示すフローチャート。
符号の説明
10…ノートブック型パーソナルコンピュータ,11…コンピュータ本体,12…ディスプレイユニット,13…キーボード,14…パワーボタン,16…タッチパッド,17…LCD,21A…IDE拡張ベイ,111…CPU,112…ノースブリッジ,113…主メモリ,114…グラフィクスコントローラ,114A…ビデオメモリ,119.BIOS…サウスブリッジ,119…サウスブリッジ,120…ROM,121…ハードディスクドライブ,124…エンベデッドコントローラ/キーボードコントローラIC,124A…レジスタ,125…電源コントローラ,125A…電源電圧供給ライン,125B…電源電圧供給ライン,200…拡張コネクタ,201…IDEコントローラ,201A…IDEバス,202…S−ATAコントローラ,202A…S−ATAバス,203…USBコントローラ,203A…USBバス,204…ステータスバス,210…セレクトベイスロット,210A…IDE拡張ベイ,210B…S−ATA拡張ベイ,210C…USB拡張ベイ,220…オペレーティングシステム,221…BIOS

Claims (10)

  1. 本体と、
    前記本体に設けられ、第1の中継基板を有する第1のデバイスおよび第2の中継基板を有する第2のデバイスの一方が装着可能な装着部と、
    前記第1のデバイスと通信を行う第1のコントローラと、
    前記第2のデバイスと通信を行う第2のコントローラと、
    前記装着部内に設けられ、前記第1のコントローラに第1のバスを介して接続された複数の信号ピンと、前記第2のコントローラに第2のバスを介して接続された複数の信号ピンと、共通のグランドに接続され、前記第2のバスに接続された複数の複数の信号ピンから選ばれた一つの信号ピンを挟むように設けられた複数のグランドピンと、前記装着部に装着される前記第1のデバイスおよび第2のデバイスの一方に第1の電源電圧を供給するための第1の電源供給ピンと、前記装着部に装着される第2のデバイスに第2の電源電圧を供給するための第2の電源供給ピンとを有し、前記第1の中継基板および第2の中継基板の一方と接続可能なコネクタと、
    前記第1の電源電圧を前記第1の電圧供給ピンに供給可能、前記第2の電源電圧を第2の電圧供給ピンに供給可能な電源コントローラとを具備することを特徴とする情報処理装置。
  2. 本体と、
    前記本体に設けられ、第1の中継基板を有する第1のデバイスおよび第2の中継基板を有する第2のデバイスの一方が装着可能な装着部と、
    前記第1のデバイスと通信を行う第1のコントローラと、
    前記第2のデバイスと通信を行う第2のコントローラと、
    前記装着部内に設けられ、前記第1のコントローラに第1のバスを介して接続された複数の信号ピンと、前記第2のコントローラに第2のバスを介して接続された複数の信号ピンと、共通のグランドに接続された複数のグランドピンと、前記装着部に装着される前記第1のデバイスおよび第2のデバイスの一方に第1の電源電圧を供給するための第1の電源供給ピンと、前記装着部に装着される第2のデバイスに第2の電源電圧を供給するための第2の電源供給ピンと、前記装着部に装着されるデバイスの種類を検出するため信号を供給可能なステータス信号ピンとを有し、前記第1の中継基板および第2の中継基板の一方と接続可能なコネクタと、
    前記第1の電源電圧を前記第1の電圧供給ピンに供給可能、前記第2の電源電圧を第2の電圧供給ピンに供給可能な電源コントローラと、
    前記ステータス信号ピンから供給される信号に応じて、前記装着部に装着されるデバイスの種類を検出する検出部と、
    前記コネクタと前記第1のデバイスおよび第2のデバイスの一方とを接続する場合、前記検出結果に応じて、前記装着部に装着される第1のコントローラおよび第2のコントローラの一方に前記第1のデバイスおよび第2のデバイスの一方との通信を指示し、前記電源コントローラに電源電圧の供給を指示する第1の指示部とを具備することを特徴とする情報処理装置。
  3. 前記コネクタと前記第1のデバイスおよび第2のデバイスの一方との接続を解除する場合、前記検出結果に応じて、第1のコントローラおよび第2のコントローラの一方に前記デバイスとの通信の禁止を指示し、前記電源コントローラに前記電源供給ピンへの電源電圧の供給停止を指示する第2の指示部とを具備することを特徴とする請求項2記載の情報処理装置。
  4. 第2のバスに接続された複数の信号ピンから選ばれた一本の信号ピンは、2本のグランドピンの間に設けられていることを特徴とする請求項2記載の情報処理装置。
  5. 前記第1のデバイス、および第1のコントローラはIDE規格をサポートすることを特徴とする請求項2記載の情報処理装置。
  6. 前記第2のデバイス、および第2のコントローラはシリアルATA規格をサポートすることを特徴とする請求項2記載の情報処理装置。
  7. 第3のコントローラを更に具備し、
    前記装着部に、前記第3のコントローラと通信を行う第3のデバイスが装着可能であって、
    前記コネクタには第3のコントローラに第3のバスを介して接続された複数の信号ピンが設けられていることを特徴とする請求項2記載の情報処理装置。
  8. 前記第3のデバイス、および第3のコントローラはUSB規格をサポートすることを特徴とする請求項7記載の情報処理装置。
  9. 第1の中継基板を有する第1のデバイスおよび第2の中継基板を有する第2のデバイスの一方が装着可能な装着部と、前記第1のデバイスと通信を行う第1のコントローラと、前記第2のデバイスと通信を行う第2のコントローラと、前記装着部内に設けられ、前記第1のコントローラに第1のバスを介して接続された複数の信号ピンと、前記第2のコントローラに第2のバスを介して接続された複数の信号ピンと、共通のグランドに接続された複数のグランドピンと、前記装着部に装着される前記第1のデバイスおよび第2のデバイスの一方に第1の電源電圧を供給するための第1の電源供給ピンと、前記装着部に装着される第2のデバイスに第2の電源電圧を供給するための第2の電源供給ピンと、前記装着部に装着されるデバイスの種類を検出するため信号を供給可能なステータス信号ピンとを有し、前記第1の中継基板および第2の中継基板の一方と接続可能なコネクタと、前記第1の電源電圧を前記第1の電圧供給ピンに供給可能、前記第2の電源電圧を第2の電圧供給ピンに供給可能な電源コントローラとを有する情報処理装置の制御方法であって、
    前記前記ステータス信号ピンから供給される信号によって、前記装着部に装着されたデバイスの種類を検出するステップと、
    前記検出された種類に応じて、前記電源コントローラから、前記第1の電源電圧および前記第2の電源電圧の少なくとも一方を前記コネクタに供給するステップと、
    前記供給後、前記第1のデバイスと第1のコントローラとの通信、および前記第2のデバイスと第2のコントローラとの通信の一方の通信を許可するステップとを含むことを特徴とする情報処理装置の制御方法。
  10. 前記コネクタと前記第1のデバイスおよび第2のデバイスの一方との接続を解除する旨が通知された場合、
    前記検出された種類に応じて、第1のコントローラおよび第2のコントローラの一方に前記デバイスとの通信の禁止するステップと、
    前記禁止後、前記検出された種類に応じて、前記電源コントローラから、前記第1の電源電圧および前記第2の電源電圧の少なくとも一方の電源電圧の供給を停止するステップとを含むことを特徴とする請求項9記載の情報処理装置。
JP2005160350A 2005-05-31 2005-05-31 情報処理装置、およびその制御方法 Pending JP2006338189A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005160350A JP2006338189A (ja) 2005-05-31 2005-05-31 情報処理装置、およびその制御方法
US11/444,069 US7262961B2 (en) 2005-05-31 2006-05-31 Information processing apparatus and method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005160350A JP2006338189A (ja) 2005-05-31 2005-05-31 情報処理装置、およびその制御方法

Publications (1)

Publication Number Publication Date
JP2006338189A true JP2006338189A (ja) 2006-12-14

Family

ID=37525370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005160350A Pending JP2006338189A (ja) 2005-05-31 2005-05-31 情報処理装置、およびその制御方法

Country Status (2)

Country Link
US (1) US7262961B2 (ja)
JP (1) JP2006338189A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110162A (ja) * 2007-10-29 2009-05-21 Buffalo Inc ディスクアレイ装置
JP2011118844A (ja) * 2009-12-07 2011-06-16 Buffalo Inc 接続確認システム及び本体機器
JP2012221258A (ja) * 2011-04-08 2012-11-12 Fujitsu Ltd 情報処理装置、接続方法、およびプログラム

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7653778B2 (en) 2006-05-08 2010-01-26 Siliconsystems, Inc. Systems and methods for measuring the useful life of solid-state storage devices
KR101204118B1 (ko) * 2006-05-16 2012-11-22 엘지전자 주식회사 전원제어방법 및 장치
US8549236B2 (en) 2006-12-15 2013-10-01 Siliconsystems, Inc. Storage subsystem with multiple non-volatile memory arrays to protect against data losses
US7596643B2 (en) * 2007-02-07 2009-09-29 Siliconsystems, Inc. Storage subsystem with configurable buffer
TW200841182A (en) * 2007-04-11 2008-10-16 Asustek Comp Inc Multimedia extendable module and computer device thereof
US7685337B2 (en) * 2007-05-24 2010-03-23 Siliconsystems, Inc. Solid state storage subsystem for embedded applications
US7685338B2 (en) * 2007-05-24 2010-03-23 Siliconsystems, Inc. Solid state storage subsystem for embedded applications
US8078918B2 (en) * 2008-02-07 2011-12-13 Siliconsystems, Inc. Solid state storage subsystem that maintains and provides access to data reflective of a failure risk
US7962792B2 (en) * 2008-02-11 2011-06-14 Siliconsystems, Inc. Interface for enabling a host computer to retrieve device monitor data from a solid state storage subsystem
US8549332B2 (en) * 2010-10-26 2013-10-01 Dell Products, Lp System for combined input output module and zero power optical disk drive with advanced integration and power
US8700850B1 (en) 2011-06-24 2014-04-15 Western Digital Technologies, Inc. Data storage device evaluating a SATA connector to detect a non-SATA host
US9158722B1 (en) 2011-11-02 2015-10-13 Western Digital Technologies, Inc. Data storage device to communicate with a host in a SATA or a USB mode
CN103901946A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业(武汉)有限公司 主板
CN103927281A (zh) * 2013-01-15 2014-07-16 华硕电脑股份有限公司 传输接口侦测系统与传输接口侦测方法
JP2014240900A (ja) * 2013-06-11 2014-12-25 株式会社リコー 情報処理装置、電力管理プログラム、電力管理方法及び電力管理システム
JP2016031706A (ja) * 2014-07-30 2016-03-07 株式会社リコー 画像共有システム、情報処理装置、情報端末、方法およびプログラム
US20170228338A1 (en) * 2014-11-14 2017-08-10 Renesas Electronics Corporation Semiconductor device and its control method
JP6540204B2 (ja) * 2015-04-30 2019-07-10 富士通株式会社 中継装置
US10191525B2 (en) * 2016-07-27 2019-01-29 Hewlett Packard Enterprise Development Lp Modules storing power configuration parameters

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06119079A (ja) * 1992-10-01 1994-04-28 Canon Inc 携帯型情報処理装置
JPH10143463A (ja) * 1996-10-29 1998-05-29 Samsung Electron Co Ltd データ処理装置の周辺機器識別方法及びシステム
JP2000322163A (ja) * 1999-05-07 2000-11-24 Nec Yonezawa Ltd ファイルデバイス交換装置及びその交換方法
JP2001068907A (ja) * 1999-08-26 2001-03-16 Yamaichi Electronics Co Ltd Fpcケーブルおよびfpcケーブル用コネクタ
JP2002169624A (ja) * 2000-11-30 2002-06-14 Matsushita Electric Ind Co Ltd 拡張ユニット
JP2003084874A (ja) * 2001-07-06 2003-03-19 Internatl Business Mach Corp <Ibm> コンピュータ装置、デバイスの着脱制御方法、コンピュータ装置の制御方法
JP2003330576A (ja) * 2002-05-10 2003-11-21 Sony Corp 情報処理装置および方法、拡張装置および方法、情報処理システム、記録媒体、並びにプログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH082627Y2 (ja) 1990-01-10 1996-01-29 株式会社アドバンテスト 半導体試験装置の冷却構造
JP3100335B2 (ja) 1996-05-23 2000-10-16 株式会社光研 センサ信号処理モジュール
JP2001075674A (ja) * 1999-09-03 2001-03-23 Matsushita Electric Ind Co Ltd 携帯型情報処理装置
JP2004029963A (ja) 2002-06-21 2004-01-29 Canon Inc デバイス接続用インタフェース装置
JP2006330914A (ja) * 2005-05-24 2006-12-07 Toshiba Corp 情報処理装置およびその制御方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06119079A (ja) * 1992-10-01 1994-04-28 Canon Inc 携帯型情報処理装置
JPH10143463A (ja) * 1996-10-29 1998-05-29 Samsung Electron Co Ltd データ処理装置の周辺機器識別方法及びシステム
JP2000322163A (ja) * 1999-05-07 2000-11-24 Nec Yonezawa Ltd ファイルデバイス交換装置及びその交換方法
JP2001068907A (ja) * 1999-08-26 2001-03-16 Yamaichi Electronics Co Ltd Fpcケーブルおよびfpcケーブル用コネクタ
JP2002169624A (ja) * 2000-11-30 2002-06-14 Matsushita Electric Ind Co Ltd 拡張ユニット
JP2003084874A (ja) * 2001-07-06 2003-03-19 Internatl Business Mach Corp <Ibm> コンピュータ装置、デバイスの着脱制御方法、コンピュータ装置の制御方法
JP2003330576A (ja) * 2002-05-10 2003-11-21 Sony Corp 情報処理装置および方法、拡張装置および方法、情報処理システム、記録媒体、並びにプログラム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110162A (ja) * 2007-10-29 2009-05-21 Buffalo Inc ディスクアレイ装置
JP2011118844A (ja) * 2009-12-07 2011-06-16 Buffalo Inc 接続確認システム及び本体機器
US8405513B2 (en) 2009-12-07 2013-03-26 Buffalo Inc. Connection confirmation system and main body device
JP2012221258A (ja) * 2011-04-08 2012-11-12 Fujitsu Ltd 情報処理装置、接続方法、およびプログラム

Also Published As

Publication number Publication date
US7262961B2 (en) 2007-08-28
US20060282594A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
JP2006338189A (ja) 情報処理装置、およびその制御方法
JP4982078B2 (ja) 情報処理装置、システムおよび無線通信制御方法
JP2007179225A (ja) 情報処理装置、情報処理方法及びそのプログラム
JP2009151242A (ja) 情報処理装置および表示制御方法
US20060236015A1 (en) Information processing apparatus and operation control method
JP2007052727A (ja) 情報処理装置およびアクセス方法
US20060236086A1 (en) Information processing apparatus and operation control method
JP2007052728A (ja) 情報処理装置およびアクセス方法
JP4635092B2 (ja) 情報処理装置および記憶装置制御方法
JP2009110428A (ja) 情報処理装置および制御方法
JP2008287505A (ja) 情報処理装置およびレガシーエミュレーション処理停止制御方法
US10140235B2 (en) Server
US20140292776A1 (en) Electronic apparatus and control method
JPH0644094A (ja) 代替システム制御装置のエラーを検出するコンピュータ・システム
JP2007171586A (ja) 情報処理装置および映像信号振幅制御方法
JP2007206871A (ja) 情報処理装置、および描画制御方法
JP2008118206A (ja) Tvキャプチャユニットおよび情報処理装置
JP2008059387A (ja) 情報処理装置、外部記憶装置および制御方法
JP2007206839A (ja) 電子機器及び動作制御方法
JP2012089064A (ja) 電子機器、電子機器の制御方法
JP2006338204A (ja) 情報処理装置、および省電力制御方法
JP2011118460A (ja) 電子機器
JP2007164492A (ja) デバイス・コントローラの設定方法およびコンピュータ・システム
JP5558453B2 (ja) デバイス状態制御方法および情報処理装置
JP4703757B2 (ja) 情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426