JP3056989B2 - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JP3056989B2
JP3056989B2 JP7316414A JP31641495A JP3056989B2 JP 3056989 B2 JP3056989 B2 JP 3056989B2 JP 7316414 A JP7316414 A JP 7316414A JP 31641495 A JP31641495 A JP 31641495A JP 3056989 B2 JP3056989 B2 JP 3056989B2
Authority
JP
Japan
Prior art keywords
master
connector
slave
hard disk
disk drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7316414A
Other languages
English (en)
Other versions
JPH09160724A (ja
Inventor
島 慎 治 松
崎 充 弘 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP7316414A priority Critical patent/JP3056989B2/ja
Priority to TW085100577A priority patent/TW293897B/zh
Priority to KR1019960045818A priority patent/KR970049435A/ko
Priority to EP96308161A priority patent/EP0778532A3/en
Priority to CN96121749A priority patent/CN1099067C/zh
Priority to US08/753,854 priority patent/US6016518A/en
Publication of JPH09160724A publication Critical patent/JPH09160724A/ja
Priority to HK97102538A priority patent/HK1002207A1/xx
Application granted granted Critical
Publication of JP3056989B2 publication Critical patent/JP3056989B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数のハード・デ
ィスク駆動装置を接続可能な情報処理装置に係り、特
に、制御信号の入力に応じて自己がマスタ又はスレーブ
のいずれであるかを認識するタイプのハード・ディスク
駆動装置（例えばＩＤＥ（Integrated Device Electron
ics）規格に準拠したハード・ディスク駆動装置）を複
数接続することができる情報処理装置に関する。更に詳
しくは、本発明は、ユーザに負担を与えることなく各ハ
ード・ディスク駆動装置をマスタ若しくはスレーブに指
定することができる情報処理装置に関する。
【０００２】
【従来の技術】昨今の技術革新に伴い、デスクトップ
型、ノートブック型など各種パーソナル・コンピュータ
が開発され市販されている。
【０００３】コンピュータの基本要素は、ＣＰＵ（Cent
ral Processing Unit）とメモリである。すなわち、Ｃ
ＰＵは必要なデータやプログラムをメモリから随時読み
出して所望の処理を実行するとともに、実行結果を再び
メモリに書き込むようになっている。メモリは、ＤＲＡ
Ｍなどの揮発性の半導体記憶素子で構成され、また比較
的高価なため、その記憶容量には実質上の制限がある
（数ＭＢ〜数十ＭＢ）。そこで、コンピュータ・システ
ムには、このような揮発性メモリの能力を補助すべく、
不揮発性で大容量の外部記憶装置が備えられている。ハ
ード・ディスク駆動装置（以下、"ＨＤＤ"という）は、
現在最もポピュラーになっている外部記憶装置の１つで
ある。ＨＤＤは、１９９３年から１９９４年にかけて高
密度化と高速度化が一段と進み、１ＧＢクラスの大容量
のものも安価に入手できるようになってきた。
【０００４】ＨＤＤは、少なくとも記憶媒体であるハー
ド・ディスク、読み取り/書き込みヘッド、ハード・デ
ィスクを回転させるスピンドル・モータ、及び回路基板
を有している。回路基板上には、少なくとも読み取り/
書き込み回路、ヘッド駆動回路、モータ駆動回路、イン
ターフェース回路、これら回路を制御する制御回路、及
び、ＰＣ本体側のインターフェース・ボードと接続する
ためのコネクタが実装されている。いわゆるＩＤＥ（In
tegrated Device Electronics）は、パーソナル・コン
ピュータ（以下、"ＰＣ"という）にＨＤＤを接続するた
めのインターフェース規格の代表例である。ＩＤＥによ
れば、バッファを介在させるだけでＰＣ本体側のシステ
ム・バス（例えばＩＳＡ（Industry Standard Architec
ture）バス）にＨＤＤを直結させることができる。（以
下、ＩＤＥ規格に準拠するＨＤＤのことを、単に"ＩＤ
Ｅ＿ＨＤＤ"ともいう。）
【０００５】当業界では既に周知なように、ＩＤＥは、
１枚のインターフェース・ボード上に２台のＨＤＤを接
続することを許している。２台同時に接続した場合、一
方はマスタＨＤＤとして、他方はスレーブＨＤＤとして
動作するようになっている。マスタ又はスレーブかの指
定は、接続中の各ＩＤＥ＿ＨＤＤに対して制御信号（以
下、"−Ｍ／Ｓ"という）を供給することによって行われ
る。すなわち、ＩＤＥ＿ＨＤＤは、−Ｍ／Ｓがロー・レ
ベル状態であれば自身をマスタＨＤＤとして認識し、ま
た、ハイ・レベル状態であれば自身をスレーブＨＤＤと
して認識するようになっている。−Ｍ／Ｓによりマスタ
として指定されたＩＤＥ＿ＨＤＤは、自己の制御レジス
タ中の所定のフラグ（"Ｄｒｉｖｅ／Ｈｅａｄ レジス
タ"の第４ビットである"ＤＲＶ"）を"０"に設定する。
また、スレーブとして指定されたＩＤＥ＿ＨＤＤは、該
レジスタ"ＤＲＶ"を"１"に設定する。ＰＣ本体側は該レ
ジスタ"ＤＲＶ"を用いてマスタ又はスレーブそれぞれへ
のアクセスに切り換えることができる。このようなマス
タ／スレーブの関係は、ＰＣのインターフェース・ボー
ドに接続された２つのＨＤＤが単一のＩ／Ｏ空間を共有
している（すなわち各自が独立してＩ／Ｏポートを所有
することができない）、というコンピュータ・アーキテ
クチャ上の制約条件に依拠している。
【０００６】ここで特に留意されたいのは、（１）ＰＣ
本体側は、マスタＨＤＤを介してのみスレーブＨＤＤの
存在を認識できるという点と、（２）マスタ／スレーブ
の設定はパワー・オン時に行われ、且つ、一旦設定する
とパワー・オフしない限りは変更することが許されない
という点である。これらの点は過去のＩＤＥデバイスと
の互換性を維持するための必須事項である、ということ
は当業者には周知である。
【０００７】
【発明が解決しようとする課題】ＩＤＥ＿ＨＤＤのマス
タ／スレーブの指定には、従来、ジャンパ・プラグを用
いることにより行われていた。これは、ＩＤＥ＿ＨＤＤ
のコネクタ・ピン間をジャンパ・プラグによって適当に
短絡させることによって、ＰＣのインターフェース・ボ
ードに接続したときには各ＨＤＤの−Ｍ／Ｓが指定通り
の電位（ロー・レベル又はハイ・レベル）になるように
する、というものである。ジャンパ・ピンを用いた指定
方法は、例えば本出願人に譲渡されている特願平０５−
４４０５１号明細書（特開平０６−２５９１９６号公
報：当社整理番号ＪＡ９−９３−００４）にも開示され
ている。
【０００８】ジャンパ・フラグによるマスタ／スレーブ
指定方法は、比較的容易且つ安価である。例えば、製造
者が出荷時に、あるいは入荷後にユーザ自身が、ＨＤＤ
のジャンパ・フラグを一度設定してマシンに搭載すれば
よい。ジャンパ・ピンの設定はユーザの負担を伴うの
で、ＨＤＤを頻繁に着脱するような使用環境下では、適
しているとは言い難い。例えば、ノートブック型ＰＣの
場合、小型でベイ数も非常に少ないため、各周辺機器は
必要に応じて適宜交換される。このため、ジャンパ・フ
ラグによるマスタ／スレーブ指定方法は、ノートブック
型ＰＣではあまり好ましいとされない傾向にある。ジャ
ンパ・フラグによる方法は、ＨＤＤを標準装備し又はマ
シン内に固定して用いるタイプのＰＣ、例えばデスクト
ップ型ＰＣに広く受け入れられている。
【０００９】ジャンパ・フラグを用いないマスタ／スレ
ーブ指定方法の１つとして、ＰＣ側の各ＩＤＥコネクタ
をマスタ用又はスレーブ用にデフォルトで決めておく、
という方法が挙げられる。すなわち、マスタ用のＩＤＥ
コネクタの−Ｍ／Ｓピンは常にロー・レベル（グラン
ド）状態に、スレーブ用のＩＤＥコネクタの−Ｍ／Ｓピ
ンは常にハイ・レベル状態になるように作ってしまう、
という訳である。例えば、日本アイ・ビー・エム（株）
が市販する"ＩＢＭ ＴｈｉｎｋＰａｄ ７５５"（"Ｔ
ｈｉｎｋＰａｄ"は米ＩＢＭ社の商標）では、ＰＣ本体
内に装備されたＩＤＥコネクタはマスタ用に固定されて
いる。また、"ＴｈｉｎｋＰａｄ ７５５"を搭載可能な
同社製のドッキング・ステーション/*/では、ＩＤＥコ
ネクタはスレーブ用に固定されている。このようなマス
タ／スレーブの割り振りは、「ＰＣ本体側に必ずＨＤＤ
を装着する」という前提条件下でしか許される。すなわ
ち、該条件下でしか、マスタ／スレーブ各ＨＤＤの動作
は保証されない。
【００１０】各ＩＤＥコネクタがマスタ用かスレーブ用
かを予め決めておく方法は、ジャンパ・フラグの設定と
いう負担をユーザに与えない点で優れている。特にマス
タＨＤＤが必ず装備されているという前提条件を満たす
限りは有効である。しかしながら、周辺機器の着脱性が
重視されるようになってきた昨今では、ある弊害をもた
らすことが次第に判ってきた。
【００１１】例えば、周辺機器が比較的頻繁に交換され
るような状況下では、ユーザがうっかりしてスレーブ用
のＩＤＥコネクタにしかＨＤＤを装着していない、とい
う事態は比較的容易に起こりうる。また、ＰＣ本体側の
ＩＤＥコネクタをマスタ用に予め固定してしまうという
設計では、ドッキング・ステーション側にのみＨＤＤを
装着し、ＰＣ本体側にはＨＤＤを持たない（あるいは他
の記憶装置を装着する）という利用態様をサポートでき
ない。前述したように、スレーブとして設定されたＨＤ
Ｄは、マスタＨＤＤの介在なしにはＰＣ本体側からはそ
の存在を認識されないからである。このような認識不能
なスレーブＨＤＤはただの余分な筐体に過ぎなくなる。
【００１２】また、ＩＤＥ＿ＨＤＤのマスタ／スレーブ
の設定は、パワー・オン時には決定していなければなら
ない。何故ならば、ＰＣ本体側との交信（Ｉ／Ｏアクセ
ス）はマスタＨＤＤのみによって実行され、スレーブＨ
ＤＤが独自に交信することはできないからである（前
述）。このことは、一旦マスタ／スレーブの設定を誤る
と、起動ルーチン終了後にソフトウェア的な手法で是正
することはできないことを意味する。
【００１３】また、ジャンパ・フラグを用いてマスタ／
スレーブを指定する場合であっても、頻繁に着脱される
使用状況下では一定の問題が発生する。すなわち、度重
なる交換作業の間にマスタに設定された２台のＨＤＤを
各ＩＤＥコネクタに同時に接続してしまったり、スレー
ブに設定されたＨＤＤのみをＩＤＥコネクタに接続して
しまう、という事態である。前者の場合、各マスタＨＤ
Ｄ同士がＩ／Ｏ空間上で衝突してしまい、システムの保
全性を危険に晒してしまう。また、後者の場合、接続さ
れたＨＤＤは、ＰＣ本体側からその存在を認証されるこ
とはなく、ただの余分な筐体でしかない。
【００１４】本発明の目的は、複数のハード・ディスク
駆動装置を接続可能な優れた情報処理装置を提供するこ
とにある。
【００１５】本発明の更なる目的は、制御信号の入力に
応じて自己がマスタ又はスレーブのいずれであるかを認
識するタイプのハード・ディスク駆動装置（例えばＩＤ
Ｅ（Integrated Device Electronics）規格に準拠した
ハード・ディスク駆動装置）を複数接続することができ
る、優れた情報処理装置を提供することにある。
【００１６】本発明の更なる目的は、ユーザに負担を与
えることなく、各ハード・ディスク駆動装置をマスタ若
しくはスレーブに自動的且つ的確に指定することができ
る情報処理装置を提供することにある。
【００１７】本発明の更なる目的は、パワー・オン時の
接続状況に応じて各ハード・ディスク駆動装置をマスタ
若しくはスレーブに自動的且つ的確に指定することがで
きる情報処理装置を提供することにある。
【００１８】《注釈》 ＊ドッキング・ステーション：「拡張（Ｅｘｐａｎｓｉ
ｏｎ）ボックス」又は「拡張ユニット」ともいう。ドッ
キング・ステーションの主な特徴は、オフィス内で使用
するときなどに、デスクトップＰＣと同じ作業環境をノ
ートブックＰＣに付与することにある。その主な機能と
して、ノートブック・コンピュータ内のバスを拡張して
付加的なバス・スロットを備えることによって実現する
『バス拡張（Bus Expansion）機能』等が挙げられる。
このバス拡張機能によってノートブックＰＣに２台目の
ＩＤＥ＿ＨＤＤが提供される訳である。なお、ドッキン
グ・ステーション自体については、例えば本出願人に既
に譲渡されている特願平０６−１３４１２４号明細書
（当社整理番号：ＪＡ９−９４−０３０）などに開示さ
れている。
【００１９】
【課題を解決するための手段及び作用】本発明は、上記
課題を参酌してなされたものであり、その第１の側面
は、マスタ又はスレーブのいずれかとして駆動するハー
ド・ディスク駆動装置を接続するための第１及び第２の
コネクタを有する情報処理装置において、第１のコネク
タにのみハード・ディスク装置が接続されたときには該
ハード・ディスク駆動装置をマスタに設定するための制
御信号を出力するマスタ／スレーブ設定手段を含むこと
を特徴とする情報処理装置である。
【００２０】また、本発明の第２の側面は、マスタ又は
スレーブのいずれかとして駆動するハード・ディスク駆
動装置を接続するための第１及び第２のコネクタを有す
る情報処理装置において、第２のコネクタにのみハード
・ディスク駆動装置が接続されたときには該ハード・デ
ィスク駆動装置をマスタに設定するための制御信号を出
力するマスタ／スレーブ設定手段を含むことを特徴とす
る情報処理装置である。
【００２１】また、本発明の第３の側面は、マスタ又は
スレーブのいずれかとして駆動するハード・ディスク駆
動装置を接続するための第１及び第２のコネクタを有す
る情報処理装置において、第１及び第２のコネクタの双
方にハード・ディスク駆動装置が接続されたときには第
１のコネクタに接続されたハード・ディスク駆動装置の
みをマスタに設定するための制御信号を出力するマスタ
／スレーブ設定手段を含むことを特徴とする情報処理装
置である。
【００２２】また、本発明の第４の側面は、マスタ又は
スレーブのいずれかとして駆動するハード・ディスク駆
動装置を接続するための第１及び第２のコネクタを有す
る情報処理装置において、さらに、第１のコネクタにハ
ード・ディスク駆動装置が接続されたときには該ハード
・ディスク駆動装置をマスタに設定するための制御信号
を出力し、第２のコネクタにのみハード・ディスク駆動
装置が接続されたときには該ハード・ディスク駆動装置
をマスタに設定するための制御信号を出力するマスタ／
スレーブ設定手段を含むことを特徴とする情報処理装置
である。
【００２３】また、本発明の第５の側面は、マスタ／ス
レーブ制御ピンの電圧レベルに応じてマスタ又はスレー
ブのいずれかとして駆動するハード・ディスク駆動装置
を接続可能な情報処理装置において、(a) ハード・ディ
スク駆動装置を接続するためのコネクタであって、ハー
ド・ディスク駆動装置をマスタに設定するための第１の
電圧レベルに保たれた第１のマスタ／スレーブ制御ピン
を含む１以上のコネクタ・ピンからなる第１のコネクタ
と、(b) ハード・ディスク駆動装置を接続するためのコ
ネクタであって、前記第１のコネクタにハード・ディス
ク駆動装置が接続されたか否かに応じて電圧レベルが変
わる第２のマスタ／スレーブ制御ピンを含む１以上のコ
ネクタ・ピンからなる第２のコネクタと、を含むことを
特徴とする情報処理装置である。
【００２４】また、本発明の第６の側面は、マスタ／ス
レーブ制御ピンの電圧レベルに応じてマスタ又はスレー
ブのいずれかとして駆動するハード・ディスク駆動装置
を接続可能な情報処理装置において、(a) ハード・ディ
スク駆動装置を接続するためのコネクタであって、ハー
ド・ディスク駆動装置をマスタに設定するための第１の
電圧レベルに保たれた第１のマスタ／スレーブ制御ピン
を含む１以上のコネクタ・ピンからなる第１のコネクタ
と、(b) ハード・ディスク駆動装置を接続するためのコ
ネクタであって、前記第１のコネクタにハード・ディス
ク駆動装置が接続されていないときは第１の電圧レベル
を保ち、且つ、前記第１のコネクタにハード・ディスク
駆動装置が接続されたときはハード・ディスク駆動装置
をスレーブに設定するための第２の電圧レベルを保つ第
２のマスタ／スレーブ制御ピンを含む１以上のコネクタ
・ピンからなる第２のコネクタと、を含むことを特徴と
する情報処理装置である。
【００２５】また、本発明の第７の側面は、マスタ／ス
レーブ制御ピンの電圧レベルに応じてマスタ又はスレー
ブのいずれかとして駆動するハード・ディスク駆動装置
を接続可能な情報処理装置において、(a) ハード・ディ
スク駆動装置を接続するためのコネクタであって、ハー
ド・ディスク駆動装置をマスタに設定するための第１の
電圧レベルに保たれた第１のマスタ／スレーブ制御ピン
を含む１以上のコネクタ・ピンからなる第１のコネクタ
と、(b) ハード・ディスク駆動装置を接続するためのコ
ネクタであって、ハード・ディスク駆動装置をマスタに
設定するための第１の電圧レベル又はスレーブに設定す
るための第２の電圧レベルのいずれか一方に保たれる第
２のマスタ／スレーブ制御ピンを含む１以上のコネクタ
・ピンからなる第２のコネクタと、(c) 第１のコネクタ
にハード・ディスク駆動装置が接続されているときには
第２のマスタ／スレーブ制御ピンを第２の電圧レベルに
保ち、第１のコネクタにハード・ディスク駆動装置が接
続されていないときには第２のマスタ／スレーブ制御ピ
ンを第１の電圧レベルに保つマスタ／スレーブ設定手段
と、を含むことを特徴とする情報処理装置である。
【００２６】また、本発明の第８の側面は、マスタ又は
スレーブのいずれかとして駆動する周辺機器を接続する
ための第１及び第２のコネクタを有する情報処理装置に
おいて、第１のコネクタにのみ周辺機器が接続されたと
きには該周辺機器をマスタに設定するための制御信号を
出力するマスタ／スレーブ設定手段を含むことを特徴と
する情報処理装置である。
【００２７】また、本発明の第９の側面は、マスタ又は
スレーブのいずれかとして駆動する周辺機器を接続する
ための第１及び第２のコネクタを有する情報処理装置に
おいて、第２のコネクタにのみ周辺機器が接続されたと
きには該周辺機器をマスタに設定するための制御信号を
出力するマスタ／スレーブ設定手段を含むことを特徴と
する情報処理装置である。
【００２８】また、本発明の第１０の側面は、マスタ又
はスレーブのいずれかとして駆動する周辺機器を接続す
るための第１及び第２のコネクタを有する情報処理装置
において、第１及び第２のコネクタの双方に周辺機器が
接続されたときには第１のコネクタに接続された周辺機
器のみをマスタに設定するための制御信号を出力するマ
スタ／スレーブ設定手段を含むことを特徴とする情報処
理装置である。
【００２９】また、本発明の第１１の側面は、マスタ又
はスレーブのいずれかとして駆動する周辺機器を接続す
るための第１及び第２のコネクタを有する情報処理装置
において、第１のコネクタに周辺機器が接続されたとき
には該周辺機器をマスタに設定するための制御信号を出
力し、第２のコネクタにのみ周辺機器が接続されたとき
には該周辺機器をマスタに設定するための制御信号を出
力するマスタ／スレーブ設定手段を含むことを特徴とす
る情報処理装置である。
【００３０】また、本発明の第１２の側面は、マスタ／
スレーブ制御ピンの電圧レベルに応じてマスタ又はスレ
ーブのいずれかとして駆動する周辺機器を接続可能な情
報処理装置において、(a) 周辺機器を接続するためのコ
ネクタであって、周辺機器をマスタに設定するための第
１の電圧レベルに保たれた第１のマスタ／スレーブ制御
ピンを含む１以上のコネクタ・ピンからなる第１のコネ
クタと、(b) 周辺機器を接続するためのコネクタであっ
て、前記第１のコネクタに周辺機器が接続されたか否か
に応じて電圧レベルが変わる第２のマスタ／スレーブ制
御ピンを含む１以上のコネクタ・ピンからなる第２のコ
ネクタと、を含むことを特徴とする情報処理装置であ
る。
【００３１】また、本発明の第１３の側面は、マスタ／
スレーブ制御ピンの電圧レベルに応じてマスタ又はスレ
ーブのいずれかとして駆動する周辺機器を接続可能な情
報処理装置において、(a) 周辺機器を接続するためのコ
ネクタであって、周辺機器をマスタに設定するための第
１の電圧レベルに保たれた第１のマスタ／スレーブ制御
ピンを含む１以上のコネクタ・ピンからなる第１のコネ
クタと、(b) 周辺機器を接続するためのコネクタであっ
て、前記第１のコネクタに周辺機器が接続されていない
ときは第１の電圧レベルを保ち、且つ、前記第１のコネ
クタに周辺機器が接続されたときは周辺機器をスレーブ
に設定するための第２の電圧レベルを保つ第２のマスタ
／スレーブ制御ピンを含む１以上のコネクタ・ピンから
なる第２のコネクタと、を含むことを特徴とする情報処
理装置である。
【００３２】また、本発明の第１４の側面は、マスタ／
スレーブ制御ピンの電圧レベルに応じてマスタ又はスレ
ーブのいずれかとして駆動する周辺機器を接続可能な情
報処理装置において、(a) 周辺機器を接続するためのコ
ネクタであって、周辺機器をマスタに設定するための第
１の電圧レベルに保たれた第１のマスタ／スレーブ制御
ピンを含む１以上のコネクタ・ピンからなる第１のコネ
クタと、(b) 周辺機器を接続するためのコネクタであっ
て、周辺機器をマスタに設定するための第１の電圧レベ
ル又はスレーブに設定するための第２の電圧レベルのい
ずれか一方に保たれる第２のマスタ／スレーブ制御ピン
を含む１以上のコネクタ・ピンからなる第２のコネクタ
と、(c) 第１のコネクタに周辺機器が接続されていると
きには第２のマスタ／スレーブ制御ピンを第２の電圧レ
ベルに保ち、第１のコネクタに周辺機器が接続されてい
ないときには第２のマスタ／スレーブ制御ピンを第１の
電圧レベルに保つマスタ／スレーブ設定手段と、を含む
ことを特徴とする情報処理装置である。
【００３３】また、本発明の第１５の側面は、マスタ／
スレーブ制御ピンがマスタ設定用の第１の電圧レベルか
又はスレーブ設定用の第２の電圧レベルかに応じてマス
タ又はスレーブのいずれかとして駆動するハード・ディ
スク駆動装置を接続可能な情報処理装置において、(a)
第１のマスタ／スレーブ制御ピンを含む１以上のコネク
タ・ピンからなる、ハード・ディスク駆動装置を接続す
るための第１のコネクタと、(b) 第２のマスタ／スレー
ブ制御ピンを含む１以上のコネクタ・ピンからなる、ハ
ード・ディスク駆動装置を接続するための第２のコネク
タと、(c) 第１のコネクタにハード・ディスク駆動装置
が接続されているときには第１のマスタ／スレーブ制御
ピンを第１の電圧レベルにするとともに第２のマスタ／
スレーブ制御ピンを第２の電圧レベルにし、第１のコネ
クタにハード・ディスク駆動装置が接続されていないと
きには第２のマスタ／スレーブ制御ピンを第１の電圧レ
ベルにする、マスタ／スレーブ設定手段と、を含むこと
を特徴とする情報処理装置である。
【００３４】また、本発明の第１６の側面は、マスタ／
スレーブ制御ピンがマスタ設定用の第１の電圧レベルか
又はスレーブ設定用の第２の電圧レベルかに応じてマス
タ又はスレーブのいずれかとして駆動するハード・ディ
スク駆動装置を接続可能な情報処理装置において、(a)
第１の電圧レベルに保たれた第１のマスタ／スレーブ制
御ピンを含む１以上のコネクタ・ピンからなる、ハード
・ディスク駆動装置を接続するための第１のコネクタ
と、(b) 第２のマスタ／スレーブ制御ピンを含む１以上
のコネクタ・ピンからなる、ハード・ディスク駆動装置
を接続するための第２のコネクタと、(c) 第１のコネク
タにハード・ディスク装置が接続されているか否かを検
出するための検出手段と、(d) 第１のコネクタにハード
・ディスク駆動装置が接続されているときには第２のマ
スタ／スレーブ制御ピンを第２の電圧レベルにし、第１
のコネクタにハード・ディスク駆動装置が接続されてい
ないときには第２のマスタ／スレーブ制御ピンを第１の
電圧レベルにする、マスタ／スレーブ設定手段と、を含
むことを特徴とする情報処理装置である。
【００３５】しかして、本発明に係る情報処理装置は、
ハード・ディスク駆動装置を接続するための第１及び第
２のコネクタを持ち、且つマスタ／スレーブの指定に当
たっては、第１のコネクタの方に優先順位が与えられて
いる。すなわち：（１）第１又は第２のコネクタのうち
いずれか一方にのみハード・ディスク駆動装置が接続さ
れている場合は、該ハード・ディスク駆動装置は自動的
にマスタに設定される。例えば第１のコネクタにのみハ
ード・ディスク駆動装置が接続されている場合は、第
１，第３，第４，第５，第６，第７，第８，第１０，第
１１，第１２，第１３，第１４，第１５，及び第１６の
各側面に従い、該ハード・ディスク駆動装置はデフォル
トでマスタＨＤＤに設定される。また、第２のコネクタ
にのみハード・ディスク駆動装置が接続されている場合
は、第２，第４，第５，第６，第７，第９，第１１，第
１２，第１３，第１４，第１５，及び第１６の各側面に
従い、第１のコネクタが未使用状態であることに応答し
て、該ハード・ディスク駆動装置はマスタＨＤＤに設定
される。（２）第１及び第２のコネクタの双方にハード
・ディスク駆動装置が接続されている場合は、第３，第
４，第５，第６，第７，第１０，第１１，第１２，第１
３，第１４，第１５，及び第１６の各側面に従い、優先
順位を与えられた第１のコネクタ側のハード・ディスク
駆動装置がマスタＨＤＤに設定される。また、第２のコ
ネクタ側のハード・ディスク駆動装置は、当然スレーブ
ＨＤＤに設定される。このときの動作は、例えば第５，
第６，第７，第１２，第１３，第１４，第１５，及び第
１６の各側面に従ってなされる。
【００３６】要するに、本発明に係る情報処理装置によ
れば、接続状況に応じて各ハード・ディスク駆動装置を
マスタ若しくはスレーブに自動的且つ的確に指定するこ
とができる訳である。また、このようなマスタ／スレー
ブの指定はパワー・オン時に自動的且つ的確になされる
ことになる。
【００３７】また、本発明に係る情報処理装置によれ
ば、接続されたハード・ディスク駆動装置の一方のみが
マスタに設定されるので、ユーザに負担を与えることは
ないのである。
【００３８】本発明のさらに他の目的、特徴や利点は、
後述する本発明の実施例や添付する図面に基づくより詳
細な説明によって明らかになるであろう。
【００３９】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施例を詳解する。
【００４０】Ａ．ハードウェア構成 図１には、本発明の実施に供されるパーソナル・コンピ
ュータ（ＰＣ）およびＩＤＥ＿ＨＤＤの構成を示してい
る。
【００４１】図１(a)では、ＰＣのハードウェア構成要
素のうち、ＩＤＥインターフェース周辺部分のみが図解
されている。同図に示すように、ＰＣは、ＩＤＥ＿ＨＤ
Ｄを接続するための第１のＩＤＥコネクタ１０と、第２
のＩＤＥコネクタ２０を含んでいる。各コネクタ１０，
２０は、ＩＤＥに準拠しており、接続したＨＤＤをマス
タ又はスレーブのいずれかに設定するための"−Ｍ／Ｓ"
ピン１１，２１、及び、ＨＤＤの接続の有無を検知する
ための"ＤＥＴＥＣＴ"ピン１２，２２を含む多数のコネ
クタ・ピンで構成される。後述するように、ロー（グラ
ンド）レベルの−Ｍ／Ｓシグナルを与えることによりＨ
ＤＤをマスタに設定し、逆に、ハイ（オープン）レベル
の−Ｍ／Ｓシグナルを与えることによりＨＤＤをスレー
ブに設定できる。また、コネクタ１０，２０に接続され
たＨＤＤは、ロー（グランド）レベルのＤＥＴＥＣＴシ
グナルを与えることによって、ＰＣ本体側に対して自己
が接続されていることを教示するようになっている。Ｉ
ＤＥコネクタ１０，２０中の他のピンは本発明の要旨に
直接関連がないので、これらの名称及び動作の説明は省
略する。
【００４２】第１のコネクタ１０中の第１の−Ｍ／Ｓピ
ンは、インターフェース・ボード側で接地されいる。こ
のため、第１のコネクタ１０に接続されたＨＤＤ３０に
は必ずロー・レベルの−Ｍ／Ｓシグナルが供給されるよ
うになっている。
【００４３】第１のコネクタ１０中の第１のＤＥＴＥＣ
Ｔピン１２は、点Ｐで分岐しており、その一端は保護用
抵抗Ｒ１を介して電源電圧ＶCCによりプル・アップされ
ており、その他端はバッファ１３の制御ピンに入力され
ている。システム側は、点Ｑにて第１のＤＥＴＥＣＴピ
ン１２の電圧レベルを取り出して、ＨＤＤの存在を確認
するための第１の検出信号線１５として利用している。
第１のコネクタ１０にＨＤＤ３０が接続されたときに
は、第１のＤＥＴＥＣＴピン１２はＨＤＤ３０で接地さ
れる（後述）ので、第１の検出信号線１５はプル・ダウ
ンされ、また、バッファ１３はオフ状態になる。一方、
第１のコネクタ１０にＨＤＤ３０が接続されないときに
は、第１の検出信号線１５は電源電圧ＶCCによるプル・
アップされ、また、バッファ１３はオン状態になる。
【００４４】バッファ１３の入力端子は接地され、出力
端子は保護用抵抗Ｒ２を介して電源電圧ＶCCでプル・ア
ップされている。また、プル・アップされた出力端子は
点Ｓで分岐して、第２のコネクタ２０中の第２の−Ｍ／
Ｓピン２１に入れられている。第１のコネクタにＨＤＤ
３０が接続されたときは、バッファ１３のオフ状態に伴
い、第２の−Ｍ／Ｓピン２１は電源電圧ＶCCによりプル
・アップされる。一方、第１のコネクタにＨＤＤ３０が
接続されないときは、バッファ１３のオン状態に伴い、
第２の−Ｍ／Ｓピン２１は接地される。
【００４５】第２のコネクタ中の第２のＤＥＴＥＣＴピ
ン２２は、保護用抵抗Ｒ３を介して電源電圧ＶCCにより
プル・アップされている。システム側は、点Ｔにて第２
のＤＥＴＥＣＴピン２２を取り出して、ＨＤＤの存在を
確認するための第２の検出信号線２５として利用してい
る。第２のコネクタ２０にＨＤＤ３０が接続されたとき
には、第２のＤＥＴＥＣＴピン２２はＨＤＤ３０で接地
される（後述）ので、第２の検出信号線２５はプル・ダ
ウンされる。一方、第２のコネクタ２０にＨＤＤ３０が
接続されないときには、第２の検出信号線２５は電源電
圧ＶCCによるプル・アップされる。
【００４６】なお、本実施例に供されるＰＣは、この他
にもＣＰＵやメモリ、システム・バスなどの数多くのハ
ードウェアを備えているが、これらは当業者には周知で
あり、本発明の要旨とも直接関連しないので、省略して
ある。
【００４７】一方、ＩＤＥ＿ＨＤＤ３０は、少なくとも
記憶媒体であるハード・ディスク、読み取り/書き込み
ヘッド、ハード・ディスクを回転させるスピンドル・モ
ータ、及び回路基板を有している。回路基板上には、少
なくとも読み取り/書き込み回路、ヘッド駆動回路、モ
ータ駆動回路、インターフェース回路、及びこれら回路
を制御する制御回路が実装されている。但し、これらは
当業者には周知であり、本発明の要旨とも直接関連しな
いので、図１(b)中では省略してある。
【００４８】ＨＤＤ３０は、ＩＤＥに準拠しており、コ
ネクタ１０，２０と接続するためのコネクタ・ピンの中
には−Ｍ／Ｓピン３１及びＤＥＴＥＣＴピン３２を含ん
でいる。ＨＤＤ３０は、パワー・オンしたときの−Ｍ／
Ｓピンの電圧レベルに応じて自身をマスタ又はスレーブ
のいずれかに設定する（−Ｍ／Ｓピン３１がロー・レベ
ルであればマスタに、ハイ・レベルであればスレーブに
設定する）ようになっている。また、ＤＥＴＥＣＴピン
３２は、ＨＤＤ３０内部で接地されている。したがっ
て、コネクタ１０，２０に接続した際には、システム側
のＤＥＴＥＣＴピン１２，２２にはロー・レベルが付与
されるようになっている。
【００４９】これら各ピン３１，３２による動作自体は
ＩＤＥによって策定された周知事項である。また、ＨＤ
Ｄ３０自体はＩＤＥに準拠したものであり、本発明の具
現化のための特別な設計変更や修正を要しない。なお、
その他のコネクタ・ピンは、本発明の要旨に関連しない
ので、説明を省略する。
【００５０】Ｂ．オペレーション 次に、ＰＣの各ＩＤＥコネクタ１０，２０に各ＩＤＥ＿
ＨＤＤ３０−ａ，３０−ｂを接続したときの動作特性
を、図２〜図４を参照しながら説明する。以下の記述に
よれば、本発明の作用を充分理解できるであろう。
【００５１】第１のコネクタのみを使用したとき：図２
には、第１のＩＤＥコネクタ１０にのみＨＤＤ３０−ａ
を接続したときの様子を示している。
【００５２】同図に示すように、ＨＤＤ３０−ａの−Ｍ
／Ｓピン３１−ａは、第１の−Ｍ／Ｓピン１１を介して
接地されている。したがって、ＨＤＤ３０−ａは、パワ
ー・オン時に、自身がマスタであることを認識すること
ができる。すなわち、唯一つ接続されたＨＤＤ３０−ａ
が確実にマスタとして設定される訳である。
【００５３】また、第１のＤＥＴＥＣＴピン１２はＤＥ
ＴＥＣＴピン３２−ａを介して接地されている。このた
め、第１の検出信号線１５はロー・レベルとなり、シス
テム側はＨＤＤ３０−ａの存在を検出することができ
る。
【００５４】一方、第２のＤＥＴＥＣＴピン２２はオー
プン状態である。このため、第２の検出信号線２５は電
源電圧ＶCCによりプル・アップされてハイ・レベルとな
り、システム側はＨＤＤ３０−ｂ（図示しない）の不存
在を検出することができる。
【００５５】第２のコネクタのみを使用したとき：図３
には、第２のＩＤＥコネクタ２０にのみＨＤＤ３０−ｂ
を接続したときの様子を示している。
【００５６】同図に示すように、第１のＤＥＴＥＣＴピ
ン１２はオープン状態である。このため、第１の検出信
号線１５は電源電圧ＶCCによりプル・アップされてハイ
・レベルとなり、システム側はＨＤＤ３０−ａ（図示し
ない）の不存在を検出することができる。
【００５７】また、第１のＤＥＴＥＣＴピン１２のオー
プン状態に伴い、バッファ１３はオン状態になる。この
結果、第２の−Ｍ／Ｓピン２１は接地されて、ＨＤＤ−
ｂ側のＤＥＴＥＣＴピン３１−ｂにロー・レベルを与え
ることができる。したがって、ＨＤＤ３０−ｂは、パワ
ー・オン時に、自身がマスタであることを認識すること
ができる。すなわち、唯一つ接続されたＨＤＤ３０−ｂ
が確実にマスタとして設定される訳である。
【００５８】また、第２のＤＥＴＥＣＴピン１２はＤＥ
ＴＥＣＴピン３２−ｂを介して接地されている。このた
め、第２の検出信号線２５はロー・レベルとなり、シス
テム側はＨＤＤ３０−ｂの存在を検出することができ
る。
【００５９】第１及び第２のコネクタ双方を使用したと
き：図４には、第１及び第２のＩＤＥコネクタ１０，２
０の双方に各ＨＤＤ３０−ａ，３０−ｂを接続したとき
の様子を示している。
【００６０】同図に示すように、ＨＤＤ３０−ａの−Ｍ
／Ｓピン３１−ａは、第１の−Ｍ／Ｓピン１１を介して
接地されている。したがって、ＨＤＤ３０−ａは、パワ
ー・オン時に、自身がマスタであることを認識すること
ができる。
【００６１】また、第１のＤＥＴＥＣＴピン１２はＤＥ
ＴＥＣＴピン３２−ａを介して接地されている。このた
め、第１の検出信号線１５はロー・レベルとなり、シス
テム側はＨＤＤ３０−ａの存在を検出することができ
る。
【００６２】さらに、第１のＤＥＴＥＣＴピン１２の接
地に伴い、バッファ１３はオフ状態になる。この結果、
第２の−Ｍ／Ｓピン２１は電源電圧ＶCCによりプル・ア
ップされたままとなり、ＨＤＤ３０−ｂの−Ｍ／Ｓピン
３１−ｂにはハイ・レベルが供給される。したがって、
ＨＤＤ３１−ｂは、パワー・オン時に、自身がスレーブ
であることを認識することができる。すなわち、優先順
位を与えられたＨＤＤ３１−ａのみがマスタとして設定
される訳である。
【００６３】また、第２のＤＥＴＥＣＴピン１２はＤＥ
ＴＥＣＴピン３２−ｂを介して接地されている。このた
め、第２の検出信号線２５はロー・レベルとなり、シス
テム側はＨＤＤ３０−ｂの存在を検出することができ
る。
【００６４】以上の説明により、本発明に係る情報処理
装置上では、(1) 唯一つ接続されたＨＤＤがスレーブに
設定される，(2) 接続された２台のＨＤＤがともにマス
タとして設定される，(3) 接続された２台のＨＤＤがと
もにスレーブとして設定される、といったシステムに不
許可な状態が好適に回避されている、ということを充分
理解できるであろう。
【００６５】Ｃ．追補 以上、特定の実施例を参照しながら、本発明について詳
解してきた。しかしながら、本発明の要旨を逸脱しない
範囲で当業者が該実施例の修正や代用を成し得ることは
自明である。例えばＩＤＥデバイスはＨＤＤには特化さ
れず、ＩＤＥインターフェースを有する他の周辺機器で
あってもよい。また、インターフェース規格もＩＤＥに
限定されず、マスタ／スレーブ形式で複数の周辺機器を
接続可能な他の規格であってもよい。要するに、例示と
いう形態で本発明を開示してきたのであり、限定的に解
釈されるべきではない。本発明の要旨を判断するために
は、冒頭に記載した特許請求の範囲の欄を参酌すべきで
ある。
【００６６】
【発明の効果】以上詳記したように、本発明によれば、
制御信号の入力に応じて自己がマスタ又はスレーブのい
ずれであるかを認識するタイプのハード・ディスク駆動
装置（例えばＩＤＥ（Integrated Device Electronic
s）規格に準拠したハード・ディスク駆動装置）を複数
接続し、且つ、ユーザに負担を与えることなく各ハード
・ディスク駆動装置をマスタ若しくはスレーブに指定す
ることができる情報処理装置を提供することができる。
【００６７】また、本発明によれば、パワー・オン時の
接続状況に応じて各ハード・ディスク駆動装置をマスタ
若しくはスレーブに自動的且つ的確に指定することがで
きる情報処理装置を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施に供されるパーソナル・
コンピュータ（ＰＣ）およびＩＤＥ＿ＨＤＤの構成を示
した図である。
【図２】図２は、本実施例の動作を説明するための図で
あり、より具体的には、第１のＩＤＥコネクタ１０にの
みＨＤＤ３０−ａを接続したときの図である。
【図３】図３は、本実施例の動作を説明するための図で
あり、より具体的には、第２のＩＤＥコネクタ２０にの
みＨＤＤ３０−ｂを接続したときの図である。
【図４】図４は、本実施例の動作を説明するための図で
あり、より具体的には、第１及び第２のＩＤＥコネクタ
１０，２０の双方に各ＨＤＤ３０−ａ，３０−ｂを接続
したときの図である。
【符号の説明】
１０…第１のＩＤＥコネクタ、１１…第１の−Ｍ／Ｓピ
ン、１２…第１のＤＥＴＥＣＴピン、１３…バッファ、
１５…第１の検出信号線、２０…第２のＩＤＥコネク
タ、２１…第２の−Ｍ／Ｓピン、２２…第２のＤＥＴＥ
ＣＴピン、２５…第２の検出信号線、３０…ＩＤＥ＿Ｈ
ＤＤ、３１…−Ｍ／Ｓピン、３２…ＤＥＴＥＣＴピン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山 崎 充 弘 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (56)参考文献 特開 平６−259196（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/06

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】マスタ／スレーブ制御ピンの電圧レベルに
    応じてマスタ又はスレーブのいずれかとして駆動するハ
    ード・ディスク駆動装置を接続可能な情報処理装置にお
    いて、 (a) ハード・ディスク駆動装置を接続するためのコネク
    タであって、ハード・ディスク駆動装置をマスタに設定
    するための第１の電圧レベルに保たれた第１のマスタ／
    スレーブ制御ピンを含む１以上のコネクタ・ピンからな
    る第１のコネクタと、 (b) ハード・ディスク駆動装置を接続するためのコネク
    タであって、前記第１のコネクタにハード・ディスク駆
    動装置が接続されたか否かに応じて電圧レベルが変わる
    第２のマスタ／スレーブ制御ピンを含む１以上のコネク
    タ・ピンからなる第２のコネクタと、 を含むことを特徴とする情報処理装置。
  2. 【請求項２】マスタ／スレーブ制御ピンの電圧レベルに
    応じてマスタ又はスレーブのいずれかとして駆動するハ
    ード・ディスク駆動装置を接続可能な情報処理装置にお
    いて、 (a) ハード・ディスク駆動装置を接続するためのコネク
    タであって、ハード・ディスク駆動装置をマスタに設定
    するための第１の電圧レベルに保たれた第１のマスタ／
    スレーブ制御ピンを含む１以上のコネクタ・ピンからな
    る第１のコネクタと、 (b) ハード・ディスク駆動装置を接続するためのコネク
    タであって、前記第１のコネクタにハード・ディスク駆
    動装置が接続されていないときは第１の電圧レベルを保
    ち、且つ、前記第１のコネクタにハード・ディスク駆動
    装置が接続されたときはハード・ディスク駆動装置をス
    レーブに設定するための第２の電圧レベルを保つ第２の
    マスタ／スレーブ制御ピンを含む１以上のコネクタ・ピ
    ンからなる第２のコネクタと、 を含むことを特徴とする情報処理装置。
  3. 【請求項３】マスタ／スレーブ制御ピンの電圧レベルに
    応じてマスタ又はスレーブのいずれかとして駆動するハ
    ード・ディスク駆動装置を接続可能な情報処理装置にお
    いて、 (a) ハード・ディスク駆動装置を接続するためのコネク
    タであって、ハード・ディスク駆動装置をマスタに設定
    するための第１の電圧レベルに保たれた第１のマスタ／
    スレーブ制御ピンを含む１以上のコネクタ・ピンからな
    る第１のコネクタと、 (b) ハード・ディスク駆動装置を接続するためのコネク
    タであって、ハード・ディスク駆動装置をマスタに設定
    するための第１の電圧レベル又はスレーブに設定するた
    めの第２の電圧レベルのいずれか一方に保たれる第２の
    マスタ／スレーブ制御ピンを含む１以上のコネクタ・ピ
    ンからなる第２のコネクタと、 (c) 第１のコネクタにハード・ディスク駆動装置が接続
    されているときには第２のマスタ／スレーブ制御ピンを
    第２の電圧レベルに保ち、第１のコネクタにハード・デ
    ィスク駆動装置が接続されていないときには第２のマス
    タ／スレーブ制御ピンを第１の電圧レベルに保つマスタ
    ／スレーブ設定手段と、 を含むことを特徴とする情報処理装置。
  4. 【請求項４】マスタ／スレーブ制御ピンの電圧レベルに
    応じてマスタ又はスレーブのいずれかとして駆動する周
    辺機器を接続可能な情報処理装置において、 (a) 周辺機器を接続するためのコネクタであって、周辺
    機器をマスタに設定するための第１の電圧レベルに保た
    れた第１のマスタ／スレーブ制御ピンを含む１以上のコ
    ネクタ・ピンからなる第１のコネクタと、 (b) 周辺機器を接続するためのコネクタであって、前記
    第１のコネクタに周辺機器が接続されたか否かに応じて
    電圧レベルが変わる第２のマスタ／スレーブ制御ピンを
    含む１以上のコネクタ・ピンからなる第２のコネクタ
    と、 を含むことを特徴とする情報処理装置。
  5. 【請求項５】マスタ／スレーブ制御ピンの電圧レベルに
    応じてマスタ又はスレーブのいずれかとして駆動する周
    辺機器を接続可能な情報処理装置において、 (a) 周辺機器を接続するためのコネクタであって、周辺
    機器をマスタに設定するための第１の電圧レベルに保た
    れた第１のマスタ／スレーブ制御ピンを含む１以上のコ
    ネクタ・ピンからなる第１のコネクタと、 (b) 周辺機器を接続するためのコネクタであって、前記
    第１のコネクタに周辺機器が接続されていないときは第
    １の電圧レベルを保ち、且つ、前記第１のコネクタに周
    辺機器が接続されたときは周辺機器をスレーブに設定す
    るための第２の電圧レベルを保つ第２のマスタ／スレー
    ブ制御ピンを含む１以上のコネクタ・ピンからなる第２
    のコネクタと、 を含むことを特徴とする情報処理装置。
  6. 【請求項６】マスタ／スレーブ制御ピンの電圧レベルに
    応じてマスタ又はスレーブのいずれかとして駆動する周
    辺機器を接続可能な情報処理装置において、 (a) 周辺機器を接続するためのコネクタであって、周辺
    機器をマスタに設定するための第１の電圧レベルに保た
    れた第１のマスタ／スレーブ制御ピンを含む１以上のコ
    ネクタ・ピンからなる第１のコネクタと、 (b) 周辺機器を接続するためのコネクタであって、周辺
    機器をマスタに設定するための第１の電圧レベル又はス
    レーブに設定するための第２の電圧レベルのいずれか一
    方に保たれる第２のマスタ／スレーブ制御ピンを含む１
    以上のコネクタ・ピンからなる第２のコネクタと、 (c) 第１のコネクタに周辺機器が接続されているときに
    は第２のマスタ／スレーブ制御ピンを第２の電圧レベル
    に保ち、第１のコネクタに周辺機器が接続されていない
    ときには第２のマスタ／スレーブ制御ピンを第１の電圧
    レベルに保つマスタ／スレーブ設定手段と、 を含むことを特徴とする情報処理装置。
  7. 【請求項７】マスタ／スレーブ制御ピンがマスタ設定用
    の第１の電圧レベルか又はスレーブ設定用の第２の電圧
    レベルかに応じてマスタ又はスレーブのいずれかとして
    駆動するハード・ディスク駆動装置を接続可能な情報処
    理装置において、 (a) 第１のマスタ／スレーブ制御ピンを含む１以上のコ
    ネクタ・ピンからなる、ハード・ディスク駆動装置を接
    続するための第１のコネクタと、 (b) 第２のマスタ／スレーブ制御ピンを含む１以上のコ
    ネクタ・ピンからなる、ハード・ディスク駆動装置を接
    続するための第２のコネクタと、 (c) 第１のコネクタにハード・ディスク駆動装置が接続
    されているときには第１のマスタ／スレーブ制御ピンを
    第１の電圧レベルにするとともに第２のマスタ／スレー
    ブ制御ピンを第２の電圧レベルにし、第１のコネクタに
    ハード・ディスク駆動装置が接続されていないときには
    第２のマスタ／スレーブ制御ピンを第１の電圧レベルに
    する、マスタ／スレーブ設定手段と、 を含むことを特徴とする情報処理装置。
  8. 【請求項８】マスタ／スレーブ制御ピンがマスタ設定用
    の第１の電圧レベルか又はスレーブ設定用の第２の電圧
    レベルかに応じてマスタ又はスレーブのいずれかとして
    駆動するハード・ディスク駆動装置を接続可能な情報処
    理装置において、 (a) 第１の電圧レベルに保たれた第１のマスタ／スレー
    ブ制御ピンを含む１以上のコネクタ・ピンからなる、ハ
    ード・ディスク駆動装置を接続するための第１のコネク
    タと、 (b) 第２のマスタ／スレーブ制御ピンを含む１以上のコ
    ネクタ・ピンからなる、ハード・ディスク駆動装置を接
    続するための第２のコネクタと、 (c) 第１のコネクタにハード・ディスク装置が接続され
    ているか否かを検出するための検出手段と、 (d) 第１のコネクタにハード・ディスク駆動装置が接続
    されているときには第２のマスタ／スレーブ制御ピンを
    第２の電圧レベルにし、第１のコネクタにハード・ディ
    スク駆動装置が接続されていないときには第２のマスタ
    ／スレーブ制御ピンを第１の電圧レベルにする、マスタ
    ／スレーブ設定手段と、 を含むことを特徴とする情報処理装置。
JP7316414A 1995-12-05 1995-12-05 情報処理装置 Expired - Fee Related JP3056989B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP7316414A JP3056989B2 (ja) 1995-12-05 1995-12-05 情報処理装置
TW085100577A TW293897B (en) 1995-12-05 1996-01-18 Information processing apparatus
KR1019960045818A KR970049435A (ko) 1995-12-05 1996-10-15 정보 처리 장치
EP96308161A EP0778532A3 (en) 1995-12-05 1996-11-12 An information processing apparatus
CN96121749A CN1099067C (zh) 1995-12-05 1996-11-22 信息处理设备
US08/753,854 US6016518A (en) 1995-12-05 1996-12-03 Automatic master/slave designation for computer peripherals
HK97102538A HK1002207A1 (en) 1995-12-05 1997-12-20 Information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7316414A JP3056989B2 (ja) 1995-12-05 1995-12-05 情報処理装置

Publications (2)

Publication Number Publication Date
JPH09160724A JPH09160724A (ja) 1997-06-20
JP3056989B2 true JP3056989B2 (ja) 2000-06-26

Family

ID=18076813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7316414A Expired - Fee Related JP3056989B2 (ja) 1995-12-05 1995-12-05 情報処理装置

Country Status (7)

Country Link
US (1) US6016518A (ja)
EP (1) EP0778532A3 (ja)
JP (1) JP3056989B2 (ja)
KR (1) KR970049435A (ja)
CN (1) CN1099067C (ja)
HK (1) HK1002207A1 (ja)
TW (1) TW293897B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0930712B1 (en) * 1996-09-04 2009-07-01 Omron Corporation General operation control method and its controller
US6460093B1 (en) 1997-09-12 2002-10-01 Hewlett-Packard Company Automatic configuration of primary and secondary peripheral devices for a computer
KR100271969B1 (ko) * 1997-12-31 2000-11-15 윤종용 디스크드라이브의마스터/슬레이브설정방법
US6145019A (en) * 1998-03-02 2000-11-07 Hewlett-Packard Company Unconfigured device that automatically configures itself as the primary device if no other unconfigured device is present
KR100462587B1 (ko) * 1998-04-02 2005-04-06 삼성전자주식회사 마스터/슬레이브 동시 지원기능을 갖는 컴퓨터와 하드 디스크간의 인터페이스 장치 및 방법
US6349345B1 (en) 1999-01-29 2002-02-19 Hewlett-Packard Company Autoconfigurable device that provisionally configures itself as the primary or secondary peripheral device depending on if another peripheral device is present
KR100621615B1 (ko) 1999-08-30 2006-09-06 삼성전자주식회사 마스터 및 슬레이브 모드를 모두 지원하는 스왑 베이 디바이스와 이를 갖는 휴대용 컴퓨터
US6553432B1 (en) * 1999-10-26 2003-04-22 Dell Usa, L.P. Method and system for selecting IDE devices
KR100348566B1 (ko) * 1999-12-15 2002-08-14 (주)유니와이드 테크놀러지 통신시스템에서의 이중화 저장장치
KR100331042B1 (ko) * 1999-12-15 2002-04-06 장갑석 통신시스템에서의 이중화 저장장치
US6985967B1 (en) 2000-07-20 2006-01-10 Rlx Technologies, Inc. Web server network system and method
KR100365925B1 (ko) * 2000-12-19 2002-12-31 삼성전자 주식회사 휴대용 컴퓨터 및 휴대용 컴퓨터의 마스터 디바이스 및슬래이브 디바이스 자동설정방법
US6738212B2 (en) * 2000-12-28 2004-05-18 Pioneer Corporation Information processing apparatus, information processing method and information recording medium in which program for information processing is recorded capable of being read
US6668305B1 (en) * 2001-01-16 2003-12-23 Sun Microsystems, Inc. Method and apparatus for the staggered startup of hard disk drives
US20020188709A1 (en) * 2001-05-04 2002-12-12 Rlx Technologies, Inc. Console information server system and method
US20020188718A1 (en) * 2001-05-04 2002-12-12 Rlx Technologies, Inc. Console information storage system and method
JP4366516B2 (ja) * 2001-07-06 2009-11-18 レノボ シンガポール プライヴェート リミテッド コンピュータ装置
TWI220978B (en) * 2002-08-01 2004-09-11 Hon Hai Prec Ind Co Ltd A controlling circuit and method for powering on a plurality of IDE devices
US7069364B2 (en) * 2002-08-22 2006-06-27 Quanta Computer Inc. Automatic status assignment logic circuit apparatus for bay devices
US20040059850A1 (en) * 2002-09-19 2004-03-25 Hipp Christopher G. Modular server processing card system and method
US20040133725A1 (en) * 2003-01-02 2004-07-08 Kuang-Shyr Wu Intelligent IDE master-slave selector
US7003608B2 (en) * 2003-06-12 2006-02-21 International Business Machines Corporation Method and system for automatic configuration of IDE bus devices
US20050262334A1 (en) * 2004-05-20 2005-11-24 James Scudder Computer restoration apparatus
US8762592B2 (en) * 2006-08-30 2014-06-24 Dell Products L.P. System and method for automatic module selection
CN101266536B (zh) * 2008-05-15 2010-10-06 华硕电脑股份有限公司 检测装置
JP5064551B2 (ja) * 2010-11-10 2012-10-31 東芝テック株式会社 Ｈｄｄ取付基板および電子機器
CN103246634B (zh) * 2013-04-26 2017-02-08 华为技术有限公司 一种对多处理器系统进行工作模式配置的方法和装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483419A (en) * 1991-09-24 1996-01-09 Teac Corporation Hot-swappable multi-cartridge docking module
US5457785A (en) * 1993-02-10 1995-10-10 Elonex Technologies, Inc. CPU-independent and device-driver transparent system for translating a computer's internal bus signals onto an intermediate bus and further translating onto an expansion bus
US5561772A (en) * 1993-02-10 1996-10-01 Elonex Technologies, Inc. Expansion bus system for replicating an internal bus as an external bus with logical interrupts replacing physical interrupt lines
JP2501746B2 (ja) 1993-03-04 1996-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション ディスク駆動装置
JPH07160378A (ja) * 1993-12-06 1995-06-23 Tec Corp 磁気ディスク接続装置
US5506997A (en) * 1994-01-28 1996-04-09 Compaq Computer Corp. Device for mapping a set of interrupt signals generated on a first type bus to a set of interrupt signals defined by a second type bus and combing the mapped interrupt signals with a set of interrupt signals of the second type bus
US5471590A (en) * 1994-01-28 1995-11-28 Compaq Computer Corp. Bus master arbitration circuitry having improved prioritization
US5535400A (en) * 1994-01-28 1996-07-09 Compaq Computer Corporation SCSI disk drive power down apparatus
US5666557A (en) * 1994-06-16 1997-09-09 Cassidy; Bruce Michael Method and apparatus for automatically assigning device identifiers on a parallel data bus
US5524235A (en) * 1994-10-14 1996-06-04 Compaq Computer Corporation System for arbitrating access to memory with dynamic priority assignment
US5559968A (en) * 1995-03-03 1996-09-24 Compaq Computer Corporation Non-conforming PCI bus master timing compensation circuit
US5649233A (en) * 1995-08-18 1997-07-15 United Microelectronics Corporation Apparatus for flexibly selecting primary and secondary connectors and master and slave cascaded disk drives of an IDE interface

Also Published As

Publication number Publication date
EP0778532A2 (en) 1997-06-11
EP0778532A3 (en) 1997-07-30
CN1159624A (zh) 1997-09-17
TW293897B (en) 1996-12-21
CN1099067C (zh) 2003-01-15
US6016518A (en) 2000-01-18
KR970049435A (ko) 1997-07-29
JPH09160724A (ja) 1997-06-20
HK1002207A1 (en) 1998-08-07

Similar Documents

Publication Publication Date Title
JP3056989B2 (ja) 情報処理装置
US5909586A (en) Methods and systems for interfacing with an interface powered I/O device
JP3418128B2 (ja) Ｕｓｂシステム用のｅｍｓエンハンスメント回路
US8832404B2 (en) Memory hub with integrated non-volatile memory
US6044423A (en) Identification of a swappable device in a portable computer
US20050080973A1 (en) Peripheral device having a personal disk used for storing device drivers and driving method thereof
EP0717341A1 (en) Power enabling apparatus and method
US20050015536A1 (en) Peripheral device having a personal disk used for storing device drivers
JPH0962622A (ja) コンピュータシステム
JP2006252570A (ja) 複数電圧印加における自動電圧検出
US6615360B1 (en) Method and system for controlling a power on sequence in response to monitoring respective components of a computer system with multiple CPU sockets to determine proper functionality
EP1376374B1 (en) Internal USB circuit connection
JPH0760421B2 (ja) 局所メモリ拡張能力を有するコンピュータ・システム
JP2002297275A (ja) データ転送装置、コンピュータ装置、デバイス、ドッキングステーション
US5948075A (en) System for identifying operating parameters in a storage enclosure having each of first connector only for specifying a physical location associated with each of backplane interfaces
CN100334573C (zh) 一种基于计算机与usb设备进行数据交换的装置和方法
Intel Intel® Desktop Board D845GVSH Technical Product Specification
Intel Intel® Desktop Board D865GVHZ Technical Product Specification
CN100505084C (zh) 带flash的电子产品的软件升级方法
Intel Intel® Desktop Board D865GRH Technical Product Specification
Intel Intel® Desktop Board D848PMB Technical Product Specification
Intel Intel® Desktop Board D845GVAD2 Technical Product Specification
Intel Intel® Desktop Board D865PERL Technical Product Specification
Intel Intel® Desktop Board DG41KR Technical Product Specification
US6425025B1 (en) System and method for connecting electronic circuitry in a computer system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees