JPH0760421B2 - 局所メモリ拡張能力を有するコンピュータ・システム - Google Patents

局所メモリ拡張能力を有するコンピュータ・システム

Info

Publication number
JPH0760421B2
JPH0760421B2 JP3344108A JP34410891A JPH0760421B2 JP H0760421 B2 JPH0760421 B2 JP H0760421B2 JP 3344108 A JP3344108 A JP 3344108A JP 34410891 A JP34410891 A JP 34410891A JP H0760421 B2 JPH0760421 B2 JP H0760421B2
Authority
JP
Japan
Prior art keywords
memory
bus
local bus
microprocessor
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3344108A
Other languages
English (en)
Other versions
JPH04303250A (ja
Inventor
リチャード・ディー・アルヴァレズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04303250A publication Critical patent/JPH04303250A/ja
Publication of JPH0760421B2 publication Critical patent/JPH0760421B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microcomputers (AREA)
  • Multi Processors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はパーソナルコンピュー
タ、特にマイクロプロセッサ局所バスで使用可能なメモ
リ容量を容易に変更できる機能を有するパーソナルコン
ピュータに関する。
【０００２】
【従来の技術】一般にパーソナルコンピュータ・システ
ム及び特にＩＢＭ社のパーソナルコンピュータは広範に
使用され現代社会の多くの分野にコンピュータ能力を提
供している。通常、パーソナルコンピュータ・システム
は、主システム・プロセッサ及び関連した揮発性メモリ
及び不揮発性メモリを有するシステム装置、表示モニ
タ、キーボード、１以上のディスケット駆動機構、固定
ディスク記憶装置及びオプションの印刷装置から成るデ
スク・トップ、床上設置又はポータブルのマイクロコン
ピュータと定義することができる。これらのシステムの
顕著な特性の１つはこれらの構成装置を電気的に互いに
接続するマザーボード即ちシステム・プレーナを使用す
ることである。これらのシステムは主に単一のユーザに
独立した計算能力を与えるように設計され且つ個人又は
小規模の事業が購入できるよう価格が安く設定される。
前記パーソナルコンピュータ・システムの例はＩＢＭ社
のパーソナルコンピュータ ＡＴ及びＩＢＭ社のパーソ
ナルシステム／２ モデル２５、３０、５０、６０、７
０、８０、９０及び９５である。
【０００３】これらのシステムは大別して２つのファミ
リーに分類することができる。一般にファミリー Ｉ モ
デルと呼ばれる第１のファミリーは、ＩＢＭ社のパーソ
ナルコンピュータ ＡＴ 及び他の "ＩＢＭ互換" マシー
ンで例示されるバス構成を用いる。ファミリー II モデ
ルと呼ばれる第２のファミリーは、ＩＢＭ社のパーソナ
ルシステム／２ モデル ５０ 乃至 ９５で例示されるＩ
ＢＭ社のマイクロチャネル・バス構成を用いる。一般
に、ファミリー Ｉ モデルは主プロセッサとして人気の
あるインテル社の８０８６、８０６６又は８０２８６マ
イクロプロセッサを使用している。これらのプロセッサ
は１メガバイトのメモリをアドレス指定する能力を有す
る。一般に、ファミリー II モデルはインテル社の高速
な８０２８６、８０３８６及び８０４８６マイクロプロ
セッサを使用する。これらは速度の遅いインテル社の８
０８６マイクロプロセッサをエミュレートするように実
時間モードで動作するか又はモデルによっては１メガバ
イトから４ギガバイトまでアドレス指定範囲を拡張する
保護モードで動作することができる。要するに、８０２
８６、８０３８６及び８０４８６プロセッサの実時間モ
ード特性は８０８６及び８０８８マイクロプロセッサ用
に記述されたソフトウェアとのハードウェア互換性を与
える。
【０００４】その後、パーソナルコンピュータで用いる
インテル社のマイクロプロセッサに組込まれた技術は、
更に進んだコンピュータ環境、例えば緊密結合又は柔軟
結合された並列即ち複数の処理アレイでの利用が提案さ
れた。より高速のマイクロプロセッサ技術が前記アレイ
に使用されると、本明細書に示すようなパーソナルコン
ピュータ技術でこれまでに生じた問題が前記環境で生じ
ることが予想される。
【０００５】より高速のマイクロプロセッサの、より大
きいメモリ・アドレス指定能力を部分的に用いるように
設計された、より新しいオペレーティング・システムの
出現により、メモリをより高い範囲に拡張する機能の提
供が必要になった。前記拡張は、メモリ容量変更能力を
有するメモリ・モジュールから構成されるシングル・イ
ンライン・メモリ・モジュール、即ちＳＩＭＭとして知
られた装置を用いて達成されている。前記拡張は（部分
的に後で詳細に説明する方式を用いて）達成されている
が、より高速のマイクロプロセッサの使用はメモリ・ア
クセスで交換される信号の質及び移行時間をより決定的
なものにする。 "移行時間" は物理メモリと主プロセッ
サの間で交換されるデータ、アドレス又は他の制御信号
のような信号を交換するのに必要な時間を意味する。
【０００６】メモリの拡張は、それ自体は既存のパーソ
ナルコンピュータを技術の進歩に適応させるのに望まし
いかもしれないが、前記要求に適応させるためにＳＩＭ
Ｍを使用するときに問題が起きる。特に、１、２、４又
は８メガバイトのように容量を変えるとともに種々のメ
モリ・モジュールの組合せを用いるＳＩＭＭを局所メモ
リ・バスに挿入することがあるが、前記ＳＩＭＭの物理
的な保持に必要なソケットの数及びそれらの間の変動は
インピーダンスの不整合をもたらす。前記インピーダン
スの不整合を解決する方法は可能であるが、バッファリ
ングの増加（メモリ・アクセス又は移行時間を低速にす
る）又はより進歩した半導体技術（費用を増加させる）
を必要とする。
【０００７】計算環境によってはＳＩＭＭの代りにＳＩ
ＰＰ（シングル・インライン・ピン・パッケージ）メモ
リ・モジュールが用いられる。ＳＩＭＭとＳＩＰＰの相
違は使用されるコネクタの形式（ＳＩＭＭはカード・エ
ッジ・コネクタをもちいるが、ＳＩＰＰはヘッダー・ピ
ンを用いる）から生じる。前記２つの形式はコンピュー
タ・システム環境への取付けに関しては互換性がない
が、ＳＩＭＭによるメモリ拡張を用いるシステム及びＳ
ＩＰＰを用いるシステムに類似のタイプの問題が生じ
る。
【０００８】代替のアプローチは、例えば前述の進んだ
パーソナルコンピュータでマイクロチャネル・バスとし
て知られているようなオプション・カード又はボードを
取付けるために設けられたバス構成の部分によりアクセ
スされるメモリ拡張カード又はボードの使用である。こ
のようなアプローチは実行可能であるが、オプション・
カードの取付けによる追加のメモリ容量の取付けは少な
い資源（前記バス上のスロット）を使い果たして前記追
加メモリのアクセスを遅くする。更に、前記追加は高価
なデータ・ドライバを必要とする。これは、電磁適合エ
ミッションを増す可能性があるので予防措置の実施に通
じ、従って信号のアンダーシュート及びオーバーシュー
ト並びにタイミング・スキュー（ゆがみ）の問題を生じ
る。
【０００９】
【発明が解決しようとする課題】この発明の第一の目的
は前述の通常のタイプのコンピュータでマイクロプロセ
ッサの局所バスに使用可能なメモリの容量を容易に変更
できる能力を提供することにある。
【００１０】この発明の第二の目的は、メモリ・モジュ
ールと交換される信号の望ましい品質及び移行時間を保
持すると同時にメモリ容量の拡張を可能にすることにあ
る。
【００１１】この発明の第三の目的は、メモリの拡張又
は（たぶん）縮小を可能にするように物理的な取付け又
は取外しが容易にできる拡張カードを提供することにあ
る。
【００１２】
【課題を解決するための手段】第一の課題を解決するた
めに本発明では、主マイクロプロセッサによりアクセス
される（所望の又は必要な）１以上の局所メモリ拡張カ
ードが取付けられる。
【００１３】第二の課題を解決するために本発明におい
て、メモリ・モジュールは、システム・バス、プレーナ
入出力（Ｉ／Ｏ）バス、又はアダプタ・カード（例えば
マイクロチャネル）バスとは異なるマイクロプロセッサ
局所バスに結合される。更に、メモリ・モジュールの結
合は、追加メモリ・モジュールを物理的に挿入するか除
去するかに関係なく、前記バスに対する共有インタフェ
ースを示す制御装置を用いて行われる。
【００１４】本発明により第三の課題を解決することに
より、本発明に従って構築されたパーソナルコンピュー
タのユーザは、最初の要求にふさわしい最小のメモリ容
量しか持たないコンピュータで先ず開始し、後に容易に
拡張する、即ち変化する要求を満たすようにメモリ容量
を調整することができる。更に、前記調整はコンピュー
タの使用場所でダウンタイム、即ち当該コンピュータを
サービスから除外する時間を最小にして容易に達成する
ことができる。
【００１５】
【実施例】本発明の良好な実施例を示す添付図面に関連
して、本発明は以下に詳細に記述されるが、以下の説明
の初めに、ここに記述された発明を、本発明の良好な結
果を達成しつつ、当業者が変更できることが理解される
べきである。従って、本明細書の以下の記述は本発明に
限定されずに幅広く当業者に開示されるものであること
が理解されるべきである。本発明は特にパーソナルコン
ピュータに関連して以下に記述されるが、メインフレー
ム及び中型即ちミニコンピュータを含む既知の広範囲の
サイズ及びタイプにわたるコンピュータに適用できるこ
とが、特にコンピュータ設計・使用分野の当業者に認識
されるであろう。
【００１６】本発明を実施するマイクロコンピュータ１
０が図１に示されている。前述のように、マイクロコン
ピュータ１０は関連したモニタ１１、キーボード１２及
び印刷装置又はプロッタ１４を備えているであろう。マ
イクロコンピュータ１０は、図２に示すようにディジタ
ル・データを処理し記憶するために電源を供給されたデ
ータ処理及び記憶コンポーネントを支持するために囲わ
れシールドされる容積をシャーシ１９と共同して決める
内側のシールド部材１８及び装飾された外側の部材１６
で形成されたカバー１５を有する。これらのコンポーネ
ントのうちの少なくとも幾つかは多重層プレーナ２０即
ちマザーボードに取付けられる。マザーボードはシャー
シ１９に取付けられ且つ前述の識別されたものを含むマ
イクロコンピュータ１０のコンポーネントとフロッピー
・ディスク装置、種々の形式の直接アクセス記憶装置、
アクセサリ・カード又はボード等のような他の関連した
エレメントとを電気的に相互接続する手段を提供する。
【００１７】シャーシ１９は２２に示すベース、２４に
示す前部パネル及び２５に示す後部パネルを有する（図
２）。前部パネル２４は、磁気又は光学ディスクのため
のディスク装置、補助テープ装置等のようなデータ記憶
装置を支持するための少なくとも１つの開放ベイ（及び
図示の形式の４つのベイ）を定める。図示の形式では、
一対の上部ベイ２６、２８及び一対の下部ベイ２９、３
０が設けられている。一方の上部ベイ２６は(3.5インチ
(8.89cm)型の駆動機構のような) 最初のサイズの周辺装
置を支持するのに適合するが、他方の上部ベイ２８は
(3.5インチ型及び5.25インチ(13.335cm)型のような) ２
つのサイズのうちの選択された１つの駆動機構を支持す
るのに適合する。そして下部ベイはただ１つのサイズ
(3.5インチ型) の装置を支持するのに適合する。
【００１８】前記構造を本発明に関連づける前に、本発
明以前に構成された一般的なパーソナルコンピュータ・
システムの通常の動作の概要は再検討に値するであろ
う。図３に示されているパーソナルコンピュータ・シス
テムのブロック図はこのようなコンピュータ・システム
の種々のコンポーネント（前記プレーナに取付けられた
コンポーネント及び前記プレーナとＩ／Ｏスロット及び
前記パーソナルコンピュータ・システムの他のハードウ
ェアとの接続を含む）を示す。前記プレーナに接続され
るのは、高速ＣＰＵ局所バス３４によりバス制御タイミ
ング装置３５を介してメモリ制御装置３６に接続され更
に揮発性ランダム・アクセス・メモリ（ＲＡＭモジュー
ル３８）に接続されるマイクロプロセッサ３２から成る
主プロセッサである。マイクロプロセッサは適切なもの
ならどれも使用できるが、１つの適切なマイクロプロセ
ッサはインテル社から市販されている８０３８６であ
る。
【００１９】本発明は後に図４のシステム・ブロック図
において詳細に記述されるが、以下の図３の説明の初め
に理解されるべきことは、本発明による装置及び方法は
他のハードウェア構成のプレーナ・ボードとともに使用
できるように企図されていることである。例えば、シス
テム・プロセッサはインテル社の８０２８６又は８０４
８６マイクロプロセッサかもしれない。更に、システム
は、ある適切なアレイに配列された複数のプロセッサを
用いるシステムであるかもしれない。
【００２０】図３で、（データ、アドレス及び制御コン
ポーネントを含む）ＣＰＵ局所バス３４はマイクロプロ
セッサ３２、数学コプロセッサ３９、キャッシュ制御装
置４０及びキャッシュ・メモリ４１の接続を可能にす
る。ＣＰＵ局所バス３４にはバッファ４２も結合され
る。バッファ４２自体は（ＣＰＵ局所バス３４よりも）
低速のシステム・バス４４（アドレス、データ及び制御
コンポーネントを含む）に接続される。システム・バス
４４もアドレス、データ及び制御コンポーネントを含
む。システム・バス４４はバッファ４２とバッファ６８
の間にも接続される。システム・バス４４は更にバス制
御タイミング装置３５及びＤＭＡ装置４８に接続され
る。ＤＭＡ装置４８は中央アービトレーション装置４９
及びＤＭＡ制御装置５０から成る。バッファ５１はシス
テム・バス４４とマイクロチャネル・バス５２のような
オプションのバスとの間にインタフェースを設ける。マ
イクロチャネル・アダプタ・カードを支持する複数のＩ
／Ｏスロット５４がバス５２に接続される。前記マイク
ロチャネル・アダプタ・カードは更にＩ／Ｏ装置又はメ
モリに接続することができる。
【００２１】アービトレーション制御バス５５はＤＭＡ
制御装置５０及び中央アービトレーション装置４９をＩ
／Ｏスロット５４及びディスケット・アダプタ５６に結
合する。メモリ制御装置５９、アドレス多重記憶制御装
置６０及びデータ・バッファ６１から成るメモリ制御装
置３６も、システム・バス４４に接続される。更に、メ
モリ制御装置３６はＲＡＭモジュール３８で表わされた
ランダム・アクセス・メモリに接続される。メモリ制御
装置３６はマイクロプロセッサ３２へ（から）のアドレ
スをＲＡＭモジュール３８の特定の領域に写像するロジ
ックを含む。このロジックはＢＩＯＳが前に占有したＲ
ＡＭを回収するために用いる。ＲＯＭ６４を使用可能又
は使用禁止にするのに用いるＲＯＭ選択信号（ＲＯＭＳ
ＥＬ）もメモリ制御装置３６により生成される。
【００２２】図３のマイクロコンピュータ・システムは
基本１メガバイトＲＡＭモジュールとともに示される
が、オプションのメモリ・モジュール６５〜６７で示す
ように追加のメモリを相互接続することができる。
【００２３】システム・バス４４とプレーナＩ／Ｏバス
６９の間にラッチ・バッファ６８が結合される。プレー
ナＩ／Ｏバス６９はアドレス、データ及び制御コンポー
ネントをそれぞれ含む。プレーナＩ／Ｏバス６９に沿っ
て結合されるのは、種々のＩ／Ｏアダプタ及びその他の
コンポーネント、例えば（モニタ１１を駆動するのに用
いる）表示アダプタ７０、ＣＭＯＳクロック７２、不揮
発性ＣＭＯＳ ＲＡＭ７４（以下、ＮＶＲＡＭと呼
ぶ）、ＲＳ２３２アダプタ７６、並列アダプタ７８、複
数のタイマ８０、ディスケット・アダプタ５６、割込み
制御装置８４及び読取専用メモリ（ＲＯＭ）６４であ
る。ＲＯＭ６４はマイクロプロセッサ３２のＩ／Ｏ装置
とオペレーティング・システムの間をインタフェースす
るために用いるＢＩＯＳを含む。ＲＯＭ６４に記憶され
たＢＩＯＳはＲＡＭ３８に複写してＢＩＯＳの実行時間
を減らすことができる。更に、ＲＯＭ６４は（ＲＯＭＳ
ＥＬ信号を介して）メモリ制御装置３６に応答する。も
しＲＯＭ６４がメモリ制御装置３６により使用可能にな
れば、ＢＩＯＳはＲＯＭから実行される。もしＲＯＭ６
４がメモリ制御装置により使用禁止になれば、ＲＯＭは
マイクロプロセッサ３２からのアドレス問合せに応答し
ない（即ちＢＩＯＳはＲＡＭから実行される）。
【００２４】クロック７２は日時の計算に用いられＮＶ
ＲＡＭはシステム構成データの記憶に用いられる。即
ち、ＮＶＲＡＭは現在のシステム構成を記述する値を含
む。例えば、ＮＶＲＡＭは固定ディスク又はディスケッ
トの容量、表示のタイプ、メモリの量、時間、データ等
を記述する情報を含む。特に重要なのは、ＮＶＲＡＭは
メモリ制御装置３６で用いられＢＩＯＳがＲＯＭからラ
ンされるかＲＡＭからランされるかを判定し且つＢＩＯ
Ｓ ＲＡＭ で用いるように企図されたＲＡＭを回収すべ
きかどうかを判定するデータ（１ビットのこともありう
る）を含む。更に、特別な構成プログラム、例えばＳＥ
Ｔ（セット）構成が実行されるときは必ず、これらのデ
ータはＮＶＲＡＭに記憶される。ＳＥＴ構成プログラム
の目的はシステムの構成を特徴づける値をＮＶＲＡＭに
記憶することである。
【００２５】さて、図４及び図５で、本発明の顕著な特
徴に注目されたい。本発明を実施するパーソナルコンピ
ュータの動作コンポーネントの多くは前述の従来の構成
のコンピュータのものと同一であるので、説明が重複し
ないように前記コンポーネントに関する詳細な説明は行
わない。代りに、図４では、同じコンポーネントを１０
０代の参照番号を用いて表示する。
【００２６】詳細に説明すれば、本発明のパーソナルコ
ンピュータはＣＰＵ局所バス１３４に結合され且つ前記
バスから物理的に分離できる少なくとも１つの局所バス
・メモリ機能が設けられる。本発明に従って、このよう
な機能は、できれば基板印刷回路のカード又はボード１
９０の形式の、コンポーネントを取付け前記取付けられ
たコンポーネント間の接続を結合する基板を含むことが
望ましい。ＤＲＡＭ集積回路チップのような複数のメモ
リ・モジュール１９２を有するＳＩＭＭ１９１として示
すような、少なくとも１つの揮発性メモリ・コンポーネ
ントがカード又はボード１９０の基板に取付けられる。
カード又はボード１９０は、揮発性メモリ・コンポーネ
ント１９１及びＣＰＵ局所バス１３４に結合されるメモ
リ制御装置１９４も取付ける。メモリ制御装置１９４を
取付けたカードは、揮発性メモリ・コンポーネント１９
１とマイクロプロセッサ１３２の間の通信を制御する。
【００２７】図５に示すように、本発明に従ってパーソ
ナルコンピュータは複数のソケット１９５がシステム・
プレーナに取付けられ且つプレーナ経路によりＣＰＵ局
所バス１３４に接続されることが望ましい。従って、複
数のメモリ拡張カード１９０を手作業で挿入又は除去で
きるようにする。各々のメモリ拡張カード１９０はそれ
に複数のＳＩＭＭソケット１９６が取付けられ、常駐す
るメモリ制御装置１９４及びデータ・バッファ１９８
（インピーダンス整合バッファリングを提供する）にカ
ード１９０上の経路を介して接続されるが、危機的な使
用によっては、バッファリソグによる遅延はＥＣＬ Ｔ
ＴＬ のような非常に高速なロジック技術の使用で補う
ことができる。データ・バッファ１９８の使用は、本発
明によるメモリ拡張カードとＣＰＵ局所バス１３４の間
のインタフェースが分離中に完全に指定できるように企
図される。
【００２８】図３と図４の構成では揮発性メモリの位置
が異なる。即ち、揮発性メモリは、図３ではシステム・
バス４４に結合されるが、図４ではＣＰＵ局所バス１３
４に結合される。本発明の構成もシステム・バス１４４
（図４）を有するが、前記メモリ結合の処理は異なる。
常駐するメモリ制御装置１９４を複数の拡張カードの各
々に設けて本発明の目的であるメモリ機能の変更を容易
にすることができることは、後者の特性の一部である。
【００２９】カード１９０のような局所バス・メモリ拡
張カードの使用は、メモリ拡張の可能性を維持しながら
最小のメモリ容量が取付けられたパーソナルコンピュー
タを消費者が購入するであろうから、ロー・エンド・ユ
ーザの経費低減を可能にする。（図３に示すような）従
来の構成はこのような可能性が開かれているかも知れな
いが、所要のメモリ制御装置及びバス構成間の配置はよ
り高価な制御装置を必要とし且つメモリとプロセッサの
間のアクセス時間を遅くする。
【００３０】最大の拡張性を意図した製品を購入するハ
イ・エンド・ユーザ即ち"パワー"ユーザの場合は、メモ
リを拡張するオプション・カード・バスの使用はシステ
ム・パフォーマンスをかなり落とすであろう。これに対
して、ＣＰＵ局所バス・メモリ拡張を使うと、任意の使
用可能なＳＩＭＭ構成の使用による拡張に適応しながら
メモリ・アクセス信号の移行時間を短縮する。
【００３１】揮発性メモリのアクセス及び拡張のための
ＣＰＵ局所バス並びに本発明以前に用いられたＳＩＭＭ
メモリ・インタフェースに類似した共通の指定されたイ
ンタフェースの使用は、前述のように交換可能なカード
１９０の利用を可能にする。更に、カード１９０は、広
範囲のメモリ・モジュールを本発明の時点で知られてい
るものも将来開発されるものも含めてどれも、オンボー
ド・メモリ制御装置の使用により利用することができ
る。システムの構成又は再構成中はアドレスをオフセッ
トすることによってカード又はそれに取付けられたＳＩ
ＭＭ全体を分離することができるので、サービス及びダ
ウン・タイムは最小化される。
【００３２】任意の所与の１枚のカード１９０で保持さ
れる全メモリ量はメモリ・テストにより又はセンス・ビ
ットから決定することができる。制御信号は、バス制御
タイミング装置１３５に結合されたバス・インタフェー
ス装置（ＢＩＵ）により処理される。
【００３３】図示のように（図５）、カード１９０はシ
ステム・プレーナ１２０に直角に取付けられることが望
ましい。カード１９０に取付けられたＳＩＭＭ１９１
は、対応するカードに取付けできるメモリを最大化する
と同時に、換気できる角度に傾けられる。カード１９０
は両側（図５では裏側は見えない）にメモリを配列し、
各カードにかなりの範囲のメモリ容量を提供できる。メ
モリ技術が８メガバイト／ＳＩＭＭまでの密度を可能に
する場合、１枚のカードに全体として非常に大容量のメ
モリを配置することができる。
【００３４】
【発明の効果】この発明によれば、通常のタイプのコン
ピュータでマイクロプロセッサの局所バスに使用可能な
メモリ容量を容易に変更できる能力が提供される。
【図面の簡単な説明】
【図１】本発明を実施するパーソナルコンピュータの透
視図である。
【図２】図１のパーソナルコンピュータの、シャシー、
カバー及びプレーナ・ボードを含む、一定のエレメント
及びこれらのエレメントの間の一定の関係を示す分解透
視図である。
【図３】本発明以前の一般的な慣習に従って配列された
パーソナルコンピュータの一定の構成要素の概要図であ
る。
【図４】本発明に従って図１及び図２のパーソナルコン
ピュータの一定の構成要素を図３に似たように配列した
図である。
【図５】図１、２及び４のパーソナルコンピュータの拡
大、透視部分図である。
【符号の説明】
１０ マイクロコンピュータ １１ モニタ １２ キーボード １４ 印刷装置／プロッタ １５ カバー １６ 部材 １８ シールド部材 １９ シャーシ ２２ ベース ２４ 前部パネル ２５ 後部パネル ２６ 上部ベイ ２８ 上部ベイ ２９ 下部ベイ ３０ 下部ベイ ３２ マイクロプロセッサ ３４ ＣＰＵ局所バス ３５ バス制御タイミング装置 ３６ メモリ制御装置 ３８ ＲＡＭモジュール ３９ 数学コプロセッサ ４０ キャッシュ制御装置 ４１ キャッシュ・メモリ ４２ バッファ ４４ システム・バス ４８ ＤＭＡ装置 ４９ 中央アービトレーション装置 ５０ ＤＭＡ制御装置 ５１ バッファ ５２ マイクロチャネル・バス ５４ Ｉ／Ｏスロット ５５ アービトレーション制御バス ５６ ディスケット・アダプタ ６８ バッファ ５９ メモリ制御装置 ６０ アドレス多重記憶制御装置 ６１ データ・バッファ ６４ ＲＯＭ ６５ メモリ・モジュール ６６ メモリ・モジュール ６７ メモリ・モジュール ６８ ラッチ・バッファ ６９ プレーナＩ／Ｏバス ７０ 表示アダプタ ７２ ＣＭＯＳクロック ７４ ＣＭＯＳ ＲＡＭ ７６ ＲＳ２３２アダプタ ７８ 並列アダプタ ８０ タイマ ８４ 割込み制御装置 １２０ システム・プレーナ １３２ マイクロプロセッサ １３４ ＣＰＵ局所バス １３５ バス制御タイミング装置 １４４ システム・バス １９０ カード又はボード １９１ ＳＩＭＭ／揮発性メモリ・コンポーネント １９２ メモリ・モジュール １９４ メモリ制御装置 １９５ ソケット １９６ ＳＩＭＭソケット １９８ データ・バッファ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】コンピュータ・システムであって、 （ａ）マイクロプロセッサ（１３２）と、 （ｂ）前記マイクロプロセッサに直接接続された高速な
    ローカル・バス（１３４）と、 （ｃ）システム・バス（１４４）と、 （ｄ）前記ローカル・バス及び前記システム・バスに接
    続され、前記ローカル・バスと前記システム・バスの間
    の転送を制御するバス・コントローラ（１３５）と、 （ｅ）前記ローカル・バスに直接接続され、かつ、前記
    ローカル・バスから取り外し可能なローカル・バス・メ
    モリ拡張カード（１９０）とを有し、前記ローカル・バ
    ス・メモリ拡張カードは、 （ｉ）揮発性メモリを実装した複数のメモリ・モジュー
    ル（１９１）と、 （ii）前記メモリ・モジュールを接続するための複数の
    ソケット（１９６）と、 （iii)前記メモリ・モジュール、前記ローカル・バス及
    び前記バス・コントローラを接続し、前記メモリ・モジ
    ュールと前記ローカル・バスの間で動作することによっ
    て、前記メモリ・モジュールと前記マイクロプロセッサ
    との間の通信を調整するメモリ・コントローラ（１９
    ４）及びデータ・バッファ（１９８）と、を含むことを
    特徴とするコンピュータ・システム。
  2. 【請求項２】前記コンピュータ・システムは、更に、 （ｆ）前記マイクロプロセッサ及び前記バス・コントロ
    ーラを実装し、前記マイクロプロセッサ、前記ローカル
    ・バス、前記システム・バス及び前記バス・コントロー
    ラの間の通信動作を実現するシステム・プレーナ（２
    ０）を有し、前記システム・プレーナは、前記ローカル
    ・バス・メモリ拡張カードを前記ローカル・バスに接続
    するためのソケットを有する、ことを特徴とする請求項
    １に記載のコンピュータ・システム。
  3. 【請求項３】前記ローカル・バス・メモリ拡張カード
    が、前記プレーナの前記ソケットに前記プレーナに対し
    て垂直に接続されることを特徴とする請求項２に記載の
    コンピュータ・システム。
  4. 【請求項４】前記メモリ・モジュールが、１メガ・バイ
    ト以上のＳＩＭＭメモリであることを特徴とする請求項
    １に記載のコンピュータ・システム。
  5. 【請求項５】前記メモリ・モジュールが、１メガ・バイ
    トのＳＩＭＭ、２メガ・バイトのＳＩＭＭ、４メガ・バ
    イトのＳＩＭＭ、または、８メガ・バイトのＳＩＭＭの
    何れかであることを特徴とする請求項1に記載のコンピ
    ュータ・システム。
  6. 【請求項６】前記ローカル・バス・メモリ拡張カードの
    メモリの記憶容量が、１メガ・バイトから６４メガ・バ
    イトの間で変更可能であることを特徴とする請求項１に
    記載のコンピュータ・システム。
JP3344108A 1990-12-31 1991-12-03 局所メモリ拡張能力を有するコンピュータ・システム Expired - Lifetime JPH0760421B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/636,175 US5301343A (en) 1990-12-31 1990-12-31 System having microprocessor local memory expansion capability through removable coupling of local memory expansion boards directly to the high speed microprocessor local bus
US636175 2000-08-10

Publications (2)

Publication Number Publication Date
JPH04303250A JPH04303250A (ja) 1992-10-27
JPH0760421B2 true JPH0760421B2 (ja) 1995-06-28

Family

ID=24550759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3344108A Expired - Lifetime JPH0760421B2 (ja) 1990-12-31 1991-12-03 局所メモリ拡張能力を有するコンピュータ・システム

Country Status (9)

Country Link
US (1) US5301343A (ja)
EP (1) EP0493888B1 (ja)
JP (1) JPH0760421B2 (ja)
KR (1) KR960006077B1 (ja)
CN (1) CN1026831C (ja)
BR (1) BR9105417A (ja)
CA (1) CA2055038C (ja)
DE (1) DE69129654T2 (ja)
SG (1) SG43749A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2065989C (en) * 1991-06-07 1998-03-31 Don Steven Keener Personal computer data flow control
CA2067599A1 (en) * 1991-06-10 1992-12-11 Bruce Alan Smith Personal computer with riser connector for alternate master
CA2080210C (en) * 1992-01-02 1998-10-27 Nader Amini Bidirectional data storage facility for bus interface unit
JPH07122865B2 (ja) * 1992-01-02 1995-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション バス動作の動作速度を制御するようにしたバス・インターフェースを有するコンピュータ・システム
US5471585A (en) * 1992-09-17 1995-11-28 International Business Machines Corp. Personal computer system with input/output controller having serial/parallel ports and a feedback line indicating readiness of the ports
US5835926A (en) * 1992-12-15 1998-11-10 Siemens Business Communication Systems, Inc. Multiple memory addressing using adjustable chip select
US5604875A (en) * 1994-12-19 1997-02-18 Intel Corporation Method and apparatus for removably connecting either asynchronous or burst cache SRAM to a computer system
US5835733A (en) * 1994-12-22 1998-11-10 Texas Instruments Incorporated Method and apparatus for implementing a single DMA controller to perform DMA operations for devices on multiple buses in docking stations, notebook and desktop computer system
US5692165A (en) * 1995-09-12 1997-11-25 Micron Electronics Inc. Memory controller with low skew control signal
JPH09147545A (ja) 1995-09-19 1997-06-06 Ricoh Co Ltd メモリカードおよび情報処理装置
US6587896B1 (en) * 1998-02-27 2003-07-01 Micron Technology, Inc. Impedance matching device for high speed memory bus
US6351827B1 (en) * 1998-04-08 2002-02-26 Kingston Technology Co. Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard
US6357023B1 (en) * 1998-04-08 2002-03-12 Kingston Technology Co. Connector assembly for testing memory modules from the solder-side of a PC motherboard with forced hot air
US6178526B1 (en) * 1998-04-08 2001-01-23 Kingston Technology Company Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board
US8135795B2 (en) * 2003-04-03 2012-03-13 International Business Machines Corporation Method to provide on-demand resource access
RU173334U1 (ru) * 2017-01-27 2017-08-22 Акционерное общество "МЦСТ" Блок процессорный унифицированный с микропроцессором с микроархитектурой Эльбрус шестого поколения
CN110765049B (zh) * 2018-07-25 2024-09-06 聪泰科技开发股份有限公司 可扩充式接口结构的配置方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575792A (en) * 1982-03-31 1986-03-11 Honeywell Information Systems Inc. Shared interface apparatus for testing the memory sections of a cache unit
JPS6075903A (ja) * 1983-09-30 1985-04-30 Matsushita Electric Works Ltd シ−ケンス制御装置
US4870704A (en) * 1984-10-31 1989-09-26 Flexible Computer Corporation Multicomputer digital processing system
US4916603A (en) * 1985-03-18 1990-04-10 Wang Labortatories, Inc. Distributed reference and change table for a virtual memory system
GB2175421B (en) * 1985-05-13 1989-11-29 Singer Link Miles Ltd Computing system
US4837739A (en) * 1986-07-25 1989-06-06 Ford Aerospace & Communications Corporation Telemetry data processor
CA1330596C (en) * 1986-11-19 1994-07-05 Yoshiaki Nakanishi Memory cartridge and data processing apparatus
US4980850A (en) * 1987-05-14 1990-12-25 Digital Equipment Corporation Automatic sizing memory system with multiplexed configuration signals at memory modules
US5218684A (en) * 1987-09-04 1993-06-08 Digital Equipment Corporation Memory configuration system
US4933845A (en) * 1987-09-04 1990-06-12 Digital Equipment Corporation Reconfigurable bus
US5091850A (en) * 1987-09-28 1992-02-25 Compaq Computer Corporation System for fast selection of non-cacheable address ranges using programmed array logic
NL8800858A (nl) * 1988-04-05 1989-11-01 Philips Nv Rekenmachinesysteem voorzien van een hoofdbus en een tussen processor en geheugen direkt verbonden extra kommunikatielijn.
US4888773A (en) * 1988-06-15 1989-12-19 International Business Machines Corporation Smart memory card architecture and interface
JPH0290256A (ja) * 1988-09-27 1990-03-29 Meidensha Corp メモリバス切換え方式
JPH0293841A (ja) * 1988-09-30 1990-04-04 Toshiba Corp メモリ制御方式
US5095428A (en) * 1989-01-04 1992-03-10 Compaq Computer Corporation Cache flush request circuit flushes the cache if input/output space write operation and circuit board response are occurring concurrently
AU628547B2 (en) * 1989-05-19 1992-09-17 Compaq Computer Corporation Modular computer memory circuit board
US5199033A (en) * 1990-05-10 1993-03-30 Quantum Corporation Solid state memory array using address block bit substitution to compensate for non-functional storage cells

Also Published As

Publication number Publication date
EP0493888A3 (en) 1992-08-12
BR9105417A (pt) 1992-08-25
CN1063167A (zh) 1992-07-29
CA2055038C (en) 1996-06-25
EP0493888A2 (en) 1992-07-08
EP0493888B1 (en) 1998-06-24
US5301343A (en) 1994-04-05
KR960006077B1 (ko) 1996-05-08
CA2055038A1 (en) 1992-07-01
KR920013124A (ko) 1992-07-28
JPH04303250A (ja) 1992-10-27
SG43749A1 (en) 1997-11-14
DE69129654D1 (de) 1998-07-30
CN1026831C (zh) 1994-11-30
DE69129654T2 (de) 1999-02-25

Similar Documents

Publication Publication Date Title
JPH0760421B2 (ja) 局所メモリ拡張能力を有するコンピュータ・システム
US8832404B2 (en) Memory hub with integrated non-volatile memory
US8498121B2 (en) Printed circuit assembly with determination of storage configuration based on installed paddle board
US5721834A (en) System management mode circuits systems and methods
US5948092A (en) Local bus IDE architecture for a split computer system
US5109517A (en) System for selectively controlling slots in an IBM-AT/NEC 9801 dual-compatible computer
US6963939B2 (en) Method and apparatus for expansion of single channel at attachment/IDE interface
JP2970081B2 (ja) 駆動機構の識別を行うパーソナル・コンピュータ
US5898843A (en) System and method for controlling device which is present in media console and system unit of a split computer system
JPH0644094A (ja) 代替システム制御装置のエラーを検出するコンピュータ・システム
JPH07104825B2 (ja) パーソナル・コンピュータ・システム
US20040225802A1 (en) Supporting non-hotswap 64-bit CPCI cards in a HA system
JP3232515B2 (ja) 代替マスタ用の縦型コネクタを備えたデータ処理装置
JPH06195302A (ja) システム制御装置の識別が可能なコンピュータ・システム
JPH05173945A (ja) パーソナルコンピュータシステム
JP2982839B2 (ja) パーソナルコンピュータシステム
KR950005213B1 (ko) 퍼스널 컴퓨터 시스템
JPH05173954A (ja) パーソナルコンピュータシステム
US20060047934A1 (en) Integrated circuit capable of memory access control
JP3930629B2 (ja) Ｆｐｍメモリ・デバイス用に設計されたメモリ・システムにおいてｅｄｏメモリ・デバイスを使用するための方法および装置
KR950005214B1 (ko) 퍼스널 컴퓨터 시스템
KR950004202B1 (ko) 직접 접근 저장 기억 장치를 퍼스널 컴퓨터에 조립하기 위한 장치 및 방법
Evans SBus Takes I/O Performance Into the’90s
JPH05134925A (ja) パーソナルコンピユータシステム及びその操作方法
GB2231422A (en) Computer upgrading