KR960006077B1 - 컴퓨터 시스템 및 퍼스널 컴퓨터 시스템 - Google Patents

컴퓨터 시스템 및 퍼스널 컴퓨터 시스템 Download PDF

Info

Publication number
KR960006077B1
KR960006077B1 KR1019910021773A KR910021773A KR960006077B1 KR 960006077 B1 KR960006077 B1 KR 960006077B1 KR 1019910021773 A KR1019910021773 A KR 1019910021773A KR 910021773 A KR910021773 A KR 910021773A KR 960006077 B1 KR960006077 B1 KR 960006077B1
Authority
KR
South Korea
Prior art keywords
memory
bus
local bus
microprocessor
computer system
Prior art date
Application number
KR1019910021773A
Other languages
English (en)
Other versions
KR920013124A (ko
Inventor
디. 알바레즈 리챠드
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
죤 디. 크래인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션, 죤 디. 크래인 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR920013124A publication Critical patent/KR920013124A/ko
Application granted granted Critical
Publication of KR960006077B1 publication Critical patent/KR960006077B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microcomputers (AREA)
  • Multi Processors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

내용 없음.

Description

컴퓨터 시스템 및 퍼스널 컴퓨터 시스템
제1도는 본 발명을 실시하는 퍼스널 컴퓨터의 투시도.
제2도는 샤시, 커버 및 플레너 보드를 포함하는, 제1도에 도시된 퍼스널 컴퓨터의 소정 소자들 및 그들 소자간의 소정 관계를 도시하는 분해 투시도.
제3도는 본 발명 이전의 일반적인 관습에 따라 배열되는 퍼스널 컴퓨터의 소정 구성요소들을 도시하는 개략도.
제4도는 본 발명에 따라, 제1도 및 제2도에 도시된 퍼스널 컴퓨터의 소정 구성요소들을 제3도와 유사하게 배열한 개략도.
제5도는 제1도,제2도 및 제4도의 퍼스널 컴퓨터의 일부분에 대한 확대 투시도.
* 도면의 주요부분에 대한 부호의 설명
32,132 : 마이크로프로세서 35,135 : 버스 제어 타이밍 유니트
49,149 : 중앙 중재 유니트 50,150 : DMA 제어기
51,151 : 버퍼 54,154 : I/O 슬로트
56,156 : 디스켓 아답터 72,172 : CMOS 클록
74,174 : CMOS 램 78,178 : 병렬 아답터
80,180 : 타이머 192 : 메모리 모듈
194 : 메모리 제어기 198 : 데이타 버스
본 발명은 퍼스널 컴퓨터에 관한 것으로, 특히 마이크로프로세서의 로컬 버스(local bus)에 사용 가능한 메모리 용량을 용이하게 변경할 수 있는 설비(facility)를 갖춘 퍼스널 컴퓨터에 관한 것이다.
일반적인 컴퓨터 시스템 및 특히 IBM 퍼스널 컴퓨터는 광범위하게 사용되어 현대 사회의 많은 분야에 컴퓨터 능력을 제공하게 되었다. 퍼스널 컴퓨터 시스템은 데스크 탑(desk top), 플로어 스태딩(floor standing) 또는 휴대용 마이크로컴퓨터로서 통상 규정될 수 있는데, 이들은 주 시스템 프로세서 및 이와 연관된 휘발성 및 비휘발성 메모리를 가진 시스템 유니트, 디스플레이 모니터, 키보드, 하나 이상의 디스켓 드라이브, 고정(fixed) 디스크 저장 장치 및 선택적인(optional) 프린터 등으로 구성된다. 이들 시스템의 두드러진 특징중의 하나는 그들 구성요소들을 전기적으로 상호 접속시키는 마더보드, 즉, 시스템 플레너(motherboard or system planar)를 사용한다는 것이다. 이들 시스템은 주로 단일 사용자에게 독립적인 계산 능력을 제공하도록 설계되며, 개인 또는 소규모 사업가들에게 값싸게 구매될 수 있다. 그러한 퍼스널 컴퓨터의 예로서는, IBM 퍼스널 컴퓨터 AT 및 IBM 퍼스널 시스템/2모델 25, 30, 50, 60, 70, 80, 90 및 95들이 있다.
이들 시스템은 2개의 일반적인 패밀리(family)로 분류될 수 있다. 통상, 패밀리 I모델로 불리우는 제1패밀리는 IBM 퍼스널 컴퓨터 AT 및 다른 "IBM 호환" 머신(IBM compatible" machine)으로 예시되는 버스 구조를 사용한다. 패밀리 II 모델로 불리우는 제2패밀리는 IBM 퍼스널 컴퓨터/2모델 50 내지 95로 예시되는 IBM 마이크로 채널(IBM'S MICRO CHANNEL) 버스 구조를 사용한다. 패밀리 I 모델은 전형적으로 프로세서로서 인기 있는 인텔 8088, 8086 또는 80286을 사용하여 왔다. 이들 프로세서는 1메가바이트의 메모리를 저장할 수 있는 능력을 갖는다. 패밀리 II 모델은 고속 인텔 80286, 80386 및 80486을 사용하는데, 이들은 속도가 느린 인텔 8086 마이크로프로세서를 모방하도록(to emulate) 실시간 모드로 동작하거나 또는 소정 모델에 따라 1메가비트로부터 4메가바이트까지의 어드레스 지정 범위를 확장하는 보호모드로 동작할 수 있다. 실제로, 80286, 80386 및 80486 프로세서의 실시간 모드 특성은 8086 및 8088 마이크로프로세서용으로 작성된 소프트웨어와의 하드웨어 호환성을 제공한다.
보다 최근에는, 퍼스널 컴퓨터에서 사용하는 인텔 마이크로프로세서에서 실시되는 기술이 견고하게 또는 느슨하게 결합된 병렬, 즉 다중 처리 어레이(parallel or multiple processing arrays)와 같은 더욱 진일보한 컴퓨터 환경에서의 이용을 위해 제안되어 왔다. 그러나, 속도가 빠른 마이크로프로세서 기술이 그러한 어레이에 사용되면, 본 명세서에서 규정되는 바와 같이 퍼스널 컴퓨터 기술에서 지금까지 직면해온 문제점들이 그러한 환경에서 나타날 것으로 예견될 수 있다.
속도가 빠른 마이크로프로세서의 큰 메모리 어드레스 저장 능력을 부분적으로 사용하도록 설계된 더욱 새로운 운영체제의 출현에 따라, 더욱 큰 용량으로 메모리를 확장하기 위한 설비를 제공할 필요성이 대두되었다. 그러한 확장은 메모리 용량 변경 능력을 가진 메모리 모듈로부터 구성되는 단일 인라인 메모리 모듈(single inline memory module), 즉 SIMM로서 알려진 장치를 사용하여 이루어진다. 그러한 확장은(이후에 상세히 설명되는 방식을 부분적으로 사용하여), 달성되지만, 속도가 빠른 마이크로프로세서의 사용으로, 메모리 액세스에서 교환되는 신호의 품질 및 "이행시간(time of flight)"이 더욱 더 결정적으로 된다. "이행시간"은 신호교환에 요구되는 시간, 예로서 물리적 메모리 모듈과 주 프로세서 간에서 데이타 또는 어드레스 또는 다른 제어 신호를 교환하는데 요구되는 시간을 의미한다.
기존의 퍼스널 컴퓨터를 기술의 진보에 적응시키는데 메모리의 확장이 바람직할 수 있으나, SIMM을 그러한 필요성에 적응시키기 위해서 사용할 때 문제점이 발생한다. 특히, 1,2,4 또는 8메가비트와 같은 용량을 변화시키고 여러 다른 메모리 모듈을 사용하는 SIMM이 로컬 메모리 버스내로 삽입되면, 그러한 SIMM을 물리적으로 보유하는데 요구되는 소켓의 수와 그들간의 차이는 임피던스 오정합을 초래한다. 그러한 임피던스 오정합에 대한 해소책들이 현재 사용 가능한데, 그러한 해소책들은(메모리 억세싱 또는 이행시간이 느려지게 하는) 버퍼링의 증대, 또는 (비용을 증가시키는 한층 진보된)반도체 기술을 필요로 한다.
계산환경에서 사용되는 SIMM 대신에, SIPP(Single In-Line Pin Package) 메모리 모듈이 사용될 수 있다. SIMM과 SIPP간의 차이점은 사용되는 커넥터의 형태에 따르는 것으로, 즉 SIMM은 카드 에지 커넥터(card edge connector)를 사용하는 반면, SIPP는 헤더 핀(header pin)을 사용한다. 이들 두가지 형태가 컴퓨터 시스템 환경내로의 설치 관점에서 상호 교환될 수 없는 한, SIMM에 의한 메모리 확장을 사용하는 시스템 및 SIPP를 사용하는 시스템에서 유사한 형태의 문제가 발생한다.
다른 방법으로서는, 예를 들어, 상기 진일보된 퍼스널 컴퓨터에서 마이크로 채널 버스로서 알려진 바와 같은 옵션 카드 또는 보드의 설치를 위해 제공된 버스 구조의 부분을 통해서 엑세스되는 메모리 확장 카드 또는 보드를 사용하는 것이 있다. 이러한 방법은 실행 가능하지만, 옵션 카드의 설치에 의한 추가적인 메모리 용량의 설치는 불충분한 자원(전술한 버스상의 슬로트)을 소모하게 되어, 추가 메모리에 대한 엑세스를 느리게 한다. 또한, 그러한 추가는 값비싼 데이타 드라이버를 필요로 하는데, 이것은 전자기적 방출을 증가시킬 가능성이 있기 때문에 예방조치가 뒤따라야 하며, 이로 인해 신호의 언더 또는 오버 슈트(under or over-shoot) 및 타이밍 스큐(timing skew)의 문제가 야기된다.
따라서, 본 발명의 목적은 상기한 일반적 형태의 컴퓨터에서 마이크로프로세서 로컬 버스에 사용 가능한 메모리 용량을 쉽게 변경시킬 수 있는 설비를 제공하는데에 있다. 이같은 본 발명의 목적을 실현하는데에 있어서, (바람직한 또는 요구되는) 하나 이상의 로컬 메모리 확장 카드가 주마이크로프로세서에 의해 엑세스되게 장착된다.
본 발명의 다른 목적은 메모리 모듈과 교환되는 신호의 품질 및 이행시간을 그대로 유지시키면서 메모리 용량을 확장하는 데에 있다. 본 발명의 이러한 목적을 실현하는데에 있어서, 메모리 모듈들은 시스템 버스, 플레너 입/출력(I/O) 버스, 아답터 카드(예를 들어, 마이크로 채널) 버스와는 다른 마이크로프로세서 버스에 접속된다. 또한, 모듈의 접속은 추가 메모리 모듈의 물리적인 삽입 또는 제거와는 관계없이 공통 인터페이스를 마이크로프로세서 버스에 제시하는 제어기들을 사용하여 이루어진다.
본 발명의 또다른 목적은 메모리 확장 또는 (가능하게는)축소가 가능하도록 물리적으로 쉽게 설치 또는 제거될 수 있는 확장 카드를 제공하는데에 있다. 본 발명의 이러한 목적을 실현하는데 있어서, 본 발명에 따라 구성되는 퍼스널 컴퓨터의 사용자는 최초의 필요성에 적절한 최소의 메모리 용량만을 가지는 컴퓨터로 시작하여, 이후 변화되는 요구에 맞도록 메모리 용량을 확장 또는 조정할 수 있게 된다. 이러한 조정은 다운-타임(down-time), 즉, 서비스(service)로부터 컴퓨터가 이탈되는 시간을 최소로 하면서 컴퓨터의 사용 현장에서 쉽게 이루어질 수 있다.
본 발명을 그의 양호한 실시예가 도시되어 있는 첨부된 도면을 참조로 하여 더욱 상세히 설명할 것이나, 당업자라면, 본 발명의 바람직한 결과를 달성하면서 후술되는 본 발명을 변경할 수도 있는 것이다. 따라서, 당업자라면, 하기 설명은 본 발명을 제한시키고자 하는 것이 아니라 설명 목적상의 예에 불과하다는 것을 이해할 수 있을 것이다. 특히, 본 발명을 퍼스널 컴퓨터에 관련시켜 기술하고 있지만, 컴퓨터 설계 또는 사용 분야의 당업자라면, 본 발명은 메인 프레임 및 중, 소형 컴퓨터로서 알려진 것들을 포함하는 광범위한 크기 및 형태의 컴퓨터에 적용될 수 있음을 알 것이다.
첨부된 도면을 참조하면, 본 발명을 실시하는 마이크로컴퓨터가 (10)으로서 도시되어 있다(제1도). 전술한 바와 같이, 컴퓨터(10)는 그와 관련된 모니터(11), 키보드(12) 및 프린터 또는 플로터(14)를 가진다. 컴퓨터(10)는 제2도에 도시된 바와 같이, 장식용 외부부재(16)와 내부 차폐부재(18)로 형성된 커버(15)를 갖는다. 내부 차폐부재(18)는 샤시(19)와 협동하여, 디지탈 데이타를 처리 및 저장하는 전기 구동식 데이타 처리 및 저장 요소들을 수용하기 위한 차폐된 공간을 규정한다. 이들 구성요소중의 적어도 어떤 것들은 샤시(19)상에 장착된 다층 플레너(planer)(20), 즉, 마더 보드상에 장착된다. 마더 보드는 상기한 것들을 포함하는 컴퓨터(10)의 구성요소들과 이와 관련된 다른 구성요소들, 예로서, 플로피 디스크 드라이브, 다양한 형태의 직렬 엑세스 기억장치, 악세사리 코드 또는 보드 등을 전기적으로 상호 접속하기 위한 수단을 제공한다.
샤시(19)는 베이스(22), 전면 패널(24) 및 배면 패널(25)을 가진다(제2도). 전면 패널(24)은 자기 또는 광디스크용의 디스크 드라이브, 테이프 백업 드라이브 등과 같은 데이타 기억장치를 수납하기 위한 적어도 하나의 개방식 베이(open bay)(및 도시된 형태의 4개의 베이)를 규정한다. 도시된 형태에 있어서는, 한쌍의 상부 베이(26,28) 및 한쌍의 하부 베이(29,30)가 제공되어 있다. 상부 베이들중의 하나(26)는 (3.5인치 드라이브로 알려진 바와 같은)제1크기의 주변 드라이브를 수납하는데 적합하고, 다른 하나(28)는 (3.5 및 5.25인치와 같은) 2개의 크기중 선택된 크기의 드라이브를 수납하는데 적합하다. 하부 베이들은 단지 한 크기(3.5인치) 만의 드라이브를 수납하는데 적합하다.
상기 구조를 본 발명에 연관시키기에 앞서, 본 발명 이전에 일반적으로 구성되는 바와 같은 퍼스널 컴퓨터의 일반적인 동작의 요약을 고찰하면 도움이 될 수도 있다. 제3도를 참조하면, 플레너 상에 장착된 구성 요소들을 포함하는 퍼스널 컴퓨터 시스템의 각종 구성요소들과, 상기 플레너의 I/O 슬로트에 대한 접속 및 상기 플레너의 퍼스널 컴퓨터의 다른 하드웨어에 대한 접속을 도시하는 퍼스널 컴퓨터 시스템의 블록도가 도시된다. 플레너에는 마이크로프로세서로 구성된 주 프로세서(32)가 접속된다. 이 주 프로세서(32)는 버스 제어 타이밍 유니트(35)를 통하여 고속 CPU 로컬 버스(34)에 의해서 메모리 제어기(36)에 접속된다. 메모리 제어기(36)는 휘발성 램(RAM)(38)에 접속된다. 어떤 적절한 마이크로프로세서가 사용될 수 있지만, 하나의 적당한 마이크로프로세서는 인텔 80386이 있다.
본 발명은 제4도의 시스템 블록도를 특히 참조하여 이후에 기술되겠지만, 이하의 제3도에 대한 설명의 초기에 알 수 있는 것은 본 발명에 의한 장치 및 방법이 플레너 보드의 다른 하드웨어 구성과 함께 사용될 수 있도록 기도된다는 것이다. 예를 들어, 시스템 프로세서는 인텔 80286 또는 80486 마이크로프로세서일 수 있다. 또한, 시스템은 어떤 적당한 어레이로 배열된 다수의 프로세서를 사용하는 것일 수도 있다.
제3도를 다시 참조하면, (데이타, 어드레스 및 제어 요소를 포함하는)CPU 로컬 버스(34)는 마이크로프로세서(32), 메드(math) 코프로세서(39), 캐시(cache) 제어기(40), 캐시 메모리(41)의 접속을 위해 제공된다. CPU 로컬 버스(34)에는 또한 버퍼(42)가 접속된다. 버퍼(42) 자체는 (CPU 로컬 버스에 비해)저속의 시스템 버스(44)에 접속되며, 또한 어드레스, 데이타 및 제어 요소를 구비한다. 시스템 버스(44)는 버퍼(42)와 또 다른 버퍼(68)간에서 연장한다. 시스템 버스(44)는 또한 버스 제어 및 타이밍 유니트(35)와 DMA 유니트(48)에 접속된다. DMA유니트(48)는 중앙 중재(arbitration) 유니트(49) 및 DMA 제어기(50)로 구성된다. 버퍼(51)은 마이크로 채널 버스(52)와 같은 선택적인 특징(feature) 버스와 시스템 버스(44)간의 인터페이스를 제공한다. 버스(52)에는 다수의 I/O 슬로트(54)가 접속되는데, 이 슬로트는 접속될 수도 있는 마이크로 채널 아답터 카드를 수납하기 위한 것이다.
중재 제어 버스(55)는 DMA 제어기(50) 및 중앙 중재 유니트(49)를 I/O 슬로트(54) 및 디스켓 아답터(56)에 접속한다. 시스템 버스(44)에는 메모리 제어기(59), 어드레스 멀티플렉서(60) 및 데이타 버퍼(61)로 구성된 메모리 제어 유니트(36)가 또한 접속된다. 메모리 제어 유니트(36)는 RAM 모듈(38)로 표시된 램프에 접속된다. 메모리 제어기(36)는 RAM(38)의 특정 영역에 마이크로프로세서(32)에 대한 어드레스들을 매핑시키기 위한 로직(logic)을 포함한다. 이 로직은 BIOS가 이미 점유한 RAM을 회수(reclaim)하는데, 사용된다. 또한 RAM 선택 신호(ROMSEL)는 메모리 제어기(36)에 의해 발생되는데, 이 신호는 ROM(64)를 인에이블 또는 디스에이블시키는데 사용된다.
제3도의 마이크로컴퓨터 시스템이 기본적인 1메가비트 RAM 모듈을 갖는 것으로 도시되지만, 추가의 메모리가 선택적인 메모리 모듈(65-67)로 나타낸 바와 같이 상호 접속될 수 있다.
래치 버퍼(68)는 시스템 버스(44)와 플레너 I/O 버스(69)간에 접속된다. 플레너 I/O 버스(69)는 어드레스, 데이타 및 제어요소를 제각기 포함한다. 플레너 I/O 버스(69)를 따라 접속된 것으로는, 각종 I/O 아답터 및 다른 구성요소, 예로서, 디스플레이 아답터(70)(이것은 모니터(11)를 구동하는데 사용됨), CMOS클록(72), 이후에 NVRAM으로서 언급되는 비휘발성 CMOS RAM(74), RS232 아답터(76), 병렬 아답터(78), 다수의 타이머(80), 디스켓 아답터(56), 인터럽트 제어기(84) 및 롬(ROM)(64)이 있다. ROM(64)은 마이크로프로세서(32)의 운영 체제와 I/O 장치간을 인터페이스하는데 사용되는 BIOS를 포함한다. ROM(64)내에 저장된 BIOS는 RAM(38)내로 복사되어 BIOS의 실행 시간을 감소시킬 수 있다. ROM(64)은 (ROMSEL 신호를 통하여), 메모리 제어기(36)에 또한 응답한다. 만일 ROM(64)이 메모리 제어기(36)에 의해 인에이블될 경우, BIOS는 ROM로부터 실행된다. 만일 ROM(64)이 메모리 제어기(36)에 의해 디스에이블될 경우, ROM은 마이크로프로세서(32)로부터의 어드레스 조회에 응답하지 않는다(즉, BIOS는 RAM으로부터 실행된다).
클록(72)은 일시(日時) 계산에 사용되며 NVRAM은 시스템 구성 데이타를 저장하는데 사용된다. 즉, NVRAM는 현재의 시스템 구성을 기술하는 값을 포함한다. 예를들어, NVRAM은 고정 디스크 또는 디스켓의 용량, 디스플레이의 형태, 메모리 양, 시간, 날짜들을 기술하는 정보를 포함한다. 특히 중요한 것은, NVRAM은 메모리 제어기(36)에 의해 사용되어 BOIS가 ROM으로부터 구동되는지 또는 RAM으로부터 구동되는지를 판정하고, 또한 BIOS RAM에 의해 사용되게 의도된 RAM을 회수할 것인지를 판정하는 데이타(1비트일 수 있음)를 포함한다. 또한, 이들 데이타는 SET 구성과 같은 특정 구성 프로그램이 실행될 때마다 NVRAM내에 저장된다. SET 구성 프로그램의 목적은 NVRAM에 시스템의 구성을 특징화하는 값을 저장한다.
제4도 및 제5도를 참조하면, 본 발명의 현저한 특징이 주목된다. 본 발명을 실시하는 퍼스널 컴퓨터의 동작 구성요소들의 많은 것이 전술한 구성의 컴퓨터의 것과 동일하므로 설명의 중복을 피하기 위해 상세히 설명하지는 않겠다. 대신에, 동일한 구성에는 100번대의 참조번호를 병기했다.
더욱 상세히 설명하면, 본 발명의 퍼스널 컴퓨터는 CPU 로컬 버스(134)에 접속되고 이로부터 물리적으로 분리 가능한 적어도 하나 이상의 로컬 버스 메모리 설비를 제공한다. 본 발명에 따르면, 그러한 설비는 양호하게는 기판 인쇄 회로 카드 또는 보드(190) 형태를 취하는 기판을 포함한다. 이 기판에는 구성요소들이 장착될 수 있으며, 그 기판은 장착된 구성요소들간의 접속을 제공한다. 기판(190)상에는 DRAM 집적회로칩과 같은 다수의 메모리 모듈(192)를 가지는 SIMM(191)으로서 도시된 적어도 하나의 휘발성 메모리 구성요소가 장착된다. 카드 또는 보드(190)에는, 또한, 휘발성 메모리 구성요소(191) 및 로컬 버스(134)에 접속되는 메모리 제어기(194)가 장착된다. 카드에 장착된 메모리 제어기(194)는 휘발성 메모리 구성요소(191)와 마이크로프로세서(132)간의 통신을 제어한다.
제5도에 도시된 바와 같이, 본 발명에 따른 퍼스널 컴퓨터는 시스템 플레너 상에 장착되고 플레너 경로에 의해 CPU 로컬 버스(134)에 접속되는 다수의 소켓(195)을 가진다. 따라서, 다수의 메모리 확장 카드(190)가 수동적으로 삽입되고 제거될 수 있다. 각각의 메모리 확장 카드(190)에는 다수의 SIMM 소켓이 장착되는데, 이 SIMM 소켓은 카드(190)상의 경로에 의해 상주 메모리 제어기(194) 및 데이타 드라이버(198)에 접속된다. 이 드라이버는 임피던스 정합 버퍼링을 제공하는데, 어떤 위기적인 상황에서는 버퍼링에 의해 야기되는 지연을 ECL TTL과 같은 매우 빠른 로직 기술을 사용하여 오프셋시킬 수도 있다. 데이타 드라이버를 사용하여, 본 발명에 따른 메모리 확장 카드와 CPU 로컬 버스(134)간의 분리 상태에서 그들간의 인터페이스가 완전하게 지정될 수 있도록 한다.
제3도 및 제4도의 구성에서 휘발성 메모리의 위치가 다르다. 구체적으로 말해서, 제3도에서는 휘발성 메모리가 시스템 버스(44)에 접속되는 반면, 제4도에서는 CPU 로컬 버스(134)에 접속된다. 본 발명의 구조도 시스템 버스(144)를 가지나(제4도), 메모리 접속이 다르다. 후자 특성중의 일부는, 다수의 확장 카드의 각각에 상주 메모리 제어기(194)의 설치를 가능케 하여 본 발명의 목적인 메모리 설비의 변형이 용이해지도록 하는 것이다.
카드(190)와 같은 로컬 버스 메모리 확장 카드를 사용하면, 최소의 메모리 용량을 갖되 메모리 확장이 가능한 퍼스널 컴퓨터를 소비자가 구입할 수도 있다는 점에서 저급 유저(low end user)의 경비절감을 가능케 한다.(제3도와 같은) 종래의 구성도 그러한 가능성을 가질 수도 있으나, 그렇게 하는데 요구되는 메모리 제어기 및 버스 구조들간의 배치는, 보다 값비싼 제어기를 요구하고 메모리와 프로세서간의 엑세스 타임이 느려지게 된다.
최대의 확장성을 갖게 한 제품을 구입하는 고급, 즉, "파워" 유저(hig end or "power" user)의 경우, 메모리 확장용 선택 카드 버스를 사용하면, 시스템 성능이 상당히 떨어지게 된다. 이에 반해, CPU 로컬 버스 메모리 확장을 사용하면, 어떤 사용 가능 SIMM 구조의 사용에 의한 확장에도 적응하면서 메모리 엑세스 신호의 이행시간이 감소된다.
본 발명 이전에 사용된 SIMM 메모리 인터페이스와 유사한 공통의 지정된 인터페이스와 휘발성 메모리 엑세스 및 확장용 CPU 로컬 버스를 사용하면, 전술한 바와 같이 상호 교환 가능한 카드(190)가 사용될 수 있다. 또한, 카드(190)는, 본 발명의 시점에서 알려지고 장래에 개발될 바와 같은 각종 메모리 모듈은 온-보드(on-board) 메모리 제어기의 이용에 의해 사용할 수도 있다. 전체 카드 또는 이에 장착된 SIMM은 시스템의 구성 또는 재구성중에 어드레스를 오프셋시키는 것에 의해 분리될 수도 있으므로, 서비스 및 작업중단 시간이 최소화된다.
어떤 주어진 하나의 카드(190)가 보유하는 총 메모리량은 메모리 테스트에 의해 또한 센스 비트(sense bits)로부터 결정될 수 있다. 제어 신호는 버스 제어 타이밍 유니트(135)와 동작가능하게 접속된 버스 인터페이스 유니트(BIU)에 의해 처리된다.
도시된 바와 같이(제5도), 카드(190)는 시스템 플레너(120)에 대해 수직방향으로 연장하도록 장착되는 것이 바람직하다. SIMM들(191)은 카드(190)상에 장착될 수 있는 메모리를 최대화하면서 통풍을 가능케 하는 각도로 카드(190)에 장착된다. 카드(190)의 양면(후면은 제5도에 도시되지 않음)을 사용할 수도 있는 데, 이렇게 하면, 각 카드의 메모리 용량이 상당한 크기 범위의 것으로 되며 카드 1매의 총 메모리 용량도 대단히 커질 수 있다. 현 메모리 기술이 허용하는 밀도는 8메가바이트/SIMM에 이른다.
도면 및 명세서에서는 본 발명의 양호 실시예를 특정 용어를 사용하여 설명하고 있는데, 여기서 사용하는 용어는 일반적인 설명만을 위한 것일 뿐 제한 목적으로 사용되는 것은 아니다.

Claims (19)

  1. 마이크로프로세서(microprocessor); 상기 마이크로프로세서에 직접 접속된 고속 마이크로프로세서 로컬 버스(high speed microprocessor local bus); 시스템 버스(system bus); 상기 로컬 버스와 상기 시스템 버스에 접속되어 이들간의 통신을 제공하는 버스 제어기(bus controller) 및; 상기 로컬 버스에 직접 접속되며 그로부터 물리적으로 분리 가능한 로컬 버스 메모리 설비(local bus memory facility)를 구비한 컴퓨터 시스템에 있어서, 상기 로컬 버스 메모리 설비는; 구성요소들이 장착될 수 있으며, 그 장착되는 구성요소들간의 접속을 제공하기 위한 기판(substrate)과; 상기 기판상에 장착되는 적어도 하나 이상의 휘발성 메모리 구성요소(at least one volatile memory component)와; 상기 기판상에 장착되며, 상기 적어도 하나의 휘발성 메모리 구성요소, 상기 로컬 버스 및 상기 버스 제어기에 접속되며, 상기 적어도 하나의 휘발성 메모리 구성요소와 상기 로컬 버스간에 동작가능하게 삽입되며, 상기 휘발성 메모리 구성요소와 상기 마이크로프로세서간의 통신을 제어하는 메모리 제어기(memory controller)를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  2. 제1항에 있어서, 상기 마이크로프로세서가 장착되며, 상기 마이크로프로세서, 상기 로컬 버스, 상기 시스템 버스 및 상기 버스 제어기간의 동작적인 통신을 제공하는 시스템 플레너(system planar)를 더 구비하며; 또한, 상기 시스템 플레너상에 장착되어, 상기 로컬 버스 메모리 설비를 제거가능하게 수납하며, (a) 수납된 상기 로컬 버스 메모리 설비의 상기 적어도 하나의 휘발성 메모리 구성요소 및 상기 메모리 제어기와 (b) 상기 마이크로프로세서, 상기 로컬 버스, 상기 시스템 버스 및 상기 버스 제어기간의 통신을 설정하기 위한 소켓(socket)을 더 구비하는 것을 특징으로 하는 컴퓨터 시스템.
  3. 제2항에 있어서, 상기 소켓에는 상기 로컬 버스 메모리 설비가 삽입되며, 상기 로컬 버스 메모리 설비의 상기 기판은 상기 시스템 플레너에 대하여 수직방향으로 연장하는 것을 특징으로 하는 컴퓨터 시스템.
  4. 제2항에 있어서, 상기 로컬 버스 메모리 설비는 인쇄회로 보드이며, 상기 컴퓨터 시스템은 다수의 메모리 구성요소를 제거 가능하게 수납하도록 상기 회로 보드상에 장착된 다수의 메모리 구성요소 소켓을 더 구비하는 것을 특징으로 하는 컴퓨터 시스템.
  5. 제1,2,3 또는 4항중 어느 한 항에 있어서, 상기 기판은 1메가바이트로부터 64메가바이트까지 범위의 메모리 용량을 가지는 것을 특징으로 하는 컴퓨터 시스템.
  6. 마이크로프로세서(microprocessor); 상기 마이크로프로세서에 직접 접속된 고속 마이크로프로세서 로컬 버스(high speed microprocessor local bus); 시스템 버스(system bus); 상기 로컬 버스와 상기 시스템 버스에 접속되어 이들간의 통신을 제공하는 버스 제어기(bus controller) 및; 상기 로컬 버스에 직접 접속되며 그로부터 물리적으로 분리 가능한 로컬 버스 메모리 설비(local bus memory facility)를 구비한 퍼스널 컴퓨터 시스템에 있어서, 상기 로컬 버스 메모리 설비는; 구성요소들이 장착될 수 있으며, 그 장착되는 구성요소들간의 접속을 제공하기 위한 기판(substrate)을 다수개 포함하며; 상기 기판들의 각각은 : 상기 기판상에 장착되는 적어도 하나 이상의 휘발성 메모리 구성요소(at least one volatile memory component)와; 상기 기판상에 장착되며, 상기 적어도 하나의 휘발성 메모리 구성요소, 상기 로컬 버스 및 상기 버스 제어기에 접속되며, 상기 적어도 하나의 휘발성 메모리 구성요소와 상기 로컬 버스간에 동작가능하게 삽입되며, 상기 적어도 하나의 휘발성 메모리 구성요소와 상기 마이크로프로세서간의 통신을 제어하는 메모리 제어기(memory controller)를 포함하는 것을 특징으로 하는 퍼스널 컴퓨터 시스템.
  7. 마이크로프로세서(microprocessor); 상기 마이크로프로세서에 직접 접속된 고속 마이크로프로세서 로컬 버스(high speed microprocessor local bus); 시스템 버스(system bus); 상기 로컬 버스와 상기 시스템 버스에 접속되어 이들간의 통신을 제공하는 버스 제어기(bus controller) 및; 상기 로컬 버스에 직접 접속되며 그로부터 물리적으로 분리 가능한 로컬 버스 메모리 설비(local bus memory facility)를 구비한 퍼스널 컴퓨터 시스템에 있어서, 상기 로컬 버스 메모리 설비는 : 동작구성요소들이 장착될 수 있으며, 그 장착되는 구성요소들간의 접속을 제공하기 위한 기판(substrate)을 다수개 포함하며; 상기 기판들의 각각은 상기 로컬 버스로부터 물리적으로 분리될 수 있는 것이며; 상기 기판들의 각각은 : 상기 기판상에 장착되며, 그로부터 물리적으로 분리될 수 있는 적어도 하나 이상의 휘발성 메모리 구성요소(at least one volatile memory component)와; 상기 기판상에 장착되며, 상기 적어도 하나의 휘발성 메모리 구성요소, 상기 로컬 버스 및 상기 버스 제어기에 접속되며, 상기 적어도 하나의 휘발성 메모리 구성요소와 상기 로컬 버스간에 동작가능하게 삽입되며, 상기 적어도 하나의 휘발성 메모리 구성요소와 상기 마이크로프로세서간의 통신을 제어하는 메모리 제어기(memory controller)를 포함하는 것을 특징으로 하는 퍼스널 컴퓨터 시스템.
  8. 제7항에 있어서, 상기 마이크로프로세서가 장착되며, 상기 마이크로프로세서, 상기 로컬 버스, 상기 시스템 버스 및 상기 버스 제어기간의 동작적인 통신을 제공하는 시스템 플레너(system planar)를 더 구비하며; 또한, 상기 시스템 플레너상에 장착되어, 상기 다수 기판들의 각각을 제각기 제거가능하게 수납하며; (a) 상기 다수 기판들의 각각에 장착된 상기 적어도 하나의 휘발성 메모리 구성요소 및 상기 메모리 제어기와 (b) 상기 마이크로프로세서, 상기 로컬 버스, 상기 시스템 버스 및 상기 버스 제어기간의 통신을 설정하기 위한 다수개의 소켓(socket)을 더 구비하는 것을 특징으로 하는 퍼스널 컴퓨터 시스템.
  9. 제8항에 있어서, 상기 다수 소켓의 각각에는 상기 다수 기판의 각각이 삽입되며, 상기 기판들은 상기 시스템 플레너에 대하여 수직 방향으로 연장하는 것을 특징으로 하는 컴퓨터 시스템.
  10. 제8항에 있어서, 상기 다수 기판들의 각각은 인쇄 회로 보드이며, 상기 퍼스널 컴퓨터 시스템은 다수의 메모리 구성요소를 제거 가능하게 수납하도록 상기 회로 보드상에 장착된 다수의 메모리 구성요소 소켓을 더 구비하는 것을 특징으로 하는 퍼스널 컴퓨터 시스템.
  11. 제7항에 있어서, 상기 메모리 구성요소들의 각각은 적어도 1메가바이트의 메모리 용량을 가지는 단일 인라인 메모리 모듈(single inline memory module)을 포함하는 것을 특징으로 하는 퍼스널 컴퓨터 시스템.
  12. 제7항에 있어서, 상기 메모리 구성요소들의 각각은 1메가바이트, 2메가바이트, 4메가바이트 및 8메가바이트의 메모리 용량을 가진 싱글 인라인 메모리 모듈로 이루어지는 그룹으로부터 선택된 싱글 인라인 메모리 모듈을 포함하는 것을 특징으로 하는 퍼스널 컴퓨터 시스템.
  13. 제6항에 있어서, 상기 마이크로프로세서가 장착되며, 상기 마이크로프로세서, 상기 로컬 버스, 상기 시스템 버스 및 상기 버스 제어기간의 동작적인 통신을 제공하는 시스템 플레너(system planar)를 더 구비하며; 또한, 상기 시스템 플레너 상에 장착되어, 상기 다수 기판들의 각각을 제각기 제거가능하게 수납하며, (a) 상기 다수 기판들의 각각에 장착된 상기 적어도 하나의 휘발성 메모리 구성요소 및 상기 메모리 제어기와 (b) 상기 마이크로프로세서, 상기 로컬 버스, 상기 시스템 버스 및 상기 버스 제어기간의 통신을 설정하기 위한 다수개의 소켓(socket)을 더 구비하는 것을 특징으로 하는 퍼스널 컴퓨터 시스템.
  14. 제13항에 있어서, 상기 다수 소켓의 각각에는 상기 다수 기판의 각각이 삽입되면, 상기 기판들은 상기 시스템 플레너에 대하여 수직 방향으로 연장하는 것을 특징으로 하는 컴퓨터 시스템.
  15. 제13항에 있어서, 상기 다수 기판들의 각각은 인쇄 회로 보드이며, 상기 퍼스널 컴퓨터 시스템은 다수의 메모리 구성요소를 제거 가능하게 수납하도록 상기 회로 보드상에 장착된 다수의 메모리 구성요소 소켓을 더 구비하는 것을 특징으로 하는 퍼스널 컴퓨터 시스템.
  16. 제6항에 있어서, 상기 메모리 구성요소들의 각각은 적어도 1메가바이트의 메모리 용량을 가지는 단일 인라인 메모리 모듈(single inline memory module)을 포함하는 것을 특징으로 하는 퍼스널 컴퓨터 시스템.
  17. 제6항에 있어서, 상기 메모리 구성요소들의 각각은 1메가바이트, 2메가바이트, 4메가바이트 및 8메가바이트의 메모리 용량을 가진 싱글 인라인 메모리 모듈들로 이루어지는 그룹으로부터 선택된 싱글 인라인 메모리 모듈을 포함하는 것을 특징으로 하는 퍼스널 컴퓨터 시스템.
  18. 제1,2,3 또는 4항중 어느 한 항에 있어서, 상기 메모리 구성요소들의 각각은 적어도 1메가바이트의 메모리 용량을 가지는 단일 인라인 메모리 모듈(single inline memory module)을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  19. 제1,2,3 또는 4항중 어느 한 항에 있어서, 상기 메모리 구성요소들의 각각은 1메가바이트, 2메가바이트, 4메가바이트 및 8메가바이트의 메모리 용량을 가진 싱글 인라인의 메모리 모듈들로 이루어지는 그룹으로 부터 선택된 싱글 인라인 메모리 모듈을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
KR1019910021773A 1990-12-31 1991-11-29 컴퓨터 시스템 및 퍼스널 컴퓨터 시스템 KR960006077B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/636,175 US5301343A (en) 1990-12-31 1990-12-31 System having microprocessor local memory expansion capability through removable coupling of local memory expansion boards directly to the high speed microprocessor local bus
US636,175 1990-12-31

Publications (2)

Publication Number Publication Date
KR920013124A KR920013124A (ko) 1992-07-28
KR960006077B1 true KR960006077B1 (ko) 1996-05-08

Family

ID=24550759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021773A KR960006077B1 (ko) 1990-12-31 1991-11-29 컴퓨터 시스템 및 퍼스널 컴퓨터 시스템

Country Status (9)

Country Link
US (1) US5301343A (ko)
EP (1) EP0493888B1 (ko)
JP (1) JPH0760421B2 (ko)
KR (1) KR960006077B1 (ko)
CN (1) CN1026831C (ko)
BR (1) BR9105417A (ko)
CA (1) CA2055038C (ko)
DE (1) DE69129654T2 (ko)
SG (1) SG43749A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2065989C (en) * 1991-06-07 1998-03-31 Don Steven Keener Personal computer data flow control
CA2067599A1 (en) * 1991-06-10 1992-12-11 Bruce Alan Smith Personal computer with riser connector for alternate master
CA2080210C (en) * 1992-01-02 1998-10-27 Nader Amini Bidirectional data storage facility for bus interface unit
JPH07122865B2 (ja) * 1992-01-02 1995-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション バス動作の動作速度を制御するようにしたバス・インターフェースを有するコンピュータ・システム
US5471585A (en) * 1992-09-17 1995-11-28 International Business Machines Corp. Personal computer system with input/output controller having serial/parallel ports and a feedback line indicating readiness of the ports
US5835926A (en) * 1992-12-15 1998-11-10 Siemens Business Communication Systems, Inc. Multiple memory addressing using adjustable chip select
US5604875A (en) * 1994-12-19 1997-02-18 Intel Corporation Method and apparatus for removably connecting either asynchronous or burst cache SRAM to a computer system
US5835733A (en) * 1994-12-22 1998-11-10 Texas Instruments Incorporated Method and apparatus for implementing a single DMA controller to perform DMA operations for devices on multiple buses in docking stations, notebook and desktop computer system
US5692165A (en) * 1995-09-12 1997-11-25 Micron Electronics Inc. Memory controller with low skew control signal
JPH09147545A (ja) 1995-09-19 1997-06-06 Ricoh Co Ltd メモリカードおよび情報処理装置
US6587896B1 (en) * 1998-02-27 2003-07-01 Micron Technology, Inc. Impedance matching device for high speed memory bus
US6351827B1 (en) * 1998-04-08 2002-02-26 Kingston Technology Co. Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard
US6357023B1 (en) * 1998-04-08 2002-03-12 Kingston Technology Co. Connector assembly for testing memory modules from the solder-side of a PC motherboard with forced hot air
US6178526B1 (en) * 1998-04-08 2001-01-23 Kingston Technology Company Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board
US8135795B2 (en) * 2003-04-03 2012-03-13 International Business Machines Corporation Method to provide on-demand resource access
RU173334U1 (ru) * 2017-01-27 2017-08-22 Акционерное общество "МЦСТ" Блок процессорный унифицированный с микропроцессором с микроархитектурой Эльбрус шестого поколения
CN110765049B (zh) * 2018-07-25 2024-09-06 聪泰科技开发股份有限公司 可扩充式接口结构的配置方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575792A (en) * 1982-03-31 1986-03-11 Honeywell Information Systems Inc. Shared interface apparatus for testing the memory sections of a cache unit
JPS6075903A (ja) * 1983-09-30 1985-04-30 Matsushita Electric Works Ltd シ−ケンス制御装置
US4870704A (en) * 1984-10-31 1989-09-26 Flexible Computer Corporation Multicomputer digital processing system
US4916603A (en) * 1985-03-18 1990-04-10 Wang Labortatories, Inc. Distributed reference and change table for a virtual memory system
GB2175421B (en) * 1985-05-13 1989-11-29 Singer Link Miles Ltd Computing system
US4837739A (en) * 1986-07-25 1989-06-06 Ford Aerospace & Communications Corporation Telemetry data processor
CA1330596C (en) * 1986-11-19 1994-07-05 Yoshiaki Nakanishi Memory cartridge and data processing apparatus
US4980850A (en) * 1987-05-14 1990-12-25 Digital Equipment Corporation Automatic sizing memory system with multiplexed configuration signals at memory modules
US5218684A (en) * 1987-09-04 1993-06-08 Digital Equipment Corporation Memory configuration system
US4933845A (en) * 1987-09-04 1990-06-12 Digital Equipment Corporation Reconfigurable bus
US5091850A (en) * 1987-09-28 1992-02-25 Compaq Computer Corporation System for fast selection of non-cacheable address ranges using programmed array logic
NL8800858A (nl) * 1988-04-05 1989-11-01 Philips Nv Rekenmachinesysteem voorzien van een hoofdbus en een tussen processor en geheugen direkt verbonden extra kommunikatielijn.
US4888773A (en) * 1988-06-15 1989-12-19 International Business Machines Corporation Smart memory card architecture and interface
JPH0290256A (ja) * 1988-09-27 1990-03-29 Meidensha Corp メモリバス切換え方式
JPH0293841A (ja) * 1988-09-30 1990-04-04 Toshiba Corp メモリ制御方式
US5095428A (en) * 1989-01-04 1992-03-10 Compaq Computer Corporation Cache flush request circuit flushes the cache if input/output space write operation and circuit board response are occurring concurrently
AU628547B2 (en) * 1989-05-19 1992-09-17 Compaq Computer Corporation Modular computer memory circuit board
US5199033A (en) * 1990-05-10 1993-03-30 Quantum Corporation Solid state memory array using address block bit substitution to compensate for non-functional storage cells

Also Published As

Publication number Publication date
EP0493888A3 (en) 1992-08-12
BR9105417A (pt) 1992-08-25
CN1063167A (zh) 1992-07-29
CA2055038C (en) 1996-06-25
EP0493888A2 (en) 1992-07-08
EP0493888B1 (en) 1998-06-24
US5301343A (en) 1994-04-05
JPH0760421B2 (ja) 1995-06-28
CA2055038A1 (en) 1992-07-01
KR920013124A (ko) 1992-07-28
JPH04303250A (ja) 1992-10-27
SG43749A1 (en) 1997-11-14
DE69129654D1 (de) 1998-07-30
CN1026831C (zh) 1994-11-30
DE69129654T2 (de) 1999-02-25

Similar Documents

Publication Publication Date Title
KR960006077B1 (ko) 컴퓨터 시스템 및 퍼스널 컴퓨터 시스템
US8832404B2 (en) Memory hub with integrated non-volatile memory
JP7134894B2 (ja) ストレージシステム、及びプログラマブルロジックデバイス
KR940006794B1 (ko) 차폐 부재를 가진 퍼스널 컴퓨터 외장
KR100578112B1 (ko) 메모리 클럭 신호를 제어하는 컴퓨터 시스템 및그 방법
US5109517A (en) System for selectively controlling slots in an IBM-AT/NEC 9801 dual-compatible computer
US5410726A (en) Upgrading the microprocessor of a computer system without removal by placing a second microprocessor in an upgrade socket
WO1995024729B1 (en) Modular architecture for high bandwidth computers
US5020999A (en) Personal computer with connector assembly having integral retainer
JP2970081B2 (ja) 駆動機構の識別を行うパーソナル・コンピュータ
US5313593A (en) Personal computer system with bus noise rejection
JPH07104825B2 (ja) パーソナル・コンピュータ・システム
JPH0644094A (ja) 代替システム制御装置のエラーを検出するコンピュータ・システム
US6976113B2 (en) Supporting non-hotswap 64-bit CPCI cards in a HA system
US6401158B1 (en) Apparatus for providing a CPU cluster via a disk I/O bus using a CPU brick which fits into a disk cavity
EP0472274A1 (en) Data processing apparatus having connectors to receive system components
JP2982839B2 (ja) パーソナルコンピュータシステム
JP3930629B2 (ja) Ｆｐｍメモリ・デバイス用に設計されたメモリ・システムにおいてｅｄｏメモリ・デバイスを使用するための方法および装置
KR950005214B1 (ko) 퍼스널 컴퓨터 시스템
KR950004202B1 (ko) 직접 접근 저장 기억 장치를 퍼스널 컴퓨터에 조립하기 위한 장치 및 방법
US20090019204A1 (en) Self-healing noise dispersion system for high performance multidrop systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060503

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee