JPH0962622A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JPH0962622A JPH0962622A JP7212081A JP21208195A JPH0962622A JP H0962622 A JPH0962622 A JP H0962622A JP 7212081 A JP7212081 A JP 7212081A JP 21208195 A JP21208195 A JP 21208195A JP H0962622 A JPH0962622 A JP H0962622A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- memory
- control information
- clock signal
- drive control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Memory System (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】複数のデバイスそれぞれに対応する複数のクロ
ック信号線を選択的にドライブできるようにし、電力消
費の低減を図る。 【構成】クロックドライバ１２１内の各バッファ回路
は、クロックドライブ制御レジスタ１２２にセットされ
ているクロックドライブ制御情報に従ってイネーブル／
ディスエーブル制御される。レジスタ２２にセットされ
るクロックドライブ制御情報はプログラマブルであるの
で、複数のＰＣＩデバイスそれぞれのクロック信号線を
選択的にドライブできる。したがって、利用されてない
ＰＣＩデバイスに対してクロックの供給を停止すること
が可能になり、無駄な電力消費を低減することができ
る。
ック信号線を選択的にドライブできるようにし、電力消
費の低減を図る。 【構成】クロックドライバ１２１内の各バッファ回路
は、クロックドライブ制御レジスタ１２２にセットされ
ているクロックドライブ制御情報に従ってイネーブル／
ディスエーブル制御される。レジスタ２２にセットされ
るクロックドライブ制御情報はプログラマブルであるの
で、複数のＰＣＩデバイスそれぞれのクロック信号線を
選択的にドライブできる。したがって、利用されてない
ＰＣＩデバイスに対してクロックの供給を停止すること
が可能になり、無駄な電力消費を低減することができ
る。
Description
【０００１】
【発明の属する技術分野】この発明はコンピュータシス
テムに関し、特にシステムのコンポーネントであるデバ
イスそれぞれに別個のクロック信号線を介してクロック
信号が供給されるコンピュータシステムに関する。
テムに関し、特にシステムのコンポーネントであるデバ
イスそれぞれに別個のクロック信号線を介してクロック
信号が供給されるコンピュータシステムに関する。
【０００２】
【従来の技術】従来、パーソナルコンピュータに使用さ
れるシステムバスとしては、ＩＳＡ（Ｉｎｄｕｓｔｒｙ
Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）バス
やＥＩＳＡ（Ｅｘｔｅｎｄｅｄ ＩＳＡ）バスが主流で
あったが、最近では、データ転送速度の高速化や、プロ
セッサに依存しないシステムアーキテクチャの構築のた
めに、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅ
ｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスが採用され始め
ている。
れるシステムバスとしては、ＩＳＡ（Ｉｎｄｕｓｔｒｙ
Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）バス
やＥＩＳＡ（Ｅｘｔｅｎｄｅｄ ＩＳＡ）バスが主流で
あったが、最近では、データ転送速度の高速化や、プロ
セッサに依存しないシステムアーキテクチャの構築のた
めに、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅ
ｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスが採用され始め
ている。
【０００３】ＰＣＩバスにおいては、ほとんど全てのデ
ータ転送はブロック転送を基本としており、これら各ブ
ロック転送はバースト転送を用いて実現されている。こ
れにより、例えばＰＣＩバスでは最大１３３Ｍバイト／
秒（データバスが３２ビット幅の時）のデータ転送速度
を実現できる。
ータ転送はブロック転送を基本としており、これら各ブ
ロック転送はバースト転送を用いて実現されている。こ
れにより、例えばＰＣＩバスでは最大１３３Ｍバイト／
秒（データバスが３２ビット幅の時）のデータ転送速度
を実現できる。
【０００４】したがって、ＰＣＩバスを採用すると、Ｉ
／Ｏデバイス間、およびシステムメモリとＩ／Ｏデバイ
スとの間のデータ転送などを高速に行うことが可能とな
り、システム性能を高めることができる。
／Ｏデバイス間、およびシステムメモリとＩ／Ｏデバイ
スとの間のデータ転送などを高速に行うことが可能とな
り、システム性能を高めることができる。
【０００５】このようなＰＣＩバスアーキテクチャで
は、高速動作の実現のためにクロックスキューを最小限
に抑える必要があり、そのためにシステムコンポーネン
ト毎にクロック（ＰＣＩクロック）が別個に供給されて
いる。
は、高速動作の実現のためにクロックスキューを最小限
に抑える必要があり、そのためにシステムコンポーネン
ト毎にクロック（ＰＣＩクロック）が別個に供給されて
いる。
【０００６】すなわち、システムボード上の複数のデバ
イスは、それぞれ対応するクロック信号線を介してクロ
ックドライバ内の異なるバッファに接続されており、そ
れらデバイスにはＰＣＩクロックがポイント・ツー・ポ
イント形式でクロックドライバの複数のバッファから供
給される。これにより、１本のクロック信号線を複数の
システムコンポーネントそれぞれに分岐して供給する場
合に比べ、信号反射などの影響が大幅に低減され、クロ
ック信号の安定性を確保できる。
イスは、それぞれ対応するクロック信号線を介してクロ
ックドライバ内の異なるバッファに接続されており、そ
れらデバイスにはＰＣＩクロックがポイント・ツー・ポ
イント形式でクロックドライバの複数のバッファから供
給される。これにより、１本のクロック信号線を複数の
システムコンポーネントそれぞれに分岐して供給する場
合に比べ、信号反射などの影響が大幅に低減され、クロ
ック信号の安定性を確保できる。
【０００７】
【発明が解決しようとする課題】しかし、この構成で
は、高速クロックを多数のクロック信号線に供給するこ
とになるためクロックドライバの消費電流が大きくな
り、システムの電力消費量が増大されるという問題があ
る。また、従来のクロックドライバは、クロック信号を
常に全てのクロック信号線に供給する構成であるため、
実際に動作してないコンポーネントにも高速クロックが
入力されてしまい、電力が無駄に消費されてしまうとい
う問題があった。
は、高速クロックを多数のクロック信号線に供給するこ
とになるためクロックドライバの消費電流が大きくな
り、システムの電力消費量が増大されるという問題があ
る。また、従来のクロックドライバは、クロック信号を
常に全てのクロック信号線に供給する構成であるため、
実際に動作してないコンポーネントにも高速クロックが
入力されてしまい、電力が無駄に消費されてしまうとい
う問題があった。
【０００８】この発明はこのような点に鑑みてなされた
もので、システムコンポーネントとして存在する複数の
デバイスそれぞれのクロック信号線を選択的にドライブ
できるようにし、電力消費の低減を図ることができるコ
ンピュータシステムを提供することを目的とする。
もので、システムコンポーネントとして存在する複数の
デバイスそれぞれのクロック信号線を選択的にドライブ
できるようにし、電力消費の低減を図ることができるコ
ンピュータシステムを提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明によるコンピュ
ータシステムは、コンピュータシステムのバスに結合さ
れる複数のデバイスと、プログラム可能に構成され、前
記デバイス毎にクロック供給の許可／禁止を指示するク
ロックドライブ制御情報がセットされるレジスタと、前
記複数のデバイスそれぞれのクロック信号線をドライブ
する複数のバッファ回路を有し、前記デバイス毎にクロ
ック信号を供給するクロックドライブ装置であって、前
記各バッファ回路は、前記レジスタにセットされている
クロックドライブ制御情報に従ってクロック信号線のド
ライブ動作が許可／禁止されるように構成されているク
ロックドライブ装置とを具備し、前記複数のデバイスそ
れぞれのクロック信号線を選択的にドライブできるよう
にしたことを特徴とする。
ータシステムは、コンピュータシステムのバスに結合さ
れる複数のデバイスと、プログラム可能に構成され、前
記デバイス毎にクロック供給の許可／禁止を指示するク
ロックドライブ制御情報がセットされるレジスタと、前
記複数のデバイスそれぞれのクロック信号線をドライブ
する複数のバッファ回路を有し、前記デバイス毎にクロ
ック信号を供給するクロックドライブ装置であって、前
記各バッファ回路は、前記レジスタにセットされている
クロックドライブ制御情報に従ってクロック信号線のド
ライブ動作が許可／禁止されるように構成されているク
ロックドライブ装置とを具備し、前記複数のデバイスそ
れぞれのクロック信号線を選択的にドライブできるよう
にしたことを特徴とする。
【００１０】このコンピュータシステムにおいては、ク
ロックドライブ装置内の各バッファ回路は、レジスタに
セットされているクロックドライブ制御情報に従ってイ
ネーブル／ディスエーブル制御される。レジスタにセッ
トされるクロックドライブ制御情報はプログラマブルで
あるので、複数のデバイスそれぞれのクロック信号線を
選択的にドライブできる。したがって、利用されてない
デバイスに対してクロックの供給を停止することが可能
になり、無駄な電力消費を低減することができる。この
場合、デバイスドライバプログラムによって動作制御さ
れるデバイス、例えばモデムやサウンド処理機能を提供
するデバイスについては、そのデバイスドライバがシス
テムに組み込まれるまでは使用されないので、それまで
の間はクロックの供給を停止しておくことが好ましい。
これは、そのデバイスドライバのメモリへの読み込みに
応答して、そのデバイスに対応するクロックドライブ制
御情報を、クロック供給禁止を示すステートからクロッ
ク供給許可を示すステートに書き替えることによって実
現できる。
ロックドライブ装置内の各バッファ回路は、レジスタに
セットされているクロックドライブ制御情報に従ってイ
ネーブル／ディスエーブル制御される。レジスタにセッ
トされるクロックドライブ制御情報はプログラマブルで
あるので、複数のデバイスそれぞれのクロック信号線を
選択的にドライブできる。したがって、利用されてない
デバイスに対してクロックの供給を停止することが可能
になり、無駄な電力消費を低減することができる。この
場合、デバイスドライバプログラムによって動作制御さ
れるデバイス、例えばモデムやサウンド処理機能を提供
するデバイスについては、そのデバイスドライバがシス
テムに組み込まれるまでは使用されないので、それまで
の間はクロックの供給を停止しておくことが好ましい。
これは、そのデバイスドライバのメモリへの読み込みに
応答して、そのデバイスに対応するクロックドライブ制
御情報を、クロック供給禁止を示すステートからクロッ
ク供給許可を示すステートに書き替えることによって実
現できる。
【００１１】また、クロックドライブ装置内の各バッフ
ァ回路の電流駆動能力を段階的に切り替えられるように
構成することによって、クロック信号線をドライブする
電流値についてもクロックドライブ制御情報によってプ
ログラマブルに設定できるようにすることがの望まし
い。
ァ回路の電流駆動能力を段階的に切り替えられるように
構成することによって、クロック信号線をドライブする
電流値についてもクロックドライブ制御情報によってプ
ログラマブルに設定できるようにすることがの望まし
い。
【００１２】また、ポータブルコンピュータにおいて
は、そのコンピュータ本体に必要に応じて拡張ユニット
を接続する事が可能であるが、その拡張ユニットとのイ
ンターフェースを行うためのデバイスは、拡張ユニット
が接続されるまでは使用されない。このため、そのデバ
イスについても、拡張ユニットが接続されるまでの間は
クロック供給を停止しておくことが好ましい。これは、
拡張ユニットの接続を検出する手段を設け、その接続が
検出された時に、そのデバイスに対応するレジスタのク
ロックドライブ制御情報を、クロック供給禁止を示すス
テートからクロック供給許可を示すステートに書き替え
ることによって実現できる。
は、そのコンピュータ本体に必要に応じて拡張ユニット
を接続する事が可能であるが、その拡張ユニットとのイ
ンターフェースを行うためのデバイスは、拡張ユニット
が接続されるまでは使用されない。このため、そのデバ
イスについても、拡張ユニットが接続されるまでの間は
クロック供給を停止しておくことが好ましい。これは、
拡張ユニットの接続を検出する手段を設け、その接続が
検出された時に、そのデバイスに対応するレジスタのク
ロックドライブ制御情報を、クロック供給禁止を示すス
テートからクロック供給許可を示すステートに書き替え
ることによって実現できる。
【００１３】さらに、上述したこの発明のクロックドラ
イブ装置は、シンクロナスＤＲＡＭやＲａｍｂｕｓのよ
うにメモリバンク毎にメモリクロックの供給が必要とさ
れるメモリモジュールのクロック制御にも適用できる。
この場合、システムに実装されたメモリモジュール（拡
張メモリも含む）のバンク構成をチェックし、そのチェ
ック結果に従ってクロックドライブ制御情報の内容を決
定することにより、どのようなバンク構成のメモリモジ
ュールが使用された場合であっても、未使用バンクへの
無駄なクロック供給を停止することができる。例えば、
４本のＲＡＳ線ＲＡＳ０〜３とそれに対応する４本のメ
モリクロック線ＭＣＬＫ０〜３を有するメモリサブシス
テムの場合を想定すると、使用されるメモリモジュール
が８ＭＢ×１バンク構成であれば、ＲＡＳ０、ＭＣＬＫ
１だけが使用され、残りの未使用バンクに対応する３本
のメモリクロックＭＣＬＫ１〜３の供給は停止される。
イブ装置は、シンクロナスＤＲＡＭやＲａｍｂｕｓのよ
うにメモリバンク毎にメモリクロックの供給が必要とさ
れるメモリモジュールのクロック制御にも適用できる。
この場合、システムに実装されたメモリモジュール（拡
張メモリも含む）のバンク構成をチェックし、そのチェ
ック結果に従ってクロックドライブ制御情報の内容を決
定することにより、どのようなバンク構成のメモリモジ
ュールが使用された場合であっても、未使用バンクへの
無駄なクロック供給を停止することができる。例えば、
４本のＲＡＳ線ＲＡＳ０〜３とそれに対応する４本のメ
モリクロック線ＭＣＬＫ０〜３を有するメモリサブシス
テムの場合を想定すると、使用されるメモリモジュール
が８ＭＢ×１バンク構成であれば、ＲＡＳ０、ＭＣＬＫ
１だけが使用され、残りの未使用バンクに対応する３本
のメモリクロックＭＣＬＫ１〜３の供給は停止される。
【００１４】
【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。図１には、この発明の一実施形態
に係わるコンピュータシステムの構成が示されている。
このコンピュータシステムは、バッテリ駆動可能なノー
トブックタイプまたはラップトップタイプのポータブル
コンピュータであり、そのシステムボード上には、プロ
セッサバス１、内部ＰＣＩバス２、内部ＩＳＡバス３、
およびＩ2Ｃバス４が配設されている。また、このポー
タブルコンピュータ本体に設けられたドッキングコネク
タ１０には、機能拡張のための拡張ユニットとして、図
２のドッキングステーション３０、または図３のカード
ドック４０がユーザによって必要に応じて接続される。
ドッキングコネクタ１０は、図示のように、３つのコネ
クタ要素１０１，１０２，１０３から構成されている。
実施形態を説明する。図１には、この発明の一実施形態
に係わるコンピュータシステムの構成が示されている。
このコンピュータシステムは、バッテリ駆動可能なノー
トブックタイプまたはラップトップタイプのポータブル
コンピュータであり、そのシステムボード上には、プロ
セッサバス１、内部ＰＣＩバス２、内部ＩＳＡバス３、
およびＩ2Ｃバス４が配設されている。また、このポー
タブルコンピュータ本体に設けられたドッキングコネク
タ１０には、機能拡張のための拡張ユニットとして、図
２のドッキングステーション３０、または図３のカード
ドック４０がユーザによって必要に応じて接続される。
ドッキングコネクタ１０は、図示のように、３つのコネ
クタ要素１０１，１０２，１０３から構成されている。
【００１５】コンピュータ本体内には、ＣＰＵ１１、ホ
スト／ＰＣＩブリッジ装置１２、メモリ１３、ディスプ
レイコントローラ１４、ＤＳＰインタフェースゲートア
レイ（ＤＳＰ ＩＦ ＧＡ）１５、内部ＰＣＩ−ＩＳＡ
ブリッジ装置１６、カードコントローラ１７、ＰＣＩ−
ＤＳ（ＤＳ：ドッキングステーション）ブリッジ装置１
８、ＢＩＯＳ ＲＯＭ１９、ＨＤＤ２０、キーボードコ
ントローラ２１、リアルタイムクロック（ＲＴＣ）２
２、Ｉ／Ｏコントロールゲートアレイ２３、電源コント
ローラ（ＰＳＣ）２４などが設けられている。
スト／ＰＣＩブリッジ装置１２、メモリ１３、ディスプ
レイコントローラ１４、ＤＳＰインタフェースゲートア
レイ（ＤＳＰ ＩＦ ＧＡ）１５、内部ＰＣＩ−ＩＳＡ
ブリッジ装置１６、カードコントローラ１７、ＰＣＩ−
ＤＳ（ＤＳ：ドッキングステーション）ブリッジ装置１
８、ＢＩＯＳ ＲＯＭ１９、ＨＤＤ２０、キーボードコ
ントローラ２１、リアルタイムクロック（ＲＴＣ）２
２、Ｉ／Ｏコントロールゲートアレイ２３、電源コント
ローラ（ＰＳＣ）２４などが設けられている。
【００１６】これらコンポーネントの内、内部ＰＣＩバ
ス２に接続されたＰＣＩデバイスとして機能するもの、
すなわちディスプレイコントローラ１４、ＤＳＰインタ
フェースゲートアレイ（ＤＳＰ ＩＦ ＧＡ）１５、内
部ＰＣＩ−ＩＳＡブリッジ装置１６、カードコントロー
ラ１７、ＰＣＩ−ＤＳ（ＤＳ：ドッキングステーショ
ン）ブリッジ装置１８などには、ホスト／ＰＣＩブリッ
ジ装置１２のクロックドライバ１２１からそれぞれ独立
にＰＣＩバスクロック（ＣＬＫ１〜ＣＬＫｎ）が供給さ
れる。
ス２に接続されたＰＣＩデバイスとして機能するもの、
すなわちディスプレイコントローラ１４、ＤＳＰインタ
フェースゲートアレイ（ＤＳＰ ＩＦ ＧＡ）１５、内
部ＰＣＩ−ＩＳＡブリッジ装置１６、カードコントロー
ラ１７、ＰＣＩ−ＤＳ（ＤＳ：ドッキングステーショ
ン）ブリッジ装置１８などには、ホスト／ＰＣＩブリッ
ジ装置１２のクロックドライバ１２１からそれぞれ独立
にＰＣＩバスクロック（ＣＬＫ１〜ＣＬＫｎ）が供給さ
れる。
【００１７】ドッキングステーション３０は、ＰＣＩ拡
張カード、ＩＳＡ拡張カード、ＰＣカードなどの拡張デ
バイスの増設のために使用されるものであり、このドッ
キングステーション３０内には、図２に示されているよ
うに、外部ＰＣＩバス５および外部ＩＳＡバス６が拡張
バスとして配設されており、そこにはＰＣＩ拡張スロッ
トおよびＩＳＡ拡張スロットが接続されている。また、
このドッキングステーション３０内には、ＤＳ−ＰＣＩ
／ＩＳＡブリッジ装置３１、ジョイスティック３２、Ｄ
Ｓコントローラ３３、ＥＥＰＲＯＭ３４なども設けられ
ている。ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置３１には、
ドッキングコネクタ１０のコネクタ要素１０１を介して
ホスト／ＰＣＩブリッジ装置１２のクロックドライバ１
２１からのＰＣＩバスクロック（ＣＬＫ３）が供給され
る。
張カード、ＩＳＡ拡張カード、ＰＣカードなどの拡張デ
バイスの増設のために使用されるものであり、このドッ
キングステーション３０内には、図２に示されているよ
うに、外部ＰＣＩバス５および外部ＩＳＡバス６が拡張
バスとして配設されており、そこにはＰＣＩ拡張スロッ
トおよびＩＳＡ拡張スロットが接続されている。また、
このドッキングステーション３０内には、ＤＳ−ＰＣＩ
／ＩＳＡブリッジ装置３１、ジョイスティック３２、Ｄ
Ｓコントローラ３３、ＥＥＰＲＯＭ３４なども設けられ
ている。ＤＳ−ＰＣＩ／ＩＳＡブリッジ装置３１には、
ドッキングコネクタ１０のコネクタ要素１０１を介して
ホスト／ＰＣＩブリッジ装置１２のクロックドライバ１
２１からのＰＣＩバスクロック（ＣＬＫ３）が供給され
る。
【００１８】カードドック４０は、ＰＣカードの拡張な
どのために使用されるものであり、ここには、図３に示
されているように、カードコントローラ４１、ジョイス
ティック３２、ＤＳコントローラ３３、ＥＥＰＲＯＭ３
４などが設けられている。カードコントローラ４１に
は、ドッキングコネクタ１０のコネクタ要素１０１を介
してホスト／ＰＣＩブリッジ装置１２のクロックドライ
バ１２１からのＰＣＩバスクロック（ＣＬＫ３）が供給
される。
どのために使用されるものであり、ここには、図３に示
されているように、カードコントローラ４１、ジョイス
ティック３２、ＤＳコントローラ３３、ＥＥＰＲＯＭ３
４などが設けられている。カードコントローラ４１に
は、ドッキングコネクタ１０のコネクタ要素１０１を介
してホスト／ＰＣＩブリッジ装置１２のクロックドライ
バ１２１からのＰＣＩバスクロック（ＣＬＫ３）が供給
される。
【００１９】次に、図１のコンピュータ本体に設けられ
た各コンポーネントの機能および構成について説明す
る。ＣＰＵ１１は、例えば、米インテル社によって製造
販売されているマイクロプロセッサ“Ｐｅｎｔｉｕｍ”
などによって実現されている。このＣＰＵ１１の入出力
ピンに直結されているプロセッサバス１は、６４ビット
幅のデータバスを有している。
た各コンポーネントの機能および構成について説明す
る。ＣＰＵ１１は、例えば、米インテル社によって製造
販売されているマイクロプロセッサ“Ｐｅｎｔｉｕｍ”
などによって実現されている。このＣＰＵ１１の入出力
ピンに直結されているプロセッサバス１は、６４ビット
幅のデータバスを有している。
【００２０】メモリ１３は、オペレーティングシステ
ム、デバイスドライバ、実行対象のアプリケーションプ
ログラム、および処理データなどを格納するメモリデバ
イスであり、複数のＤＲＡＭモジュールによって構成さ
れている。このメモリ１３は、システムボード上に予め
実装されるシステムメモリ１３１と、ユーザによって必
要に応じて装着される拡張メモリ１３２とから構成され
る。これらシステムメモリ１３１および拡張メモリ１３
２を構成するＤＲＡＭモジュールとしては、シンクロナ
スＤＲＡＭやＲａｍｂｕｓなど、バンク毎にメモリクロ
ックの供給が必要な高速メモリが利用される。
ム、デバイスドライバ、実行対象のアプリケーションプ
ログラム、および処理データなどを格納するメモリデバ
イスであり、複数のＤＲＡＭモジュールによって構成さ
れている。このメモリ１３は、システムボード上に予め
実装されるシステムメモリ１３１と、ユーザによって必
要に応じて装着される拡張メモリ１３２とから構成され
る。これらシステムメモリ１３１および拡張メモリ１３
２を構成するＤＲＡＭモジュールとしては、シンクロナ
スＤＲＡＭやＲａｍｂｕｓなど、バンク毎にメモリクロ
ックの供給が必要な高速メモリが利用される。
【００２１】このメモリ１３は、３２ビット幅または６
４ビット幅のデータバスを有する専用のメモリバスを介
してホスト−ＰＣＩブリッジ装置１２に接続されてい
る。メモリバスのデータバスとしてはプロセッサバス１
のデータバスを利用することもできる。この場合、メモ
リバスは、アドレスバスと各種メモリ制御信号線とから
構成される。
４ビット幅のデータバスを有する専用のメモリバスを介
してホスト−ＰＣＩブリッジ装置１２に接続されてい
る。メモリバスのデータバスとしてはプロセッサバス１
のデータバスを利用することもできる。この場合、メモ
リバスは、アドレスバスと各種メモリ制御信号線とから
構成される。
【００２２】ホスト／ＰＣＩブリッジ装置１２は、プロ
セッサバス１と内部ＰＣＩバス２との間を繋ぐブリッジ
ＬＳＩであり、ＰＣＩバス２のバスマスタの１つとして
機能する。このホスト／ＰＣＩブリッジ装置１２は、プ
ロセッサバス１と内部ＰＣＩバス２との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してメモリ１３をアクセス制
御する機能などを有している。
セッサバス１と内部ＰＣＩバス２との間を繋ぐブリッジ
ＬＳＩであり、ＰＣＩバス２のバスマスタの１つとして
機能する。このホスト／ＰＣＩブリッジ装置１２は、プ
ロセッサバス１と内部ＰＣＩバス２との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してメモリ１３をアクセス制
御する機能などを有している。
【００２３】さらに、ホスト／ＰＣＩブリッジ装置１２
には、クロックドライバ１２１、およびクロックドライ
ブ制御レジスタ１２２が設けられている。クロックドラ
イバ１２１は、複数のクロック信号線を介してＰＣＩデ
バイスそれぞれにポイント・ツー・ポイント形式で接続
された複数のバッファ回路を有しており、ＰＣＩデバイ
ス毎にＰＣＩバスクロック（ＣＬＫ１〜ＣＬＫｎ）を独
立して供給する。各ＰＣＩバスクロックは、例えば３３
ＭＨｚである。
には、クロックドライバ１２１、およびクロックドライ
ブ制御レジスタ１２２が設けられている。クロックドラ
イバ１２１は、複数のクロック信号線を介してＰＣＩデ
バイスそれぞれにポイント・ツー・ポイント形式で接続
された複数のバッファ回路を有しており、ＰＣＩデバイ
ス毎にＰＣＩバスクロック（ＣＬＫ１〜ＣＬＫｎ）を独
立して供給する。各ＰＣＩバスクロックは、例えば３３
ＭＨｚである。
【００２４】バッファ回路の各々は、イネーブル／ディ
スエーブル制御可能に構成されており、イネーブル状態
の期間はＰＣＩクロックを出力するが、ディスエーブル
状態の期間はＰＣＩクロックは出力しない。各バッファ
回路のイネーブル／ディスエーブルは、クロックドライ
ブ制御レジスタ１２２にプログラムされるクロックドラ
イブ制御情報によって決定される。このクロックドライ
ブ制御レジスタ１２２は例えばコンフィグレーションア
ドレス空間にマッピングされたレジスタであり、ＣＰＵ
１１によってリード／ライト可能に構成されている。し
たがって、クロックドライブ制御レジスタ１２２にプロ
グラムする情報によって、ＰＣＩデバイス毎にクロック
供給を許可／禁止できる。
スエーブル制御可能に構成されており、イネーブル状態
の期間はＰＣＩクロックを出力するが、ディスエーブル
状態の期間はＰＣＩクロックは出力しない。各バッファ
回路のイネーブル／ディスエーブルは、クロックドライ
ブ制御レジスタ１２２にプログラムされるクロックドラ
イブ制御情報によって決定される。このクロックドライ
ブ制御レジスタ１２２は例えばコンフィグレーションア
ドレス空間にマッピングされたレジスタであり、ＣＰＵ
１１によってリード／ライト可能に構成されている。し
たがって、クロックドライブ制御レジスタ１２２にプロ
グラムする情報によって、ＰＣＩデバイス毎にクロック
供給を許可／禁止できる。
【００２５】内部ＰＣＩバス２はクロック同期型の入出
力バスであり、内部ＰＣＩバス２上の全てのサイクルは
ＰＣＩバスクロックに同期して行なわれる。ＰＣＩバス
クロックの周波数は最大３３ＭＨｚである。ＰＣＩバス
２は、時分割的に使用されるアドレス／データバスを有
している。このアドレス／データバスは、３２ビット幅
である。
力バスであり、内部ＰＣＩバス２上の全てのサイクルは
ＰＣＩバスクロックに同期して行なわれる。ＰＣＩバス
クロックの周波数は最大３３ＭＨｚである。ＰＣＩバス
２は、時分割的に使用されるアドレス／データバスを有
している。このアドレス／データバスは、３２ビット幅
である。
【００２６】ＰＣＩバス２上のデータ転送サイクルは、
アドレスフェーズとそれに後続する１以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は８ビット、１６ビット、２４ビットまたは３２ビット
のデータが出力される。
アドレスフェーズとそれに後続する１以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は８ビット、１６ビット、２４ビットまたは３２ビット
のデータが出力される。
【００２７】ディスプレイコントローラ１４は、ホスト
／ＰＣＩブリッジ装置１２と同様にＰＣＩバス２のバス
マスタの１つであり、ビデオメモリ（ＶＲＡＭ）１４３
の画像データをＬＣＤ１４１や外部のＣＲＴディプレイ
１４２に表示する。
／ＰＣＩブリッジ装置１２と同様にＰＣＩバス２のバス
マスタの１つであり、ビデオメモリ（ＶＲＡＭ）１４３
の画像データをＬＣＤ１４１や外部のＣＲＴディプレイ
１４２に表示する。
【００２８】ＤＳＰインタフェースゲートアレイ１５
は、ＰＣＩデバイスの１つであり、ＤＳＰ１５１、ＭＯ
ＤＥＭ（ＣＯＤＥＣ）１５２、およびサウンドＣＯＤＥ
Ｃ１５３と共同して各種サウンド処理や電話／データの
通信処理を行うためのＤＳＰシステムを構成する。
は、ＰＣＩデバイスの１つであり、ＤＳＰ１５１、ＭＯ
ＤＥＭ（ＣＯＤＥＣ）１５２、およびサウンドＣＯＤＥ
Ｃ１５３と共同して各種サウンド処理や電話／データの
通信処理を行うためのＤＳＰシステムを構成する。
【００２９】このＤＳＰインタフェースゲートアレイ１
５は、メモリ１３に読み込まれて実行される専用のデバ
イスドライバプログラムの制御の下で、ＤＳＰ１５１、
ＭＯＤＥＭ（ＣＯＤＥＣ）１５２、およびサウンドＣＯ
ＤＥＣ１５３と通信して、ＤＳＰ１５１のデジタル信号
処理機能を利用したサウンド処理や通信処理を制御す
る。
５は、メモリ１３に読み込まれて実行される専用のデバ
イスドライバプログラムの制御の下で、ＤＳＰ１５１、
ＭＯＤＥＭ（ＣＯＤＥＣ）１５２、およびサウンドＣＯ
ＤＥＣ１５３と通信して、ＤＳＰ１５１のデジタル信号
処理機能を利用したサウンド処理や通信処理を制御す
る。
【００３０】これらＤＳＰインタフェースゲートアレイ
１５、ＤＳＰ１５１、ＭＯＤＥＭ（ＣＯＤＥＣ）１５
２、およびサウンドＣＯＤＥＣ１５３から構成されるＤ
ＳＰシステムは、コンピュータ本体の電源投入時は機能
せず、デバイスドライバプログラムがオペレーティング
システムに組み込まれて初めて機能を開始できる。
１５、ＤＳＰ１５１、ＭＯＤＥＭ（ＣＯＤＥＣ）１５
２、およびサウンドＣＯＤＥＣ１５３から構成されるＤ
ＳＰシステムは、コンピュータ本体の電源投入時は機能
せず、デバイスドライバプログラムがオペレーティング
システムに組み込まれて初めて機能を開始できる。
【００３１】このため、この実施形態のシステムでは、
デバイスドライバプログラムが組み込まれるまでの期間
の無駄な電力消費を低減するために、ＤＳＰインタフェ
ースゲートアレイ１５に対するＰＣＩバスクロック（Ｃ
ＬＫ１）の供給は、デバイスドライバプログラムがメモ
リ１３に読み込まれた時点で初めて開始され、それまで
の期間中はＰＣＩバスクロック（ＣＬＫ１）の供給は停
止される。
デバイスドライバプログラムが組み込まれるまでの期間
の無駄な電力消費を低減するために、ＤＳＰインタフェ
ースゲートアレイ１５に対するＰＣＩバスクロック（Ｃ
ＬＫ１）の供給は、デバイスドライバプログラムがメモ
リ１３に読み込まれた時点で初めて開始され、それまで
の期間中はＰＣＩバスクロック（ＣＬＫ１）の供給は停
止される。
【００３２】内部ＰＣＩ−ＩＳＡブリッジ装置１６は、
内部ＰＣＩバス２と内部ＩＳＡバス３との間を繋ぐブリ
ッジＬＳＩであり、ＰＣＩデバイスの１つとして機能す
る。この内部ＰＣＩ−ＩＳＡブリッジ装置１６には、Ｐ
ＣＩバスアービタ、およびＤＭＡコントローラなどが内
蔵されている。内部ＩＳＡバス３には、ＢＩＯＳ ＲＯ
Ｍ１９、ＨＤＤ２０、キーボードコントローラ２１、Ｒ
ＴＣ２２、Ｉ／Ｏコントロールゲートアレイ２３が接続
されている。
内部ＰＣＩバス２と内部ＩＳＡバス３との間を繋ぐブリ
ッジＬＳＩであり、ＰＣＩデバイスの１つとして機能す
る。この内部ＰＣＩ−ＩＳＡブリッジ装置１６には、Ｐ
ＣＩバスアービタ、およびＤＭＡコントローラなどが内
蔵されている。内部ＩＳＡバス３には、ＢＩＯＳ ＲＯ
Ｍ１９、ＨＤＤ２０、キーボードコントローラ２１、Ｒ
ＴＣ２２、Ｉ／Ｏコントロールゲートアレイ２３が接続
されている。
【００３３】カードコントローラ１７は、ＰＣＩデバイ
スの１つであり、ＰＣＭＣＩＡまたはカードバス仕様の
ＰＣカードを制御する。ＰＣＩ−ＤＳブリッジ装置１８
は、内部ＰＣＩバス２とＰＣＩバス相当のドッキングバ
ス７とを繋ぐブリッジＬＳＩであり、ＰＣＩデバイスの
１つとして機能する。ドッキングバス７は、ドッキング
コネクタ１０のコネクタ要素１０１を介して外部に導出
され、ドッキングステーション３０やカードドック４０
に接続される。
スの１つであり、ＰＣＭＣＩＡまたはカードバス仕様の
ＰＣカードを制御する。ＰＣＩ−ＤＳブリッジ装置１８
は、内部ＰＣＩバス２とＰＣＩバス相当のドッキングバ
ス７とを繋ぐブリッジＬＳＩであり、ＰＣＩデバイスの
１つとして機能する。ドッキングバス７は、ドッキング
コネクタ１０のコネクタ要素１０１を介して外部に導出
され、ドッキングステーション３０やカードドック４０
に接続される。
【００３４】ＰＣＩ−ＤＳブリッジ装置１８は、内部Ｐ
ＣＩバス２とドッキングステーション３０やカードドッ
ク４０とのインタフェースを行うためのものであるた
め、ドッキングコネクタ１０にドッキングステーション
３０やカードドック４０が接続されるまでは使用されな
い。
ＣＩバス２とドッキングステーション３０やカードドッ
ク４０とのインタフェースを行うためのものであるた
め、ドッキングコネクタ１０にドッキングステーション
３０やカードドック４０が接続されるまでは使用されな
い。
【００３５】したがって、この実施形態のシステムで
は、ドッキングコネクタ１０にドッキングステーション
３０やカードドック４０が接続されてない期間中は、Ｐ
ＣＩ−ＤＳブリッジ装置１８に対するＰＣＩバスクロッ
ク（ＣＬＫ２）の供給は停止される。
は、ドッキングコネクタ１０にドッキングステーション
３０やカードドック４０が接続されてない期間中は、Ｐ
ＣＩ−ＤＳブリッジ装置１８に対するＰＣＩバスクロッ
ク（ＣＬＫ２）の供給は停止される。
【００３６】また、ドッキングコネクタ１０を介して外
部に出力されるＰＣＩバスクロック（ＣＬＫ３）につい
ても、ドッキングコネクタ１０にドッキングステーショ
ン３０やカードドック４０が接続されてない期間中はそ
の供給が停止される。
部に出力されるＰＣＩバスクロック（ＣＬＫ３）につい
ても、ドッキングコネクタ１０にドッキングステーショ
ン３０やカードドック４０が接続されてない期間中はそ
の供給が停止される。
【００３７】Ｉ／Ｏコントロールゲートアレイ２３は、
内部ＩＳＡバス３とＩ2Ｃバス４とを繋ぐブリッジＬＳ
Ｉであり、ＣＰＵ１１によってリード／ライト可能な複
数のレジスタ群を内蔵している。これらレジスタ群を使
用することにより、ＣＰＵ１１とＩ2Ｃバス４上の電源
コントローラ２４との通信が可能となる。
内部ＩＳＡバス３とＩ2Ｃバス４とを繋ぐブリッジＬＳ
Ｉであり、ＣＰＵ１１によってリード／ライト可能な複
数のレジスタ群を内蔵している。これらレジスタ群を使
用することにより、ＣＰＵ１１とＩ2Ｃバス４上の電源
コントローラ２４との通信が可能となる。
【００３８】Ｉ2Ｃバス４は、１本のクロック信号線と
１本のデータ線（ＳＤＡ）から構成される双方向バスで
あり、これはドックキングコネクタ１０のコネクタ要素
１０３を介して外部に導出されている。
１本のデータ線（ＳＤＡ）から構成される双方向バスで
あり、これはドックキングコネクタ１０のコネクタ要素
１０３を介して外部に導出されている。
【００３９】また、Ｉ／Ｏコントロールゲートアレイ２
３は、ドックキングコネクタ１０のコネクタ要素１０２
の所定ピン（ＤＥＴＥＣＴピン）の電圧を監視する事に
より、コンピュータ本体とドッキングステーション３０
またはカードドック４０とのドッキング／アンドッキン
グを検出する。すなわち、図２および図３に示されてい
るように、ドッキングステーション３０およびカードド
ック４０においては、コネクタ要素１０２のＤＥＴＥＣ
Ｔピンが接地されており、またコンピュータ本体のシス
テムボード上ではそのＤＥＴＥＣＴピンはプルアップさ
れている。したがって、コンピュータ本体にドッキング
ステーション３０またはカードドック４０が接続される
と、ＤＥＴＥＣＴピンの電圧は“Ｌ”レベルとなり、分
離されると“Ｈ“レベルとなる。Ｉ／Ｏコントロールゲ
ートアレイ２３は、このようなＤＥＴＥＣＴピンの電圧
変化に従ってコンピュータ本体とドッキングステーショ
ン３０またはカードドック４０とのドッキング／アンド
ッキングを検出する。この検出結果は、割り込み信号な
どよってＣＰＵ１１に通知される。
３は、ドックキングコネクタ１０のコネクタ要素１０２
の所定ピン（ＤＥＴＥＣＴピン）の電圧を監視する事に
より、コンピュータ本体とドッキングステーション３０
またはカードドック４０とのドッキング／アンドッキン
グを検出する。すなわち、図２および図３に示されてい
るように、ドッキングステーション３０およびカードド
ック４０においては、コネクタ要素１０２のＤＥＴＥＣ
Ｔピンが接地されており、またコンピュータ本体のシス
テムボード上ではそのＤＥＴＥＣＴピンはプルアップさ
れている。したがって、コンピュータ本体にドッキング
ステーション３０またはカードドック４０が接続される
と、ＤＥＴＥＣＴピンの電圧は“Ｌ”レベルとなり、分
離されると“Ｈ“レベルとなる。Ｉ／Ｏコントロールゲ
ートアレイ２３は、このようなＤＥＴＥＣＴピンの電圧
変化に従ってコンピュータ本体とドッキングステーショ
ン３０またはカードドック４０とのドッキング／アンド
ッキングを検出する。この検出結果は、割り込み信号な
どよってＣＰＵ１１に通知される。
【００４０】次に、図２のドッキングステーション３０
のコンポーネントについて説明する。前述したように、
ドッキングステーション３０は、ポータブルコンピュー
タ本体に取り外し可能に装着できる拡張ユニットであ
る。このドッキングステーション３０の筐体には、ポー
タブルコンピュータ本体を収容するための載置面と、こ
の載置面上にポータブルコンピュータ本体がセットされ
た時に、ＤＳコントローラ３３の制御の下でドッキング
ステーション３０とコンピュータ本体１００とをドッキ
ングさせるオートローディング機構などが設けられてい
る。また、ドッキングステーション３０には、ポータブ
ルコンピュータ本体がセットされたことを検出してＤＳ
コントローラ３３に通知するための検出スイッチの他、
イジェクトスイッチ、電源スイッチなども設けられてい
る。イジェクトスイッチは、オートローディング機構に
よってドッキングステーション３０とドッキングされて
いるコンピュータ本体を、そのドッキングステーション
３０から取り外すための操作スイッチである。イジェク
トスイッチが押されると、オートローディング機構のモ
ータが逆回転され、ポータブルコンピュータ本体がドッ
キングステーション３０から電気的に分離され取り外さ
れる。
のコンポーネントについて説明する。前述したように、
ドッキングステーション３０は、ポータブルコンピュー
タ本体に取り外し可能に装着できる拡張ユニットであ
る。このドッキングステーション３０の筐体には、ポー
タブルコンピュータ本体を収容するための載置面と、こ
の載置面上にポータブルコンピュータ本体がセットされ
た時に、ＤＳコントローラ３３の制御の下でドッキング
ステーション３０とコンピュータ本体１００とをドッキ
ングさせるオートローディング機構などが設けられてい
る。また、ドッキングステーション３０には、ポータブ
ルコンピュータ本体がセットされたことを検出してＤＳ
コントローラ３３に通知するための検出スイッチの他、
イジェクトスイッチ、電源スイッチなども設けられてい
る。イジェクトスイッチは、オートローディング機構に
よってドッキングステーション３０とドッキングされて
いるコンピュータ本体を、そのドッキングステーション
３０から取り外すための操作スイッチである。イジェク
トスイッチが押されると、オートローディング機構のモ
ータが逆回転され、ポータブルコンピュータ本体がドッ
キングステーション３０から電気的に分離され取り外さ
れる。
【００４１】ドッキングステーション３０のＤＳ−ＰＣ
Ｉ／ＩＳＡブリッジ装置３１は、コンピュータ本体から
ドッキングステーション３０に導出されるドッキングバ
ス７と外部ＰＣＩバス６および外部ＩＳＡバス７とを繋
ぐブリッジＬＳＩである。このＤＳ−ＰＣＩ／ＩＳＡブ
リッジ装置４１は、ＰＣＩデバイスの１つであり、ＰＣ
Ｉバスクロック（ＣＬＫ３）に同期して動作する。この
ＰＣＩバスクロック（ＣＬＫ３）は、前述したように、
ドッキングステーション３０がコンピュータ本体に接続
された事が検出された時に初めて供給される。
Ｉ／ＩＳＡブリッジ装置３１は、コンピュータ本体から
ドッキングステーション３０に導出されるドッキングバ
ス７と外部ＰＣＩバス６および外部ＩＳＡバス７とを繋
ぐブリッジＬＳＩである。このＤＳ−ＰＣＩ／ＩＳＡブ
リッジ装置４１は、ＰＣＩデバイスの１つであり、ＰＣ
Ｉバスクロック（ＣＬＫ３）に同期して動作する。この
ＰＣＩバスクロック（ＣＬＫ３）は、前述したように、
ドッキングステーション３０がコンピュータ本体に接続
された事が検出された時に初めて供給される。
【００４２】ＤＳコントローラ３３は、ドッキングステ
ーション３０の電源のオン／オフ、およびポータブルコ
ンピュータ本体とドッキングステーション３０とのドッ
キング／アンドッキングを制御するためのマイコンであ
り、Ｉ2Ｃバス４を使用してコンピュータ本体の電源コ
ントローラ２４およびＩ／Ｏコントロールゲートアレイ
２３と通信する。
ーション３０の電源のオン／オフ、およびポータブルコ
ンピュータ本体とドッキングステーション３０とのドッ
キング／アンドッキングを制御するためのマイコンであ
り、Ｉ2Ｃバス４を使用してコンピュータ本体の電源コ
ントローラ２４およびＩ／Ｏコントロールゲートアレイ
２３と通信する。
【００４３】ＥＥＰＲＯＭ３４は、ドッキングステーシ
ョン３０の拡張スロットに装着されている拡張カードの
属性（アドレス、ＤＭＡチャネル、ＩＲＱ番号、その
他）など、プラグ・アンド・プレイに必要な情報がＰｎ
Ｐ格納される。このＰｎＰ情報は、コンピュータ本体と
ドッキングステーション３０とがドッキングされた時
や、コンピュータ本体またはドッキングステーション３
０のパワーオン時などに、ＢＩＯＳ ＲＯＭ１９のシス
テムＢＩＯＳの制御の下、Ｉ2Ｃバス４を介してコント
ロールゲートアレイ２３によってＥＥＰＲＯＭ３４から
リードされる。
ョン３０の拡張スロットに装着されている拡張カードの
属性（アドレス、ＤＭＡチャネル、ＩＲＱ番号、その
他）など、プラグ・アンド・プレイに必要な情報がＰｎ
Ｐ格納される。このＰｎＰ情報は、コンピュータ本体と
ドッキングステーション３０とがドッキングされた時
や、コンピュータ本体またはドッキングステーション３
０のパワーオン時などに、ＢＩＯＳ ＲＯＭ１９のシス
テムＢＩＯＳの制御の下、Ｉ2Ｃバス４を介してコント
ロールゲートアレイ２３によってＥＥＰＲＯＭ３４から
リードされる。
【００４４】カードコントローラ３５は、コンピュータ
本体内のカードコントローラ１７と同様に、ＰＣＭＣＩ
Ａ／カードバス準拠のＰＣカードを制御する。図３のカ
ードドック４０も、ポータブルコンピュータ本体に取り
外し可能に装着できる拡張ユニットである。
本体内のカードコントローラ１７と同様に、ＰＣＭＣＩ
Ａ／カードバス準拠のＰＣカードを制御する。図３のカ
ードドック４０も、ポータブルコンピュータ本体に取り
外し可能に装着できる拡張ユニットである。
【００４５】このカードドック４０内に設けられたカー
ドコントローラ４１は、ＰＣＭＣＩＡ／カードバス準拠
のＰＣカードを制御するものであり、ＰＣＩバスクロッ
ク（ＣＬＫ３）に同期して動作する。このＰＣＩバスク
ロック（ＣＬＫ３）は、前述したように、カードドック
４０がコンピュータ本体に接続された事が検出された時
に初めて供給される。
ドコントローラ４１は、ＰＣＭＣＩＡ／カードバス準拠
のＰＣカードを制御するものであり、ＰＣＩバスクロッ
ク（ＣＬＫ３）に同期して動作する。このＰＣＩバスク
ロック（ＣＬＫ３）は、前述したように、カードドック
４０がコンピュータ本体に接続された事が検出された時
に初めて供給される。
【００４６】ＥＥＰＲＯＭ４３は、カードドック４０の
ＰＣカードスロットに装着されているＰＣカードの属性
など、プラグ・アンド・プレイに必要な情報がＰｎＰ格
納される。このＰｎＰ情報は、コンピュータ本体とカー
ドドック４０とがドッキングされた時や、コンピュータ
本体またはカードドック４０のパワーオン時などに、Ｂ
ＩＯＳ ＲＯＭ１９のシステムＢＩＯＳの制御の下、Ｉ
2Ｃバス４を介してコントロールゲートアレイ２３によ
ってＥＥＰＲＯＭ４３からリードされる。
ＰＣカードスロットに装着されているＰＣカードの属性
など、プラグ・アンド・プレイに必要な情報がＰｎＰ格
納される。このＰｎＰ情報は、コンピュータ本体とカー
ドドック４０とがドッキングされた時や、コンピュータ
本体またはカードドック４０のパワーオン時などに、Ｂ
ＩＯＳ ＲＯＭ１９のシステムＢＩＯＳの制御の下、Ｉ
2Ｃバス４を介してコントロールゲートアレイ２３によ
ってＥＥＰＲＯＭ４３からリードされる。
【００４７】次に、この実施形態のシステムにおけるＰ
ＣＩバスクロックの供給動作を説明する。図１のコンピ
ュータ本体がパワーオンされたとき、システムＢＩＯＳ
は、クロックドライブ制御レジスタ１２２にクロックド
ライブ制御情報をセットする。クロックドライブ制御情
報は、前述したようにＰＣＩデバイス毎にクロック供給
を許可／禁止するためのものであり、クロックドライブ
制御情報＝“０”であれば、クロックドライバ１２１の
対応するバッファ回路はイネーブル状態に設定され、そ
のバッファ回路によって対応するクロック信号線がドラ
イブされる。一方、クロックドライブ制御情報＝“１”
であれば、クロックドライバ１２１の対応するバッファ
回路はディスエーブル状態に設定され、そのバッファ回
路によるクロック信号線のドライブは行われない。
ＣＩバスクロックの供給動作を説明する。図１のコンピ
ュータ本体がパワーオンされたとき、システムＢＩＯＳ
は、クロックドライブ制御レジスタ１２２にクロックド
ライブ制御情報をセットする。クロックドライブ制御情
報は、前述したようにＰＣＩデバイス毎にクロック供給
を許可／禁止するためのものであり、クロックドライブ
制御情報＝“０”であれば、クロックドライバ１２１の
対応するバッファ回路はイネーブル状態に設定され、そ
のバッファ回路によって対応するクロック信号線がドラ
イブされる。一方、クロックドライブ制御情報＝“１”
であれば、クロックドライバ１２１の対応するバッファ
回路はディスエーブル状態に設定され、そのバッファ回
路によるクロック信号線のドライブは行われない。
【００４８】図４に示されているように、システムＢＩ
ＯＳは、まず、ＤＳＰインタフェースゲートアレイ１５
に供給すべきＰＣＩバスクロック（ＣＬＫ１）、ＰＣＩ
−ＤＳブリッジ１８に供給すべきＰＣＩバスクロック
（ＣＬＫ２）、およびドッキングステーション３０のＤ
Ｓ−ＰＣＩ／ＩＳＡブリッジ３１またはカードドック４
０のカードコントローラ４１に供給すべきＰＣＩバスク
ロック（ＣＬＫ３）の発生を停止させるために、それら
ＰＣＩデバイス、つまりＣＬＫ１〜ＣＬＫ３に対応する
クロックドライブ制御情報をそれぞれ“１”にセットす
る（ステップＳ１１）。次いで、システムＢＩＯＳは、
他のＰＣＩデバイス全てに対するクロック供給が許可さ
れるように、それらＰＣＩデバイスに対応するクロック
ドライブ制御情報をそれぞれ“０”にセットする（ステ
ップＳ１２）。これにより、システムがパワーオンされ
ても、ＣＬＫ１〜ＣＬＫ３についてはその供給が停止さ
れる。
ＯＳは、まず、ＤＳＰインタフェースゲートアレイ１５
に供給すべきＰＣＩバスクロック（ＣＬＫ１）、ＰＣＩ
−ＤＳブリッジ１８に供給すべきＰＣＩバスクロック
（ＣＬＫ２）、およびドッキングステーション３０のＤ
Ｓ−ＰＣＩ／ＩＳＡブリッジ３１またはカードドック４
０のカードコントローラ４１に供給すべきＰＣＩバスク
ロック（ＣＬＫ３）の発生を停止させるために、それら
ＰＣＩデバイス、つまりＣＬＫ１〜ＣＬＫ３に対応する
クロックドライブ制御情報をそれぞれ“１”にセットす
る（ステップＳ１１）。次いで、システムＢＩＯＳは、
他のＰＣＩデバイス全てに対するクロック供給が許可さ
れるように、それらＰＣＩデバイスに対応するクロック
ドライブ制御情報をそれぞれ“０”にセットする（ステ
ップＳ１２）。これにより、システムがパワーオンされ
ても、ＣＬＫ１〜ＣＬＫ３についてはその供給が停止さ
れる。
【００４９】次に、図５および図６を参照して、ＣＬＫ
１〜ＣＬＫ３の供給開始動作について説明する。 （１）図５に示されているように、モデム／サウンド機
能を持つＤＳＰシステムを使用するためのデバイスドラ
イバがメモリ１３に読み込まれてＯＳに組み込まれる
と、まず、そのデバイスドライバからシステムＢＩＯＳ
にクロックイネーブルコマンドが発行される（ステップ
Ｓ２１）。このクロックイネーブルコマンドに応答し
て、システムＢＩＯＳは、ＤＳＰインタフェースゲート
アレイ１５、つまりＰＣＩバスクロック（ＣＬＫ１）に
対応するクロックドライブ制御情報を“０”にセットす
る（ステップＳ２２）。これにより、ＤＳＰインタフェ
ースゲートアレイ１５に対するＰＣＩバスクロック（Ｃ
ＬＫ１）の供給が開始される。
１〜ＣＬＫ３の供給開始動作について説明する。 （１）図５に示されているように、モデム／サウンド機
能を持つＤＳＰシステムを使用するためのデバイスドラ
イバがメモリ１３に読み込まれてＯＳに組み込まれる
と、まず、そのデバイスドライバからシステムＢＩＯＳ
にクロックイネーブルコマンドが発行される（ステップ
Ｓ２１）。このクロックイネーブルコマンドに応答し
て、システムＢＩＯＳは、ＤＳＰインタフェースゲート
アレイ１５、つまりＰＣＩバスクロック（ＣＬＫ１）に
対応するクロックドライブ制御情報を“０”にセットす
る（ステップＳ２２）。これにより、ＤＳＰインタフェ
ースゲートアレイ１５に対するＰＣＩバスクロック（Ｃ
ＬＫ１）の供給が開始される。
【００５０】このように、ＤＳＰインタフェースゲート
アレイ１５については、デバイスドライバがシステムに
組み込まれるまではクロック供給が停止されており、デ
バイスドライバがシステムに組み込まれた時点で初めて
クロックが供給される。従って、デバイスドライバが組
み込まれるまでの期間の無駄な電力消費を低減できる。
アレイ１５については、デバイスドライバがシステムに
組み込まれるまではクロック供給が停止されており、デ
バイスドライバがシステムに組み込まれた時点で初めて
クロックが供給される。従って、デバイスドライバが組
み込まれるまでの期間の無駄な電力消費を低減できる。
【００５１】（２）コンピュータ本体のドッキングコネ
クタ１０にドッキングステーション３０またはカードド
ック４０が接続されると、図６に示されているように、
その接続がＩ／Ｏコントロールゲートアレイ２３によっ
て検知され、その事が割り込み信号によってＣＰＵ１１
に通知される（ステップＳ３１）。これにより、システ
ムＢＩＯＳが実行されて、ＰＣＩ−ＤＳブリッジ１８、
つまりＰＣＩバスクロック（ＣＬＫ２）に対応するクロ
ックドライブ制御情報が“０”にセットされると共に、
ドッキングステーション３０またはカードドック４０に
出力するためのＰＣＩバスクロック（ＣＬＫ３）に対応
するクロックドライブ制御情報が“０”にセットされる
（ステップＳ３２）。
クタ１０にドッキングステーション３０またはカードド
ック４０が接続されると、図６に示されているように、
その接続がＩ／Ｏコントロールゲートアレイ２３によっ
て検知され、その事が割り込み信号によってＣＰＵ１１
に通知される（ステップＳ３１）。これにより、システ
ムＢＩＯＳが実行されて、ＰＣＩ−ＤＳブリッジ１８、
つまりＰＣＩバスクロック（ＣＬＫ２）に対応するクロ
ックドライブ制御情報が“０”にセットされると共に、
ドッキングステーション３０またはカードドック４０に
出力するためのＰＣＩバスクロック（ＣＬＫ３）に対応
するクロックドライブ制御情報が“０”にセットされる
（ステップＳ３２）。
【００５２】このように、ドッキングステーション３０
またはカードドック４０のＰＣＩデバイス、またはそれ
らドッキングステーション３０またはカードドック４０
とコンピュータ本体とのインターフェースを行うための
ＰＣＩ−ＤＳブリッジ１８についても、ドッキングステ
ーション３０またはカードドック４０が接続されて初め
てクロックが供給され、それまでは供給されない。
またはカードドック４０のＰＣＩデバイス、またはそれ
らドッキングステーション３０またはカードドック４０
とコンピュータ本体とのインターフェースを行うための
ＰＣＩ−ＤＳブリッジ１８についても、ドッキングステ
ーション３０またはカードドック４０が接続されて初め
てクロックが供給され、それまでは供給されない。
【００５３】図７には、図１に示したクロックドライバ
１２１の他の構成例が示されている。図７においては、
クロックドライバ１２１の各バッファ回路は、電流駆動
能力が段階的に切り替え可能に構成されており、クロッ
クドライブ制御情報は１つのバッファ回路当たり２ビッ
トから構成されている。この場合、クロックドライブ制
御情報の２ビットとクロック信号線のドライブ状態との
関係は図８のようになる。
１２１の他の構成例が示されている。図７においては、
クロックドライバ１２１の各バッファ回路は、電流駆動
能力が段階的に切り替え可能に構成されており、クロッ
クドライブ制御情報は１つのバッファ回路当たり２ビッ
トから構成されている。この場合、クロックドライブ制
御情報の２ビットとクロック信号線のドライブ状態との
関係は図８のようになる。
【００５４】例えば、クロックＣＬＫ１を発生するため
のバッファ回路に着目すると、クロックドライブ制御情
報の２ビット“ｂ１，ｂ０”が“１，１”であれば、バ
ッファ回路はディスエーブルされ、クロックＣＬＫ１の
発生は停止される。また、“ｂ１，ｂ０”が“１，
０”、“０，１”、“０，０”であれば、バッファ回路
はイネーブル状態に設定され、それぞれ４ｍＡ、８ｍ
Ａ、１２ｍＡでクロックＣＬＫ１用のクロック信号線を
ドライブする。
のバッファ回路に着目すると、クロックドライブ制御情
報の２ビット“ｂ１，ｂ０”が“１，１”であれば、バ
ッファ回路はディスエーブルされ、クロックＣＬＫ１の
発生は停止される。また、“ｂ１，ｂ０”が“１，
０”、“０，１”、“０，０”であれば、バッファ回路
はイネーブル状態に設定され、それぞれ４ｍＡ、８ｍ
Ａ、１２ｍＡでクロックＣＬＫ１用のクロック信号線を
ドライブする。
【００５５】このような電流駆動能力の切り替えは、バ
ッファ回路毎に４ｍＡ用と８ｍＡ用の２つのバッファを
設け、それらバッファをそれぞれイネーブル／ディスエ
ーブル制御する事などによって実現できる。
ッファ回路毎に４ｍＡ用と８ｍＡ用の２つのバッファを
設け、それらバッファをそれぞれイネーブル／ディスエ
ーブル制御する事などによって実現できる。
【００５６】このようなクロックドライバ１２１を利用
すれば、クロック供給を停止する代わりに４ｍＡでクロ
ック信号線をドライブするといった省電力モードを実現
する事もできる。
すれば、クロック供給を停止する代わりに４ｍＡでクロ
ック信号線をドライブするといった省電力モードを実現
する事もできる。
【００５７】図９には、図１のホスト−ＰＣＩブリッジ
１２に内蔵されているメモリ制御サブシステム１３３と
メモリ１３との接続関係が示されている。メモリ１３と
して用いられるシステムメモリ１３１および拡張メモリ
１３２は、それぞれ１バンク以上の複数のＤＲＡＭモジ
ュールから構成されている。各バンクは、例えば複数個
のシンクロナスＤＲＡＭまたはＲａｍｂｕｓ準拠のＤＲ
ＡＭチップによって構成されている。各バンクは、メモ
リアドレスバスおよびメモリデータバスにパラレルに接
続されている。また、ＲＡＳ線およびメモリクロック
（ＭＣＬＫ）線はそれらバンクに別個に供給されてお
り、ＣＡＳ線はそれらバンクに共通に供給されている。
１２に内蔵されているメモリ制御サブシステム１３３と
メモリ１３との接続関係が示されている。メモリ１３と
して用いられるシステムメモリ１３１および拡張メモリ
１３２は、それぞれ１バンク以上の複数のＤＲＡＭモジ
ュールから構成されている。各バンクは、例えば複数個
のシンクロナスＤＲＡＭまたはＲａｍｂｕｓ準拠のＤＲ
ＡＭチップによって構成されている。各バンクは、メモ
リアドレスバスおよびメモリデータバスにパラレルに接
続されている。また、ＲＡＳ線およびメモリクロック
（ＭＣＬＫ）線はそれらバンクに別個に供給されてお
り、ＣＡＳ線はそれらバンクに共通に供給されている。
【００５８】メモリクロック線のドライブは、メモリ制
御サブシステム１３３に内蔵されたクロックドライバ１
３４およびクロックドライブ制御レジスタ１３４によっ
て制御される。これらクロックドライバ１３４およびク
ロックドライブ制御レジスタ１３４は、それぞれ図１の
クロックドライバ１２１およびクロックドライブ制御レ
ジスタ１２２に相当している。
御サブシステム１３３に内蔵されたクロックドライバ１
３４およびクロックドライブ制御レジスタ１３４によっ
て制御される。これらクロックドライバ１３４およびク
ロックドライブ制御レジスタ１３４は、それぞれ図１の
クロックドライバ１２１およびクロックドライブ制御レ
ジスタ１２２に相当している。
【００５９】すなわち、クロックドライバ１３４は、複
数のメモリクロック信号線を介してバンクそれぞれにポ
イント・ツー・ポイント形式で接続された複数のバッフ
ァ回路を有しており、バンク毎にメモリクロック（ＭＣ
ＬＫ１〜ＭＣＬＫｎ）を独立して供給する。各メモリク
ロックは、例えば６０ＭＨｚである。
数のメモリクロック信号線を介してバンクそれぞれにポ
イント・ツー・ポイント形式で接続された複数のバッフ
ァ回路を有しており、バンク毎にメモリクロック（ＭＣ
ＬＫ１〜ＭＣＬＫｎ）を独立して供給する。各メモリク
ロックは、例えば６０ＭＨｚである。
【００６０】バッファ回路の各々は、イネーブル／ディ
スエーブル制御可能に構成されており、イネーブル状態
の期間はメモリクロックを出力するが、ディスエーブル
状態の期間はメモリクロックは出力しない。各バッファ
回路のイネーブル／ディスエーブルは、クロックドライ
ブ制御レジスタ１３５にプログラムされるクロックドラ
イブ制御情報によって決定される。このクロックドライ
ブ制御レジスタ１３５は例えばコンフィグレーションア
ドレス空間にマッビングされたレジスタであり、ＣＰＵ
１１によってリード／ライト可能に構成されている。し
たがって、クロックドライブ制御レジスタ１３５にプロ
グラムする情報によって、バンク毎にクロック供給を制
御できる。
スエーブル制御可能に構成されており、イネーブル状態
の期間はメモリクロックを出力するが、ディスエーブル
状態の期間はメモリクロックは出力しない。各バッファ
回路のイネーブル／ディスエーブルは、クロックドライ
ブ制御レジスタ１３５にプログラムされるクロックドラ
イブ制御情報によって決定される。このクロックドライ
ブ制御レジスタ１３５は例えばコンフィグレーションア
ドレス空間にマッビングされたレジスタであり、ＣＰＵ
１１によってリード／ライト可能に構成されている。し
たがって、クロックドライブ制御レジスタ１３５にプロ
グラムする情報によって、バンク毎にクロック供給を制
御できる。
【００６１】このシステムでは、未使用バンクに対する
メモリクロックの供給、つまり予め用意されている複数
のＲＡＳ線の中で未使用のＲＡＳ線に対応するメモリク
ロックの供給が停止される。どのＲＡＳ線が未使用とな
るかは、システムメモリ１３１および拡張メモリ１３２
それぞれのために予め用意されたＲＡＳ線の数と実際に
装着されるメモリモジュールのバンク構成とによって決
定される。
メモリクロックの供給、つまり予め用意されている複数
のＲＡＳ線の中で未使用のＲＡＳ線に対応するメモリク
ロックの供給が停止される。どのＲＡＳ線が未使用とな
るかは、システムメモリ１３１および拡張メモリ１３２
それぞれのために予め用意されたＲＡＳ線の数と実際に
装着されるメモリモジュールのバンク構成とによって決
定される。
【００６２】例えば、システムメモリ１３１用のメモリ
スロットにＲＡＳ１，ＲＡＳ２の２つのＲＡＳ線が接続
されている場合に、例えば拡張メモリとして４ＭＢ×１
バンク構成のメモリモジュールがそのスロットに接続さ
れると、ＲＡＳ１だけが使用され、ＲＡＳ２は未使用と
なる。同様に、拡張メモリ１３２用のメモリスロットに
ＲＡＳ３〜ＲＡＳ５の３つのＲＡＳ線が接続されている
場合に、例えば拡張メモリとして４ＭＢ×２バンク構成
のメモリモジュールがそのスロットに接続されると、Ｒ
ＡＳ３，ＲＡＳ４だけが使用され、ＲＡＳ５は未使用と
なる。
スロットにＲＡＳ１，ＲＡＳ２の２つのＲＡＳ線が接続
されている場合に、例えば拡張メモリとして４ＭＢ×１
バンク構成のメモリモジュールがそのスロットに接続さ
れると、ＲＡＳ１だけが使用され、ＲＡＳ２は未使用と
なる。同様に、拡張メモリ１３２用のメモリスロットに
ＲＡＳ３〜ＲＡＳ５の３つのＲＡＳ線が接続されている
場合に、例えば拡張メモリとして４ＭＢ×２バンク構成
のメモリモジュールがそのスロットに接続されると、Ｒ
ＡＳ３，ＲＡＳ４だけが使用され、ＲＡＳ５は未使用と
なる。
【００６３】これら未使用のＲＡＳ線にはバンクは接続
されないので、そのＲＡＳ線に対応するメモリクロック
線も使用されることない。したがって、未使用のＲＡＳ
線、つまり未使用バンクに対応するメモリクロック線の
ドライブをクロック制御情報によって禁止する事によ
り、無駄な電気力消費を削減することが可能となる。
されないので、そのＲＡＳ線に対応するメモリクロック
線も使用されることない。したがって、未使用のＲＡＳ
線、つまり未使用バンクに対応するメモリクロック線の
ドライブをクロック制御情報によって禁止する事によ
り、無駄な電気力消費を削減することが可能となる。
【００６４】図１０には、クロック制御レジスタ１３５
に対するクロック制御情報の設定動作が示されている。
システムＢＩＯＳは、システムパワーオンに応答してメ
モリ構成をチェックする。この場合、まず、クロック制
御レジスタ１３５にオール“０”のクロック制御情報が
セットされ、全てのメモリクロックＭＣＬＫがイネーブ
ルされる（ステップＳ４１）。
に対するクロック制御情報の設定動作が示されている。
システムＢＩＯＳは、システムパワーオンに応答してメ
モリ構成をチェックする。この場合、まず、クロック制
御レジスタ１３５にオール“０”のクロック制御情報が
セットされ、全てのメモリクロックＭＣＬＫがイネーブ
ルされる（ステップＳ４１）。
【００６５】次いで、システムＢＩＯＳは、ＲＡＳ線毎
にそれに接続されるバンクサイズをライト・リードコン
ペアなどによってチェックし、未使用バンク（バンクサ
イズ＝０）を検出する（ステップＳ４２）。そして、バ
ンクサイズ＝０のＲＡＳ線に対応するメモリクロックの
クロック制御情報を“１”にセットして、そのメモリク
ロックのドライブを禁止する（ステップＳ４３）。
にそれに接続されるバンクサイズをライト・リードコン
ペアなどによってチェックし、未使用バンク（バンクサ
イズ＝０）を検出する（ステップＳ４２）。そして、バ
ンクサイズ＝０のＲＡＳ線に対応するメモリクロックの
クロック制御情報を“１”にセットして、そのメモリク
ロックのドライブを禁止する（ステップＳ４３）。
【００６６】これにより、未使用ＰＣＩデバイスだけで
なく、未使用のメモリバンクに対する無駄なクロック供
給もなくなり、より消費電力を低減することが可能とな
る。また、メモリ制御サブシステム１３３に内蔵された
クロックドライバ１３４およびクロックドライブ制御レ
ジスタ１３５についても図７および図８の構成を適用す
ることができる。
なく、未使用のメモリバンクに対する無駄なクロック供
給もなくなり、より消費電力を低減することが可能とな
る。また、メモリ制御サブシステム１３３に内蔵された
クロックドライバ１３４およびクロックドライブ制御レ
ジスタ１３５についても図７および図８の構成を適用す
ることができる。
【００６７】
【発明の効果】以上説明したように、この発明によれ
ば、クロックドライブ装置内の各バッファ回路は、レジ
スタにセットされているクロックドライブ制御情報に従
ってイネーブル／ディスエーブル制御されるので、複数
のデバイスそれぞれのクロック信号線を選択的にドライ
ブできる。したがって、利用されてないＰＣＩデバイス
やメモリバンクに対してクロックの供給を停止すること
が可能になり、無駄な電力消費を低減することができ
る。
ば、クロックドライブ装置内の各バッファ回路は、レジ
スタにセットされているクロックドライブ制御情報に従
ってイネーブル／ディスエーブル制御されるので、複数
のデバイスそれぞれのクロック信号線を選択的にドライ
ブできる。したがって、利用されてないＰＣＩデバイス
やメモリバンクに対してクロックの供給を停止すること
が可能になり、無駄な電力消費を低減することができ
る。
【図１】この発明の一実施形態に係るポータブルコンピ
ュータのシステム構成を示すブロック図。
ュータのシステム構成を示すブロック図。
【図２】同実施形態のポータブルコンピュータに装着可
能なドッキングステーションの構成を示すブロック図。
能なドッキングステーションの構成を示すブロック図。
【図３】同実施形態のポータブルコンピュータに装着可
能なカードドックの構成を示すブロック図。
能なカードドックの構成を示すブロック図。
【図４】同実施形態のポータブルコンピュータにおける
パーワーオン時のＰＣＩクロック設定制御の手順を示す
フローチャート。
パーワーオン時のＰＣＩクロック設定制御の手順を示す
フローチャート。
【図５】同実施形態のポータブルコンピュータにおける
ＤＳＰシステムに対するＰＣＩクロック制御動作の手順
を示すフローチャート。
ＤＳＰシステムに対するＰＣＩクロック制御動作の手順
を示すフローチャート。
【図６】同実施形態のポータブルコンピュータにおける
ドッキングステーション関連のデバイスに対するＰＣＩ
クロック制御動作の手順を示すフローチャート。
ドッキングステーション関連のデバイスに対するＰＣＩ
クロック制御動作の手順を示すフローチャート。
【図７】同実施形態のポータブルコンピュータに設けら
れたクロックドライバの他の構成の一例を示す図。
れたクロックドライバの他の構成の一例を示す図。
【図８】図７のクロックドライバの電流駆動能力とクロ
ック制御情報との関係を示す図。
ック制御情報との関係を示す図。
【図９】同実施形態のポータブルコンピュータに設けら
れたメモリ制御サブシステムの構成を示すブロック図。
れたメモリ制御サブシステムの構成を示すブロック図。
【図１０】同実施形態のポータブルコンピュータにおけ
るメモリバンクに対するメモリクロック制御動作の手順
を示すフローチャート。
るメモリバンクに対するメモリクロック制御動作の手順
を示すフローチャート。
２…内部ＰＣＩバス、３…内部ＩＳＡバス、１１…ＣＰ
Ｕ、１２…ホスト−ＰＣＩブリッジ、１３…メモリ、１
５…ＤＳＰインタフェースゲートアレイ、１８…ＰＣＩ
−ＤＳブリッジ、２３…Ｉ／Ｏコントロールゲートアレ
イ、３０…ドッキングステーション、３１…ＤＳ−ＰＣ
Ｉ／ＩＳＡブリッジ、４０…カードドック、４１…カー
ドコントローラ、１２１…ＰＣＩクロックドライバ、１
２２…ＰＣＩクロックドライブ制御レジスタ、１３３…
メモリ制御サブシステム、１３４…メモリクロックトラ
イバ、１３５…メモリクロックドライブ制御レジスタ。
Ｕ、１２…ホスト−ＰＣＩブリッジ、１３…メモリ、１
５…ＤＳＰインタフェースゲートアレイ、１８…ＰＣＩ
−ＤＳブリッジ、２３…Ｉ／Ｏコントロールゲートアレ
イ、３０…ドッキングステーション、３１…ＤＳ−ＰＣ
Ｉ／ＩＳＡブリッジ、４０…カードドック、４１…カー
ドコントローラ、１２１…ＰＣＩクロックドライバ、１
２２…ＰＣＩクロックドライブ制御レジスタ、１３３…
メモリ制御サブシステム、１３４…メモリクロックトラ
イバ、１３５…メモリクロックドライブ制御レジスタ。
Claims (7)
- 【請求項１】 コンピュータシステムのバスに結合され
る複数のデバイスと、 プログラム可能に構成され、前記デバイス毎にクロック
供給の許可／禁止を指示するクロックドライブ制御情報
がセットされるレジスタと、 前記複数のデバイスそれぞれのクロック信号線をドライ
ブする複数のバッファ回路を有し、前記デバイス毎にク
ロック信号を供給するクロックドライブ装置であって、
前記各バッファ回路は、前記レジスタにセットされてい
るクロックドライブ制御情報に従ってクロック信号線の
ドライブ動作が許可／禁止されるように構成されている
クロックドライブ装置とを具備し、 前記複数のデバイスそれぞれのクロック信号線を選択的
にドライブできるようにしたことを特徴とするコンピュ
ータシステム。 - 【請求項２】 前記複数のデバイスには、所定のデバイ
スドライバプログラムによって動作制御される第１のデ
バイスが含まれており、 前記デバイスドライバプログラムが前記コンピュータシ
ステムのメモリに読み込まれるまでは前記第１のデバイ
スへのクロック供給が禁止されるように、前記デバイス
ドライバプログラムの読み込みに応答して前記第１のデ
バイスに対応する前記レジスタのクロックドライブ制御
情報を、クロック供給禁止を示すステートからクロック
供給許可を示すステートに書き替える手段とを具備する
ことを特徴とする請求項１記載のコンピュータシステ
ム。 - 【請求項３】 前記コンピュータシステムは、コンピュ
ータ本体と、このコンピュータ本体の拡張コネクタに取
り外し自在に接続され、各種拡張デバイスが装着可能な
拡張ユニットとから構成され、 前記コンピュータ本体は、 前記バスと前記拡張コネクタ間に接続され、前記バスと
前記拡張ユニットとの間のインターフェースを行う第２
のデバイスであって、前記クロックドライブ装置によっ
てドライブされるクロック信号線に接続されている第２
のデバイスと、 前記コンピュータ本体の拡張コネクタに前記拡張ユニッ
トが接続されたことを検出する検出手段と、 前記拡張ユニットが前記コンピュータ本体の拡張コネク
タに接続されるまでは前記第２のデバイスへのクロック
供給が禁止されるように、前記検出手段による前記拡張
ユニットの接続検出に応答して前記第２のデバイスに対
応する前記レジスタのクロックドライブ制御情報を、ク
ロック供給禁止を示すステートからクロック供給許可を
示すステートに書き替える手段とを具備することを特徴
とする請求項１記載のコンピュータシステム。 - 【請求項４】 前記拡張ユニットは、 前記拡張コネクタを介して前記クロックドライブ装置に
よってドライブされるクロック信号線に接続される第３
のデバイスを具備し、 前記書き替え手段は、 前記拡張ユニットが前記コンピュータ本体の拡張コネク
タに接続されるまでは前記第３のデバイスへのクロック
供給が禁止されるように、前記検出手段による前記拡張
ユニットの接続検出に応答して前記第３のデバイスに対
応する前記レジスタのクロックドライブ制御情報を、ク
ロック供給禁止を示すステートからクロック供給許可を
示すステートに書き替えることを特徴とする請求項３記
載のコンピュータシステム。 - 【請求項５】 各種メモリモジュールを実装可能なメモ
リスロットを有するコンピュータシステムにおいて、 プログラム可能に構成され、複数のメモリバンクの各々
に対するメモリクロックの供給の許可／禁止を指示する
クロックドライブ制御情報がセットされるレジスタと、 複数のメモリバンクそれぞれに接続されるメモリクロッ
ク信号線をドライブする複数のバッファ回路を有し、前
記メモリバンク毎にクロック信号を供給するクロックド
ライブ装置であって、前記各バッファ回路は、前記レジ
スタにセットされているクロックドライブ制御情報に従
ってメモリクロック信号線のドライブ動作が許可／禁止
されるように構成されているクロックドライブ装置と、 前記メモリスロットに実装されているメモリモジュール
のメモリバンク構成を調べ、未使用バンクに対応する前
記レジスタのクロックドライブ制御情報をクロック供給
禁止を示すステートに設定する手段とを具備することを
特徴とするコンピュータシステム。 - 【請求項６】 コンピュータシステムのバスに結合され
る複数のデバイスと、 プログラム可能に構成され、前記デバイス毎にクロック
供給の許可／禁止を指示するクロックドライブ制御情報
がセットされる第１レジスタと、 前記複数のデバイスそれぞれのクロック信号線をドライ
ブする複数のバッファ回路を有し、前記デバイス毎にク
ロック信号を供給する第１のクロックドライブ装置であ
って、前記各バッファ回路は、前記レジスタにセットさ
れているクロックドライブ制御情報に従ってクロック信
号線のドライブ動作が許可／禁止されるように構成され
ている第１のクロックドライブ装置と、 各種メモリモジュールを実装可能なメモリスロットと、 プログラム可能に構成され、複数のメモリバンクの各々
に対するメモリクロックの供給の許可／禁止を指示する
クロックドライブ制御情報がセットされる第２レジスタ
と、 複数のメモリバンクそれぞれに接続されるメモリクロッ
ク信号線をドライブする複数のバッファ回路を有し、前
記メモリバンク毎にクロック信号を供給する第２のクロ
ックドライブ装置であって、前記各バッファ回路は、前
記レジスタにセットされているクロックドライブ制御情
報に従ってメモリクロック信号線のドライブ動作が許可
／禁止されるように構成されている第２のクロックドラ
イブ装置とを具備することを特徴とするコンピュータシ
ステム。 - 【請求項７】 コンピュータシステムのバスに結合され
る複数のデバイスと、 プログラム可能に構成され、前記デバイス毎にクロック
ドライブのための電流値を指示するクロックドライブ制
御情報がセットされるレジスタと、 前記複数のデバイスそれぞれのクロック信号線をドライ
ブする複数のバッファ回路を有し、前記デバイス毎にク
ロック信号を供給するクロックドライブ装置であって、
前記各バッファ回路は、前記レジスタにセットされてい
るクロックドライブ制御情報に従ってクロック信号線を
ドライブするための電流駆動能力が段階的に切り替え可
能に構成されているクロックドライブ装置とを具備する
ことを特徴とするコンピュータシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21208195A JP3556340B2 (ja) | 1995-08-21 | 1995-08-21 | コンピュータシステム |
| US08/692,435 US5764968A (en) | 1995-08-21 | 1996-08-05 | Clock supply permission/inhibition control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21208195A JP3556340B2 (ja) | 1995-08-21 | 1995-08-21 | コンピュータシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0962622A true JPH0962622A (ja) | 1997-03-07 |
| JP3556340B2 JP3556340B2 (ja) | 2004-08-18 |
Family
ID=16616559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21208195A Expired - Fee Related JP3556340B2 (ja) | 1995-08-21 | 1995-08-21 | コンピュータシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5764968A (ja) |
| JP (1) | JP3556340B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081402A1 (fr) * | 2002-03-26 | 2003-10-02 | Mitsubishi Denki Kabushiki Kaisha | Appareil de traitement graphique |
| KR100435277B1 (ko) * | 2000-10-28 | 2004-06-11 | 엘지전자 주식회사 | 콤팩트 피씨아이에서 시스템 슬롯의 이중화 장치 |
| US6931563B2 (en) | 2000-08-01 | 2005-08-16 | Fujitsu Limited | Clock supply controller supplies an independent clock control signal to a PCMCIA controller which generates an interrupt signal |
| JP2006323865A (ja) * | 2006-07-18 | 2006-11-30 | Fujitsu Ltd | 電子機器及びクロック供給方法 |
| KR100710942B1 (ko) * | 2001-04-25 | 2007-04-24 | 엘지전자 주식회사 | 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치 |
| JP2007140627A (ja) * | 2005-11-15 | 2007-06-07 | Hitachi Industrial Equipment Systems Co Ltd | 計算機システム |
| JP2015023431A (ja) * | 2013-07-19 | 2015-02-02 | スパンション エルエルシー | 半導体装置 |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10274950A (ja) * | 1997-03-31 | 1998-10-13 | Sony Corp | 電子機器 |
| US6016517A (en) * | 1997-04-10 | 2000-01-18 | International Business Machines Corporation | Data processing system and method for optimizing connector usage |
| US6182180B1 (en) * | 1997-05-13 | 2001-01-30 | Micron Electronics, Inc. | Apparatus for interfacing buses |
| US6249834B1 (en) | 1997-05-13 | 2001-06-19 | Micron Technology, Inc. | System for expanding PCI bus loading capacity |
| US6269412B1 (en) | 1997-05-13 | 2001-07-31 | Micron Technology, Inc. | Apparatus for recording information system events |
| US6195717B1 (en) | 1997-05-13 | 2001-02-27 | Micron Electronics, Inc. | Method of expanding bus loading capacity |
| US6247080B1 (en) | 1997-05-13 | 2001-06-12 | Micron Electronics, Inc. | Method for the hot add of devices |
| US6304929B1 (en) | 1997-05-13 | 2001-10-16 | Micron Electronics, Inc. | Method for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals |
| US6247079B1 (en) | 1997-05-13 | 2001-06-12 | Micron Electronics, Inc | Apparatus for computer implemented hot-swap and hot-add |
| US6134668A (en) | 1997-05-13 | 2000-10-17 | Micron Electronics, Inc. | Method of selective independent powering of portion of computer system through remote interface from remote interface power supply |
| US6247898B1 (en) | 1997-05-13 | 2001-06-19 | Micron Electronics, Inc. | Computer fan speed control system |
| US6138250A (en) | 1997-05-13 | 2000-10-24 | Micron Electronics, Inc. | System for reading system log |
| US5962933A (en) * | 1997-05-13 | 1999-10-05 | Micron Electronics, Inc. | Computer fan speed control method |
| US6134673A (en) | 1997-05-13 | 2000-10-17 | Micron Electronics, Inc. | Method for clustering software applications |
| US6122758A (en) | 1997-05-13 | 2000-09-19 | Micron Electronics, Inc. | System for mapping environmental resources to memory for program access |
| US6163853A (en) | 1997-05-13 | 2000-12-19 | Micron Electronics, Inc. | Method for communicating a software-generated pulse waveform between two servers in a network |
| US6249885B1 (en) | 1997-05-13 | 2001-06-19 | Karl S. Johnson | Method for managing environmental conditions of a distributed processor system |
| US6324608B1 (en) | 1997-05-13 | 2001-11-27 | Micron Electronics | Method for hot swapping of network components |
| US6243773B1 (en) | 1997-05-13 | 2001-06-05 | Micron Electronics, Inc. | Configuration management system for hot adding and hot replacing devices |
| US6363497B1 (en) | 1997-05-13 | 2002-03-26 | Micron Technology, Inc. | System for clustering software applications |
| US6253334B1 (en) | 1997-05-13 | 2001-06-26 | Micron Electronics, Inc. | Three bus server architecture with a legacy PCI bus and mirrored I/O PCI buses |
| US6170067B1 (en) | 1997-05-13 | 2001-01-02 | Micron Technology, Inc. | System for automatically reporting a system failure in a server |
| US6122746A (en) | 1997-05-13 | 2000-09-19 | Micron Electronics, Inc. | System for powering up and powering down a server |
| US6073255A (en) | 1997-05-13 | 2000-06-06 | Micron Electronics, Inc. | Method of reading system log |
| US6173346B1 (en) | 1997-05-13 | 2001-01-09 | Micron Electronics, Inc. | Method for hot swapping a programmable storage adapter using a programmable processor for selectively enabling or disabling power to adapter slot in response to respective request signals |
| US6249828B1 (en) | 1997-05-13 | 2001-06-19 | Micron Electronics, Inc. | Method for the hot swap of a mass storage adapter on a system including a statically loaded adapter driver |
| US6243838B1 (en) | 1997-05-13 | 2001-06-05 | Micron Electronics, Inc. | Method for automatically reporting a system failure in a server |
| US6282673B1 (en) | 1997-05-13 | 2001-08-28 | Micron Technology, Inc. | Method of recording information system events |
| US6202160B1 (en) | 1997-05-13 | 2001-03-13 | Micron Electronics, Inc. | System for independent powering of a computer system |
| US6219734B1 (en) | 1997-05-13 | 2001-04-17 | Micron Electronics, Inc. | Method for the hot add of a mass storage adapter on a system including a statically loaded adapter driver |
| US6202111B1 (en) | 1997-05-13 | 2001-03-13 | Micron Electronics, Inc. | Method for the hot add of a network adapter on a system including a statically loaded adapter driver |
| US6192434B1 (en) | 1997-05-13 | 2001-02-20 | Micron Electronics, Inc | System for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals |
| US6266721B1 (en) | 1997-05-13 | 2001-07-24 | Micron Electronics, Inc. | System architecture for remote access and control of environmental management |
| US6292905B1 (en) | 1997-05-13 | 2001-09-18 | Micron Technology, Inc. | Method for providing a fault tolerant network using distributed server processes to remap clustered network resources to other servers during server failure |
| US5987554A (en) | 1997-05-13 | 1999-11-16 | Micron Electronics, Inc. | Method of controlling the transfer of information across an interface between two buses |
| US6499073B1 (en) | 1997-05-13 | 2002-12-24 | Micron Electronics, Inc. | System using programmable processor for selectively enabling or disabling power to adapter in response to respective request signals |
| US6179486B1 (en) | 1997-05-13 | 2001-01-30 | Micron Electronics, Inc. | Method for hot add of a mass storage adapter on a system including a dynamically loaded adapter driver |
| US6145098A (en) | 1997-05-13 | 2000-11-07 | Micron Electronics, Inc. | System for displaying system status |
| US6338150B1 (en) | 1997-05-13 | 2002-01-08 | Micron Technology, Inc. | Diagnostic and managing distributed processor system |
| US5892928A (en) | 1997-05-13 | 1999-04-06 | Micron Electronics, Inc. | Method for the hot add of a network adapter on a system including a dynamically loaded adapter driver |
| US6170028B1 (en) | 1997-05-13 | 2001-01-02 | Micron Electronics, Inc. | Method for hot swapping a programmable network adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals |
| US6330690B1 (en) | 1997-05-13 | 2001-12-11 | Micron Electronics, Inc. | Method of resetting a server |
| US6148355A (en) | 1997-05-13 | 2000-11-14 | Micron Electronics, Inc. | Configuration management method for hot adding and hot replacing devices |
| US6526333B1 (en) | 1997-05-13 | 2003-02-25 | Micron Technology, Inc. | Computer fan speed control system method |
| US5990582A (en) * | 1997-05-13 | 1999-11-23 | Micron Electronics, Inc. | Computer fan speed control device |
| US6163849A (en) | 1997-05-13 | 2000-12-19 | Micron Electronics, Inc. | Method of powering up or powering down a server to a maintenance state |
| US6269417B1 (en) | 1997-05-13 | 2001-07-31 | Micron Technology, Inc. | Method for determining and displaying the physical slot number of an expansion bus device |
| KR100271465B1 (ko) * | 1997-07-16 | 2000-11-15 | 윤종용 | 휴대형컴퓨터를위한확장시스템및그전원공급제어방법 |
| US6088816A (en) | 1997-10-01 | 2000-07-11 | Micron Electronics, Inc. | Method of displaying system status |
| US6065053A (en) | 1997-10-01 | 2000-05-16 | Micron Electronics, Inc. | System for resetting a server |
| US6009541A (en) * | 1997-10-01 | 1999-12-28 | Micron Electronics, Inc. | Apparatus for performing an extensive diagnostic test in conjunction with a bios test routine |
| US6175490B1 (en) | 1997-10-01 | 2001-01-16 | Micron Electronics, Inc. | Fault tolerant computer system |
| US6212585B1 (en) | 1997-10-01 | 2001-04-03 | Micron Electronics, Inc. | Method of automatically configuring a server after hot add of a device |
| US6263387B1 (en) | 1997-10-01 | 2001-07-17 | Micron Electronics, Inc. | System for automatically configuring a server after hot add of a device |
| US6154835A (en) | 1997-10-01 | 2000-11-28 | Micron Electronics, Inc. | Method for automatically configuring and formatting a computer system and installing software |
| US6035420A (en) * | 1997-10-01 | 2000-03-07 | Micron Electronics, Inc. | Method of performing an extensive diagnostic test in conjunction with a bios test routine |
| US6308234B1 (en) * | 1997-10-17 | 2001-10-23 | Acuity Imaging, Llc | Flexible processing hardware architecture |
| US6208772B1 (en) * | 1997-10-17 | 2001-03-27 | Acuity Imaging, Llc | Data processing system for logically adjacent data samples such as image data in a machine vision system |
| JP3649011B2 (ja) * | 1998-01-09 | 2005-05-18 | 株式会社日立製作所 | コンピュータシステム |
| US6298409B1 (en) | 1998-03-26 | 2001-10-02 | Micron Technology, Inc. | System for data and interrupt posting for computer devices |
| US6421746B1 (en) | 1998-03-26 | 2002-07-16 | Micron Electronics, Inc. | Method of data and interrupt posting for computer devices |
| US6295568B1 (en) * | 1998-04-06 | 2001-09-25 | International Business Machines Corporation | Method and system for supporting multiple local buses operating at different frequencies |
| US6009486A (en) * | 1998-04-29 | 1999-12-28 | International Business Machines Corporation | Cardbus docking station |
| US6205503B1 (en) | 1998-07-17 | 2001-03-20 | Mallikarjunan Mahalingam | Method for the hot swap and add of input/output platforms and devices |
| US6223234B1 (en) | 1998-07-17 | 2001-04-24 | Micron Electronics, Inc. | Apparatus for the hot swap and add of input/output platforms and devices |
| US6145036A (en) * | 1998-09-30 | 2000-11-07 | International Business Machines Corp. | Polling of failed devices on an I2 C bus |
| US6205504B1 (en) * | 1998-09-30 | 2001-03-20 | International Business Machines Corporation | Externally provided control of an I2C bus |
| KR100578112B1 (ko) * | 1998-10-16 | 2006-07-25 | 삼성전자주식회사 | 메모리 클럭 신호를 제어하는 컴퓨터 시스템 및그 방법 |
| US6611891B1 (en) * | 1998-11-23 | 2003-08-26 | Advanced Micro Devices, Inc. | Computer resource configuration mechanism across a multi-pipe communication link |
| JP2000347761A (ja) * | 1999-06-02 | 2000-12-15 | Alps Electric Co Ltd | 制御回路 |
| JP4451558B2 (ja) * | 2000-09-26 | 2010-04-14 | 株式会社リコー | Ｄｓｐ信号処理装置を使用したモデム |
| US6766474B2 (en) * | 2000-12-21 | 2004-07-20 | Intel Corporation | Multi-staged bios-based memory testing |
| JP2003256068A (ja) * | 2002-03-04 | 2003-09-10 | Seiko Epson Corp | クロック制御システム |
| US6959395B2 (en) * | 2002-06-26 | 2005-10-25 | Broadcom Corporation | Method and apparatus for the conditional enablement of PCI power management |
| US7346796B1 (en) * | 2003-12-30 | 2008-03-18 | Altera Corporation | Streaming output peripherals for programmable chip systems |
| US20050278469A1 (en) * | 2004-06-11 | 2005-12-15 | Samsung Electronics Co., Ltd. | Computer system and control method of the same |
| US20070000941A1 (en) * | 2005-07-01 | 2007-01-04 | Hadden David M | Motion-activated soap dispenser |
| US8131902B2 (en) * | 2007-03-06 | 2012-03-06 | International Business Machines Corporation | Determining orientation of blade server inserted into a blade chassis |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60195631A (ja) * | 1984-03-19 | 1985-10-04 | Hitachi Ltd | デ−タ処理装置 |
| US5586307A (en) * | 1993-06-30 | 1996-12-17 | Intel Corporation | Method and apparatus supplying synchronous clock signals to circuit components |
| US5546568A (en) * | 1993-12-29 | 1996-08-13 | Intel Corporation | CPU clock control unit |
| US5625807A (en) * | 1994-09-19 | 1997-04-29 | Advanced Micro Devices | System and method for enabling and disabling a clock run function to control a peripheral bus clock signal |
-
1995
- 1995-08-21 JP JP21208195A patent/JP3556340B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-05 US US08/692,435 patent/US5764968A/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6931563B2 (en) | 2000-08-01 | 2005-08-16 | Fujitsu Limited | Clock supply controller supplies an independent clock control signal to a PCMCIA controller which generates an interrupt signal |
| KR100435277B1 (ko) * | 2000-10-28 | 2004-06-11 | 엘지전자 주식회사 | 콤팩트 피씨아이에서 시스템 슬롯의 이중화 장치 |
| KR100710942B1 (ko) * | 2001-04-25 | 2007-04-24 | 엘지전자 주식회사 | 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치 |
| WO2003081402A1 (fr) * | 2002-03-26 | 2003-10-02 | Mitsubishi Denki Kabushiki Kaisha | Appareil de traitement graphique |
| JP2007140627A (ja) * | 2005-11-15 | 2007-06-07 | Hitachi Industrial Equipment Systems Co Ltd | 計算機システム |
| JP2006323865A (ja) * | 2006-07-18 | 2006-11-30 | Fujitsu Ltd | 電子機器及びクロック供給方法 |
| JP2015023431A (ja) * | 2013-07-19 | 2015-02-02 | スパンション エルエルシー | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3556340B2 (ja) | 2004-08-18 |
| US5764968A (en) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3556340B2 (ja) | コンピュータシステム | |
| JP2835184B2 (ja) | 情報処理装置、デバイス制御方法、およびｉｃカード | |
| JP3869049B2 (ja) | コンピュータシステムにおけるスタンバイ中のデバイス構成のロス防止方法およびデバイス構成の捕捉のためのコントローラ回路 | |
| JPH1165719A (ja) | コンピュータおよび画像表示方法 | |
| JPH0997127A (ja) | コンピュータシステム | |
| US5901292A (en) | Computer system having expansion unit | |
| US5509139A (en) | Circuit for disabling an address masking control signal using OR gate when a microprocessor is in a system management mode | |
| EP2102754B1 (en) | Clock generation for memory access without a local oscillator | |
| US6665765B1 (en) | Hot docking drive wedge and port replicator | |
| US5276864A (en) | Personal computer with alternate system controller error detection | |
| JPH096718A (ja) | ポータブルコンピュータシステム | |
| US6567868B1 (en) | Structure and method for automatically setting the CPU speed | |
| US5485585A (en) | Personal computer with alternate system controller and register for identifying active system controller | |
| US6256744B1 (en) | Personal computer component signal line isolation for an auxiliary powered component | |
| US5740377A (en) | Electronic device for computer | |
| US5857116A (en) | Circuit for disabling an address masking control signal when a microprocessor is in a system management mode | |
| JP3769541B2 (ja) | コンピュータ装置、ｍｉｎｉＰＣＩカード、自動電源オン回路、および自動立ち上げ方法 | |
| JPH1173330A (ja) | コンピュータシステム | |
| JPH09114566A (ja) | コンピュータシステム | |
| JP2982839B2 (ja) | パーソナルコンピュータシステム | |
| JPH1165720A (ja) | コンピュータおよびコンピュータシステム | |
| JP3447835B2 (ja) | Ｒａｍチップ識別方式 | |
| JPH10187304A (ja) | コンピュータシステムおよびそのシステムにおける周辺デバイスの挿抜制御方法 | |
| KR950003133B1 (ko) | 확장 유닛 접속시의 메모리 리플레시 제어 시스템 | |
| JP3389576B2 (ja) | 拡張ユニットを備えた携帯型コンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |