JPH0962622A - コンピュータシステム - Google Patents

コンピュータシステム

Info

Publication number
JPH0962622A
JPH0962622A JP7212081A JP21208195A JPH0962622A JP H0962622 A JPH0962622 A JP H0962622A JP 7212081 A JP7212081 A JP 7212081A JP 21208195 A JP21208195 A JP 21208195A JP H0962622 A JPH0962622 A JP H0962622A
Authority
JP
Japan
Prior art keywords
clock
memory
control information
clock signal
drive control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7212081A
Other languages
English (en)
Other versions
JP3556340B2 (ja
Inventor
Ryoji Ninomiya
良次 二宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21208195A priority Critical patent/JP3556340B2/ja
Priority to US08/692,435 priority patent/US5764968A/en
Publication of JPH0962622A publication Critical patent/JPH0962622A/ja
Application granted granted Critical
Publication of JP3556340B2 publication Critical patent/JP3556340B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215Monitoring of peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Memory System (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【目的】複数のデバイスそれぞれに対応する複数のクロ
ック信号線を選択的にドライブできるようにし、電力消
費の低減を図る。 【構成】クロックドライバ121内の各バッファ回路
は、クロックドライブ制御レジスタ122にセットされ
ているクロックドライブ制御情報に従ってイネーブル/
ディスエーブル制御される。レジスタ22にセットされ
るクロックドライブ制御情報はプログラマブルであるの
で、複数のPCIデバイスそれぞれのクロック信号線を
選択的にドライブできる。したがって、利用されてない
PCIデバイスに対してクロックの供給を停止すること
が可能になり、無駄な電力消費を低減することができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はコンピュータシス
テムに関し、特にシステムのコンポーネントであるデバ
イスそれぞれに別個のクロック信号線を介してクロック
信号が供給されるコンピュータシステムに関する。
【0002】
【従来の技術】従来、パーソナルコンピュータに使用さ
れるシステムバスとしては、ISA(Industry
Standard Architecture)バス
やEISA(Extended ISA)バスが主流で
あったが、最近では、データ転送速度の高速化や、プロ
セッサに依存しないシステムアーキテクチャの構築のた
めに、PCI(Peripheral Compone
nt Interconnect)バスが採用され始め
ている。
【0003】PCIバスにおいては、ほとんど全てのデ
ータ転送はブロック転送を基本としており、これら各ブ
ロック転送はバースト転送を用いて実現されている。こ
れにより、例えばPCIバスでは最大133Mバイト/
秒(データバスが32ビット幅の時)のデータ転送速度
を実現できる。
【0004】したがって、PCIバスを採用すると、I
/Oデバイス間、およびシステムメモリとI/Oデバイ
スとの間のデータ転送などを高速に行うことが可能とな
り、システム性能を高めることができる。
【0005】このようなPCIバスアーキテクチャで
は、高速動作の実現のためにクロックスキューを最小限
に抑える必要があり、そのためにシステムコンポーネン
ト毎にクロック(PCIクロック)が別個に供給されて
いる。
【0006】すなわち、システムボード上の複数のデバ
イスは、それぞれ対応するクロック信号線を介してクロ
ックドライバ内の異なるバッファに接続されており、そ
れらデバイスにはPCIクロックがポイント・ツー・ポ
イント形式でクロックドライバの複数のバッファから供
給される。これにより、1本のクロック信号線を複数の
システムコンポーネントそれぞれに分岐して供給する場
合に比べ、信号反射などの影響が大幅に低減され、クロ
ック信号の安定性を確保できる。
【0007】
【発明が解決しようとする課題】しかし、この構成で
は、高速クロックを多数のクロック信号線に供給するこ
とになるためクロックドライバの消費電流が大きくな
り、システムの電力消費量が増大されるという問題があ
る。また、従来のクロックドライバは、クロック信号を
常に全てのクロック信号線に供給する構成であるため、
実際に動作してないコンポーネントにも高速クロックが
入力されてしまい、電力が無駄に消費されてしまうとい
う問題があった。
【0008】この発明はこのような点に鑑みてなされた
もので、システムコンポーネントとして存在する複数の
デバイスそれぞれのクロック信号線を選択的にドライブ
できるようにし、電力消費の低減を図ることができるコ
ンピュータシステムを提供することを目的とする。
【0009】
【課題を解決するための手段】この発明によるコンピュ
ータシステムは、コンピュータシステムのバスに結合さ
れる複数のデバイスと、プログラム可能に構成され、前
記デバイス毎にクロック供給の許可/禁止を指示するク
ロックドライブ制御情報がセットされるレジスタと、前
記複数のデバイスそれぞれのクロック信号線をドライブ
する複数のバッファ回路を有し、前記デバイス毎にクロ
ック信号を供給するクロックドライブ装置であって、前
記各バッファ回路は、前記レジスタにセットされている
クロックドライブ制御情報に従ってクロック信号線のド
ライブ動作が許可/禁止されるように構成されているク
ロックドライブ装置とを具備し、前記複数のデバイスそ
れぞれのクロック信号線を選択的にドライブできるよう
にしたことを特徴とする。
【0010】このコンピュータシステムにおいては、ク
ロックドライブ装置内の各バッファ回路は、レジスタに
セットされているクロックドライブ制御情報に従ってイ
ネーブル/ディスエーブル制御される。レジスタにセッ
トされるクロックドライブ制御情報はプログラマブルで
あるので、複数のデバイスそれぞれのクロック信号線を
選択的にドライブできる。したがって、利用されてない
デバイスに対してクロックの供給を停止することが可能
になり、無駄な電力消費を低減することができる。この
場合、デバイスドライバプログラムによって動作制御さ
れるデバイス、例えばモデムやサウンド処理機能を提供
するデバイスについては、そのデバイスドライバがシス
テムに組み込まれるまでは使用されないので、それまで
の間はクロックの供給を停止しておくことが好ましい。
これは、そのデバイスドライバのメモリへの読み込みに
応答して、そのデバイスに対応するクロックドライブ制
御情報を、クロック供給禁止を示すステートからクロッ
ク供給許可を示すステートに書き替えることによって実
現できる。
【0011】また、クロックドライブ装置内の各バッフ
ァ回路の電流駆動能力を段階的に切り替えられるように
構成することによって、クロック信号線をドライブする
電流値についてもクロックドライブ制御情報によってプ
ログラマブルに設定できるようにすることがの望まし
い。
【0012】また、ポータブルコンピュータにおいて
は、そのコンピュータ本体に必要に応じて拡張ユニット
を接続する事が可能であるが、その拡張ユニットとのイ
ンターフェースを行うためのデバイスは、拡張ユニット
が接続されるまでは使用されない。このため、そのデバ
イスについても、拡張ユニットが接続されるまでの間は
クロック供給を停止しておくことが好ましい。これは、
拡張ユニットの接続を検出する手段を設け、その接続が
検出された時に、そのデバイスに対応するレジスタのク
ロックドライブ制御情報を、クロック供給禁止を示すス
テートからクロック供給許可を示すステートに書き替え
ることによって実現できる。
【0013】さらに、上述したこの発明のクロックドラ
イブ装置は、シンクロナスDRAMやRambusのよ
うにメモリバンク毎にメモリクロックの供給が必要とさ
れるメモリモジュールのクロック制御にも適用できる。
この場合、システムに実装されたメモリモジュール(拡
張メモリも含む)のバンク構成をチェックし、そのチェ
ック結果に従ってクロックドライブ制御情報の内容を決
定することにより、どのようなバンク構成のメモリモジ
ュールが使用された場合であっても、未使用バンクへの
無駄なクロック供給を停止することができる。例えば、
4本のRAS線RAS0〜3とそれに対応する4本のメ
モリクロック線MCLK0〜3を有するメモリサブシス
テムの場合を想定すると、使用されるメモリモジュール
が8MB×1バンク構成であれば、RAS0、MCLK
1だけが使用され、残りの未使用バンクに対応する3本
のメモリクロックMCLK1〜3の供給は停止される。
【0014】
【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。図1には、この発明の一実施形態
に係わるコンピュータシステムの構成が示されている。
このコンピュータシステムは、バッテリ駆動可能なノー
トブックタイプまたはラップトップタイプのポータブル
コンピュータであり、そのシステムボード上には、プロ
セッサバス1、内部PCIバス2、内部ISAバス3、
およびI2Cバス4が配設されている。また、このポー
タブルコンピュータ本体に設けられたドッキングコネク
タ10には、機能拡張のための拡張ユニットとして、図
2のドッキングステーション30、または図3のカード
ドック40がユーザによって必要に応じて接続される。
ドッキングコネクタ10は、図示のように、3つのコネ
クタ要素101,102,103から構成されている。
【0015】コンピュータ本体内には、CPU11、ホ
スト/PCIブリッジ装置12、メモリ13、ディスプ
レイコントローラ14、DSPインタフェースゲートア
レイ(DSP IF GA)15、内部PCI−ISA
ブリッジ装置16、カードコントローラ17、PCI−
DS(DS:ドッキングステーション)ブリッジ装置1
8、BIOS ROM19、HDD20、キーボードコ
ントローラ21、リアルタイムクロック(RTC)2
2、I/Oコントロールゲートアレイ23、電源コント
ローラ(PSC)24などが設けられている。
【0016】これらコンポーネントの内、内部PCIバ
ス2に接続されたPCIデバイスとして機能するもの、
すなわちディスプレイコントローラ14、DSPインタ
フェースゲートアレイ(DSP IF GA)15、内
部PCI−ISAブリッジ装置16、カードコントロー
ラ17、PCI−DS(DS:ドッキングステーショ
ン)ブリッジ装置18などには、ホスト/PCIブリッ
ジ装置12のクロックドライバ121からそれぞれ独立
にPCIバスクロック(CLK1〜CLKn)が供給さ
れる。
【0017】ドッキングステーション30は、PCI拡
張カード、ISA拡張カード、PCカードなどの拡張デ
バイスの増設のために使用されるものであり、このドッ
キングステーション30内には、図2に示されているよ
うに、外部PCIバス5および外部ISAバス6が拡張
バスとして配設されており、そこにはPCI拡張スロッ
トおよびISA拡張スロットが接続されている。また、
このドッキングステーション30内には、DS−PCI
/ISAブリッジ装置31、ジョイスティック32、D
Sコントローラ33、EEPROM34なども設けられ
ている。DS−PCI/ISAブリッジ装置31には、
ドッキングコネクタ10のコネクタ要素101を介して
ホスト/PCIブリッジ装置12のクロックドライバ1
21からのPCIバスクロック(CLK3)が供給され
る。
【0018】カードドック40は、PCカードの拡張な
どのために使用されるものであり、ここには、図3に示
されているように、カードコントローラ41、ジョイス
ティック32、DSコントローラ33、EEPROM3
4などが設けられている。カードコントローラ41に
は、ドッキングコネクタ10のコネクタ要素101を介
してホスト/PCIブリッジ装置12のクロックドライ
バ121からのPCIバスクロック(CLK3)が供給
される。
【0019】次に、図1のコンピュータ本体に設けられ
た各コンポーネントの機能および構成について説明す
る。CPU11は、例えば、米インテル社によって製造
販売されているマイクロプロセッサ“Pentium”
などによって実現されている。このCPU11の入出力
ピンに直結されているプロセッサバス1は、64ビット
幅のデータバスを有している。
【0020】メモリ13は、オペレーティングシステ
ム、デバイスドライバ、実行対象のアプリケーションプ
ログラム、および処理データなどを格納するメモリデバ
イスであり、複数のDRAMモジュールによって構成さ
れている。このメモリ13は、システムボード上に予め
実装されるシステムメモリ131と、ユーザによって必
要に応じて装着される拡張メモリ132とから構成され
る。これらシステムメモリ131および拡張メモリ13
2を構成するDRAMモジュールとしては、シンクロナ
スDRAMやRambusなど、バンク毎にメモリクロ
ックの供給が必要な高速メモリが利用される。
【0021】このメモリ13は、32ビット幅または6
4ビット幅のデータバスを有する専用のメモリバスを介
してホスト−PCIブリッジ装置12に接続されてい
る。メモリバスのデータバスとしてはプロセッサバス1
のデータバスを利用することもできる。この場合、メモ
リバスは、アドレスバスと各種メモリ制御信号線とから
構成される。
【0022】ホスト/PCIブリッジ装置12は、プロ
セッサバス1と内部PCIバス2との間を繋ぐブリッジ
LSIであり、PCIバス2のバスマスタの1つとして
機能する。このホスト/PCIブリッジ装置12は、プ
ロセッサバス1と内部PCIバス2との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してメモリ13をアクセス制
御する機能などを有している。
【0023】さらに、ホスト/PCIブリッジ装置12
には、クロックドライバ121、およびクロックドライ
ブ制御レジスタ122が設けられている。クロックドラ
イバ121は、複数のクロック信号線を介してPCIデ
バイスそれぞれにポイント・ツー・ポイント形式で接続
された複数のバッファ回路を有しており、PCIデバイ
ス毎にPCIバスクロック(CLK1〜CLKn)を独
立して供給する。各PCIバスクロックは、例えば33
MHzである。
【0024】バッファ回路の各々は、イネーブル/ディ
スエーブル制御可能に構成されており、イネーブル状態
の期間はPCIクロックを出力するが、ディスエーブル
状態の期間はPCIクロックは出力しない。各バッファ
回路のイネーブル/ディスエーブルは、クロックドライ
ブ制御レジスタ122にプログラムされるクロックドラ
イブ制御情報によって決定される。このクロックドライ
ブ制御レジスタ122は例えばコンフィグレーションア
ドレス空間にマッピングされたレジスタであり、CPU
11によってリード/ライト可能に構成されている。し
たがって、クロックドライブ制御レジスタ122にプロ
グラムする情報によって、PCIデバイス毎にクロック
供給を許可/禁止できる。
【0025】内部PCIバス2はクロック同期型の入出
力バスであり、内部PCIバス2上の全てのサイクルは
PCIバスクロックに同期して行なわれる。PCIバス
クロックの周波数は最大33MHzである。PCIバス
2は、時分割的に使用されるアドレス/データバスを有
している。このアドレス/データバスは、32ビット幅
である。
【0026】PCIバス2上のデータ転送サイクルは、
アドレスフェーズとそれに後続する1以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は8ビット、16ビット、24ビットまたは32ビット
のデータが出力される。
【0027】ディスプレイコントローラ14は、ホスト
/PCIブリッジ装置12と同様にPCIバス2のバス
マスタの1つであり、ビデオメモリ(VRAM)143
の画像データをLCD141や外部のCRTディプレイ
142に表示する。
【0028】DSPインタフェースゲートアレイ15
は、PCIデバイスの1つであり、DSP151、MO
DEM(CODEC)152、およびサウンドCODE
C153と共同して各種サウンド処理や電話/データの
通信処理を行うためのDSPシステムを構成する。
【0029】このDSPインタフェースゲートアレイ1
5は、メモリ13に読み込まれて実行される専用のデバ
イスドライバプログラムの制御の下で、DSP151、
MODEM(CODEC)152、およびサウンドCO
DEC153と通信して、DSP151のデジタル信号
処理機能を利用したサウンド処理や通信処理を制御す
る。
【0030】これらDSPインタフェースゲートアレイ
15、DSP151、MODEM(CODEC)15
2、およびサウンドCODEC153から構成されるD
SPシステムは、コンピュータ本体の電源投入時は機能
せず、デバイスドライバプログラムがオペレーティング
システムに組み込まれて初めて機能を開始できる。
【0031】このため、この実施形態のシステムでは、
デバイスドライバプログラムが組み込まれるまでの期間
の無駄な電力消費を低減するために、DSPインタフェ
ースゲートアレイ15に対するPCIバスクロック(C
LK1)の供給は、デバイスドライバプログラムがメモ
リ13に読み込まれた時点で初めて開始され、それまで
の期間中はPCIバスクロック(CLK1)の供給は停
止される。
【0032】内部PCI−ISAブリッジ装置16は、
内部PCIバス2と内部ISAバス3との間を繋ぐブリ
ッジLSIであり、PCIデバイスの1つとして機能す
る。この内部PCI−ISAブリッジ装置16には、P
CIバスアービタ、およびDMAコントローラなどが内
蔵されている。内部ISAバス3には、BIOS RO
M19、HDD20、キーボードコントローラ21、R
TC22、I/Oコントロールゲートアレイ23が接続
されている。
【0033】カードコントローラ17は、PCIデバイ
スの1つであり、PCMCIAまたはカードバス仕様の
PCカードを制御する。PCI−DSブリッジ装置18
は、内部PCIバス2とPCIバス相当のドッキングバ
ス7とを繋ぐブリッジLSIであり、PCIデバイスの
1つとして機能する。ドッキングバス7は、ドッキング
コネクタ10のコネクタ要素101を介して外部に導出
され、ドッキングステーション30やカードドック40
に接続される。
【0034】PCI−DSブリッジ装置18は、内部P
CIバス2とドッキングステーション30やカードドッ
ク40とのインタフェースを行うためのものであるた
め、ドッキングコネクタ10にドッキングステーション
30やカードドック40が接続されるまでは使用されな
い。
【0035】したがって、この実施形態のシステムで
は、ドッキングコネクタ10にドッキングステーション
30やカードドック40が接続されてない期間中は、P
CI−DSブリッジ装置18に対するPCIバスクロッ
ク(CLK2)の供給は停止される。
【0036】また、ドッキングコネクタ10を介して外
部に出力されるPCIバスクロック(CLK3)につい
ても、ドッキングコネクタ10にドッキングステーショ
ン30やカードドック40が接続されてない期間中はそ
の供給が停止される。
【0037】I/Oコントロールゲートアレイ23は、
内部ISAバス3とI2Cバス4とを繋ぐブリッジLS
Iであり、CPU11によってリード/ライト可能な複
数のレジスタ群を内蔵している。これらレジスタ群を使
用することにより、CPU11とI2Cバス4上の電源
コントローラ24との通信が可能となる。
【0038】I2Cバス4は、1本のクロック信号線と
1本のデータ線(SDA)から構成される双方向バスで
あり、これはドックキングコネクタ10のコネクタ要素
103を介して外部に導出されている。
【0039】また、I/Oコントロールゲートアレイ2
3は、ドックキングコネクタ10のコネクタ要素102
の所定ピン(DETECTピン)の電圧を監視する事に
より、コンピュータ本体とドッキングステーション30
またはカードドック40とのドッキング/アンドッキン
グを検出する。すなわち、図2および図3に示されてい
るように、ドッキングステーション30およびカードド
ック40においては、コネクタ要素102のDETEC
Tピンが接地されており、またコンピュータ本体のシス
テムボード上ではそのDETECTピンはプルアップさ
れている。したがって、コンピュータ本体にドッキング
ステーション30またはカードドック40が接続される
と、DETECTピンの電圧は“L”レベルとなり、分
離されると“H“レベルとなる。I/Oコントロールゲ
ートアレイ23は、このようなDETECTピンの電圧
変化に従ってコンピュータ本体とドッキングステーショ
ン30またはカードドック40とのドッキング/アンド
ッキングを検出する。この検出結果は、割り込み信号な
どよってCPU11に通知される。
【0040】次に、図2のドッキングステーション30
のコンポーネントについて説明する。前述したように、
ドッキングステーション30は、ポータブルコンピュー
タ本体に取り外し可能に装着できる拡張ユニットであ
る。このドッキングステーション30の筐体には、ポー
タブルコンピュータ本体を収容するための載置面と、こ
の載置面上にポータブルコンピュータ本体がセットされ
た時に、DSコントローラ33の制御の下でドッキング
ステーション30とコンピュータ本体100とをドッキ
ングさせるオートローディング機構などが設けられてい
る。また、ドッキングステーション30には、ポータブ
ルコンピュータ本体がセットされたことを検出してDS
コントローラ33に通知するための検出スイッチの他、
イジェクトスイッチ、電源スイッチなども設けられてい
る。イジェクトスイッチは、オートローディング機構に
よってドッキングステーション30とドッキングされて
いるコンピュータ本体を、そのドッキングステーション
30から取り外すための操作スイッチである。イジェク
トスイッチが押されると、オートローディング機構のモ
ータが逆回転され、ポータブルコンピュータ本体がドッ
キングステーション30から電気的に分離され取り外さ
れる。
【0041】ドッキングステーション30のDS−PC
I/ISAブリッジ装置31は、コンピュータ本体から
ドッキングステーション30に導出されるドッキングバ
ス7と外部PCIバス6および外部ISAバス7とを繋
ぐブリッジLSIである。このDS−PCI/ISAブ
リッジ装置41は、PCIデバイスの1つであり、PC
Iバスクロック(CLK3)に同期して動作する。この
PCIバスクロック(CLK3)は、前述したように、
ドッキングステーション30がコンピュータ本体に接続
された事が検出された時に初めて供給される。
【0042】DSコントローラ33は、ドッキングステ
ーション30の電源のオン/オフ、およびポータブルコ
ンピュータ本体とドッキングステーション30とのドッ
キング/アンドッキングを制御するためのマイコンであ
り、I2Cバス4を使用してコンピュータ本体の電源コ
ントローラ24およびI/Oコントロールゲートアレイ
23と通信する。
【0043】EEPROM34は、ドッキングステーシ
ョン30の拡張スロットに装着されている拡張カードの
属性(アドレス、DMAチャネル、IRQ番号、その
他)など、プラグ・アンド・プレイに必要な情報がPn
P格納される。このPnP情報は、コンピュータ本体と
ドッキングステーション30とがドッキングされた時
や、コンピュータ本体またはドッキングステーション3
0のパワーオン時などに、BIOS ROM19のシス
テムBIOSの制御の下、I2Cバス4を介してコント
ロールゲートアレイ23によってEEPROM34から
リードされる。
【0044】カードコントローラ35は、コンピュータ
本体内のカードコントローラ17と同様に、PCMCI
A/カードバス準拠のPCカードを制御する。図3のカ
ードドック40も、ポータブルコンピュータ本体に取り
外し可能に装着できる拡張ユニットである。
【0045】このカードドック40内に設けられたカー
ドコントローラ41は、PCMCIA/カードバス準拠
のPCカードを制御するものであり、PCIバスクロッ
ク(CLK3)に同期して動作する。このPCIバスク
ロック(CLK3)は、前述したように、カードドック
40がコンピュータ本体に接続された事が検出された時
に初めて供給される。
【0046】EEPROM43は、カードドック40の
PCカードスロットに装着されているPCカードの属性
など、プラグ・アンド・プレイに必要な情報がPnP格
納される。このPnP情報は、コンピュータ本体とカー
ドドック40とがドッキングされた時や、コンピュータ
本体またはカードドック40のパワーオン時などに、B
IOS ROM19のシステムBIOSの制御の下、I
2Cバス4を介してコントロールゲートアレイ23によ
ってEEPROM43からリードされる。
【0047】次に、この実施形態のシステムにおけるP
CIバスクロックの供給動作を説明する。図1のコンピ
ュータ本体がパワーオンされたとき、システムBIOS
は、クロックドライブ制御レジスタ122にクロックド
ライブ制御情報をセットする。クロックドライブ制御情
報は、前述したようにPCIデバイス毎にクロック供給
を許可/禁止するためのものであり、クロックドライブ
制御情報=“0”であれば、クロックドライバ121の
対応するバッファ回路はイネーブル状態に設定され、そ
のバッファ回路によって対応するクロック信号線がドラ
イブされる。一方、クロックドライブ制御情報=“1”
であれば、クロックドライバ121の対応するバッファ
回路はディスエーブル状態に設定され、そのバッファ回
路によるクロック信号線のドライブは行われない。
【0048】図4に示されているように、システムBI
OSは、まず、DSPインタフェースゲートアレイ15
に供給すべきPCIバスクロック(CLK1)、PCI
−DSブリッジ18に供給すべきPCIバスクロック
(CLK2)、およびドッキングステーション30のD
S−PCI/ISAブリッジ31またはカードドック4
0のカードコントローラ41に供給すべきPCIバスク
ロック(CLK3)の発生を停止させるために、それら
PCIデバイス、つまりCLK1〜CLK3に対応する
クロックドライブ制御情報をそれぞれ“1”にセットす
る(ステップS11)。次いで、システムBIOSは、
他のPCIデバイス全てに対するクロック供給が許可さ
れるように、それらPCIデバイスに対応するクロック
ドライブ制御情報をそれぞれ“0”にセットする(ステ
ップS12)。これにより、システムがパワーオンされ
ても、CLK1〜CLK3についてはその供給が停止さ
れる。
【0049】次に、図5および図6を参照して、CLK
1〜CLK3の供給開始動作について説明する。 (1)図5に示されているように、モデム/サウンド機
能を持つDSPシステムを使用するためのデバイスドラ
イバがメモリ13に読み込まれてOSに組み込まれる
と、まず、そのデバイスドライバからシステムBIOS
にクロックイネーブルコマンドが発行される(ステップ
S21)。このクロックイネーブルコマンドに応答し
て、システムBIOSは、DSPインタフェースゲート
アレイ15、つまりPCIバスクロック(CLK1)に
対応するクロックドライブ制御情報を“0”にセットす
る(ステップS22)。これにより、DSPインタフェ
ースゲートアレイ15に対するPCIバスクロック(C
LK1)の供給が開始される。
【0050】このように、DSPインタフェースゲート
アレイ15については、デバイスドライバがシステムに
組み込まれるまではクロック供給が停止されており、デ
バイスドライバがシステムに組み込まれた時点で初めて
クロックが供給される。従って、デバイスドライバが組
み込まれるまでの期間の無駄な電力消費を低減できる。
【0051】(2)コンピュータ本体のドッキングコネ
クタ10にドッキングステーション30またはカードド
ック40が接続されると、図6に示されているように、
その接続がI/Oコントロールゲートアレイ23によっ
て検知され、その事が割り込み信号によってCPU11
に通知される(ステップS31)。これにより、システ
ムBIOSが実行されて、PCI−DSブリッジ18、
つまりPCIバスクロック(CLK2)に対応するクロ
ックドライブ制御情報が“0”にセットされると共に、
ドッキングステーション30またはカードドック40に
出力するためのPCIバスクロック(CLK3)に対応
するクロックドライブ制御情報が“0”にセットされる
(ステップS32)。
【0052】このように、ドッキングステーション30
またはカードドック40のPCIデバイス、またはそれ
らドッキングステーション30またはカードドック40
とコンピュータ本体とのインターフェースを行うための
PCI−DSブリッジ18についても、ドッキングステ
ーション30またはカードドック40が接続されて初め
てクロックが供給され、それまでは供給されない。
【0053】図7には、図1に示したクロックドライバ
121の他の構成例が示されている。図7においては、
クロックドライバ121の各バッファ回路は、電流駆動
能力が段階的に切り替え可能に構成されており、クロッ
クドライブ制御情報は1つのバッファ回路当たり2ビッ
トから構成されている。この場合、クロックドライブ制
御情報の2ビットとクロック信号線のドライブ状態との
関係は図8のようになる。
【0054】例えば、クロックCLK1を発生するため
のバッファ回路に着目すると、クロックドライブ制御情
報の2ビット“b1,b0”が“1,1”であれば、バ
ッファ回路はディスエーブルされ、クロックCLK1の
発生は停止される。また、“b1,b0”が“1,
0”、“0,1”、“0,0”であれば、バッファ回路
はイネーブル状態に設定され、それぞれ4mA、8m
A、12mAでクロックCLK1用のクロック信号線を
ドライブする。
【0055】このような電流駆動能力の切り替えは、バ
ッファ回路毎に4mA用と8mA用の2つのバッファを
設け、それらバッファをそれぞれイネーブル/ディスエ
ーブル制御する事などによって実現できる。
【0056】このようなクロックドライバ121を利用
すれば、クロック供給を停止する代わりに4mAでクロ
ック信号線をドライブするといった省電力モードを実現
する事もできる。
【0057】図9には、図1のホスト−PCIブリッジ
12に内蔵されているメモリ制御サブシステム133と
メモリ13との接続関係が示されている。メモリ13と
して用いられるシステムメモリ131および拡張メモリ
132は、それぞれ1バンク以上の複数のDRAMモジ
ュールから構成されている。各バンクは、例えば複数個
のシンクロナスDRAMまたはRambus準拠のDR
AMチップによって構成されている。各バンクは、メモ
リアドレスバスおよびメモリデータバスにパラレルに接
続されている。また、RAS線およびメモリクロック
(MCLK)線はそれらバンクに別個に供給されてお
り、CAS線はそれらバンクに共通に供給されている。
【0058】メモリクロック線のドライブは、メモリ制
御サブシステム133に内蔵されたクロックドライバ1
34およびクロックドライブ制御レジスタ134によっ
て制御される。これらクロックドライバ134およびク
ロックドライブ制御レジスタ134は、それぞれ図1の
クロックドライバ121およびクロックドライブ制御レ
ジスタ122に相当している。
【0059】すなわち、クロックドライバ134は、複
数のメモリクロック信号線を介してバンクそれぞれにポ
イント・ツー・ポイント形式で接続された複数のバッフ
ァ回路を有しており、バンク毎にメモリクロック(MC
LK1〜MCLKn)を独立して供給する。各メモリク
ロックは、例えば60MHzである。
【0060】バッファ回路の各々は、イネーブル/ディ
スエーブル制御可能に構成されており、イネーブル状態
の期間はメモリクロックを出力するが、ディスエーブル
状態の期間はメモリクロックは出力しない。各バッファ
回路のイネーブル/ディスエーブルは、クロックドライ
ブ制御レジスタ135にプログラムされるクロックドラ
イブ制御情報によって決定される。このクロックドライ
ブ制御レジスタ135は例えばコンフィグレーションア
ドレス空間にマッビングされたレジスタであり、CPU
11によってリード/ライト可能に構成されている。し
たがって、クロックドライブ制御レジスタ135にプロ
グラムする情報によって、バンク毎にクロック供給を制
御できる。
【0061】このシステムでは、未使用バンクに対する
メモリクロックの供給、つまり予め用意されている複数
のRAS線の中で未使用のRAS線に対応するメモリク
ロックの供給が停止される。どのRAS線が未使用とな
るかは、システムメモリ131および拡張メモリ132
それぞれのために予め用意されたRAS線の数と実際に
装着されるメモリモジュールのバンク構成とによって決
定される。
【0062】例えば、システムメモリ131用のメモリ
スロットにRAS1,RAS2の2つのRAS線が接続
されている場合に、例えば拡張メモリとして4MB×1
バンク構成のメモリモジュールがそのスロットに接続さ
れると、RAS1だけが使用され、RAS2は未使用と
なる。同様に、拡張メモリ132用のメモリスロットに
RAS3〜RAS5の3つのRAS線が接続されている
場合に、例えば拡張メモリとして4MB×2バンク構成
のメモリモジュールがそのスロットに接続されると、R
AS3,RAS4だけが使用され、RAS5は未使用と
なる。
【0063】これら未使用のRAS線にはバンクは接続
されないので、そのRAS線に対応するメモリクロック
線も使用されることない。したがって、未使用のRAS
線、つまり未使用バンクに対応するメモリクロック線の
ドライブをクロック制御情報によって禁止する事によ
り、無駄な電気力消費を削減することが可能となる。
【0064】図10には、クロック制御レジスタ135
に対するクロック制御情報の設定動作が示されている。
システムBIOSは、システムパワーオンに応答してメ
モリ構成をチェックする。この場合、まず、クロック制
御レジスタ135にオール“0”のクロック制御情報が
セットされ、全てのメモリクロックMCLKがイネーブ
ルされる(ステップS41)。
【0065】次いで、システムBIOSは、RAS線毎
にそれに接続されるバンクサイズをライト・リードコン
ペアなどによってチェックし、未使用バンク(バンクサ
イズ=0)を検出する(ステップS42)。そして、バ
ンクサイズ=0のRAS線に対応するメモリクロックの
クロック制御情報を“1”にセットして、そのメモリク
ロックのドライブを禁止する(ステップS43)。
【0066】これにより、未使用PCIデバイスだけで
なく、未使用のメモリバンクに対する無駄なクロック供
給もなくなり、より消費電力を低減することが可能とな
る。また、メモリ制御サブシステム133に内蔵された
クロックドライバ134およびクロックドライブ制御レ
ジスタ135についても図7および図8の構成を適用す
ることができる。
【0067】
【発明の効果】以上説明したように、この発明によれ
ば、クロックドライブ装置内の各バッファ回路は、レジ
スタにセットされているクロックドライブ制御情報に従
ってイネーブル/ディスエーブル制御されるので、複数
のデバイスそれぞれのクロック信号線を選択的にドライ
ブできる。したがって、利用されてないPCIデバイス
やメモリバンクに対してクロックの供給を停止すること
が可能になり、無駄な電力消費を低減することができ
る。
【図面の簡単な説明】
【図1】この発明の一実施形態に係るポータブルコンピ
ュータのシステム構成を示すブロック図。
【図2】同実施形態のポータブルコンピュータに装着可
能なドッキングステーションの構成を示すブロック図。
【図3】同実施形態のポータブルコンピュータに装着可
能なカードドックの構成を示すブロック図。
【図4】同実施形態のポータブルコンピュータにおける
パーワーオン時のPCIクロック設定制御の手順を示す
フローチャート。
【図5】同実施形態のポータブルコンピュータにおける
DSPシステムに対するPCIクロック制御動作の手順
を示すフローチャート。
【図6】同実施形態のポータブルコンピュータにおける
ドッキングステーション関連のデバイスに対するPCI
クロック制御動作の手順を示すフローチャート。
【図7】同実施形態のポータブルコンピュータに設けら
れたクロックドライバの他の構成の一例を示す図。
【図8】図7のクロックドライバの電流駆動能力とクロ
ック制御情報との関係を示す図。
【図9】同実施形態のポータブルコンピュータに設けら
れたメモリ制御サブシステムの構成を示すブロック図。
【図10】同実施形態のポータブルコンピュータにおけ
るメモリバンクに対するメモリクロック制御動作の手順
を示すフローチャート。
【符号の説明】
2…内部PCIバス、3…内部ISAバス、11…CP
U、12…ホスト−PCIブリッジ、13…メモリ、1
5…DSPインタフェースゲートアレイ、18…PCI
−DSブリッジ、23…I/Oコントロールゲートアレ
イ、30…ドッキングステーション、31…DS−PC
I/ISAブリッジ、40…カードドック、41…カー
ドコントローラ、121…PCIクロックドライバ、1
22…PCIクロックドライブ制御レジスタ、133…
メモリ制御サブシステム、134…メモリクロックトラ
イバ、135…メモリクロックドライブ制御レジスタ。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 コンピュータシステムのバスに結合され
    る複数のデバイスと、 プログラム可能に構成され、前記デバイス毎にクロック
    供給の許可/禁止を指示するクロックドライブ制御情報
    がセットされるレジスタと、 前記複数のデバイスそれぞれのクロック信号線をドライ
    ブする複数のバッファ回路を有し、前記デバイス毎にク
    ロック信号を供給するクロックドライブ装置であって、
    前記各バッファ回路は、前記レジスタにセットされてい
    るクロックドライブ制御情報に従ってクロック信号線の
    ドライブ動作が許可/禁止されるように構成されている
    クロックドライブ装置とを具備し、 前記複数のデバイスそれぞれのクロック信号線を選択的
    にドライブできるようにしたことを特徴とするコンピュ
    ータシステム。
  2. 【請求項2】 前記複数のデバイスには、所定のデバイ
    スドライバプログラムによって動作制御される第1のデ
    バイスが含まれており、 前記デバイスドライバプログラムが前記コンピュータシ
    ステムのメモリに読み込まれるまでは前記第1のデバイ
    スへのクロック供給が禁止されるように、前記デバイス
    ドライバプログラムの読み込みに応答して前記第1のデ
    バイスに対応する前記レジスタのクロックドライブ制御
    情報を、クロック供給禁止を示すステートからクロック
    供給許可を示すステートに書き替える手段とを具備する
    ことを特徴とする請求項1記載のコンピュータシステ
    ム。
  3. 【請求項3】 前記コンピュータシステムは、コンピュ
    ータ本体と、このコンピュータ本体の拡張コネクタに取
    り外し自在に接続され、各種拡張デバイスが装着可能な
    拡張ユニットとから構成され、 前記コンピュータ本体は、 前記バスと前記拡張コネクタ間に接続され、前記バスと
    前記拡張ユニットとの間のインターフェースを行う第2
    のデバイスであって、前記クロックドライブ装置によっ
    てドライブされるクロック信号線に接続されている第2
    のデバイスと、 前記コンピュータ本体の拡張コネクタに前記拡張ユニッ
    トが接続されたことを検出する検出手段と、 前記拡張ユニットが前記コンピュータ本体の拡張コネク
    タに接続されるまでは前記第2のデバイスへのクロック
    供給が禁止されるように、前記検出手段による前記拡張
    ユニットの接続検出に応答して前記第2のデバイスに対
    応する前記レジスタのクロックドライブ制御情報を、ク
    ロック供給禁止を示すステートからクロック供給許可を
    示すステートに書き替える手段とを具備することを特徴
    とする請求項1記載のコンピュータシステム。
  4. 【請求項4】 前記拡張ユニットは、 前記拡張コネクタを介して前記クロックドライブ装置に
    よってドライブされるクロック信号線に接続される第3
    のデバイスを具備し、 前記書き替え手段は、 前記拡張ユニットが前記コンピュータ本体の拡張コネク
    タに接続されるまでは前記第3のデバイスへのクロック
    供給が禁止されるように、前記検出手段による前記拡張
    ユニットの接続検出に応答して前記第3のデバイスに対
    応する前記レジスタのクロックドライブ制御情報を、ク
    ロック供給禁止を示すステートからクロック供給許可を
    示すステートに書き替えることを特徴とする請求項3記
    載のコンピュータシステム。
  5. 【請求項5】 各種メモリモジュールを実装可能なメモ
    リスロットを有するコンピュータシステムにおいて、 プログラム可能に構成され、複数のメモリバンクの各々
    に対するメモリクロックの供給の許可/禁止を指示する
    クロックドライブ制御情報がセットされるレジスタと、 複数のメモリバンクそれぞれに接続されるメモリクロッ
    ク信号線をドライブする複数のバッファ回路を有し、前
    記メモリバンク毎にクロック信号を供給するクロックド
    ライブ装置であって、前記各バッファ回路は、前記レジ
    スタにセットされているクロックドライブ制御情報に従
    ってメモリクロック信号線のドライブ動作が許可/禁止
    されるように構成されているクロックドライブ装置と、 前記メモリスロットに実装されているメモリモジュール
    のメモリバンク構成を調べ、未使用バンクに対応する前
    記レジスタのクロックドライブ制御情報をクロック供給
    禁止を示すステートに設定する手段とを具備することを
    特徴とするコンピュータシステム。
  6. 【請求項6】 コンピュータシステムのバスに結合され
    る複数のデバイスと、 プログラム可能に構成され、前記デバイス毎にクロック
    供給の許可/禁止を指示するクロックドライブ制御情報
    がセットされる第1レジスタと、 前記複数のデバイスそれぞれのクロック信号線をドライ
    ブする複数のバッファ回路を有し、前記デバイス毎にク
    ロック信号を供給する第1のクロックドライブ装置であ
    って、前記各バッファ回路は、前記レジスタにセットさ
    れているクロックドライブ制御情報に従ってクロック信
    号線のドライブ動作が許可/禁止されるように構成され
    ている第1のクロックドライブ装置と、 各種メモリモジュールを実装可能なメモリスロットと、 プログラム可能に構成され、複数のメモリバンクの各々
    に対するメモリクロックの供給の許可/禁止を指示する
    クロックドライブ制御情報がセットされる第2レジスタ
    と、 複数のメモリバンクそれぞれに接続されるメモリクロッ
    ク信号線をドライブする複数のバッファ回路を有し、前
    記メモリバンク毎にクロック信号を供給する第2のクロ
    ックドライブ装置であって、前記各バッファ回路は、前
    記レジスタにセットされているクロックドライブ制御情
    報に従ってメモリクロック信号線のドライブ動作が許可
    /禁止されるように構成されている第2のクロックドラ
    イブ装置とを具備することを特徴とするコンピュータシ
    ステム。
  7. 【請求項7】 コンピュータシステムのバスに結合され
    る複数のデバイスと、 プログラム可能に構成され、前記デバイス毎にクロック
    ドライブのための電流値を指示するクロックドライブ制
    御情報がセットされるレジスタと、 前記複数のデバイスそれぞれのクロック信号線をドライ
    ブする複数のバッファ回路を有し、前記デバイス毎にク
    ロック信号を供給するクロックドライブ装置であって、
    前記各バッファ回路は、前記レジスタにセットされてい
    るクロックドライブ制御情報に従ってクロック信号線を
    ドライブするための電流駆動能力が段階的に切り替え可
    能に構成されているクロックドライブ装置とを具備する
    ことを特徴とするコンピュータシステム。
JP21208195A 1995-08-21 1995-08-21 コンピュータシステム Expired - Fee Related JP3556340B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21208195A JP3556340B2 (ja) 1995-08-21 1995-08-21 コンピュータシステム
US08/692,435 US5764968A (en) 1995-08-21 1996-08-05 Clock supply permission/inhibition control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21208195A JP3556340B2 (ja) 1995-08-21 1995-08-21 コンピュータシステム

Publications (2)

Publication Number Publication Date
JPH0962622A true JPH0962622A (ja) 1997-03-07
JP3556340B2 JP3556340B2 (ja) 2004-08-18

Family

ID=16616559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21208195A Expired - Fee Related JP3556340B2 (ja) 1995-08-21 1995-08-21 コンピュータシステム

Country Status (2)

Country Link
US (1) US5764968A (ja)
JP (1) JP3556340B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081402A1 (fr) * 2002-03-26 2003-10-02 Mitsubishi Denki Kabushiki Kaisha Appareil de traitement graphique
KR100435277B1 (ko) * 2000-10-28 2004-06-11 엘지전자 주식회사 콤팩트 피씨아이에서 시스템 슬롯의 이중화 장치
US6931563B2 (en) 2000-08-01 2005-08-16 Fujitsu Limited Clock supply controller supplies an independent clock control signal to a PCMCIA controller which generates an interrupt signal
JP2006323865A (ja) * 2006-07-18 2006-11-30 Fujitsu Ltd 電子機器及びクロック供給方法
KR100710942B1 (ko) * 2001-04-25 2007-04-24 엘지전자 주식회사 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치
JP2007140627A (ja) * 2005-11-15 2007-06-07 Hitachi Industrial Equipment Systems Co Ltd 計算機システム
JP2015023431A (ja) * 2013-07-19 2015-02-02 スパンション エルエルシー 半導体装置

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10274950A (ja) * 1997-03-31 1998-10-13 Sony Corp 電子機器
US6016517A (en) * 1997-04-10 2000-01-18 International Business Machines Corporation Data processing system and method for optimizing connector usage
US6219734B1 (en) 1997-05-13 2001-04-17 Micron Electronics, Inc. Method for the hot add of a mass storage adapter on a system including a statically loaded adapter driver
US6269412B1 (en) 1997-05-13 2001-07-31 Micron Technology, Inc. Apparatus for recording information system events
US6253334B1 (en) 1997-05-13 2001-06-26 Micron Electronics, Inc. Three bus server architecture with a legacy PCI bus and mirrored I/O PCI buses
US6148355A (en) 1997-05-13 2000-11-14 Micron Electronics, Inc. Configuration management method for hot adding and hot replacing devices
US6292905B1 (en) 1997-05-13 2001-09-18 Micron Technology, Inc. Method for providing a fault tolerant network using distributed server processes to remap clustered network resources to other servers during server failure
US6499073B1 (en) 1997-05-13 2002-12-24 Micron Electronics, Inc. System using programmable processor for selectively enabling or disabling power to adapter in response to respective request signals
US6304929B1 (en) 1997-05-13 2001-10-16 Micron Electronics, Inc. Method for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6247079B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc Apparatus for computer implemented hot-swap and hot-add
US6192434B1 (en) 1997-05-13 2001-02-20 Micron Electronics, Inc System for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6173346B1 (en) 1997-05-13 2001-01-09 Micron Electronics, Inc. Method for hot swapping a programmable storage adapter using a programmable processor for selectively enabling or disabling power to adapter slot in response to respective request signals
US6243838B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Method for automatically reporting a system failure in a server
US5987554A (en) * 1997-05-13 1999-11-16 Micron Electronics, Inc. Method of controlling the transfer of information across an interface between two buses
US6122758A (en) 1997-05-13 2000-09-19 Micron Electronics, Inc. System for mapping environmental resources to memory for program access
US5892928A (en) 1997-05-13 1999-04-06 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a dynamically loaded adapter driver
US6163849A (en) 1997-05-13 2000-12-19 Micron Electronics, Inc. Method of powering up or powering down a server to a maintenance state
US6134673A (en) 1997-05-13 2000-10-17 Micron Electronics, Inc. Method for clustering software applications
US6122746A (en) 1997-05-13 2000-09-19 Micron Electronics, Inc. System for powering up and powering down a server
US6249834B1 (en) 1997-05-13 2001-06-19 Micron Technology, Inc. System for expanding PCI bus loading capacity
US6195717B1 (en) 1997-05-13 2001-02-27 Micron Electronics, Inc. Method of expanding bus loading capacity
US6526333B1 (en) 1997-05-13 2003-02-25 Micron Technology, Inc. Computer fan speed control system method
US6170028B1 (en) 1997-05-13 2001-01-02 Micron Electronics, Inc. Method for hot swapping a programmable network adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6179486B1 (en) 1997-05-13 2001-01-30 Micron Electronics, Inc. Method for hot add of a mass storage adapter on a system including a dynamically loaded adapter driver
US6249885B1 (en) 1997-05-13 2001-06-19 Karl S. Johnson Method for managing environmental conditions of a distributed processor system
US6202160B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. System for independent powering of a computer system
US6338150B1 (en) 1997-05-13 2002-01-08 Micron Technology, Inc. Diagnostic and managing distributed processor system
US6269417B1 (en) 1997-05-13 2001-07-31 Micron Technology, Inc. Method for determining and displaying the physical slot number of an expansion bus device
US6145098A (en) 1997-05-13 2000-11-07 Micron Electronics, Inc. System for displaying system status
US6202111B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a statically loaded adapter driver
US6272648B1 (en) 1997-05-13 2001-08-07 Micron Electronics, Inc. System for communicating a software-generated pulse waveform between two servers in a network
US5990582A (en) * 1997-05-13 1999-11-23 Micron Electronics, Inc. Computer fan speed control device
US6363497B1 (en) 1997-05-13 2002-03-26 Micron Technology, Inc. System for clustering software applications
US6324608B1 (en) 1997-05-13 2001-11-27 Micron Electronics Method for hot swapping of network components
US6073255A (en) 1997-05-13 2000-06-06 Micron Electronics, Inc. Method of reading system log
US6243773B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Configuration management system for hot adding and hot replacing devices
US6247080B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc. Method for the hot add of devices
US6330690B1 (en) 1997-05-13 2001-12-11 Micron Electronics, Inc. Method of resetting a server
US6247898B1 (en) 1997-05-13 2001-06-19 Micron Electronics, Inc. Computer fan speed control system
US6138250A (en) 1997-05-13 2000-10-24 Micron Electronics, Inc. System for reading system log
US5962933A (en) * 1997-05-13 1999-10-05 Micron Electronics, Inc. Computer fan speed control method
US6170067B1 (en) 1997-05-13 2001-01-02 Micron Technology, Inc. System for automatically reporting a system failure in a server
US6134668A (en) 1997-05-13 2000-10-17 Micron Electronics, Inc. Method of selective independent powering of portion of computer system through remote interface from remote interface power supply
US6282673B1 (en) 1997-05-13 2001-08-28 Micron Technology, Inc. Method of recording information system events
US6189109B1 (en) 1997-05-13 2001-02-13 Micron Electronics, Inc. Method of remote access and control of environmental conditions
US6249828B1 (en) 1997-05-13 2001-06-19 Micron Electronics, Inc. Method for the hot swap of a mass storage adapter on a system including a statically loaded adapter driver
US6182180B1 (en) * 1997-05-13 2001-01-30 Micron Electronics, Inc. Apparatus for interfacing buses
KR100271465B1 (ko) * 1997-07-16 2000-11-15 윤종용 휴대형컴퓨터를위한확장시스템및그전원공급제어방법
US6263387B1 (en) 1997-10-01 2001-07-17 Micron Electronics, Inc. System for automatically configuring a server after hot add of a device
US6175490B1 (en) 1997-10-01 2001-01-16 Micron Electronics, Inc. Fault tolerant computer system
US6009541A (en) * 1997-10-01 1999-12-28 Micron Electronics, Inc. Apparatus for performing an extensive diagnostic test in conjunction with a bios test routine
US6088816A (en) 1997-10-01 2000-07-11 Micron Electronics, Inc. Method of displaying system status
US6212585B1 (en) 1997-10-01 2001-04-03 Micron Electronics, Inc. Method of automatically configuring a server after hot add of a device
US6035420A (en) * 1997-10-01 2000-03-07 Micron Electronics, Inc. Method of performing an extensive diagnostic test in conjunction with a bios test routine
US6154835A (en) 1997-10-01 2000-11-28 Micron Electronics, Inc. Method for automatically configuring and formatting a computer system and installing software
US6065053A (en) 1997-10-01 2000-05-16 Micron Electronics, Inc. System for resetting a server
US6208772B1 (en) * 1997-10-17 2001-03-27 Acuity Imaging, Llc Data processing system for logically adjacent data samples such as image data in a machine vision system
US6308234B1 (en) * 1997-10-17 2001-10-23 Acuity Imaging, Llc Flexible processing hardware architecture
JP3649011B2 (ja) * 1998-01-09 2005-05-18 株式会社日立製作所 コンピュータシステム
US6421746B1 (en) 1998-03-26 2002-07-16 Micron Electronics, Inc. Method of data and interrupt posting for computer devices
US6298409B1 (en) 1998-03-26 2001-10-02 Micron Technology, Inc. System for data and interrupt posting for computer devices
US6295568B1 (en) * 1998-04-06 2001-09-25 International Business Machines Corporation Method and system for supporting multiple local buses operating at different frequencies
US6009486A (en) * 1998-04-29 1999-12-28 International Business Machines Corporation Cardbus docking station
US6223234B1 (en) 1998-07-17 2001-04-24 Micron Electronics, Inc. Apparatus for the hot swap and add of input/output platforms and devices
US6205503B1 (en) 1998-07-17 2001-03-20 Mallikarjunan Mahalingam Method for the hot swap and add of input/output platforms and devices
US6205504B1 (en) * 1998-09-30 2001-03-20 International Business Machines Corporation Externally provided control of an I2C bus
US6145036A (en) * 1998-09-30 2000-11-07 International Business Machines Corp. Polling of failed devices on an I2 C bus
KR100578112B1 (ko) * 1998-10-16 2006-07-25 삼성전자주식회사 메모리 클럭 신호를 제어하는 컴퓨터 시스템 및그 방법
US6611891B1 (en) 1998-11-23 2003-08-26 Advanced Micro Devices, Inc. Computer resource configuration mechanism across a multi-pipe communication link
JP2000347761A (ja) * 1999-06-02 2000-12-15 Alps Electric Co Ltd 制御回路
JP4451558B2 (ja) * 2000-09-26 2010-04-14 株式会社リコー Dsp信号処理装置を使用したモデム
US6766474B2 (en) * 2000-12-21 2004-07-20 Intel Corporation Multi-staged bios-based memory testing
JP2003256068A (ja) * 2002-03-04 2003-09-10 Seiko Epson Corp クロック制御システム
US6959395B2 (en) * 2002-06-26 2005-10-25 Broadcom Corporation Method and apparatus for the conditional enablement of PCI power management
US7346796B1 (en) * 2003-12-30 2008-03-18 Altera Corporation Streaming output peripherals for programmable chip systems
US20050278469A1 (en) * 2004-06-11 2005-12-15 Samsung Electronics Co., Ltd. Computer system and control method of the same
US20070000941A1 (en) * 2005-07-01 2007-01-04 Hadden David M Motion-activated soap dispenser
US8131902B2 (en) * 2007-03-06 2012-03-06 International Business Machines Corporation Determining orientation of blade server inserted into a blade chassis

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195631A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd デ−タ処理装置
US5586307A (en) * 1993-06-30 1996-12-17 Intel Corporation Method and apparatus supplying synchronous clock signals to circuit components
US5546568A (en) * 1993-12-29 1996-08-13 Intel Corporation CPU clock control unit
US5625807A (en) * 1994-09-19 1997-04-29 Advanced Micro Devices System and method for enabling and disabling a clock run function to control a peripheral bus clock signal

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6931563B2 (en) 2000-08-01 2005-08-16 Fujitsu Limited Clock supply controller supplies an independent clock control signal to a PCMCIA controller which generates an interrupt signal
KR100435277B1 (ko) * 2000-10-28 2004-06-11 엘지전자 주식회사 콤팩트 피씨아이에서 시스템 슬롯의 이중화 장치
KR100710942B1 (ko) * 2001-04-25 2007-04-24 엘지전자 주식회사 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치
WO2003081402A1 (fr) * 2002-03-26 2003-10-02 Mitsubishi Denki Kabushiki Kaisha Appareil de traitement graphique
JP2007140627A (ja) * 2005-11-15 2007-06-07 Hitachi Industrial Equipment Systems Co Ltd 計算機システム
JP2006323865A (ja) * 2006-07-18 2006-11-30 Fujitsu Ltd 電子機器及びクロック供給方法
JP2015023431A (ja) * 2013-07-19 2015-02-02 スパンション エルエルシー 半導体装置

Also Published As

Publication number Publication date
US5764968A (en) 1998-06-09
JP3556340B2 (ja) 2004-08-18

Similar Documents

Publication Publication Date Title
JP3556340B2 (ja) コンピュータシステム
JP2835184B2 (ja) 情報処理装置、デバイス制御方法、およびicカード
JP3869049B2 (ja) コンピュータシステムにおけるスタンバイ中のデバイス構成のロス防止方法およびデバイス構成の捕捉のためのコントローラ回路
JPH1165719A (ja) コンピュータおよび画像表示方法
JPH0997127A (ja) コンピュータシステム
US5901292A (en) Computer system having expansion unit
US5509139A (en) Circuit for disabling an address masking control signal using OR gate when a microprocessor is in a system management mode
EP2102754B1 (en) Clock generation for memory access without a local oscillator
US6665765B1 (en) Hot docking drive wedge and port replicator
US5276864A (en) Personal computer with alternate system controller error detection
JPH096718A (ja) ポータブルコンピュータシステム
US6567868B1 (en) Structure and method for automatically setting the CPU speed
US5485585A (en) Personal computer with alternate system controller and register for identifying active system controller
US6256744B1 (en) Personal computer component signal line isolation for an auxiliary powered component
US5740377A (en) Electronic device for computer
JP3930116B2 (ja) コンピュータシステム
US5857116A (en) Circuit for disabling an address masking control signal when a microprocessor is in a system management mode
JP3769541B2 (ja) コンピュータ装置、miniPCIカード、自動電源オン回路、および自動立ち上げ方法
JPH09114566A (ja) コンピュータシステム
JP2982839B2 (ja) パーソナルコンピュータシステム
JPH1165720A (ja) コンピュータおよびコンピュータシステム
JP3447835B2 (ja) Ramチップ識別方式
JPH10187304A (ja) コンピュータシステムおよびそのシステムにおける周辺デバイスの挿抜制御方法
KR950003133B1 (ko) 확장 유닛 접속시의 메모리 리플레시 제어 시스템
JP3389576B2 (ja) 拡張ユニットを備えた携帯型コンピュータ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040512

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees