KR100710942B1 - 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치 - Google Patents

피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치 Download PDF

Info

Publication number
KR100710942B1
KR100710942B1 KR1020010022456A KR20010022456A KR100710942B1 KR 100710942 B1 KR100710942 B1 KR 100710942B1 KR 1020010022456 A KR1020010022456 A KR 1020010022456A KR 20010022456 A KR20010022456 A KR 20010022456A KR 100710942 B1 KR100710942 B1 KR 100710942B1
Authority
KR
South Korea
Prior art keywords
clock
bus
pci bus
output
pci
Prior art date
Application number
KR1020010022456A
Other languages
English (en)
Other versions
KR20020082720A (ko
Inventor
오장근
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010022456A priority Critical patent/KR100710942B1/ko
Priority to US10/128,511 priority patent/US7003685B2/en
Publication of KR20020082720A publication Critical patent/KR20020082720A/ko
Application granted granted Critical
Publication of KR100710942B1 publication Critical patent/KR100710942B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은, 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치에 관한 것으로, 소정 주파수의 기준 클럭을 발생시키는 클럭 발생수단; 상기 기준 클럭을 변조하여, 피씨아이(PCI) 버스에 연결 접속된 다수의 디바이스들을 동작시키기 위한 서로다른 동작 클럭을 선택 출력하는 선택 출력수단; 및 상기 변조된 동작 클럭이, 현재 동작 중인 디바이스에만 개별적으로 출력되도록, 상기 선택 출력수단을 제어하는 제어수단을 포함하여 구성되어, 노트북 컴퓨터와 같은 휴대용 컴퓨터 또는 개인용 컴퓨터 내의 피씨아이(PCI) 버스에 연결 접속된 각각의 디바이스 동작 상태를 감시한 후, 현재 동작 중에 있는 디바이스들에 한하여, 그 디바이스의 동작에 필요한 동작 클럭을 개별적으로 선택 인가하거나 또는 차단함으로써, 동작 중지 상태에 있는 디바이스에 불필요하게 동작 클럭이 인가되는 것을 방지시킬 수 있게 되어, 휴대용 컴퓨터 또는 개인용 컴퓨터에서의 소비 전력을 최소화시킬 수 있게 되는 매우 유용한 발명인 것이다.
피씨아이(PCI) 버스, 디바이스, 동작 클럭, 클럭 발생부, 사우쓰 브릿지, 디바이스 감시 로직

Description

피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치 {Apparatus for controlling a device clock on connected peripheral component interconnect bus}
도 1은 일반적인 개인용 컴퓨터에 대한 구성을 도시한 것이고,
도 2는 일반적인 피씨아이(PCI) 버스에 연결 접속된 디바이스 클럭 제어장치에 대한 구성을 도시한 것이고,
도 3은 일반적인 디바이스 클럭 제어장치에 포함 구성되는 클럭 변조 및 선택 출력기에 대한 상세 구성을 도시한 것이고,
도 4는 본 발명에 따른 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치에 대한 구성을 도시한 것이고,
도 5는 본 발명에 따른 디바이스 클럭 제어장치에 포함 구성되는 클럭 변조 및 선택 출력기에 대한 상세 구성을 도시한 것이다.
※ 도면의 주요부분에 대한 부호의 설명
10 : 중앙처리부 11 : 비디오 칩 세트
12 : 노쓰 브리지(North Bridge) 13 : 메모리
14 : 네트워크 카드 15 : 클럭 발생부
16 : 사우쓰 브리지(South Bridge) 17 : 하드 디스크 드라이버
18 : USB 컨트롤러 19 : 롬 드라이버
20 : USB 드라이버 21 : 플래시 롬
22 : 마이컴 23 : I/O 칩 세트
24 : 키보드/마우스 100 : Host 버스
200 : AGP 버스 300 : PCI 버스
400 : ISA 버스
본 발명은, 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치에 관한 것으로, 더욱 상세하게는, 노트북 컴퓨터와 같은 휴대용 컴퓨터 또는 개인용 컴퓨터 내의 피씨아이(PCI: Peripheral Component Interconnect) 버스에 연결 접속된 각각의 디바이스 동작 상태(State)에 따라, 해당 디바이스의 동작 수행에 필요한 동작 클럭을 개별적으로 차단 또는 인가하는 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치에 관한 것이다.
우선, 도 1은 일반적인 개인용 컴퓨터에 대한 구성을 도시한 것으로, 상기 개인용 컴퓨터에는, 시스템을 전반적으로 제어하기 위한 중앙처리부(10); 비디오 처리를 위한 비디오 칩 세트(11); 각종 데이터를 저장하는 메모리(13); 네트워크 통신을 위한 네트워크 카드(14); 클럭을 발생 및 인가시키기 위한 클럭 발생부(15); 대용량의 데이터를 저장하기 위한 하드 디스크 드라이버(17); 씨디 롬(CD-ROM) 또는 디브이디 롬(DVD-ROM)과 같은 디스크 구동을 위한 디스크 드라이버(19); USB(Universal Serial Bus) 디바이스(20)를 제어하기 위한 USB 컨트롤러(18); 플래시 롬을 구동시키기 위한 플래시 롬 디바이스(21); 키보드 및 마우스(24)와 같은 디바이스의 입/출력 제어를 위한 I/O 칩 세트(23); 및 마이컴(22) 등이 포함 구성되며, 또한 상기 중앙처리부(10)와 비디오 칩 세트(11) 및 메모리(13)와 연결 접속되는 노쓰 브릿지(12); 그리고 상기 오디오 디바이스 등과 같은 각종 디바이스와 연결 접속되는 사우쓰 브릿지(16)가 포함 구성된다.
한편, 상기 노쓰 브릿지(12)는, 도 1에 도시한 바와 같이, Host 버스(100)를 통해 중앙처리부(10)와 연결 접속되고, AGP(Accelerator Graphics Port) 버스(200)를 통해 비디오 칩 세트(11)와 연결 접속되며, 또한 상기 사우쓰 브릿지(16)는, PCI(Peripheral Component Interconnect) 버스(300)를 통해 네트워크 카드(14), 클럭 발생부(15), USB 컨트롤러(18) 등과 연결 접속됨과 아울러, ISA(Industry Standard Architecture) 버스(400)를 통해 플래시 롬 디바이스(21), 마이컴(22) 및 I/O 칩 세트(23) 등과 연결 접속되는 구조를 갖는 다.
그리고, 도 2에 도시한 바와 같이, 상기 사우쓰 브릿지(16)에는, 상기 PCI 버스(300)에 연결 접속된 각종 디바이스들의 동작 상태를 감시(Monitoring)함과 아울러, 그 감시결과, 상기 PCI 버스에 연결 접속된 디바이스들이 모두 동작 중지 상태에 있는 경우, 디바이스 동작을 위한 클럭이 불필요하게 인가되지 않도록 하기 위한 1 비트의 제어신호 'PCI_STP'를 출력하는 디바이스 감시 로직(16a)이 포함 구비된다.
또한, 상기 클럭 발생부(15)에는, 소정 주파수의 기준 클럭을 발생시키는 내부 클럭 발생기(15a)와, 상기 내부 클럭 발생기로부터 발생되는 소정 주파수의 기준 클럭(CLK_Ref)을, 상기 PCI 버스(300)에 연결 접속된 디바이스들의 동작에 필요한 서로다른 다수의 동작 클럭으로 가변 조절하여 출력시키기 위한 클럭 변조 및 선택 출력기(15b)가 포함 구성되는 데, 상기 클럭 변조 및 선택 출력기(15b)에는, 도 3에 도시한 바와 같이, 상기 기준 클럭(CLK_Ref)을 서로다른 주파수의 동작 클럭으로 변조 출력하는 다수의 클럭 변조기(CLK_Mod1,2,3,4,5)들이 포함 구성되며, 상기 클럭 변조기들은, 상기 디바이스 감시 로직(16a)으로부터 출력되는 1 비트의 제어신호 PCI_STP에 의해, 각각 변조된 동작 클럭을 해당 디바이스로 출력하거나, 또는 차단하게 된다.
따라서, 개인용 컴퓨터 내의 PCI 버스에 연결 접속된 디바이스들이 모두 동작 중지 상태가 되는 경우, 상기 디바이스 감시 로직(16a)에서는, 1 비트의 제어신호 PCI_STP를 출력하게 되고, 이를 수신하게 되는 상기 클럭 변조 및 선택 출력기(15b)에서는, 상기 다수의 클럭 변조기들에 의해 변조된 각각의 동작 클럭이, 현재 동작 중지 상태에 있는 디바이스로 불필요하게 인가되지 않도록 차단하여, 불필요하게 전원이 소비되는 것을 방지시키게 된다.
그러나, 상기 클럭 변조 및 선택 출력기(15b)는, PCI 버스(300)에 연결 접속된 디바이스들이 모두 동작 중지 상태가 되는 경우에 한하여 출력되는 1 비트의 제어신호 PCI_STP에 의해 동작 클럭을 일괄적으로 차단하거나 또는 출력하게 되므로, 상기 PCI 버스에 연결 접속된 하나의 디바이스만이 동작되고 있는 경우에도, 각각의 동작 클럭을 모든 디바이스들에 인가하게 되므로, 결국 동작 중지 상태에 있는 디바이스에도 동작 클럭이 불필요하게 인가되어, 그에 따른 전원 소비가 발생하게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 노트북 컴퓨터와 같은 휴대용 컴퓨터 또는 개인용 컴퓨터 내의 피씨아이(PCI) 버스에 연결 접속된 각각의 디바이스 동작 상태를 감시한 후, 현재 동작 중에 있는 디바이스들에 한하여, 그 디바이스의 동작에 필요한 동작 클럭을 개별적으로 선택 인가함으로써, 동작 중지 상태에 있는 디바이스에 불필요하게 클럭이 인가되는 것을 방지시킬 수 있도록 하는 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치를 제공하는 데, 그 목적이 있는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 피씨에이 버스에 연결 접속된 디바이스 클럭 제어장치는, 소정 주파수의 기준 클럭을 발생시키는 클럭 발생수단; 상기 기준 클럭을 변조하여, 피씨아이(PCI) 버스에 연결 접속된 다수의 디바이스들을 동작시키기 위한 서로다른 동작 클럭을 선택 출력하는 선택 출력수단; 및 상기 변조된 동작 클럭이, 현재 동작 중인 디바이스에만 개별적으로 출력되도록, 상기 선택 출력수단을 제어하는 제어수단을 포함하여 구성되는 것을 특징으로 한다.
이하, 본 발명에 따른 피씨에이 버스에 연결 접속된 디바이스 클럭 제어장치에 대한 바람직한 실시예에 대해, 첨부된 도면을 참조하여 상세히 설명한다.
우선, 본 발명에 따른 피씨에이 버스에 연결 접속된 디바이스 클럭 제어장치가 적용되는 개인용 컴퓨터에 포함 구성된 사우쓰 브릿지(160)는, 도 1을 참조로 전술한 바와 같이, PCI 버스(300)를 통해 네트워크 카드(14)와 USB 컨트롤러(18), 그리고 클럭 발생부(150)와 연결 접속됨과 아울러, ISA 버스(400)를 통해 플래시 롬 디바이스(21), 마이컴(22) 및 I/O 칩 세트(23) 등과 연결 접속되는 구조를 갖는 다.
한편, 도 4에 도시한 바와 같이, 상기 사우쓰 브릿지(160)에 포함 구성되는 디바이스 감시 로직(160a)은, 상기 PCI 버스(300)에 연결 접속된 각종 디바이스들의 동작 상태를 감시(Monitoring)한 후, 그 감시결과, 상기 PCI 버스에 연결 접속된 디바이스들이 모두 동작 중지 상태에 있는 경우, 디바이스 동작을 위한 동작 클럭이 불필요하게 인가되지 않도록 하기 위한 1 비트의 제어신호 'PCI_STP'를 출력함과 아울러, 상기 감시결과에 상응하는 데이터, 즉 각종 디바이스들에 대한 동작 상태를 알리기 위한 감시 데이터(Data)를, 상기 클럭 발생부(150)로 전송하게 된다.
또한, 상기 클럭 발생부(150)에는, 소정 주파수의 기준 클럭(CLK_Ref)을 발생시키는 내부 클럭 발생기(150a)와, 상기 내부 클럭 발생기로부터 발생되는 클럭을, 상기 PCI 버스(300)에 연결 접속된 디바이스들의 동작에 필요한 서로다른 주파수의 동작 클럭으로 변조 및 선택 출력하는 클럭 변조 및 선택 출력기(150b)가 포함 구성되고, 상기 디바이스 감시 로직(160a)으로부터 전송 수신되는 감시 데이터(Data)에 따라, 상기 클럭 변조 및 선택 출력기(15b)의 동작을 제어하기 위 한 소정 비트 수의 디바이스 제어 데이터(Device CTL)를 출력하는 제어신호 발생기(150c)가 포함 구성된다.
그리고, 상기 클럭 변조 및 선택 출력기(150b)에는, 도 5에 도시한 바와 같이, 상기 기준 클럭(CLK_Ref)을 서로다른 주파수의 동작 클럭으로 변조 출력하는 다수의 클럭 변조기(CLK_Mod 1,2,3,4,5)들이 포함 구성되며, 상기 클럭 변조기들은, 상기 디바이스 감시 로직(160a)으로부터 출력되는 1 비트의 제어신호 PCI_STP에 의해, 각각 변조된 동작 클럭을 해당 디바이스로 출력하거나, 또는 차단하는 한편, 상기 제어신호 발생기(150c)로부터 출력되는 소정 비트 수의 제어 데이터에 따라, 상기 클럭 변조기들에 의해 각각 변조된 동작 클럭들을, PCI 버스(300)에 연결 접속된 각각의 디바이스에 개별적으로 출력하거나, 또는 차단하게 된다.
예를 들어, 도 5에 도시한 바와 같이, PCI 버스(300)에 연결 접속된 5 개의 디바이스(PCI 1,2,3,4,5)의 동작을 위해 각각 변조된 5 개의 동작 클럭(CLK_PCI 1,2,3,4,5)은, 상기 제어신호 발생기(105c)로부터 출력되는 5 비트의 제어 데이터에 의해 개별적으로 선택 출력되는 것으로, 상기 디바이스 감시 로직(160a)에서는, 상기 PCI 버스(300)에 연결 접속된 5 개의 디바이스 중, 제1 디바이스만이 동작 중에 있는 경우, 이를 알리기 위한 감시 데이터를, 상기 제어신호 발생기(150c)로 출력하게 되고, 상기 제어신호 발생기(150c)에서는, 이에 상응하는 5 비트의 디바이스 제어 데이터를 '10000'으로 생성하여, 상기 클럭 변조 및 선택 출력기(150b)로 출력하게 된다.
그리고, 상기 클럭 변조 및 선택 출력기(150b)에서는, 상기 디바이스 제어 데이터 '10000'에 따라, 도 5에 도시한 바와 같이, 내부에 포함 구성되는 5 개의 서로다른 클럭 변조기들 중, 제1 클럭 변조기(CLK_Mod1)에 의해 변조된 동작 클럭만이 개별적으로 출력되도록 제어하게 되어, 현재 동작 중지 상태에 있는 다른 디바이스들, 즉 제2 제3,제4 및 제5 디바이스에 동작 클럭이 불필요하게 인가되는 것을 방지시킬 수 있게 된다.
참고로, 상기 디바이스 감시 로직(160a)으로부터 출력되는 1 비트의 제어신호 PCI_STP에 대한 사용을 삭제하거나, 또는 호환성 유지를 위해 유지 사용할 수도 있다.
이상, 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서, 다양한 다른 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.
상기와 같이 구성 및 이루어지는 본 발명에 따른 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치는, 노트북 컴퓨터와 같은 휴대용 컴퓨터 또는 개인용 컴퓨터 내의 피씨아이(PCI) 버스에 연결 접속된 각각의 디바이스 동작 상태를 감시한 후, 현재 동작 중에 있는 디바이스들에 한하여, 그 디바이스의 동작에 필요한 동작 클럭을 개별적으로 선택 인가하거나 또는 차단함으로써, 동작 중지 상태에 있는 디바이스에 불필요하게 동작 클럭이 인가되는 것을 방지시킬 수 있게 되어, 휴 대용 컴퓨터 또는 개인용 컴퓨터에서의 소비 전력을 최소화시킬 수 있게 되는 매우 유용한 발명인 것이다.

Claims (5)

  1. 삭제
  2. 삭제
  3. 기준 클럭을 발생시키는 클럭 발생수단;
    상기 기준 클럭을 사용하여, 버스에 접속되어 있는 다수의 디바이스들이 필요로 하는 동작 클럭을 공급하되, 각 디바이스에 공급하는 클럭을 개별적으로 차단/공급할 수 있는 클럭 출력수단;
    상기 다수의 디바이스들이 동작 상태를 감시하는 감시수단; 및
    상기 감시수단으로부터 출력되는 정보를 수신하여, 현재 동작 중인 디바이스를 확인한 후, 상기 동작 클럭에 상응하는 비트수를 갖는 제어 데이터를, 상기 클럭 출력수단에 인가하여, 상기 클럭 출력수단의 동작 클럭의 차단/공급을 개별적으로 제어하는 제어수단을 포함하여 구성되는 것을 특징으로 하는 디바이스 클럭 제어장치.
  4. 삭제
  5. 제 3항에 있어서,
    상기 버스는, PCI(Peripheral Component Interconnect) 버스인 것을 특징으로 하는 디바이스 클럭 제어장치.
KR1020010022456A 2001-04-25 2001-04-25 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치 KR100710942B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010022456A KR100710942B1 (ko) 2001-04-25 2001-04-25 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치
US10/128,511 US7003685B2 (en) 2001-04-25 2002-04-24 Apparatus of controlling supply of device drive clocks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010022456A KR100710942B1 (ko) 2001-04-25 2001-04-25 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치

Publications (2)

Publication Number Publication Date
KR20020082720A KR20020082720A (ko) 2002-10-31
KR100710942B1 true KR100710942B1 (ko) 2007-04-24

Family

ID=19708723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010022456A KR100710942B1 (ko) 2001-04-25 2001-04-25 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치

Country Status (2)

Country Link
US (1) US7003685B2 (ko)
KR (1) KR100710942B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369768B1 (ko) * 2000-12-09 2003-03-03 엘지전자 주식회사 휴대용 컴퓨터에서의 버스 클럭 주파수 제어장치
KR100883067B1 (ko) * 2001-09-14 2009-02-10 엘지전자 주식회사 어플리케이션 프로그램별 디바이스 필요 성능 제어방법 및소프트웨어 구동 시스템
JP2003256068A (ja) * 2002-03-04 2003-09-10 Seiko Epson Corp クロック制御システム
TWI227398B (en) * 2003-04-15 2005-02-01 Asustek Comp Inc Automatic adjusting device of computer system performance
US7457904B2 (en) * 2004-12-16 2008-11-25 Hewlett-Packard Development Company, L.P. Methods and systems for a reference clock
JP2007287029A (ja) * 2006-04-19 2007-11-01 Freescale Semiconductor Inc バス制御システム
JP5108261B2 (ja) * 2006-07-11 2012-12-26 株式会社リコー 情報処理装置およびデータ通信装置
WO2008137058A1 (en) * 2007-05-03 2008-11-13 James Boomer Method and circuit for capturing keypad data serializing/deserializing and regenerating the keypad interface
CN100561456C (zh) * 2007-06-22 2009-11-18 中兴通讯股份有限公司 主备系统及主备系统间实现外部部件互连设备切换的方法
CN108073806B (zh) * 2016-11-15 2021-08-20 华为技术有限公司 一种检测时钟频率的方法及装置
JP2023030929A (ja) * 2021-08-24 2023-03-08 株式会社デンソーテン プライマリチェックシステム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05303445A (ja) * 1992-04-28 1993-11-16 Toshiba Corp 半導体集積回路
JPH0793048A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd クロック分配装置
JPH0962622A (ja) * 1995-08-21 1997-03-07 Toshiba Corp コンピュータシステム
KR20010107130A (ko) * 2000-05-25 2001-12-07 대표이사 서승모 저전력을 갖는 주변장치 설계를 위한 ｖｌｓｉ 아키텍쳐

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3742839B2 (ja) * 1992-07-21 2006-02-08 レジェリティ・インコーポレイテッド シャットダウンモードにおかれることが可能なクロック発生器
ATE231254T1 (de) * 1994-04-28 2003-02-15 Advanced Micro Devices Inc System zur steuerung eines peripheriebustaktsignals
DE69736684T2 (de) * 1996-01-23 2007-09-13 Ntt Mobile Communications Network Inc. Kommunikationsanordnung und Übertragungsstation mit Fehlerdetektion und Wiederübertragung
US6079022A (en) * 1996-10-11 2000-06-20 Intel Corporation Method and apparatus for dynamically adjusting the clock speed of a bus depending on bus activity
US6240522B1 (en) * 1998-09-30 2001-05-29 Compaq Computer Corporation Clock run controller
US6295566B1 (en) * 1998-10-31 2001-09-25 Campaq Computer Corporation PCI add-in-card capability using PCI-to-PCI bridge power management
US6496938B1 (en) * 2000-02-11 2002-12-17 Compaq Information Technologies Group Lp Enhanced PCI clock control architecture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05303445A (ja) * 1992-04-28 1993-11-16 Toshiba Corp 半導体集積回路
JPH0793048A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd クロック分配装置
JPH0962622A (ja) * 1995-08-21 1997-03-07 Toshiba Corp コンピュータシステム
KR20010107130A (ko) * 2000-05-25 2001-12-07 대표이사 서승모 저전력을 갖는 주변장치 설계를 위한 ｖｌｓｉ 아키텍쳐

Also Published As

Publication number Publication date
KR20020082720A (ko) 2002-10-31
US20020174375A1 (en) 2002-11-21
US7003685B2 (en) 2006-02-21

Similar Documents

Publication Publication Date Title
KR100710942B1 (ko) 피씨아이 버스에 연결 접속된 디바이스 클럭 제어장치
KR100727050B1 (ko) 전력 관리가능 자원을 모니터링하고 제어하는 시스템 및방법
WO2004068279A3 (en) Method and apparatus for controlling a data processing system during debug
KR20030095828A (ko) 주변기기 인터페이스 장치 및 그에 적합한 우선 순위 제어방법
KR20070008861A (ko) Ｕｓｂ허브를 갖는 디스플레이장치
CN102105870B (zh) 具有外部存储器存取控制的处理系统
KR20020038385A (ko) 휴대용 컴퓨터 시스템 및 그의 제어방법
CN116301294A (zh) 一种系统芯片低功耗实现方法、系统芯片、车机及设备
KR870011545A (ko) 전자시스템내로의 정보전달 방법 및 장치
CN1678995B (zh) 用于识别硬件兼容性与启用稳定软件镜像的方法和装置
KR20080009702A (ko) 메모리 카드용 입출력 장치 및 그 제어 방법
CN106201938B (zh) 一种芯片、集线器、电子设备及中断usb信号的方法
US10838707B2 (en) Runtime update of intel server platform services' node manager settings in bios EEPROM
CN108536627B (zh) 电子设备的控制方法和电子设备
CN111866057A (zh) 通信系统、通信方法和程序
JP2006352676A (ja) 情報処理装置およびその制御方法
JP2853386B2 (ja) 選択呼出受信装置
US6948007B2 (en) Method and apparatus for configuring integrated circuit devices
US9547498B2 (en) Method and chip card for transmitting information
CN218381278U (zh) 一种光纤矢量水听器系统工作状态监控装置
KR20080067895A (ko) 전원제어장치, 방법, 및 상기 전원제어장치를 구비하는시스템
JP2005038186A (ja) 情報処理装置
CN104915149B (zh) 具有外部存储器存取控制的处理系统
KR20000019147A (ko) 컴퓨터의 롬 바이오스(rom bios)구동 시스템 및 그 방법
KR20030016074A (ko) 시스템의 냉각팬 속도 제어장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E801 Decision on dismissal of amendment
E902 Notification of reason for refusal
AMND Amendment
E801 Decision on dismissal of amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130326

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140414

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 12