JP2006352676A - 情報処理装置およびその制御方法 - Google Patents

Abstract

【課題】 デバイス間で送受信されるパケットデータの暗号化を行うことが可能な情報処理装置および制御方法を提供する。
【解決手段】 PCI Express２１で接続されたRoot Complex１２、グラフィクスコントローラ(End Point)１６を備え、Root Complex１２およびグラフィクスコントローラ(End Point)１６間で通信されるパケットデータを監視し、パケットデータがＴＬＰであると判別された場合は、暗号復号回路３０，３２，３４，３６によって暗号化および復号化して通信する。
【選択図】 図４

Description

本発明は、コンピュータのような情報処理装置および同装置の動作を制御する制御方法に関する。

近年、コンピュータのような情報処理装置においては、PCI EXPRESSと称される第３世代汎用Ｉ／Ｏ相互接続インタフェースが注目されている。PCI EXPRESSは、リンクと称される通信路を介してデバイス間を相互接続するための規格であり、ＰＣＩ ＳＩＧ（Peripheral Component Interconnect Special Interest Group）によって規定されている。PCI EXPRESSの規格においては、デバイス間のデータの伝送はパケットを用いて実行される（非特許文献１参照）。
PCI Express Base Specification Revision 1.1

しかし、PCI Express Base Specification Revision 1.1に定義されている技術では、デバイス間で送受信されるパケット（Ordered-set/DLLP/TLP）の構成フォーマットは定義されているが、データセキュリティ（データの暗号化）については定義されていない。

本発明は上述の事情を考慮してなされたものであり、デバイス間で送受信されるパケットデータの暗号化を行うことが可能な情報処理装置および制御方法を提供することを目的とする。

上述の課題を解決するため、本願発明の一態様によれば、シリアルバスインターフェースで接続された第１および第２のデバイスを備えた情報処理装置であって、前記第１および第２のデバイス間で通信されるパケットデータを監視する監視手段と、前記パケットデータを暗号化および復号化する暗号復号手段とを備え、前記監視手段によって、前記第１および第２のデバイス間で通信されるパケットデータがＴＬＰであると判別された場合は、前記パケットデータを、前記暗号復号手段によって暗号化および復号化して通信することを特徴とする情報処理装置が提供される。

本発明によれば、シリアルバスインターフェースで接続されているデバイス間で送受信されるパケットデータの暗号化を行うことが可能となる。

以下、図面を参照して本発明の実施形態を説明する。

（第１実施形態）
図１には、本発明の第１実施形態に係る情報処理装置のシステム構成図が示されている。この情報処理装置は、バッテリ駆動可能なノートブック型コンピュータ１０として実現されている。

図１に示すように、コンピュータ１０は、コンピュータ本体と、ディスプレイユニット１２とから構成されている。ディスプレイユニット１２にはＬＣＤ（Liquid Crystal Display）からなる表示装置が組み込まれており、そのＬＣＤの表示画面１２１はディスプレイユニット１２のほぼ中央に位置されている。

ディスプレイユニット１２は、コンピュータ１０に対して解放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ１０の本体側は薄い箱形の筐体を有しており、その上面にはパワーボタン２４、ＬＥＤ表示部（表示手段）２２０、キーボード２５、パームレスト上にはタッチパッド２６、および左右２つのボタン１１３ａ、１１３ｂ等が配置されている。

図２は、コンピュータ１０の構成を示したブロック図である。

このコンピュータ１０は、内蔵バッテリ２７を備えており、外部電源（ＡＣ電源）にコンピュータ１０が接続されていない状態においては内蔵バッテリ２７からの電力によって動作する。一方、ＡＣアダプタ２８がコンピュータ１０に接続されている状態、つまり外部電源（ＡＣ電源）にコンピュータ１０が接続されている状態においては、コンピュータ１０は外部電源（ＡＣ電源）によって動作する。また、外部電源によってバッテリ２７の充電が行われる。

このコンピュータ１０は、図示のように、ＣＰＵ（Central Processing Unit）１１、Root Complex１２、主メモリ１３、グラフィクスコントローラ(End Point)１６、表示装置（ＬＣＤ）１５、PCI（Peripheral Component Interconnect）デバイス群１７、PCI Express デバイス群１８、ハードディスクドライブ（ＨＤＤ）２０、ＢＩＯＳ−ＲＯＭ１９、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２、および電源コントローラ（ＰＳＣ）２３、キーボード（ＫＢ）２５、タッチパッド２６などを備えている。

Root Complex１２、グラフィクスコントローラ(End Point)１６、およびPCI Express デバイス群１８，１９の各々は、PCI EXPRESS規格に準拠したデバイス（デバイス）である。Root Complex１２とグラフィクスコントローラ(End Point)１６との間の通信は、Root Complex１２とグラフィクスコントローラ(End Point)１６との間に配設されたPCI EXPRESSリンク２１を介して実行される。各PCI EXPRESSリンクはシリアルインタフェースから構成される通信路であり、アップストリームレーンおよびダウンストリームレーンを含む。

ＣＰＵ１１は本コンピュータの動作を制御するプロセッサであり、ＨＤＤ２０から主メモリ１３にロードされる各種プログラム（オペレーティングシステム、アプリケーションプログラム）を実行する。また、ＣＰＵ１１は、ＢＩＯＳ−ＲＯＭ１９に格納されたＢＩＯＳ（Basic Input Output System）も実行する。ＢＩＯＳはハードウェアを制御するためのプログラムである。また、ＢＩＯＳは、PCI Express 規格で規定されたActiveステート Power Management (ASPM:Active State Power Management)機能の実行を本コンピュータの動作モードに応じて動的に許可または禁止するためのＳＭＩ（System Management Interrupt）ルーチンを有している。ASPM機能は、上述したように、たとえPCI Express規格に対応するデバイスが動作状態（D0ステート）であっても、そのデバイスが接続されたリンクをローパワーステート（スタンバイステート）に設定することが可能な通信路制御機能である。リンクを介して相互接続された２つのデバイスの各々はASPM機能を有しており、リンクがアイドル状態であるか否かに応じて、リンクの状態を動作ステートと当該動作ステートよりも低消費電力のスタンバイステートとの間で遷移させることができる。この遷移はハードウェアによって自動的に実行される。

Root Complex１２は、ＣＰＵ１１のローカルバスとグラフィクスコントローラ(End Point)１６との間を接続するブリッジデバイスである。Root Complex１２には、また、Root Complex１２は、PCI EXPRESSリンク２１を介してグラフィクスコントローラ(End Point)１６、グラフィクスコントローラ(End Point)１６との通信を実行する機能も有している。

グラフィクスコントローラ(End Point)１６は本コンピュータのディスプレイモニタとして使用されるＬＣＤ１５を制御する表示コントローラである。

エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２は、電力管理のためのエンベデッドコントローラと、キーボード（ＫＢ）２５およびタッチパッド２６を制御するためのキーボードコントローラとが集積された１チップマイクロコンピュータである。このエンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２は、ユーザによるパワーボタン２４の操作に応じて、電源コントローラ（ＰＳＣ）２３と共同して、本コンピュータ１０をパワーオン／パワーオフする機能を有している。さらに、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２は、本コンピュータに対するＡＣアダプタ２８の接続および取り外しを検出する機能も有している。ＡＣアダプタ２８の接続または取り外しのイベントが発生した時、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２は、電力管理イベントの発生をＢＩＯＳに通知するために割り込み信号（ＩＮＴＲ）を発生する。この割り込み信号（ＩＮＴＲ）の発生に応答して、Root Complex１２は、ＣＰＵ１１に割り込み信号（ＳＭＩ）を発生する。ＣＰＵ１１は、ＳＭＩに応答して、ＢＩＯＳのＳＭＩルーチンを実行する。なお、ＥＣ／ＫＢＣ２２からＣＰＵ１１に直接的にＳＭＩを供給するようにしてもよい。

図３には、PCI EXPRESS規格にそれぞれ準拠した２つのデバイス間の接続構成が示されている。ここでは、Root Complex１２（第１のデバイス）とグラフィクスコントローラ(End Point)１６（第２のデバイス）とを例示して説明する。

対向するデバイス間を規格でフォーマットを定められたパケットを送受信することによりデータを受け渡しを行っている。パケットの種類は大きく分類して以下の３種である。

Physical Layer間で物理接続の管理・制御を行うために送受信を行う、Ordered-set
Datalink Layer間でデータの保全性を確保するために送受信を行う、DLLP(Datalink Layer Packet)
デバイス間のデータの送受信を行う、TLP(Transaction Layer Packet)
Root Complex１２およびグラフィクスコントローラ(End Point)１６は、PCI EXPRESSリンク２１を介して相互接続されている。PCI EXPRESSリンク２１は、Root Complex１２とグラフィクスコントローラ(End Point)１６との間をポイントツーポイント形式で接続するシリアルインタフェース（シリアルバス）である。このPCI EXPRESSリンク２１は、Root Complex１２からグラフィクスコントローラ(End Point)１６の方向に情報を伝送するための差動信号線対２１ａ、グラフィクスコントローラ(End Point)１６からRoot Complex１２の方向に情報を伝送するための差動信号線対２１ｂ、Physical Layer１２ｂ、１６ｅ同士でデータ送受信するOrdered-set、DataLink Layer１２ｃ、１６ｄ同士でデータ送受信するDLLP、Transaction Layer１２ｄ、１６ｃ同士及びInternal BUS I/F同士でデータ送受信するTLP、Internal BUS I/F１２ｅ、１６ｂを含んでいる。このように、PCI EXPRESSリンク２１を介したRoot Complex１２とグラフィクスコントローラ(End Point)１６との間の情報の伝送は、パケットを用いて実行される。

ここで、Ordered-setおよびDLLPについては、デバイス間のローカルな通信に使用される。これら２種類のパケットについてはユーザが任意に設定したデータを付加することはできず、データフォーマットはPCI Express規格により厳格に規定されている。

TLPについては、パケットフォーマットはPCI Express規格により厳格に規定されているが、パケット内に付加するデータペイロードについては、データ長以外は規定されていない。このため、物理レーン上で第3者が容易にデータペイロードに記載された内容を見ることができる。現状のPCI Express規格においては、データの機密性については定義されていない。

そこで、本発明によって新たに暗号復号手段を備える。すなわち、図４に示すように、Root Complex１２に暗号回路３０及び復号回路３４を備え、グラフィクスコントローラ(End Point)１６に暗号回路３６及び復号回路３２を備える。

以上のような構成において、本発明の第１実施形態に係る情報処理装置の制御方法について、図５〜図７のフローチャートを用いて説明する。

図５は、暗号・復号回路３０、３２、３４、３６の認証の初期化を行うための処理を示したフローチャートである。

デバイスが接続されるとまず最初に各デバイスは、ステップＳ２０で、PCI Express規格で定義された初期化のフローを実行し、デバイス間の通信経路が確立される。次に、本発明で実装する暗号・復号回路３０、３２、３４、３６を有効とするための処理を実行する。すなわち、各デバイスは、ステップＳ２１で、デバイス間の暗号化・復号化を行う暗号・復号回路３０、３２、３４、３６の初期化を行う。

当該初期化処理は、上位ソフトウェアの介在なしに実装されたハードウェアが自動的に処理を行い、また、PCI Express規格準拠の初期化が完了したことを自動的に検知し続けて実行される。暗号・復号回路３０、３２、３４、３６の初期化が完了後、この完了通知を上位ソフトウェアに通知する。以上で、暗号・復号回路３０、３２、３４、３６の認証の初期化を終了する。

次に、図６は、上述した暗号化・復号化を行うために用いられる管理パケットについて示した図である。この管理パケット４４、４６は、双方のデバイス（Root Complex１２及びグラフィクスコントローラ(End Point)１６）に実装されている暗号・復号回路３０、３２、３４、３６を有効にするための認証機構を制御するために使用する。なお、管理パケット４４、４６は、PCI Express規格では定義されておらず、本発明によりデータセキュリティ機構を実現するため新規に定義するパケットである。

本発明では、管理パケットを用いる。この管理パケットは、上述した暗号・復号回路３０、３２、３４、３６を有効とするための処理”に使用するものである。暗号・復号回路３０、３２、３４、３６の初期化時および再認証（後述）時にデバイス間の通信に使用され、デバイス間において制御情報などを送受信することにより、両デバイスに実装される暗号・復号回路の認証を行い、データセキュリティ機構の確立を行う。

図７は、暗号・復号回路３０、３２、３４、３６の初期化の完了後の処理を示したフローチャートである。

上述した暗号・復号回路３０、３２、３４、３６内をパケットが通過する際、通過するパケットの種別によりデータの暗号化・復号化を制御する。各デバイスは、ステップＳ１０で、暗号・復号回路３０、３２、３４、３６内を通過するパケットが、Physical Layer１２ｂ、１６ｅの制御に使用するOrdered-setか否かを判別し、Ordered-setの場合は、ユーザ定義のデータペイロードは付加されないので、暗号・復号化せずそのまま通過させる。一方、ステップＳ１０で、暗号・復号回路３０、３２、３４、３６内を通過するパケットが、Ordered-setでないと判別すると、各デバイスは、ステップＳ１１で、DLLPか否かを判別し、DLLPの場合は、ユーザ定義のデータペイロードは付加されないので、暗号・復号化せずそのまま通過させる。一方、ステップＳ１１で、暗号・復号回路３０、３２、３４、３６内を通過するパケットが、DLLPでないと判別すると、各デバイスは、ステップＳ１２で、TLPか否かを判別し、TLPでない場合は、ユーザ定義のデータペイロードは付加されないので、暗号・復号化せずそのまま通過させる。一方、ステップＳ１２で、暗号・復号回路３０、３２、３４、３６内を通過するパケットが、TLPであると判別すると、Memory Read/Write、I/O Read/Write、Configuration Read/Write、Messageデータ各々について、暗号・復号回路３０、３２、３４、３６によってデータの暗号化・復号化を行い、制御する。

図８は、デバイス間の再認証を行う場合の処理を示したフローチャートである。

デバイス間の再認証は、デバイス間において初期化処理により通信経路が確立されまたデータセキュリティ機構の初期化も完了しデータのセキュリティを保障された通信が確立された通信経路において、何らかの理由により、デバイス間の再認証が必要となった場合に行う処理である。

初期化フローと同様に新規に定義する管理パケットをデバイス間で送受信することにより実現する。当該処理についても実装したハードウェアが自動的に行う。

各デバイスは、ステップＳ３０で、デバイス間の再認証を実行する。ステップＳ３０で、デバイス間の再認証が実行されると、ステップＳ３１で、各デバイスは、デバイス間の暗号・復号回路３０、３２、３４、３６の再認証を行う。

なお、再認証が必要となる状況として以下の場合がある。

デバイス間のデータセキュリティ確保のため、一定期間毎に再認証を行いデバイス間の暗号アルゴリズムや暗号・復号化鍵の更新を行う場合、または、通信経路が不安定となり、デバイス間の通信経路の再構築（PCI Express規格準拠）が実行されたことに伴い、デバイス間に再認証が必要となった場合である。

以上より、シリアルバスインターフェースで接続されているデバイス間で送受信されるパケットデータの暗号化を行うことが可能となる。

（第２実施形態）
図９には、本発明の第２実施形態に係る情報処理装置のシステム構成図が示されている。なお、第１実施形態と同様の構成には同符号を付し、詳細な説明は前述に譲る。

第２実施形態の第１実施形態との相違点は、暗号・復号回路３０、３２、３４、３６の配置場所が異なる点である。

第２実施形態では、Root Complex１２の暗号回路３０および復号回路３４がDataLink Layer１２ｃとTransaction Layer１２ｄとの間に設置され、グラフィクスコントローラ(End Point)１６の暗号回路３６および復号回路３２がDataLink Layer１６ｄとTransaction Layer１６ｃとの間に設置されている。すなわち、暗号回路および復号回路がDataLink LayerとTransaction Layerとの間に設置されていることにより、各デバイス間を通過するパケットがＴＬＰか否かの判別のみで済むことになる。

以上のような構成において、本発明の第２実施形態に係る情報処理装置の制御方法について、図１０のフローチャートを用いて説明する。

各デバイスは、ステップＳ４０で、各デバイス間を通過するパケットがＴＬＰか否かの判別を行い、各デバイス間を通過するパケットがＴＬＰであれば、ステップＳ４１で、暗号化／復号化を行うか否かを判別し、特に問題がなければ、ステップＳ４２で、暗号化／復号化を行う。

以上より、第１実施形態の効果に加えて、暗号回路および復号回路をDataLink LayerとTransaction Layerとの間に設置することにより、各デバイス間を通過するパケットがＴＬＰか否かの判別のみで済み、処理の簡素化となる。

（第３実施形態）
図１１には、本発明の第３実施形態に係る情報処理装置のシステム構成図が示されている。なお、第１実施形態と同様の構成には同符号を付し、詳細な説明は前述に譲る。

第３実施形態の第１実施形態との相違点は、暗号・復号回路３０、３２、３４、３６の配置場所が異なる点である。

第３実施形態では、Root Complex１２の暗号回路３０および復号回路３４がDataLink Layer１２ｃとPhysical Layer１２ｂとの間に設置され、グラフィクスコントローラ(End Point)１６の暗号回路３６および復号回路３２がDataLink Layer１６ｄとPhysical Layer１６ｅとの間に設置されている。すなわち、暗号回路および復号回路がDataLink LayerとPhysical Layerとの間に設置されていることにより、各デバイス間を通過するパケットがＴＬＰおよびＤＬＬＰか否かの判別で済むことになる。

以上のような構成において、本発明の第３実施形態に係る情報処理装置の制御方法について、図１２のフローチャートを用いて説明する。

各デバイスは、ステップＳ５０で、各デバイス間を通過するパケットがＤＬＬＰか否かの判別を行い、各デバイス間を通過するパケットがＤＬＬＰであれば、ステップＳ５１で、各デバイス間を通過するパケットがＴＬＰか否かの判別を行い、各デバイス間を通過するパケットがＴＬＰであれば、ステップＳ５２で、暗号化／復号化を行うか否かを判別し、特に問題がなければ、ステップＳ５３で、暗号化／復号化を行う。

以上より、第１実施形態の効果に加えて、暗号回路および復号回路をDataLink LayerとPhysical Layerとの間に設置することにより、各デバイス間を通過するパケットがＤＬＬＰおよびＴＬＰか否かの判別のみで済み、処理の簡素化となる。

（第４実施形態）
図１３には、本発明の第４実施形態に係る情報処理装置のシステム構成図が示されている。なお、第１実施形態と同様の構成には同符号を付し、詳細な説明は前述に譲る。

第４実施形態の第１実施形態との相違点は、暗号・復号回路３０、３２、３４、３６の配置場所が異なる点である。

第４実施形態では、Root Complex１２の暗号回路３０および復号回路３４がTransaction Layer１２ｄとInternal BUS I/F１２ｅとの間に設置され、グラフィクスコントローラ(End Point)１６の暗号回路３６および復号回路３２がTransaction Layer１６ｃとInternal BUS I/F１６ｂとの間に設置されている。すなわち、暗号回路および復号回路がTransaction LayerとInternal BUS I/Fとの間に設置されていることにより、各デバイス間を通過するパケットの判別が不要になる。

以上のような構成において、本発明の第４実施形態に係る情報処理装置の制御方法について、図１４のフローチャートを用いて説明する。

各デバイスは、ステップＳ６０で、暗号化／復号化を行うか否かを判別し、特に問題がなければ、ステップＳ６１で、暗号化／復号化を行う。

以上より、第１実施形態の効果に加えて、暗号回路および復号回路をDataLink LayerとPhysical Layerとの間に設置することにより、各デバイス間を通過するパケットの判別が不要になる。

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

本発明の第１実施形態に係る情報処理装置のシステム構成を示す図。 コンピュータの構成を示したブロック図。 PCI EXPRESS規格にそれぞれ準拠した２つのデバイス間の接続構成を示す図。 Root Complexおよびグラフィクスコントローラ(End Point)に暗号回路及び復号回路を備えた構成を示す図。 暗号・復号回路３０、３２、３４、３６の認証の初期化を行うための処理を示したフローチャート。 暗号化・復号化を行うために用いられる管理パケットについて示した図。 暗号・復号回路３０、３２、３４、３６の初期化の完了後の処理を示したフローチャート。 デバイス間の再認証を行う場合の処理を示したフローチャート。 本発明の第２実施形態に係る情報処理装置のシステム構成を示した図。 本発明の第２実施形態に係る情報処理装置の制御方法について示したフローチャート。 本発明の第３実施形態に係る情報処理装置のシステム構成を示した図。 本発明の第３実施形態に係る情報処理装置の制御方法について示したフローチャート。 本発明の第４実施形態に係る情報処理装置のシステム構成を示した図。 本発明の第４実施形態に係る情報処理装置の制御方法について示したフローチャート。

符号の説明

１０…コンピュータ、１１…ＣＰＵ、１２…ディスプレイユニット、１３…主メモリ、１６…グラフィクスコントローラ(End Point)、１５…ＬＣＤ、１９…ＲＯＭ、２０．ＢＩＯＳ…ハードディスクドライブ、２０…ＨＤＤ、２１…リンク、２１ａ．End…差動信号線対、２１ｂ．Physical…差動信号線対、２２…キーボードコントローラＩＣ、２３…電源コントローラ、２４…パワーボタン、２５…キーボード、２６…タッチパッド、２７…バッテリ、２８…ＡＣアダプタ、３０…暗号回路、３０．３２…暗号・復号回路、３２…復号回路、３４…復号回路、３６…暗号回路、４４．４６…管理パケット。

Claims (8)

1. シリアルバスインターフェースで接続された第１および第２のデバイスを備えた情報処理装置であって、
   前記第１および第２のデバイス間で通信されるパケットデータを監視する監視手段と、
   前記パケットデータを暗号化および復号化する暗号復号手段とを備え、
   前記監視手段によって、前記第１および第２のデバイス間で通信されるパケットデータがＴＬＰであると判別された場合は、前記パケットデータを、前記暗号復号手段によって暗号化および復号化して通信することを特徴とする情報処理装置。
2. 請求項１に記載の情報処理装置において、
   前記暗号復号手段は、前記第１および第２のデバイスの物理層の外側に隣接して配置されていることを特徴とする情報処理装置。
3. 請求項１に記載の情報処理装置において、
   前記暗号復号手段は、前記第１および第２のデバイスの物理層とデータリンク層との間に配置されていることを特徴とする情報処理装置。
4. 請求項１に記載の情報処理装置において、
   前記暗号復号手段は、前記第１および第２のデバイスのデータリンク層とトランザクション層との間に配置されていることを特徴とする情報処理装置。
5. 請求項１に記載の情報処理装置において、
   前記暗号復号手段は、前記第１および第２のデバイスのトランザクション層と内部バス制御手段との間に配置されていることを特徴とする情報処理装置。
6. 請求項１に記載の情報処理装置において、
   前記シリアルバスインターフェースがPCI Expressに相当することを特徴とする情報処理装置。
7. シリアルバスインターフェースで接続された第１および第２のデバイスを備えた情報処理装置の制御方法であって、
   前記情報処理装置は、前記第１および第２のデバイス間で通信されるパケットデータを監視する監視手段と、前記パケットデータを暗号化および復号化する暗号復号手段とを備え、
   前記監視手段によって、前記第１および第２のデバイス間で通信されるパケットデータがＴＬＰであると判別された場合は、前記パケットデータを、前記暗号復号手段によって暗号化および復号化して通信することを特徴とする制御方法。
8. 請求項７に記載の制御方法において、
   前記シリアルバスインターフェースがPCI Expressに相当することを特徴とする制御方法。

Images