KR20130072891A - 반도체 메모리 장치 및 이의 테스트 방법 - Google Patents

반도체 메모리 장치 및 이의 테스트 방법 Download PDF

Info

Publication number
KR20130072891A
KR20130072891A KR1020110140509A KR20110140509A KR20130072891A KR 20130072891 A KR20130072891 A KR 20130072891A KR 1020110140509 A KR1020110140509 A KR 1020110140509A KR 20110140509 A KR20110140509 A KR 20110140509A KR 20130072891 A KR20130072891 A KR 20130072891A
Authority
KR
South Korea
Prior art keywords
data
unit
setting data
cam
setting
Prior art date
Application number
KR1020110140509A
Other languages
English (en)
Inventor
주병인
양철우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110140509A priority Critical patent/KR20130072891A/ko
Priority to US13/494,492 priority patent/US9508453B2/en
Publication of KR20130072891A publication Critical patent/KR20130072891A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시예에 따른 반도체 메모리 장치는, 노멀 데이터를 저장하는 노멀 데이터 저장블록; 설정 데이터가 적어도 2회 이상 반복하여 저장되는 설정 데이터 저장블록; 상기 노멀 데이터 저장블록의 데이터를 억세스하거나 상기 설정 데이터 저장블록의 데이터를 억세스하기 위한 억세스부; 상기 억세스부를 통해 독출된 상기 반복 저장된 설정 데이터를 전달하는 제1전달부; 상기 제1전달부에 의해 전달된 상기 반복 저장된 설정 데이터를 이용하여 올바른 데이터를 판단하는 데이터 판단부; 상기 억세스부를 통해 독출된 상기 노멀 데이터를 전달하는 제2전달부; 및 제어신호에 응답해 상기 제1전달부에 의해 전달된 상기 반복 저장된 설정 데이터를 외부로 출력하거나 상기 제2전달부에 의해 전달된 상기 노멀 데이터를 외부로 출력하는 데이터 출력부를 포함할 수 있다.

Description

반도체 메모리 장치 및 이의 테스트 방법{SEMICONDUCTOR MEMORY DEVICE AND TEST METHOD OF THE SAME}
본 발명은 반도체 메모리 장치 등 각종 디바이스의 동작에 필요한 저장된 설정 정보를 출력하는 반도체 메모리 장치에 관한 것이다.
최근, 캠코더, 디지털 카메라, 휴대폰, MP3(MPEG-1 Layer3) 플레이어 등과 같은 모바일(mobile) 제품들에 대한 수요가 증가함에 따라 모바일 제품들의 동작 성능을 더욱 향상시키기 위한 노력들이 이루어지고 있다.
모바일 제품에 적용되는 비휘발성 메모리 장치는 적용되는 제품의 동작 특성에 맞추어 내부 옵션(설정)이 결정되어 각각의 어플리케이션(응용) 프로그램에 따라 동작하도록 한다. 새로운 기술이 개발되면서 모바일 제품에서 요구하는 어플리케이션이 늘어나고 이에 따라 비휘발성 메모리 장치에 다양한 설정을 부여하는 기술이 필요하다. 예전에는, 비휘발성 메모리에 필요한 설정정보를 퓨즈 등을 이용하여 저장해 왔으나, 퓨즈가 차지하는 면적이 크기 때문에 퓨즈 대신 캠(CAM: Content Addressable Memory)셀을 이용하여 각종 설정정보를 저장하고 있다.
보통 캠셀에 저장된 설정 정보는 읽기 동작만 가능하며, 디바이스가 출하되기 전에 제조사(manufacturer)에 의해 한번 쓰여진 정보는 유저나 콘트롤러에 의해 다시 쓰는 것이 불가능하다. 특히, NAND 플래쉬와 같은 비휘발성 메모리의 경우 특정 블록(캠셀 블록)에 각종 설정 정보를 저장하고 있다. 캠셀의 신뢰성을 확보하기 위해 동일한 설정 데이터를 하나의 페이지에 여러 번 반복하여 쓰고, 읽기 동작 수행시 데이터 판단회로를 통해 반복 저장된 데이터를 읽어 비교해 과반 이상의 데이터를 올바른 설정 데이터로 인식하여 사용한다.
한편, 상술한 바와 같이 설정 데이터는 데이터 판단회로를 거쳐 설정 데이터가 필요한 회로로 출력되게 되는데, 경우에 따라 데이터 판단회로에 입력되는 설정 데이터, 즉 실제로 캠셀 블록에 저장된 설정 데이터를 데이터 판단회로를 거치지 않고 직접 외부로 출력할 필요가 있다.
본 발명은 설정 데이터 저장 블록에 저장된 설정 데이터를 직접 칩 외부로 출력할 수 있는 반도체 메모리 장치를 제공함에 그 목적이 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 노멀 데이터를 저장하는 노멀 데이터 저장블록; 설정 데이터가 적어도 2회 이상 반복하여 저장되는 설정 데이터 저장블록; 상기 노멀 데이터 저장블록의 데이터를 억세스하거나 상기 설정 데이터 저장블록의 데이터를 억세스하기 위한 억세스부; 상기 억세스부를 통해 독출된 상기 반복 저장된 설정 데이터를 전달하는 제1전달부; 상기 제1전달부에 의해 전달된 상기 반복 저장된 설정 데이터를 이용하여 올바른 데이터를 판단하는 데이터 판단부; 상기 억세스부를 통해 독출된 상기 노멀 데이터를 전달하는 제2전달부; 및 제어신호에 응답해 상기 제1전달부에 의해 전달된 상기 설정 데이터를 외부로 출력하거나 상기 제2전달부에 의해 전달된 상기 노멀 데이터를 외부로 출력하는 데이터 출력부를 포함할 수 있다.
또는 본 발명의 실시예에 따른 반도체 메모리 장치의 테스트 방법은, 테스트 모드로 설정하는 단계; 설정 데이터 저장블록에 적어도 2회 이상 반복하여 저장된 설정 데이터를 독출하는 단계; 및 테스트 모드인 경우에 상기 독출단계에서 독출된 설정 데이터를 외부로 출력하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 내부 레지스터를 추가적으로 설치할 필요 없이 칩의 면적을 작게 유지하면서 설정 데이터 저장블록에 저장된 설정 데이터를 직접 외부로 출력할 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체 메모리 장치를 나타낸 도면.
도 2는 도 1에 도시된 데이터 판단부(160)의 일실시예를 나타낸 도면.
도 3는 도 1에 도시된 데이터 출력부(170)의 일실시예를 나타낸 도면.
도 4은 도 1에 도시된 반도체 메모리 장치의 테스트 동작을 나타낸 순서도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 반도체 메모리 장치를 나타낸 도면이다.
반도체 메모리 장치는 다수의 노멀 데이터 저장블록(110_0~110_N), 설정 데이터 저장블록(120), 억세스부(130), 제1전달부(140), 제2전달부(150), 데이터 판단부(160), 및 데이터 출력부(170)를 포함할 수 있다.
다수의 노멀 데이터 저장블록(110_0~110_N)은 노멀 데이터를 저장한다. 노멀 데이터 저장블록(110_0~110_N)의 개수 및 사이즈는 메모리 장치의 용량 및 집적도 등에 따라 다양하게 설계될 수 있다.
설정 데이터 저장 블록(120)은 설정(옵션) 데이터를 저장한다. 설정 데이터는 메모리 장치의 각종 설정과 관련된 정보, 리페어와 관련된 정보 등을 의미한다. 설정 데이터의 용량은 노멀 데이터 대비 훨씬 작으므로, 설정 데이터 저장블록의 페이지 개수 및 페이지 사이즈는 노멀 데이터 저장블록(110_0~110_N)보다 작게 설계될 수 있다.
설정 데이터 저장블록(120)에는 설정 데이터가 M개의 비트 단위로 적어도 2회 이상 반복하여 저장된다. 이하에서는 설명의 편의를 위해 설정 데이터가 1바이트 단위로(즉, 8비트 단위로) 8회 반복하여 설정 데이터 저장블록(120)에 저장되는 경우를 예로 들어 설명한다. 설정 데이터의 리드시에 8바이트의 데이터 중 다수 바이트(majority byte)를 올바른 데이터로 판단해 설정 데이터로 사용한다. 표 1은 설정 데이터 저장블록(120)에 저장되는 설정 데이터의 형태를 나타낸다.
[설정 데이터 저장블록(120)에 저장되는 설정 데이터의 형태]
1ST(CAM_DATA_0) 2ND(CAM_DATA_1) 3RD(CAM_DATA_2) ... 8TH(CAM_DATA_7)
CAM_DATA 11001100 11001100 11001100 ... 11001100
표 1을 참조하면, 8비트 단위로 구성된 설정 데이터(CAM_DATA)가 설정 데이터 저장블록(120)에 8회 반복되어 저장되는 것을 확인할 수 있다. 이하에서는 설명의 편의를 위해 8비트 단위로 8회 반복되어 설정 데이터 저장블록(120)에 저장된 설정 데이터(CAM_DATA)를 '8바이트의 설정 데이터(CAM_DATA)'라고 한다.
억세스부(130)는 다수의 노멀 데이터 저장블록(110_0~110_N) 및 설정 데이터 저장블록(120)에 저장된 데이터를 억세스하기 위한 구성이다. 비휘발성 메모리 장치에서 억세스부(130)는 '페이지 버퍼 어레이'라는 명칭으로도 잘 알려져 있다. 페이지 버퍼 어레이(130)는 저장블록들(110_0~110_N, 120)에 데이터를 저장하는 프로그램 동작 및 저장블록들(110_0~110_N, 120)로부터 데이터를 독출하는 리드 동작을 수행한다.
제1전달부(140)는 억세스부(130)를 통해 독출된 8바이트의 설정 데이터(CAM_DATA)를 데이터 판단부(160) 및 데이터 출력부(170)로 전달한다. 구체적으로 제1전달부(140)는 억세스부(130)를 통해 독출된 8바이트의 설정 데이터(CAM_DATA)를 제어신호(CNT_SIG)에 응답해 데이터 판단부(160) 및 데이터 출력부(170)로 전달하도록 설계될 수 있다. 예를 들어, 제1전달부(140)는 제어신호(CNT_SIG)가 하이 레벨로 활성화되면 억세스부(130)를 통해 독출된 8바이트의 설정 데이터(CAM_DATA)를 데이터 판단부(160) 및 데이터 출력부(170)로 전달하고, 제어신호(CNT_SIG)가 로우 레벨로 비활성화되면 8바이트의 설정 데이터(CAM_DATA)를 데이터 판단부(160) 및 데이터 출력부(170)로 전달하지 않도록 설계될 수 있다.
제2전달부(150)는 억세스부(130)를 통해 독출된 노멀 데이터를 데이터 출력부(170)로 전달한다. 구체적으로 제2전달부(150)는 억세스부(130)를 통해 독출된 노멀 데이터를 제어신호(CNT_SIG)에 응답해 데이터 출력부(170)로 전달하도록 설계될 수 있다. 예를 들어, 제2전달부(150)는 제어신호(CNT_SIG)가 로우 레벨로 비활성화된 경우에 즉, 제어신호(CNT_SIG)의 반전 신호(/CNT_SIG)가 하이 레벨로 활성화된 경우에 억세스부(130)를 통해 독출된 노멀 데이터를 데이터 출력부(170)로 전달하고, 제어신호(CNT_SIG)가 하이 레벨로 활성화된 경우에 즉, 제어신호(CNT_SIG)의 반전 신호(/CNT_SIG)가 로우 레벨로 비활성화된 경우에 노멀 데이터를 데이터 출력부(170)로 전달하지 않도록 설계될 수 있다.
데이터 판단부(160)는 제1전달부(140)에 의해 전달된 8바이트의 설정 데이터(CAM_DATA)를 이용하여 올바른 설정 데이터를 판단한다. 구체적으로, 데이터 판단부(160)는 제1전달부(140)를 통해 8바이트의 설정 데이터(CAM_DATA)를 입력받고, 입력된 8바이트의 설정 데이터(CAM_DATA)끼리 비교하여 8바이트의 설정 데이터(CAM_DATA) 중 다수의 데이터를 올바른 설정 데이터로 판단한다. 예를 들어, 설정 데이터 저장블록(120)에 기록된 8바이트의 설정 데이터(CAM_DATA)가 '11001100'으로 7번 기록되어 있고 '10001100'로 1번 기록되어 있다고 한다면, 7번 기록되어 있는 '11001100'이 올바른 설정 데이터(CAM_DATA)로 판단된다. 올바른 설정 데이터(CAM_DATA)로 판단된 '11001100'은 설정 데이터가 필요한 회로로 전달된다. 구체적으로 데이터 판단부(160)는 적어도 하나 이상의 래치부(161_1~161_8)와 적어도 하나 이상의 다수 판단부(162_1~162_8)를 포함할 수 있다. 이에 대해서는 도 2와 함께 자세히 설명하기로 한다.
데이터 출력부(170)는 제어신호(CNT_SIG)에 응답해 제1전달부(140)에 의해 전달된 8바이트의 설정 데이터(CAM_DATA)를 외부로 출력하거나 제2전달부(150)에 의해 전달된 노멀 데이터를 외부로 출력한다. 즉, 데이터 출력부(170)는 제어신호(CNT_SIG)가 활성화된 경우에 제1전달부(140)에 의해 전달된 8바이트의 설정 데이터(CAM_DATA)를 외부로 출력하고, 제어신호(CNT_SIG)가 비활성화된 경우에 제2전달부(150)에 의해 전달된 노멀 데이터를 외부로 출력하도록 설계될 수 있다. 구체적으로 데이터 출력부(170)는 선택부(171) 및 드라이버(172)를 포함할 수 있다. 이에 대해서는 도 3와 함께 자세히 설명하기로 한다.
도 2는 도 1에 도시된 데이터 판단부(160)의 일실시예를 나타낸 도면이다.
데이터 판단부(160)는 적어도 하나 이상의 래치부(161_1~161_8) 및 적어도 하나 이상의 다수 판단부(162_1~162_8)를 포함할 수 있다. 도 2에서는 설명의 편의를 위해 데이터 판단부(160)가 8개의 래치부(161_1~161_8) 및 8개의 다수 판단부(162_1~162_8)를 포함하며, 8바이트의 설정데이터(CAM_DATA)를 이용하여 올바른 설정 데이터를 판단하는 경우를 예시하였다.
제1 내지 제8래치부(161_1~161_8) 각각은 제1전달부(140)로부터 전달된 8바이트의 설정데이터(CAM_DATA)를 자신에게 대응되는 래치신호(LAT<0:7>)에 응답해 래치한다. 구체적으로 제1래치부(161_1)는 자신에게 대응되는 래치신호(LAT<0>)가 활성화되면 8바이트의 설정데이터(CAM_DATA) 중 첫번째로 입력된 설정데이터(CAM_DATA_0<0:7>)를 래치한다. 그리고 제2래치부(161_2)는 자신에게 대응되는 래치신호(LAT<1>)가 활성화되면 8바이트의 설정데이터(CAM_DATA) 중 두 번째로 입력된 설정데이터(CAM_DATA_1<0:7>)를 래치한다. 그리고 제8래치부(161_8)는 자신에게 대응되는 래치신호(LAT<8>)가 활성화되면 8바이트의 설정데이터(CAM_DATA) 중 여덟 번째로 입력된 설정 데이터(CAM_DATA_7<0:7>)를 래치한다.
제1 내지 제8다수 판단부(162_1~162_8) 각각은 입력된 데이터 중 '1'의 값을 가지는 비트의 개수가 '0'의 값을 가지는 비트의 개수보다 더 많은 지를 판단하여, '1'의 값을 가지는 비트의 개수가 더 많다면 '1'을 출력하고 '0'의 값을 가지는 비트의 개수가 더 많다면 '0'을 출력한다. 예를 들어, 제1다수 판단부(162_1)에 입력된 데이터(CAM_DATA_0<0>, CAM_DATA_1<0>, ..., CAM_DATA_7<0>)가 '1111 1110'이라면, '1'의 값을 가지는 비트의 개수가 '0'의 값을 가지는 비트의 개수보다 더 많으므로 '1'의 값을 가지는 설정 데이터(R_CAM_DATA<0>)를 출력한다.
그리고 제2다수 판단부(162_2)도 입력된 데이터(CAM_DATA_0<1>, CAM_DATA_1<1>, ..., CAM_DATA_7<1>) 중 '1'의 값을 가지는 비트의 개수가 '0'의 값을 가지는 비트의 개수보다 더 많다면 '1'의 값을 가지는 설정 데이터(R_CAM_DATA<1>)를 출력하고, 그 반대인 경우에는 '0'의 값을 가지는 설정 데이터(R_CAM_DATA<1>)를 출력한다.
그리고 제8다수 판단부(162_8)도 입력된 데이터(CAM_DATA_0<7>, CAM_DATA_1<7>, ..., CAM_DATA_7<7>) 중 '1'의 값을 가지는 비트의 개수가 '0'의 값을 가지는 비트의 개수보다 더 많다면 '1'의 값을 가지는 설정 데이터(R_CAM_DATA<7>)를 출력하고, 그 반대인 경우에는 '0'의 값을 가지는 설정 데이터(R_CAM_DATA<7>)를 출력한다.
도 2에 도시된 데이터 판단부(160)의 동작을 설명하면 다음과 같다. 설명의 편의를 위해 제1전달부(140)로부터 데이터 판단부(160)에 전달된 8바이트의 설정 데이터(CAM_DATA)는 표 2와 같다고 가정한다.
[제1전달부(140)로부터 데이터 판단부(160)에 전달된 8바이트의 설정 데이터(CAM_DATA)의 예]
1ST
(CAM_DATA_0)		 2ND
(CAM_DATA_1)		 3RD
(CAM_DATA_2)		 4TH
(CAM_DATA_3)		 5TH
(CAM_DATA_4)		 6TH
(CAM_DATA_5)		 7TH
(CAM_DATA_6)		 8TH
(CAM_DATA_7)
CAM_DATA 11001100 10001100 11001100 11001100 11001100 11001100 11001100 11001100
제1래치부(161_1)는 자신의 래치신호(LAT<0>)가 활성화되면 8바이트의 설정 데이터(CAM_DATA) 중 첫번째로 전달된 '11001100' 값의 설정 데이터(CAM_DATA_0<0:7>)를 래치한다.
그리고 제2래치부(161_2)는 자신의 래치신호(LAT<1>)가 활성화되면 8바이트의 설정 데이터(CAM_DATA) 중 두번째로 전달된 '10001100' 값의 설정 데이터(CAM_DATA_1<0:7>)를 래치한다.
마찬가지로, 제3 내지 제8래치부(161_3~161_8) 각각은 '11001100' 값의 설정 데이터(CAM_DATA_3<0:7>~CAM_DATA_7<0:7>)를 래치한다.
그리고 제1다수 판단부(162_1)는 입력된 데이터(CAM_DATA_0<0>, CAM_DATA_1<0>, ..., CAM_DATA_7<0>) 중 '1'의 값을 가지는 비트의 개수가 '0'의 값을 가지는 비트의 개수보다 더 많은지를 판단하는데, 입력된 데이터(CAM_DATA_0<0>, CAM_DATA_1<0>, ..., CAM_DATA_7<0>)는 '11111111'이므로 '1'의 값을 가지는 비트의 개수가 '0'의 값을 가지는 비트의 개수보다 더 많다. 따라서 제1다수 판단부(162_1)는 '1'의 값을 가지는 설정 데이터(R_CAM_DATA<0>)를 출력한다.
그리고 제2다수 판단부(162_2)는 입력된 데이터(CAM_DATA_0<1>, CAM_DATA_1<1>, ..., CAM_DATA_7<1>) 중 '1'의 값을 가지는 비트의 개수가 '0'의 값을 가지는 비트의 개수보다 더 많은지를 판단하는데, 입력된 데이터(CAM_DATA_0<1>, CAM_DATA_1<1>, ..., CAM_DATA_7<1>)는 '10111111'이므로 '1'의 값을 가지는 비트의 개수가 '0'의 값을 가지는 비트의 개수보다 더 많다. 따라서 제1다수 판단부(162_1)는 '1'의 값을 가지는 설정 데이터(R_CAM_DATA<1>)를 출력한다.
그리고 상술한 동작과 동일한 원리로, 제3다수 판단부(162_3)는 '0'의 값을 가지는 설정 데이터(R_CAM_DATA<2>)를 출력하고, 제4다수 판단부(162_4)는 '0'의 값을 가지는 설정 데이터(R_CAM_DATA<3>)를 출력하고, 제5다수 판단부(162_5)는 '1'의 값을 가지는 설정 데이터(R_CAM_DATA<4>)를 출력하고, 제6다수 판단부(162_6)는 '1'의 값을 가지는 설정 데이터(R_CAM_DATA<5>)를 출력하고, 제7다수 판단부(162_7)는 '0'의 값을 가지는 설정 데이터(R_CAM_DATA<6>)를 출력하고, 제8다수 판단부(162_8)는 '0'의 값을 가지는 설정 데이터(R_CAM_DATA<7>)를 출력한다.
결국, 제1 내지 제8다수 판단부(162_1~162_8)로부터 출력되는 설정 데이터(R_CAM_DATA<0:7>)는 '11001100'이 된다. 즉, 데이터 판단부(160)에 입력된 8바이트의 설정 데이터(CAM_DATA)가 '11001100'이 7개이고 '10001100'이 1개인 경우라면, '11001100'이 올바른 설정 데이터(CAM_DATA)로 판단된다. 올바른 설정 데이터(CAM_DATA)로 판단된 '11001100'은 설정 데이터가 필요한 회로로 출력된다.
도 3는 도 1에 도시된 데이터 출력부(170)의 일실시예를 나타낸 도면이다.
데이터 출력부(170)는 선택부(171) 및 드라이버(172)를 포함할 수 있다.
선택부(171)는 제1전달부(140)에 의해 전달된 8바이트의 설정 데이터(CAM_DATA) 또는 제2전달부(150)에 의해 전달된 노멀 데이터 중 어느 하나를 제어신호(CNT_SIG)에 응답해 선택하여 드라이버(172)로 출력한다.
드라이버(172)는 선택부(171)에 의해 선택된 데이터를 외부로 출력한다.
도 1에 도시된 반도체 메모리 장치의 전체적인 동작을 설명한다.
설명의 편의를 위해, 설정 데이터를 이용해 칩의 초기 조건을 설정하는 구간(이하 '초기 조건 설정 구간')에서는 제어신호(CNT_SIG)가 활성화되고, 그 나머지 구간에서는 제어신호(CNT_SIG)가 비활성화되도록 설계된 경우를 예로 들어 설명한다. 그리고 제1전달부(140)는 제어신호(CNT_SIG)가 활성화된 경우에 전달 동작을 수행하고, 제2전달부(150)는 제어신호(CNT_SIG)가 비활성화된 경우에 전달 동작을 수행하며, 데이터 출력부(170)는 제어신호(CNT_SIG)가 활성화되면 제1전달부(140)에 의해 전달된 데이터를 외부로 출력하고, 제어신호(CNT_SIG)가 비활성화되면 제2전달부(150)에 의해 전달된 데이터를 외부로 출력하도록 설계된 경우를 예로 들어 설명한다.
초기 조건 설정 구간에서는 억세스부(130)는 설정 데이터 저장블록(120)에 반복하여 저장된 설정 데이터(CAM_DATA)를 독출하여 제1전달부(140)로 전달한다. 활성화된 제어신호(CNT_SIG)에 응답해 제1전달부(140)는 8바이트의 설정 데이터(CAM_DATA)를 데이터 판단부(160) 및 데이터 출력부(170)로 전달한다.
데이터 판단부(160)는 입력된 8바이트의 설정 데이터(CAM_DATA)끼리 비교하여 8바이트의 설정 데이터(CAM_DATA) 중 다수의 데이터를 올바른 설정 데이터(CAM_DATA)로 판단한다. 예를 들어, 입력된 8바이트의 설정 데이터(CAM_DATA)가 '11001100'이 7개이고 '10001100'이 1개인 경우라면, '11001100'이 올바른 설정 데이터(CAM_DATA)로 판단된다. 올바른 설정 데이터(CAM_DATA)로 판단된 '11001100'은 설정 데이터가 필요한 회로로 출력된다.
한편, 제1전달부(140)에 의해 8바이트의 설정 데이터(CAM_DATA)가 데이터 출력부(170)에 입력되면, 데이터 출력부(170)는 활성화된 제어신호(CNT_SIG)에 응답해 8바이트의 설정 데이터(CAM_DATA)를 외부로 출력한다.
그리고, 초기 조건 설정 구간이 종료되면, 제어신호(CNT_SIG)는 비활성화된다. 비활성화된 제어신호(CNT_SIG)에 응답해 제1전달부(140)는 전달 동작을 수행하지 않는다.
한편, 초기 조건 설정 구간이 종료된 이후에 리드 커맨드가 입력되면 억세스부(130)는 입력된 어드레스에 응답해 노멀 데이터 저장블록(110_0~110_N)에 저장된 노멀 데이터를 독출하여 제2전달부(150)로 전달한다. 비활성화된 제어신호(CNT_SIG)에 응답해 제2전달부(150)는 노멀 데이터를 데이터 출력부(170)로 전달한다. 데이터 출력부(170)는 비활성화된 제어신호(CNT_SIG)에 응답해 제2전달부(150)로부터 전달된 노멀 데이터를 외부로 출력한다.
도 4은 도 1에 도시된 반도체 메모리 장치의 테스트 동작을 도시한 순서도이다. 이하에서는 설명의 편의를 위해 설정 데이터(CAM_DATA)가 1바이트 단위로(즉, 8비트 단위로) 8회 반복하여 설정 데이터 저장블록(120)에 저장되는 경우를 예로 들어 설명한다. 그리고 설명의 편의를 위해 1바이트 단위로 8회 반복하여 설정 데이터 저장블록(120)에 저장된 설정 데이터(CAM_DATA)를 '8바이트의 설정 데이터(CAM_DATA)'라고 한다.
우선 반도체 메모리 장치의 동작 모드가 테스트 모드로 설정된다(S10). 테스트 모드는 모드 레지스터 셋 신호(MRS: Mode Register Set) 등에 의해 설정될 수 있다.
억세스부(130)는 설정 데이터 저장블록(120)에 반복하여 저장된 설정 데이터(CAM_DATA)를 독출하여 제1전달부(140)로 출력한다(S20).
한편, 테스트 모드인 경우에 제어신호(CNT_SIG)는 활성화되도록 설계될 수 있다(S30).
제1전달부(140)는 억세스부(130)에 의해 독출된 8바이트의 설정 데이터(CAM_DATA)를 데이터 판단부(160) 및 데이터 출력부(170)로 전달한다. 한편, 제1전달부(140)가 활성화된 제어신호(CNT_SIG)에 응답해 전달 동작을 수행하도록 설계된 경우라면, 테스트 모드인 경우에 제어신호(CNT_SIG)는 활성화되므로 제1전달부(140)는 억세스부(130)에 의해 독출된 8바이트의 설정 데이터(CAM_DATA)를 데이터 판단부(160) 및 데이터 출력부(170)로 전달한다.
데이터 판단부(160)는 입력된 8바이트의 설정 데이터(CAM_DATA)끼리 비교하여 8바이트의 설정 데이터(CAM_DATA) 중 다수의 데이터를 올바른 설정 데이터(CAM_DATA)로 판단한다. 예를 들어, 입력된 8바이트의 설정 데이터(CAM_DATA)가 '11001100'이 7개이고 '10001100'이 1개인 경우라면, '11001100'이 올바른 설정 데이터(CAM_DATA)로 판단된다. 올바른 설정 데이터(CAM_DATA)로 판단된 '11001100'은 설정 데이터가 필요한 회로로 출력된다.
한편, 제1전달부(140)로부터 출력되는 8바이트의 설정 데이터(CAM_DATA)는 데이터 판단부(160)를 거치지 않고 데이터 출력부(170)로 직접 전달될 수 있다.
데이터 출력부(170)는 입력된 8바이트의 설정 데이터(CAM_DATA)를 제어신호(CNT_SIG)에 응답해 외부로 출력한다(S40). 예를 들어, 데이터 출력부(170)가 제어신호(CNT_SIG)가 활성화된 경우에 제1전달부(140)로부터 전달된 데이터를 외부로 출력하고, 제어신호(CNT_SIG)가 비활성화된 경우에 제2전달부(150)로부터 전달된 데이터를 외부로 출력하도록 설계된 경우라면, 테스트 모드인 경우에는 제어신호(CNT_SIG)가 활성화되므로 데이터 출력부(170)는 제1전달부(140)로부터 전달된 8바이트의 설정 데이터(CAM_DATA)를 외부로 출력한다.
이와 같이, 본 발명에 따른 반도체 메모리 장치에 의하면, 설정 데이터 저장블록(120)에 저장된 설정 데이터(CAM_DATA)를 외부로 출력하기 위해서 설정 데이터(CAM_DATA)를 임시로 저장하기 위한 레지스터(register)를 추가할 필요가 없으므로, 칩의 면적을 적게 유지하면서 설정 데이터(CAM_DATA)를 외부로 출력할 수 있다. 또한, 제2전달부(150)가 아닌 제1전달부(140)에 의해 설정 데이터(CAM_DATA)가 데이터 출력부(170)로 전달되도록 함으로써, 데이터 판단부(160)에 입력되는 설정 데이터(CAM_DATA)가 외부로 출력될 수 있게 된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
110_0~110_N: 노멀 데이터 저장블록 120: 설정 데이터 저장블록
130: 페이지 버퍼 어레이 140: 제1전달부
150: 제2전달부 160: 데이터 판단부
170: 데이터 출력부

Claims (7)

  1. 노멀 데이터를 저장하는 노멀 데이터 저장블록;
    설정 데이터가 적어도 2회 이상 반복하여 저장되는 설정 데이터 저장블록;
    상기 노멀 데이터 저장블록의 데이터를 억세스하거나 상기 설정 데이터 저장블록의 데이터를 억세스하기 위한 억세스부;
    상기 억세스부를 통해 독출된 상기 반복 저장된 설정 데이터를 전달하는 제1전달부;
    상기 제1전달부에 의해 전달된 상기 반복 저장된 설정 데이터를 이용하여 올바른 데이터를 판단하는 데이터 판단부;
    상기 억세스부를 통해 독출된 상기 노멀 데이터를 전달하는 제2전달부; 및
    제어신호에 응답해 상기 제1전달부에 의해 전달된 상기 반복 저장된 설정 데이터를 외부로 출력하거나 상기 제2전달부에 의해 전달된 상기 노멀 데이터를 외부로 출력하는 데이터 출력부
    를 포함하는 반도체 메모리 장치.
  2. 제 1항에 있어서,
    상기 제1전달부는 상기 억세스부를 통해 독출된 상기 반복 저장된 설정 데이터를 상기 제어신호에 응답해 전달하고,
    상기 제2전달부는 상기 억세스부를 통해 독출된 상기 노멀 데이터를 상기 제어신호에 응답해 전달하는
    반도체 메모리 장치.
  3. 제 1항에 있어서,
    상기 데이터 판단부는
    상기 제1전달부를 통해 상기 반복 저장된 설정 데이터를 입력받고, 입력된 상기 반복 저장된 설정 데이터끼리 비교하여 상기 반복 저장된 설정 데이터 중 다수의 설정 데이터를 올바른 데이터로 판단하는
    반도체 메모리 장치.
  4. 제 1항에 있어서,
    상기 데이터 출력부는
    상기 제1전달부에 의해 전달된 상기 반복 저장된 설정 데이터 또는 상기 제2전달부에 의해 전달된 상기 노멀 데이터 중 어느 하나를 상기 제어신호에 응답해 선택하는 선택부; 및
    상기 선택부에 의해 선택된 데이터를 외부로 출력하는 드라이버를 포함하는
    반도체 메모리 장치.
  5. 테스트 모드로 설정하는 단계;
    설정 데이터 저장블록에 적어도 2회 이상 반복하여 저장된 설정 데이터를 독출하는 단계; 및
    테스트 모드인 경우에 상기 독출단계에서 독출된 상기 반복 저장된 설정 데이터를 외부로 출력하는 단계
    를 포함하는 반도체 메모리 장치의 테스트 방법.
  6. 제 5항에 있어서,
    테스트 모드인 경우에 제어신호를 활성화하는 단계를 더 포함하고,
    상기 설정 데이터를 외부로 출력하는 단계는
    상기 독출 단계에서 독출된 상기 반복 저장된 설정 데이터를 상기 제어신호에 응답해 외부로 출력하는 단계인
    반도체 메모리 장치의 테스트 방법.
  7. 제 5항에 있어서,
    상기 독출 단계에서 독출된 상기 반복 저장된 설정 데이터를 이용하여 올바른 데이터를 판단하는 단계
    를 더 포함하는 반도체 메모리 장치의 테스트 방법.
KR1020110140509A 2011-12-22 2011-12-22 반도체 메모리 장치 및 이의 테스트 방법 KR20130072891A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110140509A KR20130072891A (ko) 2011-12-22 2011-12-22 반도체 메모리 장치 및 이의 테스트 방법
US13/494,492 US9508453B2 (en) 2011-12-22 2012-06-12 Semiconductor memory device and test method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110140509A KR20130072891A (ko) 2011-12-22 2011-12-22 반도체 메모리 장치 및 이의 테스트 방법

Publications (1)

Publication Number Publication Date
KR20130072891A true KR20130072891A (ko) 2013-07-02

Family

ID=48655773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110140509A KR20130072891A (ko) 2011-12-22 2011-12-22 반도체 메모리 장치 및 이의 테스트 방법

Country Status (2)

Country Link
US (1) US9508453B2 (ko)
KR (1) KR20130072891A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031080B1 (en) 2019-12-26 2021-06-08 Micron Technology, Inc. Architecture for fast content addressable memory search

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607169B1 (ko) 2003-12-08 2006-08-01 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 리드 방법
JP5016841B2 (ja) * 2006-04-26 2012-09-05 株式会社東芝 不揮発性半導体記憶装置
KR100944480B1 (ko) * 2006-04-27 2010-03-03 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 시스템
KR100898673B1 (ko) * 2007-08-08 2009-05-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 동작 방법
US8095841B2 (en) * 2008-08-19 2012-01-10 Formfactor, Inc. Method and apparatus for testing semiconductor devices with autonomous expected value generation

Also Published As

Publication number Publication date
US20130166959A1 (en) 2013-06-27
US9508453B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
US8694860B2 (en) System and method for data read of a synchronous serial interface NAND
US10049005B2 (en) Flash memory control apparatus utilizing buffer to temporarily storing valid data stored in storage plane, and control system and control method thereof
TWI590250B (zh) 用於組態用於混合記憶體模組之記憶體之輸入／輸出之裝置及方法
KR100898673B1 (ko) 플래시 메모리 소자 및 그 동작 방법
US10095436B2 (en) Cache memory device and data processing method of the device
CN110678851A (zh) 存储器地址验证方法及采用所述方法的存储器装置
KR20140111323A (ko) 멀티 칩 패키지 nand 플래시 메모리 시스템에서의 디바이스 선택 방식
US7873753B2 (en) Memory subsystem capable of accessing a plurality of memory bank identifications and method thereof
KR20190083103A (ko) 메모리 장치
US11080134B2 (en) Memory controller and memory system including the same
US9007867B2 (en) Loading trim address and trim data pairs
KR20190086936A (ko) 메모리 장치
US20070028037A1 (en) Memory system with automatic dual-buffering
US9396769B1 (en) Memory device and operating method of same
US20180335942A1 (en) Data reading method, memory control circuit unit and memory storage device
US9128890B2 (en) Semiconductor memory system and method for controlling order of access operation on a plurality of memory devices of multi-plane array
KR20130072891A (ko) 반도체 메모리 장치 및 이의 테스트 방법
KR20140095656A (ko) 불휘발성 메모리 장치 및 그것의 데이터 독출 방법
KR100881196B1 (ko) 선택 가능한 두개의 비트 구조를 갖는 메모리 장치 및 이를구비하는 시스템
US10140025B2 (en) Memory system including memory controller and operation method thereof
US7760556B2 (en) Data path circuit in a flash memory device
US9111586B2 (en) Storage medium and transmittal system utilizing the same
US20080013375A1 (en) Memory system
KR20190087757A (ko) 반도체 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid