KR980011412A

KR980011412A - 반도체 장치의 출력회로

Info

Publication number: KR980011412A
Application number: KR1019960030784A
Authority: KR
Inventors: 장성진
Original assignee: 문정환; 엘지반도체 주식회사
Priority date: 1996-07-27
Filing date: 1996-07-27
Publication date: 1998-04-30
Also published as: JP3289136B2; JPH1079192A; US5926043A; KR100239692B1

Abstract

본 발명은 반도체 메모리의 출력회로에 관한 것으로서, 종래에는 기술구성시 비교기와 카운터 그리고 제어부와 같은 복잡한 회로로 구성해야 하고, 파워 업(POWER UP)후 파워가 안정된 후에야 동작시켜야 하므로 시간 소모가 많고, 기준전압을 별도로 사용해야 하는 문제점이 있다. 따라서 본 발명은 외부 인터페이스 조건에 의해 자동적으로 출력구동 크기를 조정하도록 하고, 출력구동 크기 결정이 파워업과 동시에 결정되도록 하며, 구성을 간단히 하여 회로구현시 면적을 감소토록 한다.

Description

반도체 장치의 출력회로

제1도는 종래 반도체 장치의 출력회로 구성도.

제2도는 본 발명 반도체 장치의 출력회로 블럭구성도.

제3도는 제2도에서, 인터페이스와 구동 제어부의 상세회로도.

제4도는 제3도에 대한 신호파형도.

제5도는 제2도에서, 출력버퍼의 상세회로도.

제6도는 본 발명 반도체 장치의 출력회로에서, 구동 제어수단에 대한 다른 구성도.

제7도는 제6도에 대한 신호파형도.

제8도는 본 발명 반도체 장치의 출력회로에서, 구동 제어수단에 대한 또다른 구성도.

* 도면의 주요 부분에 대한 부호의 설명

100 : 인터페이스 200 : 구동 제어부

211 : 조건 감지부 221 : 지연부

231 : 제1전송부 241 : 제1래치부

251 : 제2전송부 261 : 제2래치부

271 : 디코더 281 : 비교 제어부

291 : 출력전압 조절부 300 : 출력버퍼

본 발명은 디램(DRAM)으로 부터 데이터를 읽어들여 출력할 때 일정레벨로 증폭하여 출력하기 위한 반도체 장치의 출력회로에 관한 것으로, 특히 인터페이스를 통한 외부 조건에 의해 자동적으로 출력구동 크기를 조절하여 출력하도록 하는 반도체 장치의 출력회로에 관한 것이다.

종래 반도체 장치의 출력회로는, 제1도에 도시된 바와 같이, 터미네이션전압(V_TERM)과 외부저항(R_EXT)을 통해 외부조건에 의한 값을 전송하여 주는 인터페이스(111)와; 복수개가 병렬로 연결된 엔모스 트랜지스터(121a∼121e)를 입력되는 제어신호에 따라 턴온 또는 턴오프하여 터미네이션 전압을 제어하여 설정된 출력전압(V_O)으로 조절하는 전압조절부(121)와; 상기 전압 조절부(121)의 출력전압(V_O)을 비반전단자(+)로 입력받고 기준전압(V_REF)을 반전단자(-)로 입력받아 그 두 전압을 비교하는 비교기(131)와; 상기 비교기(131)의 비교 출력에 따라 카운터의 동작을 제어하기 위한 신호를 발생시키는 제어부(141)와; 상기 제어부(141)의 제어신호에 따라 카운팅하고 이 카운팅한 값에 따라 외부전압 조절부(121)의 엔모스 트랜지스터를 제어하기 위한 제어신호를 출력하는 카운터(151)와; 상기 카운터(151)의 반복 동작하여 외부전압 조절부(121)를 제어하다가 상기 인터페이스(111)의 테미네이션 전압(V_TERM)이 출력구동 크기가 결정되면 이때의 카운터(151)의 값을 저장하는 래치(161)로 구성된다.

이와같이 구성된 종래의 기술에 대하여 살펴보면 다음과 같다.

초기 동작시 제어부(141)에서 동작시작 신호를 카운터(151)로 보내면, 상기카운터(151)는 전압 조절부(121)의 엔모스 트랜지스터(121a∼121e)로 "0"을 출력하여 모두 오프(off)시킨다.

여기서, 엔모스 트랜지스터(121a∼121e)의 크기는 1X, 2X, 4X, 8X, 16X이다.

이때 인터페이스(111)의 터미네이션 전압(V_TERM)과 외부저항(R_EXT)에 의해 흐르는 전류(I_O)의 경로가 없으므로 출력전압(V_O)은 테미네이션 전압(V_TERM)이 된다.

여기서, 터미네이션 전압(V_TERM)과 기준전압(V_REF) 및 출력전압(V_O)은 다음과 같은 관계를 갖는다.

V_TERM〉 V_REF〉 V_O

따라서, 터미네이션 전압(V_TERM)이 비교기(131)의 비반전단자(+)로 입력되고 반전단자(-)로 기준전압(V_REF)이 각각 입력되면, 상기 비교기(131)는 그 두 입력단자로 입력된 전압을 비교한다.

비교결과, 터미네이션 전압(V_TERM)이 기준전압(V_REF)보다 크므로 상기 비교기(131)의 출력은 양(+)의 값이 되고, 이 양(+)의 값을 입력받은 제어부(141)에 의해 카운터(151)는 하나 카운팅을 한다.

하나 카운팅한 카운터(151)는 전압 조절부(121)의 엔모스 트랜지스터(121a∼12E1e)로 (10000)을 출력하여 엔모스 트랜지스터(121a)만 턴온시키고 나머지 엔모스 트랜지스터(121b∼121e)는 턴오프시킨다.

상기 엔모스 트랜지스터(121a)가 턴온됨에 따라 인터페이스(111)의 터미네이션 전압(V_TERM)과 외부저항(R_EXT)을 통해 전류(I_O)가 흐름에 따라 출력전압(V_O)이 변하게 된다.

상기 출력전압(V_O)은 비교기(131)의 비반전단자(+)에 입력되어 반전단자(-)로 입력되는 기준전압(V_REF)과 비교된다.

비교결과, 출력전압(V_O)이 크면 상기 비교기(131)의 출력은 +가 되어 제어부(141)로 전달된다.

따라서, 상기 제어부(141)는 카운터(151)를 제어하여 카운트값 하나를 더 증가시킨 "2"를 카운트한다.

이에 상기 카운터(151)는 "2"에 대응하는 (11000)의 값을 전아 조절부(121)의 엔모스 트랜지스터(121a∼121e)로 출력하여 엔모스 트랜지스터(121a, 121b)는 턴온되고 나머지 엔모스 트랜지스터(121a∼121e)는 턴오프된다.

따라서, 인터페이스(111)의 터미네이션 전압(V_TERM)과 외부저항(R_EXT)을 통해 전압 조절부(121)의 엔모스 트랜지스터(121a, 121b)를 통해 전류가 흐르게 된다.

결국, 출력전압(V_O)이 변하게 되고, 이는 다시 비교기(131)의 비반전단자(+)로 입력된다.

상기에서와 같은 과정을 반복하다가 출력전압(V_O)이 기준전압(V_REF)보다 작아지게 되어 비교기(131)의 출력은 -가 되면 제어부(141)는 동작을 멈추게 되고, 이때의 카운터(151)의 값을 래치(161)가 래치하여 출력 구동 크기를 결정하게 된다.

그러나, 상기에서와 같은 종래기술 구성시 비교기와 카운터 그리고 제어부와 같은 복잡한 회로로 구성해야 하고, 파워 업(POWE RUP)후 파워가 안정된 후에야 동작시켜야 하므로 시간 소모가 많고, 기준전압을 별도로 사용해야 하는 문제점이 있다.

따라서, 본 발명의 목적은 외부 인터페이스 조건에 의해 자동적으로 출력구동 크기를 조절하도록 한 반도체 장치의 출력회로를 제공함에 있다.

본 발명의 다른 목적은 회로 구성을 간단하게 하고 출력구동 크기 결정이 파워 업과 동시에 결정되도록 한 반도체 장치의 출력회로를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 의한 반도체 장치의 출력회로는 외부조건에 대한 데이터를 전송하여 주는 인터페이스와; 상기 인터페이스의 조건을 감지하고 이 감지한 조건에 따른 출력구동 크기를 결정하는 구동 제어수단과; 상기 구동 제어수단에서 결정된 출력구동 크기로 만들기 위하여 버퍼링하고 이 버퍼링한 출력전압을 내보내는 출력버퍼로 구성한다.

상기에서 구동 제어수단은, 제3도에 도시한 바와 같이, 인터페이스(100)의 조건을 감지하기 위해 저항(R1)(R2)과 내부신호(A)를 게이트로 인가받는 엔모스트랜지스터(N1)가 직렬로 연결되어 감지한 전압을 출력하는 조건 감지부(211)와; 상기 조건 감지부(211)에서 감지한 전압을 전송게이트(TGO)를 통해 전달받아 내부신호(C)에 따라 일정 시간동안 지연하거나 접지측으로 바이패스하는 지연부(221)와; 상기 지연부(221)를 통해 지연된 전압을 입력되는 내부신호(B)에 따라 전송 또는 차단하여 주는 제1전송부(231)와; 상기 제1전송부(231)를 통해 전송된 데이터를 저장하고 이 저장하는 데이터를 인버터를 통해 결정된 출력구등 크기신호(C1∼Cn)를 출력버퍼(300)로 출력하는 제1래치부(241)로 구성한다.

그리고, 출력버퍼(300)구성은, 제5도에 도시한 바와같이, 구동 제어수단의 제1래치부(241)로 부터 출력되는 출력구동 크기신호(C1∼Cn)와 원하는 출력데이터(Din)(Dinb)를 입력받아 앤드 조합하고 이 조합한 신호를 출력하는 논리조합부(311)와; 상기 논리 조합부(311)에서 출력되는 신호에 따라 엔모스 트렌지스터가 온 또는 오프하여 출력전압(V_O)을 조절하는 전압크기 조정부(321)로 구성한다.

이와같이 구성된 본 발명에 의한 반도체 장치의 출력회로의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.

인터페이스(100)의 터미네이션 전압(V_TERM과 외부저항(R_EXT)의 값에 의해 외부 조건에 대한 크기가 정해지면, 이 정해진 크기를 구동 제어부(200)내 조건감지부(211)에서 감지한다.

즉, 인터페이스(100)의 터미네이션 전압(V_TERM), 외부저항(R_EXT)과 직렬 연결된 저항(R1)(R2)과 엔모스 트랜지스터(N1)에 의해 외부 조건에 대한 크기인 감지전압(V_SENSE)이 아래식에 의해 결정된다.

여기서, 제4도의 (가)에서와 같이 파워 업(POWER UP)시에 (나)에서와 같은 내부신호(A)를 앤모스 트랜지스터(N1)의 베이스로 인가하여 상기 엔모스 트랜지스터(N1)를 열어 감지전압(V_SENSE)을 체크하도록 한다.

이후에, 제4도의 (다)에서와 같은 하이상태의 내부신호(B)가 인가되면 전송게이트(TGO)와 제1전송부(231)의 전송게이트(TG1, TG2, ..., TGn)가 도통상태가 된다.

그러면, 상기 조건감지부(211)의 저항(R1)(R2)과 엔모스 트랜지스터(N1)에 의해 감지된 전압(V_SENSE)이 상기 전송게이트(TGO)를 통해 지연부(221)의 인버터(I1, I2, ..., In)입력단으로 전송된다.

이때 엔모스 트랜지스터(N2)는 제4도의 (라)에서와 같이 로우상태의 내부신호(C)에 의해 차단된다.

상기 인버터(I1,MI2, ..., In)의 입력단으로 전송된 감지전압 값은 첫 번째 단의 인버터(i1, i2, ..., iN)를 통해 각 인버터의 다른 트립전압에 의해 출력이 "1"또는 "0"으로 나타남과 아울러 임의의 시간동안 지연되고 다시 두 번째의 인버터(I_n+1, I_n+2, ..., I_Ln)를 통해 반전되고 지연되어 제1전송부(231)의 각 전송게이트(TG1,TG2, ..., TGn)로 전달된다.

이렇게 전달된 신호는 상기 제1전송부(231)의 전송게이트(TG1, TG2, ..., TGn)가 도통상태이므로 전송되어 제1래치부(241)의 래치에 각각 래치된다.

상기 제1래치부(241)의 래치에 각각 래치되고 나면 제4도의 (다)에서와 같이 내부신호(B)는 하이상태에서 로우상태로 떨어지고, (라)에서와 같이 내부신호(C)는 로우상태에서 하이상태로 천이되어 전송게이트(TGO)와 제1전송부(231)의 전송게이트(TG1, TG2, ..., TGn)는 차단시키고, 엔모스 트랜지스터(N2)를 도통상태로 만들어 상기 인버터(I1, I2, ..., In)의 입력이 플로팅(floating)되는 것을 막아준다.

상기에서 인버터(I1, I2, ..., In)의 트립전압(V_TP)을V_DD-V_TP에서 V_SS+V_TP까지 나누어 배치하면, 터미네이션전압(V_TERM)과 외부저항(R_EXT)의 값에 따라 결정된 감지전압(V_SENSE)이 상기 인버터(I1, I2, ..., In)중에 일부만 그 출력을 하이로 가져가게 된다.

그러면, 그 출력에 의해 출력구동 크기가 결정된다.

결과적으로, 터미네이션 전압(V_TERM)과 외부저항(R_EXT)이 다른 각각의 인터페이스에 의해 변경되어져야 하는 출력 구동크기를 쉽게 자동적으로 변경할 수 있다.

구동 제어부(200)에서 결정된 출력구동 크기의 값에 대응하는 신호(C1, C2, ..., Cn)를 제1래치부(241)가 출력하면, 이 출력신호(C1, C2, ..., Cn)와 원하는 출력데이터(Din, Dinb)를 출력버퍼(300)의 논리 조합부(311)에서 입력받는다.

상기 논리 조합부(311)의 앤드게이트(AD4∼AD6)는 래치의 출력신호 (C1, C2, Cn)를 일측으로 원하는 출력데이타(Din)를 타측으로 입력받아 논리곱을 행하고 이때 얻은 신호를 전압크기 조정부(321)로 전달하고, 마찬가지로 앤드게이트(ad4∼ad6)는 래치의 출력신호(C1, C2, Cn)를 일측으로 상기 출력데이타(Din)의 반전데이타(Dinb)를 타측으로 입력받아 논리곱을 행하고 이때 얻은 신호를 상기 전압크기조정부(321)로 전달한다.

그러면, 상기 전압크기 조정부(321)는 엔모스 트랜지스터로 구성되어 상기논리 조합부(311)의 앤드 게이트(AD1∼AD6)로 부터 각각 출력되는 신호에 의해 도통 또는 차단되어 최종출력(V_O)을 결정한다.

즉, 논리 조합부(311)의 앤드게이트와 전압크기 조정부(321)의 엔모스 트랜지스터에 의해 구동 제어부(200)에서 결정된 출력구동 크기 만큼 버퍼링한 값을 최종출력(V_O)으로 하여 출력한다.

제6도는 본 발명 반도체 장치의 출력회로에 대한 다른 구성도로서, 이에 도시한 바와 같이, 외부조건에 대한 전압을 감지하기 위해 직렬연결된 두 개의 저항(R1)(R2)과 엔모스 트랜지스터(N1)로 이루어진 조건감지부(211)와; 상기 조건감지부(211)로 부터 전달받은 전압에 대하여 인버터를 통하여 전달 또는 차단함과 아울러 임의의 시간동안 지연하도록 하는 지연부(221)와; 상기 지연부(221)를 통해 지연된 전압을 각기 다른 파형을 갖는 내부신호(D)(E)에 따라 전송 또는 차단하여 주는 제1, 제2전송부(231)(251)와; 상기 제1, 2전송부(231)(251)를 통해 전송된 데이터를 저장하고 이 저장하는 데이터 값을 출력(OUTA, OUTB, OUTn), (OUTN+1, OUTN+2, OUTN+m)하는 제1, 제2래치부(241)(261)와; 상기 제1, 제2래치부(241)(261)의 출력을 입력받고 그에 대응하는 구동출력 크기신호(C1, C2, ..., Cn)로 디코딩하여 출력하는 디코더(171)로 구성한다.

이와같이 구성된 구동 제어부에 대한 동작설명을 제7도에 도시한 타이밍도에 의거하여 설명하면 다음과 같다.

제6도는 외부조건을 감지하는 전압(V_SENSE)을 상기(1)식에서와 같이 얻은 전압 뿐만 아니라 터미네이션 전압(V_TERM)까지 감지할 수 있는 예를 보여준 것으로, 인터페이스(100)를 통해 전달한 값이 달라 터미네이션 전압(V_TERM)이 큰 차이를 보일 때는 출력구동 크기 결정방법이 틀려져야 한다.

따라서, 터미네이션 전압(V_TERM)과 감지전압(V_SENSE)에 의해 결정된 인버터(I1, I2, ..., In)의 상태를 따로 래치하여 그 상태에 따라 따로 래치된 값을 조합하여 출력구동 크기를 결정하도록 한다.

이에 대하여 살펴보면 먼저, 인터페이스(100)의 터미네이션 전압(V_TERM)과 외부저항(R_EXT)에 의해 외부조건에 의한 크기가 결정되면 상기 외부저항(R_EXT)과 직렬로 연결된 조건 감지부(211)의 두 개의 저항(R1)(R2)과 엔모스 트랜지스터(N1)에 의해 외부조건에 의한 크기인 전압(V_SENSE)이 상기 (1)식에서와 같이 얻어진다.

여기서, 제7도의 (가)에서와 같이 파워(power)가 업(up)됨과 동시에 제7도의 (나)에서와 같은 파형을 갖는 내부신호(A)에 의한 엔모스 트랜지스터(N1)는 온상태이다.

이때 제7도의 (다) 및 (마)에서와 같이 내부신호(B)(D)가 하이상태로 됨에 따라 전송게이트(TGO)와 제1전송부(231)의 전송게이트(TG1∼TGn)는 도통상태가 되어 전송가능한 상태가 된다.

따라서, 조건 감지부(211)에서 감지된 전압(V_SENSE)은 상기 전송게이트(TGO)를 통해 지연부(221)의 인버터 입력단으로 전송된다.

이때 내부신호(C)는 제7도의 (라)에서와 같이 로우상태가 되어 엔모스 트랜지스터(N2)를 차단상태로 만들어 전송게이트(TGO)를 통한 신호가 인버터 입력단으로 인가되도록 한다.

따라서, 상기 지연부(231)는 첫 번째단의 인버터(I1, I2, ..., In)를 통해 각 인버터의 다른 트립 전압에 의해 출력이 '1' 또는 '0'으로 나타나고 두 번째단의 인버터(I_N+1, I_N+2, ..., I_LN)를 통해 다시 반전되고 이 시간동안 지연되어 제1래치부(241)에 래치된다.

상기 제1래치부(241)에 래치된 값은 그의 출력단(OUTA, OUTB, ..., OUTn)을 통해 출력된다.

이때 제7도의 (바)에서와 같이 내부신호(E)는 로우상태이므로 제1전송부(251)의 전송게이트는 차단상태이므로 상기 지연부(221)의 출력값을 전송하지 못한다. 이렇게하여 조건 감지부(211)에서 인터페이스(100)를 통한 외부조건을 감지한 전압(V_SENSE)이 제1래치부(241)의 래치에 각각 저장되고 나면 내부신호(A)는 제7도의 (가)에서와 같이 로우상태로 변하게 되어 전송게이트(TGO)는 차단상태가 되어 동작하지 않을 때 제7도의 (바)에서와 같이 내부신호(E)는 하이상태로 되므로 제2전송부(251)의 전송게이트가 도통상태가 되어 상기 지연부(221)를 통한 값이 제2래치부(261)로 전송되고 그의 출력단(outN+1, outN+2, ..., outN+m)을 통해 출력된다.

따라서, 상기 제1, 제2래치부(241)(261)에서 각각 출력되는 값(OUTA, OUTB, ..., OUTn)(outN+1,outN+2, ..., outN+m)디코더(271)로 입력된다.

이렇게 제1, 제2래치부(241)(261)로 데이터가 래치되면 제7도의 (라)에서와 같이 내부신호(C)는 로우상태에서 하이상태로 전이되고 이에따라 엔모스 트랜지스터(N2)가 턴온되어 전송게이트(TGO)를 통해 전송되는 데이터가 인버터로 입력되어 플로팅되지 않도록 하고, 제7도의 (다)에서와 같이 내부신호(B)는 하이상태에서 로우상태로 천이됨에 따라 전송게이트(TGO)가 차단되어 조건 감지부(211)에서 감지한 전압값을 전송하지 않는다.

상기 디코더(271)는 입력되는 값을 디코딩하여 인터페이스(100)에 의해 결정된 출력구동 크기신호(C1, C2, ..., Cn)를 출력버퍼(300)로 출력한다.

따라서, 상기 출력버퍼(300)는 디코더(271)러 부터 출력하는 출력구동 크기만큼 버퍼링하여 출력한다.

이상에서와 같은 구성으로 동작하게 되면 외부조건을 감지하는 전압(V_SENSE)이 터미네이션 전압(V_TERM)까지 감지할 수 있는 장점이 있다.

제8도는 구동 제어부의 또다른 구성도로서, 이에 도시한 바와 같이, 초기에 출력전압(Vo)을 인식하여 출력구동 크기를 인식하고 설정된 크기보다 작을 경우 그 크기를 조절하기 위한 제어신호를 출력하는 비교제어부(281)와; 인터페이스와 직렬로 연결된 복수개의 저항과 하나의 엔모스 트랜지스터(N1)로 이루어져 외부조건에 대한 출력전압을 감지하는 조건 감지부(211)와; 상기 비교 제어부(281)의 제어신호에 따라 조건 감지부(211)의 저항중 소정개의 저항을 선택하여 출력전압을 조절하도록 하는 출력전압 조절부(291)와; 상기 출력전압 조절부(291)의 저항선택에 의해 조절된 출력전압을 전달받아 트립전압에 의해 전송 또는 차단하고 임의의 시간동안 지연하는 지연부(221)와; 내부신호(B)에 따라 지연부(221)를 통한 전압을 전송하는 전송부(231)와; 상기 전송부(231)의 출력데이터를 저장하고 그 출력데이터에 대응하는 출력구동 크기신호를 출력버퍼로 출력하는 래치부(241)로 구성한다.

이와같이 구성된 기술에 대하여 살펴보면, 인터페이스(100)의 터미네이션 전압(V_TERM)과 외부저항(R_EXT)을 통해 초기에 결정된 출력전압(Vo)을 비교 제어부(281)에서 입력받아 버퍼링하고 이 버퍼링한 전압을 인식한다.

인식결과, 초기에 결전된 출력전압(Vo)이 작다고 판명되면 상기 비교 제어부(281)는 그의 출력단자(O1, O2, O3)로(1, 0, 0)을 출력전압 조절부(291)의 앤드게이트(AD7, AD8, AD9)입력단으로 내보낸다.

그러면, 앤드게이트(AD7, AD8, AD9)는 그의 다른쪽 입력단으로 내부신호(B)를 입력받아 앤드조합을 하는데, 상기 내부신호(B)는 앞에서 언급한 바와 같이 파워(power)가 업됨과 동시에 하이상태로 천이함에 따라 조합한 신호는 (1, 0, 0)이 되어 전송게이트(TGY)만 도통상태로 만들고 나머지 전송게이트(TGX, TGO)는 차단상태로 만든다.

따라서, 출력전압(Vo)은 초기의 출력전압보다 높아진다.

이렇게 높아진 출력전압을 비교 제어부(281)에서 다시 읽어들여 인식하고 비교결과 아직도 설정된 값보다 작다고 하면 다시 (1,1,0) 제어신호를 내보내 두 개의 전송케이트(TGX, TGO)를 도통상태로 만들어 출력전압을 더 높인다.

상기의 동작을 반복하여 설정된 출력전압으로 되면, 그때의 전압이 상기 출력전압 조절부(291)의 전송게이트를 통해 지연부(221)의 입력측으로 전달된다.

이때 엔모스 트랜지스터(N2)의 베이스로 로우상태의 내부신호(B)가 인가되어 차단상태가 되므로 상기 전송게이트를 통해 전송된 전압을 지연부(221)의 인버터들은 트립전압을 이용하여 전송 또는 차단하여 전송부(231)를 통해 래치부(241)로 래치하도록 한다.

이렇게하여 래치가 종료되면 내부신호(B)는 로우상태에서 하이상태로 천이되고 이에따라 엔모스 트랜지스터(N2)가 턴온되어 천연부(221)의 인버터가 플로팅되는 것을 막아준다.

이상에서 상세히 설명된 바와같이, 본 발명에 의해 반도체 장치의 출력회로는, 내부소자의 변화에 의해 야기되는 출력구동 크기의 변경시 자동적으로 조절하도록 하고, 여러 인터페이스에 광범위하게 적용할 수 있도록 하며, 출력구동 크기결정이 파워-업과 동시에 결정되도록 함으로써 시간을 단축하고, 회로구성을 간단히 하여 회로구현시 면적을 줄일 수 있도록 한 효과가 있다.

Claims

외부조건에 대한 데이터를 전송하여 주는 인터페이스와; 상기 인터페이스의 조건을 감지하고 이 감지한 조건에 따른 출력구동 크기를 결정하는 구동 제어수단과; 상기 구동제어수단에서 결정된 출력구동 크기로 만들기 위하여 버퍼링하고 이 버퍼링한 출력전압을 내보내는 출력버퍼로 구성함을 특징으로 하는 반도체 장치의 출력회로.
제1항에 있어서, 구동 제어수단은 인터페이스의 조건을 감지하기 위한 조건감지수단과; 내부신호에 따라 상기 조건 감지수단에서 감지한 전압을 차단 또는 전송하는 전송게이트와; 상기 전송게이트를 통한 신호를 트립전압에 의해 전송 또는 차단하고 임의의 시간동안 지연하는 지연수단과; 상기의 내부신호에 따라 지연수단을 통한 전압을 전송하는 전송수단과; 상기 전송수단의 출력데이타를 저장하고 그 출력데이타에 대응하는 출력구동 크기신호를 출력 버퍼로 출력하는 래치수단으로 구성함을 특징으로 하는 반도체 장치의 출력회로.
제2항에 있어서, 조건 감지수단은 인터페이스와 직렬로 연결된 저항과 엔모스 트랜지스터로 이루어짐을 특징으로 하는 반도체 장치의 출력회로.
제3항에 있어서, 엔모스 트랜지스터는 인터페이스를 통한 전압을 감지할 때 항상 온상태이도록 한 것을 특징으로 하는 반도체 장치의 출력회로.
제2항에 있어서, 지연수단은 두 단의 인버터로 구성함을 특징으로 하는 반도체 장치의 출력회로.
제5항에 있어서, 인버터는 그의 트립전압(V_TP)을 V_DD-V_TP에서 V_SS+V_TP까지 나누어 배치하도록 함을 특징으로 하는 반도체 장치의 출력회로.
제2항에 있어서, 전송수단은 내부신호에 따라 차단 또는 전송하는 복수개의 전송게이트로 이루어짐을 특징으로 하는 반도체 장치의 출력회로.
제1항에 있어서, 구동 제어수단은 외부조건에 대한 전압을 감지하는 전압에 대하여 인버터의 트립전압을 이용하여 전달 또는 차단함과 아울러 임의의 시간동안 지연하도록 하는 지연수단과; 상기 지연수단을 통해 지연된 전압을 각기 다른 파형을 갖는 내부신호(D)(E)에 따라 전송하여 주는 제1, 제2전송수단과; 상기 제1, 제2래치수단의 출력데이타를 각각 입력받고 그에 대응하는 구동출력 크기신호로 디코딩하여 출력하는 디코딩수단으로 구성함을 특징으로 하는 반도체 장치의 출력회로.
제8항에 있어서, 구동 제어수단은 인터페이스를 통한 출력전압을 터미네이션 전압까지 감지할 수 있도록 함을 특징으로 하는 반도체 장치의 출력회로.
제1항에 있어서, 구동 제어수단은 초기에 출력전압이 설정된 값보다 낮은 경우 초기의 출력전압을 인식하여 출력구동 크기를 인식하고 그 크기를 조절하기 위한 제어신호를 출력하는 비교 제어수단과; 인터페이스와 직렬로 연결된 복수개의 저항과 하나의 엔모스 트랜지스터로 이루어져 외부조건에 대한 출력전압을 감지하는 조건 감지수단과; 상기 비교 제어수단의 제어신호에 따라 조건 감지수단의 저항중 소정개의 저항을 선택하여 출력전압을 조절하도록 하는 출력전압 조절수단과; 상기 출력전압 조절수단의 저항선택에 의해 조절된 출력전압을 전달받아 트립전압에 의해 전송 또는 차단하고 임의의 시간동안 지연하는 지연수단과; 내부신호(B)에 따라 지연수단을 통한 전압을 전송하는 전송수단과; 상기 전송수단의 출력데이터를 저장하고 그 출력데이타에 대응하는 출력구동 크기신호를 출력버퍼로 출력하는 래치수단으로 구성함을 특징으로 하는 반도체 장치의 출력회로.

※ 참고사항：최초출원 내용에 의하여 공개하는 것임.