KR100197555B1 - 반도체 메모리 장치 및 그 리던던시 방법 - Google Patents

반도체 메모리 장치 및 그 리던던시 방법 Download PDF

Info

Publication number
KR100197555B1
KR100197555B1 KR1019950035660A KR19950035660A KR100197555B1 KR 100197555 B1 KR100197555 B1 KR 100197555B1 KR 1019950035660 A KR1019950035660 A KR 1019950035660A KR 19950035660 A KR19950035660 A KR 19950035660A KR 100197555 B1 KR100197555 B1 KR 100197555B1
Authority
KR
South Korea
Prior art keywords
redundancy
address
sensing
semiconductor memory
memory device
Prior art date
Application number
KR1019950035660A
Other languages
English (en)
Other versions
KR970023458A (ko
Inventor
이기종
최영준
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950035660A priority Critical patent/KR100197555B1/ko
Publication of KR970023458A publication Critical patent/KR970023458A/ko
Application granted granted Critical
Publication of KR100197555B1 publication Critical patent/KR100197555B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
반도체 메모리 장치의 전력소비를 줄일 수 있는 리던던시 회로 및 그 방법
2. 발명이 해결하려고 하는 기술적 과제
반도체 메모리 장치에 있어서, 리던던시 센싱시 어드레스의 변화를 감지하여 리던던시 센싱회로를 적절한 때 비활성화시킴으로써 전력의 소비를 줄일 수 있는 반도체 메모리 장치 및 그 방법을 제공함에 있다.
3. 발명의 해결방법의 요지
반도체 메모리 장치에 있어서, 내부회로와 리던던시 셀 어레이를 지정하는 선택신호()를 입력하여 노아게이팅하는 노아게이팅부와 상기 노아게이팅부의 출력신호를 입력받아 리던던시 셀 어레이의 선택여부를 결정하는 선택신호(REDsel)를 출력하는 피모오스 트랜지스터부로 구성된 리던던시 센싱회로를 포함함을 요지로 한다.
4. 발명의 중요한 용도
리던던시 메모리 셀을 채용하는 반도체 메모리 장치에 사용된다.

Description

반도체 메모리 장치 및 그 리던던시 방법
제1도는 본 발명이 적용된 반도체 메모리의 전체 회로의 구성도이며,
제2도는 제1도중 리던던시 센싱(redundancy sensing)회로의 일실시예의 회로이고,
제3도는 본 발명에 의한 다른 실시예의 반도체 메모리의 전체 회로 구성도이며,
제4도는 상기 제3도의 동작 타이밍도이고,
제5도는 상기 제3도중 리던던시 센싱회로의 다른 실시예이며, 그리고
제6도는 종래기술의 리던던시 센싱회로도이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 전력소비를 줄일 수 있는 반도체 메모리 장치 및 그 리던던시 방법에 관한 것이다.
일반적으로 반도체 메모리 장치가 점차 고집적화, 소형화되면서 개발보다는 생산성 향상이 중시되며, 그로 인해 결함이 있는 셀을 여분의 셀(redundant cell)로 대체하여 생산의 수율을 향상시키는 리던던시 방법이 널리 사용되고 있다. 이러한 경우 대개 결함이 발생한 셀의 어드레스를 저장하는 수단과 이를 센싱하는 센싱수단을 가지고 있다. 전형적으로, 결함이 발생한 셀의 어드레스를 저장하는 방법에 따라 여러 기술 종류로 나누어지게 된다.
리던던시 센싱의 경우도 점차 스피드가 빨라지는 메모리에 리던던시 스킴 때문에 생길 수 있는 스피드 로스(loss)를 방지하기 위해서 칩 인에이블(chip enable)에 맞추어 항상 리던던시 센싱회로를 활성화(activation)시켜 놓았다가 일단의 어드레스가 들어오면 이를 센싱하도록 되어 있다. 결과적으로 칩이 액티브상태가 되면 항상 리던던시 센싱 스킴은 그라운드 GND로 전류패스(current path)를 갖게 된다. 그런데 반도체 메모리의 밀도(density)가 점차 높아지는 추세에서 볼 때, 이에 사용되는 리던던시의 양도 증가하게 되면서 동시에 이를 센싱하기 위한 회로소자도 증가하게 되어 그에 따른 전력의 소비도 증가한다는 문제점이 발생한다.
그렇다면 먼저 이러한 종래 기술의 문제점을 제6도의 종래의 리던던시 센싱 회로를 통하여 살펴보기로 한다. 제6도는 종래의 리던던시 센싱(redundancy sensing) 회로이다. 상기의 센싱회로의 동작은, 먼저 결함이 발생한 어드레스를 저장하기 위해서 해당 어드레스에 대응되는 폴리실리콘(polysilicon)으로 이루어진 퓨즈(poly-fuse)를 오픈(open)시키고, 내부신호(internal signal)인가 인에이블('0'level)되면서 노드 A를 전원전압 Vcc레벨로 차아지(charge)시킨다. 그리고 입력된 어드레스 신호A0, /A0,A1, /A1,Ai, /Ai에 의해서 해당 리페어 어드레스에 관한 것인지 아닌지를 판단하게 되며, 만약 입력된 어드레스 정보가 리페어 어드레스에 일치된 정보를 갖고 있다면, 상기 노드 A의 레벨은 Vcc레벨로 남게 되어 해당 리던던시 셀 어레이를 선택하게 된다. 반면에 리페어 어드레스가 아니라면, 상기 퓨즈가 쇼트된 상태이기 때문에 선택된 프로그램 트랜지스터(Tr)이 턴온(turn-on)되면서 접지 GND로의 전류패스를 형성한다. 따라서, 상기 노드 A가 '0'레벨이 되면서 리던던시 셀 어레이를 선택하지 않게 된다. 여기서, 센스앰프(302)는 상기 노드 A의 레벨을 증폭하여 출력단으로 상기 리던던시 셀 어레이를 지정하는 선택신호 REDsel를 제공한다.
그러나, 상기와 같은 제6도의 회로의 단점은 상기 프로그램 트랜지스터가 게이트를 통해 실제로 입력 어드레스의 제어를 받기 때문에 상기 폴리 퓨즈가 리페어 어드레스에 대한 정보를 갖고 있지 않는 경우 즉, 퓨즈가 쇼트되어 있는 경우에는 상기 어드레스가 천이하는 동안에 상기 리던던시 센싱회로는 계속 전력을 소모하게 된다는 것이다. 리던던시 리페어회로의 사용이 증대됨에 따라 리던던시 센싱에 필요한 전력의 소비도 증가하게 되는데, 리페어 어드레스의 센싱시 모든 어드레스 구간에 걸쳐 센싱을 하면 센싱회로에 의한 전력의 소비는 더 크게 된다. 또한, 리던던시 센싱회로가 많으면 많을수록 린던던시에 의한 전력의 소모가 크게 된다, 그리고 실제 응용(application)상에서도 이러한 회로는 쇼트 사이클보다는 롱 사이클로 동작하기 때문에 종래의 방법에 의한 린던던시 센싱은 전력소비의 부담을 더 크게 안고 있는 문제점이 있다.
따라서, 본 발명의 목적은, 리던던시 센싱의 전력소비를 줄일 수 있는 반도체 메모리 장치를 제공함에 있다.
본 발명의 다른 목적은, 리던던시 센싱시 어드레스의 변화를 감지하여 리던던시 센싱회로를 적절한 때 비활성화시킴으로써 전력의 소비를 줄일 수 있는 반도체 메모리 장치 및 그 리던던시 방법을 제공함에 있다.
본 발명의 또 다른 목적은, 인가되는 어드레스의 변화를 검출하고 그에 따라 특정 구간 내에서만 리던던시 센싱회로를 동작시킴에 의해 롱 사이클로 동작하는 경우에 있어서도 리던던시 센싱회로에 의한 전력소모를 감소시킬 수 있는 반도체 메모리 장치 및 그 리던던시 방법을 제공함에 있다.
상기의 목적들을 달성하기 위한 본 발명에 따르면, 반도체 메모리 장치에 있어서: 상기 반도체 메모리 장치의 리드동작이 수행될 때 상기 리페어 어드래스를 센싱하는 센싱부를 활성화시키고 상기 메모리 셀 중에서 선택된 메모리 셀의 데이터를 래치한 후 상기 래치된 데이터에 영향을 주지 않는 시점에서 상기 리페어 어드레스를 센싱하는 센싱부를 비활성화시키며, 상기 반도체 메모리 장치의 라이트 동작이 수행될 때 상기 선택된 메모리 셀에 대한 라이트가 완료된 직후에 상기 리테어 어드레스를 센싱하는 센싱부를 비활성화시키는 비활성화부를 포함함을 특징으로 하는 반도체 메로리 장치를 제공한다.
이하, 본 발명의 철저한 이해를 위해 첨부된 도면들을 참조하여 본 발명의 구성 및 동작을 상세히 설명한다.
본 발명의 구성은 크게 제1도에 나타난 것과 같이, 어드레스 버퍼(100), ATD(Address Transtion Detector)(102), 신호를 발생하는 펄스 발생시(106), 메인 디코더(103), 리던던시 디코더(104), 리던던시 센싱회로(101), 신호 φ DIch를 발생하는 쇼트펄스 발생기(105), 셀 어레이(108)의 데이터를 래치하는 데이터 래치(107)로 되어있다.
상기 리던던시 센싱 회로(101)의 구체회로는 제2도에 나타나 있는데, 이는 PMOS Tr.(1010)을 포함하며, 상기 PMOS Tr.의 게이트 단자는신호 및펄스신호를 입력하여 노아 게이팅하는 NOR(1012)의 출력단에 연결되어 있다. 상기신호는 상기 회로(101)가 노말 리드 동작시 저장된 리페어 어드레스를 센싱하여 리던던시 셀 어레이의 선택여부를 판단할 수 있도록 하기 위한 충분한 시간을 보장하는 펄스이다. 상기 PMOS Tr.(1010)의 드래인 단자는 노드 A가 되는데, 여기에는 센스앰프(1011)의 입력단과, 퓨즈 F10, F11,..., F10N, F11N의 일단이 연결된다. 상기 퓨즈들의 타단에서는 제6도와 같은 프로그램 트랜지스터들이 각기 연결된다.
상기 제1,2도를 참조하여 구체적인 동작 설명을 한다. 본 발명의 기본 구성을 나타낸 제1도에 일단의 어드레스가 상기 어드레스 버퍼(100)에 입력되면, 그의 출력단에는 버퍼링된 어드레스 Ai가 출력된다. 상기 ATD(102)는 이를 검출하여펄스 발생기(106)를 인에이블시킨다. 상기의 펄스 발생기(106)에서 출력되는신호가 로직 하이로 인에이블되면서부터 제2도의 리던던시 센싱회로(101)가 동작한다. 제2도에서는 상기신호와 칩 인에이블 신호를 노아 게이팅한 출력을 PMOS Tr.(1010)의 게이트에 입력시킴에 의해 상기 셀 어레이(108)내의 노말셀 어레이 또는 리던던시 어레이의 선택여부를 결정하는 REDsel 신호를 발생시킨다. 그리고 선택된 디코더를 통해 인가되는 일련의 데이터를 φDIch에 의해 데이터를 래치시켜 센싱을 끝내면,신호는 로직 로우가 되면서 상기 회로(101)는 디스에이블되며, 한번 래치된 데이터는 다음 어드레스가 입력될 때까지 유효하다. 이는 종래의 기술이 리페어 어드레스 센싱에 대한 전 구간동안 계속 센싱 전력을 소비하는데 비해 본 발명에서는 센싱 전류원 PMOS Tr.(1010)를 쇼트펄스로써 제어하기 때문에 종래의 기술에 비해 훨씬 전력소모를 방지할 수 있는 장점이 있게 되는 것을 알 수 있다.
제3도는 본 발명에 의한 또 다른 실시예의 블록도로서, 제3도의 회로 구성의 특징은 제1도에 의한 보다 구체적인 실시예로서 나타나 있다. 어드레스 카운터(200), 신호를 발생하는 펄스 발생기(202), 메인 디코더(204), 리던던시 디코더(205), 리던던시 센싱회로(201), 신호 φDIch를 발생하는 쇼트펄스 발생기(203), 셀 어레이 (108)의 데이터를 래치하는 데이터 래치(206)로 구성된 이 회로는 외부 어드레스가 아닌 클럭에 의해 구동 되는 것이 고유하다. 먼저, 정상적인 어드레스를 ADD1이라 하고, 리페어 어드레스를 ADD2라고 자정한다. 상기 제3도의 회로에 있어서, 리페어 어드레스의 센싱동작은 상기한 제1도와 기본적으로 동일하며, 단지 어드레스가 클럭으로 대체된다, 따라서, 어드레스가 ADD2인 경우는 REDsel 신호에 의해 리던던시가 선택되며가 디스에이블되기 전에 φDIch 신호에 의해 데이터를 래치시킨다. 반면에 어드레스가 ADD1인 경우는 정상적인 셀에 대한 어드레스이므로 센싱 결과 리던던트 셀 어레이를 선택하지는 않지만 기본적으로 전력의 소모가 발생되는데, 본 발명에서는펄스에 의해 제2도의 PMOS Tr.(1012)을 게이팅함으로써 리던던시 센싱회로에서의 전력소비를 감소시켰다.
제4도는 이러한 상기 제3도의 타이밍도를 나타낸 것이며, 제5도는 본 발명의 또 다른 실시예로서 제2도의 구성에서, 리던던시 센싱회로(201)내에 래치(303)를 추가로 사용할 수 있음을 나타내는 블록도이다.
상기한 바와 같은 본 발명에 따르면, 리던던시 메모리 셀을 채용하는 반도체 메모리에서 리던던시 센싱시 어드레스의 변화를 감지하여 리던던시 센싱회로를 적절한 상황에서 비활성화시킴으로써 전력의 소비를 줄일 수 있는 효과가 있다.

Claims (4)

  1. 복수개의 행과 열을 가지는 매트릭스 형태로 배열된 노말 셀 및 여분의 메모리 셀들을 가지는 메모리 셀 어레이와, 상기 메모리 셀 어레이 내의 메모리 셀을 선택하기 위한 디코더와, 상기 노말 메모리 셀 중에서 결함이 있는 셀의 어드레스를 저정하고 있는 리페어부와, 상기 리페어부에 저장돤 리페어 어드레스를 센싱하는 리던던시 센싱부와, 외부에서 입력되는 어드레스의 변화를 감지하는 감시부를 가지는 반도체 메모리 장치에 있어서; 상기 반도체 메모리 장치의 리드동작이 수행될 때 상기 리페어 어드레스를 센싱하는 센싱부를 활성화시키고 상기 메모리 셀중에서 선택된 메모리 셀의 데이타를 래치한 후 상기 래치된 데이터에 영향을 주지않는 시점에서 상기 리페어 어드레스를 센싱하는 리던던시 센싱부를 비활성화시키며, 상기 반도체 메모리 장치의 라이트 동작이 수행될 때 상기 선택된 메모리 셀에 대한 라이트가 완료된 직후에 상기 리페어 어드레스를 센싱하는 리던던시 센싱부를 비활성화시키는 비활성화부를 포함함을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 외부에서 입력되는 어드레스는 외부 클럭의 입력에 동기되는 내부 어드레스 발생에 의해 입력됨을 특징으로하는 반도체 메모리 장치.
  3. 반도체 메모리 장치에 있어서; 내부회로와 리던던시 셀 어레이를 지정하는 선택신호(REDsel)를 출력하는 피모오스 트랜지스터부로 구성된 리던던시 센싱회로를 포함함을 특징으로 하는 반도체 메모리.
  4. 반도체 메모리 장치의 리던던시의 방법에 있어서: 입력되는 어드레스 천이를 검출하는 단계와; 상기 신호의 논리에 따라 상기 센싱회로를 활성화 또는 비활성화시키는 단계를 포함함을 특징으로 하는 리던던시 방법.
KR1019950035660A 1995-10-16 1995-10-16 반도체 메모리 장치 및 그 리던던시 방법 KR100197555B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035660A KR100197555B1 (ko) 1995-10-16 1995-10-16 반도체 메모리 장치 및 그 리던던시 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035660A KR100197555B1 (ko) 1995-10-16 1995-10-16 반도체 메모리 장치 및 그 리던던시 방법

Publications (2)

Publication Number Publication Date
KR970023458A KR970023458A (ko) 1997-05-30
KR100197555B1 true KR100197555B1 (ko) 1999-06-15

Family

ID=19430348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035660A KR100197555B1 (ko) 1995-10-16 1995-10-16 반도체 메모리 장치 및 그 리던던시 방법

Country Status (1)

Country Link
KR (1) KR100197555B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549943B1 (ko) * 1999-09-08 2006-02-07 삼성전자주식회사 반도체 메모리 장치의 리던던시 디코더

Also Published As

Publication number Publication date
KR970023458A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
KR100827772B1 (ko) 반도체집적회로
US5568445A (en) Synchronous semiconductor memory device with a write latency control function
CN101040343B (zh) 用于静态随机存取存储器的字线驱动器电路及其方法
KR100253282B1 (ko) 메모리소자의소모전력자동감소회로
US7414914B2 (en) Semiconductor memory device
JPH05217368A (ja) 半導体メモリ装置
US8134874B2 (en) Dynamic leakage control for memory arrays
KR100395770B1 (ko) 시스템의 부트-업 메모리로서 사용 가능한 불휘발성플래시 메모리 장치 및 그의 동작 방법
KR100592349B1 (ko) 반도체 장치, 그 시험 방법 및 반도체 집적 회로
US5400282A (en) Detector circuit for testing semiconductor memory device
US6552960B2 (en) Semiconductor integrated circuit device
US5008857A (en) Semiconductor memory device provided with an improved system for detecting the positions using a redundant structure
US5361229A (en) Precharging bitlines for robust reading of latch data
US5732042A (en) Dram array with local latches
KR100197555B1 (ko) 반도체 메모리 장치 및 그 리던던시 방법
US6628559B2 (en) Semiconductor memory device having refreshing function
JP3530402B2 (ja) 半導体集積回路装置
KR100337206B1 (ko) 모드 레지스터 세팅장치
JP2534697B2 (ja) 半導体記憶装置
US11378603B2 (en) Voltage or current detector for a memory component
KR950010627B1 (ko) 반도체 메모리 장치의 워드라인 구동회로
JP3828530B2 (ja) 半導体メモリ
KR950009203B1 (ko) 반도체 메모리장치의 리프레시 타이머회로
KR0137341B1 (ko) 리셋 기능을 가지는 동기식 반도체 메모리 장치
JPH1083671A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee