KR970023458A - 반도체 메모리의 저전력 리던던시 회로 - Google Patents

반도체 메모리의 저전력 리던던시 회로 Download PDF

Info

Publication number
KR970023458A
KR970023458A KR1019950035660A KR19950035660A KR970023458A KR 970023458 A KR970023458 A KR 970023458A KR 1019950035660 A KR1019950035660 A KR 1019950035660A KR 19950035660 A KR19950035660 A KR 19950035660A KR 970023458 A KR970023458 A KR 970023458A
Authority
KR
South Korea
Prior art keywords
sensing
address
repair
memory
memory cell
Prior art date
Application number
KR1019950035660A
Other languages
English (en)
Other versions
KR100197555B1 (ko
Inventor
이기종
최영준
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950035660A priority Critical patent/KR100197555B1/ko
Publication of KR970023458A publication Critical patent/KR970023458A/ko
Application granted granted Critical
Publication of KR100197555B1 publication Critical patent/KR100197555B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
반도체 메모리에서 전류소비를 줄일 수 있는 리던던시 회로
2. 발명이 해결하려고 하는 기술적 과제
리던던시 메모리 셀을 채용하는 반도체 메모리에서 리던던시 센싱시 어드레스의 변화를 감지하여 리던던시 센싱회로를 적절한 때 비활성화 시킴으로써 전력의 소비를 줄일 수 있는 방법 및 회로를 제공함에 있다.
3. 발명의 해결방법의 요지
복수 개의 행과 열의 매트릭스 형으로 배열된 노말 및 여분의 메모리 셀들을 가지는 메모리 셀 어레이와, 상기 메모리 쎌 어레이내의 메모리 셀을 선택하기 위한 디코더와, 상기 노말 메모리 셀중 결함이 있는 셀의 어드레스를 저장하고 있는 리페어수단과, 상기 리페어수단에 저장된 리페어 어드레스를 센싱하는 수단과, 입력되는 외부 어드레스의 변화를 감지하는 수단을 가지는 반도체 메모리 장치는; 상기 메모리 장치의 리드동작이 수행될 때 상기 리페어 어드레스를 센싱하는 수단을 활성화시키고 상기 메모리 셀중 선택된 메모리 셀의 데이타를 래치한 후 상기 래치된 데이타에 영향을 주지않는 시점에서 상기 리페어 어드레스를 센싱하는 수단을 비 활성화시키며, 상기 메모리 장치의 라이트 동작이 수행될 때 상기 선택된 메모리 셀에 대한 라이트가 완료된 직후에 상기 리페어 어드레스를 센싱하는 수단을 비 활성화시키는 수단을 가짐을 특징으로 한다.
4. 발명의 중요한 용도
리던던시 메모리 셀을 채용하는 반도체 메모리에 사용된다.

Description

반도체 메모리의 저전력 리던던시 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 반도체 메모리의 전체 회로의 구성도이며,
제2도는 제1도중 리던던시 센싱(redundancy sensing)부의 일실시예의 회로도이다.

Claims (4)

  1. 복수 개의 행과 열의 매트릭스 형으로 배열된 노말 및 여분의 메모리 셀들을 가지는 메모리 셀 어레이와, 상기 메모리 셀 어레이내의 메모리 셀을 선택하기 위한 디코더와, 상기 노말 메모리 셀중 결함이 있는 셀의 어드레스를 저장하고 있는 리페어수단과, 상기 리페어수단에 저장된 리페어 어드레스를 센싱하는 수단과, 입력되는 외부 어드레스의 변화를 감지하는 수단을 가지는 반도체 메모리 장치에 있어서; 상기 메모리 장치의 리드동작이 수행될 때 상기 리페어 어드레스를 센싱하는 수단을 활성화시키고 상기 메모리 셀중 선택된 메모리 셀의 데이타를 래치한 후 상기 래치된 데이타에 영향을 주지않는 시점에서 상기 리페어 어드레스를 센싱하는 수단을 비활성화시키며, 상기 메모리 장치의 라이트 동작이 수행될 때 상기 선택된 메모리 셀에 대한 라이트가 완료된 직후에 상기 리페어 어드레스를 센싱하는 수단을 비활성화시키는 수단을 가짐을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 외부 어드레스의 입력이 외부 클럭의 입력에 동기되는 내부 어드레스 발생기로부터 이루어지게 하는 수단을 갖는 것을 특징으로 하는 반도체 메모리 장치.
  3. 복수 개의 행과 열의 매트릭스 형으로 배열된 메모리 셀들을 가지는 메모리 셀 어레이와, 각각의 셀을 선택하기 위한 디코더와, 결함이 있는 셀을 대체하기 위한 여분의 메모리 셀과, 상기 결함이 있는 셀의 어드레스를 저장는 리페어수단과, 상기 리페어 어드레스를 감지하는 수단과, 상기 감지수단에 감지된 데이타를 래치하는 수단을 가지는 것을 특징으로 하는 반도체 메모리 장치.
  4. 반도체 메모리 장치의 리던던시 센싱회로를 동작시키는 방법에 있어서, 입력되는 어드레스 천이를 검출하는 단계와, 상기 천이의 검출에 대응하여 상기 센싱회로를 디스에이블시키는 신호를 발생하는 단계와, 상기 신호의 논리에 따라 상기 센싱회로를 활성화 또는 비활성화시키는 단계를 가짐을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035660A 1995-10-16 1995-10-16 반도체 메모리 장치 및 그 리던던시 방법 KR100197555B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035660A KR100197555B1 (ko) 1995-10-16 1995-10-16 반도체 메모리 장치 및 그 리던던시 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035660A KR100197555B1 (ko) 1995-10-16 1995-10-16 반도체 메모리 장치 및 그 리던던시 방법

Publications (2)

Publication Number Publication Date
KR970023458A true KR970023458A (ko) 1997-05-30
KR100197555B1 KR100197555B1 (ko) 1999-06-15

Family

ID=19430348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035660A KR100197555B1 (ko) 1995-10-16 1995-10-16 반도체 메모리 장치 및 그 리던던시 방법

Country Status (1)

Country Link
KR (1) KR100197555B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549943B1 (ko) * 1999-09-08 2006-02-07 삼성전자주식회사 반도체 메모리 장치의 리던던시 디코더

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549943B1 (ko) * 1999-09-08 2006-02-07 삼성전자주식회사 반도체 메모리 장치의 리던던시 디코더

Also Published As

Publication number Publication date
KR100197555B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US9286161B2 (en) Memory system and method using partial ECC to achieve low power refresh and fast access to data
KR950030166A (ko) 반도체 메모리 장치 및 그 구동방법
KR940005684B1 (ko) 캐시(cash)내장 반도체 장치 및 그 동작방법
JP5104864B2 (ja) 半導体記憶装置及びシステム
US8520461B2 (en) Row address code selection based on locations of substandard memory cells
US7301832B2 (en) Compact column redundancy CAM architecture for concurrent read and write operations in multi-segment memory arrays
KR910010534A (ko) 반도체 기억장치의 용장회로
KR920000083A (ko) 온-칩 ecc 및 최적화된 비트 및 워드 여유도를 갖는 dram
KR900014997A (ko) 고장 방지 컴퓨터 메모리 시스템
KR920013462A (ko) 반도체 기억장치
KR950009735A (ko) 불휘발성 반도체 기억장치
US6728156B2 (en) Memory array system
KR960019323A (ko) 신호에 따라 선택적으로 불량 일반 메모리 셀 링크를 용장 메모리 셀 링크로 대체시키는 반도체 메모리
KR940022845A (ko) 반도체 메모리 및 용장 어드레스 기입방법
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
KR960012032A (ko) 반도체 기억장치
KR960703484A (ko) 누적적으로 워드선을 활성화시켜 I_DDQ 테스트받는 메모리(Memory I_DDQ-testable through cumulative word line activation)
US20050249000A1 (en) Semiconductor memory device for testifying over-driving quantity depending on position
US20050289294A1 (en) DRAM with half and full density operation
KR970023458A (ko) 반도체 메모리의 저전력 리던던시 회로
KR950009745A (ko) 반도체 기억장치
KR960005625A (ko) 테스트타임이 단축되는 반도체메모리장치 및 이를 위한 컬럼선택트랜지스터 제어방법
KR920005164A (ko) 반도체 기억장치의 테스트 회로
KR950020705A (ko) 반도체 메모리
KR950020173A (ko) 저전력 동작 모드를 갖춘 메모리를 가진 데이타 처리 시스템 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee