KR950030166A - 반도체 메모리 장치 및 그 구동방법 - Google Patents

반도체 메모리 장치 및 그 구동방법 Download PDF

Info

Publication number
KR950030166A
KR950030166A KR1019950009732A KR19950009732A KR950030166A KR 950030166 A KR950030166 A KR 950030166A KR 1019950009732 A KR1019950009732 A KR 1019950009732A KR 19950009732 A KR19950009732 A KR 19950009732A KR 950030166 A KR950030166 A KR 950030166A
Authority
KR
South Korea
Prior art keywords
memory cell
redundant
section
address data
data
Prior art date
Application number
KR1019950009732A
Other languages
English (en)
Other versions
KR100195606B1 (ko
Inventor
히로시게 히라노
죠지 나카네
테쯔지 나카쿠마
노부유키 모리와키
토시오 무쿠노키
타쯔미 스미
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시기가이샤 filed Critical 모리시타 요이찌
Publication of KR950030166A publication Critical patent/KR950030166A/ko
Application granted granted Critical
Publication of KR100195606B1 publication Critical patent/KR100195606B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은, 반도체메모리장치 및 그 구동방법에 관한 것으로서, 본체메모리셀부의 불량메모리셀을 용장메모리셀부의 메모리셀로 치환해서 그 어드레스데이터를 기억시키는 조작을, 특별한 장치를 사용하는 일없이 필요한 때에 실행할 수 있고, 또한 용장메모리셀선택회로를 고속 동작시킬수 있는 반도체메모리장치 및 그 구동방법을 제공하는 것을 목적으로 한 것이며, 본체 메모리셀부(11)과, 용장메모리셀부(12)와, 본체메모리셀부(11)의 불량메모리셀을 치환한 용장메모리셀의 어드레스를 전기적으로 기억하는 불휘발성반도체메모리로 이루어진 용장어드레스 데이터셀부(17)과, 제어회로부(15)와, 용장메모리셀선택회로부(16)으로 이루어지는 것을 특징으로 하는 반도체메모리장치와, 용장메모리셀선택회로부(16)는, 용장어드레스데이터셀부(17)로부터 판독한 제1의 어드레스데이터를 유지하고, 또한 그 제1의 어드레스데이터와, 제어회로부(15)를 통해서 입력된 판독용 또는 기록용의 제2의 어드레스데이터를 비교해서, 본체메모리셀부(11) 또는 용장메모리셀부(12)를 선택하는 것을 특징으로 하는 방법을 제공할 수 있다.

Description

반도체 메모리 장치 및 그 구동방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예 1에 있어서의 반도체메모리장치의 회로블록도, 제2도는 본 발명의 실시예 2에 있어서의 반도체메모리장치의 용장메모리셀선택회로부의 회로구성도, 제5도는 본 발명의 실시예 3에 있어서의 반도체메모리장치의 회로블록도이다.

Claims (13)

  1. 본체메모리셀부와, 용장메모리셀부와, 상기 본체메모리셀부의 일부를 상기 용장메모리셀부로 치환하는 어드레스를 전기적으로 기억하는 반도체메모리로 이루어지는 용장어드레스 데이터셀부와, 제어회로부와, 용장메모리셀선택회로로 이루어지고, 상기 용장메모리셀선택회로부는, 상기 용장어드레스데이터셀부로부터 판독 된 제1이 어드레스데이터를 유지하고, 상기 제1의 어드레스데이터와, 상기 제어회로부를 통해서 입력된 판독용 또는 기록용의 제2의 어드레스데이터를 비교해서 상기 본체메모리셀부 또는 용장메모리셀부를 선택하는 것을 특징으로 하는 반도체메모리장치.
  2. 제1항에 있어서, 상기 용장메모리셀선택회로부가, 상기 용장어드레스데이터셀부로부터 판독한 제1의 어드레스를 래치하는 제1의 래치회로로 이루어진 것을 특징으로 하는 반도체메모리장치.
  3. 제1항에 있어서, 상기 용장어드레스데이터셀부를 작동시키는 제어신호를 발생하는 작동신호발생회로를 또 가진 것을 특징으로 하는 반도체메모리장치.
  4. 제3항에 있어서, 상기 작동신호발생회로가, 전원의 투입을 검지해서 작동신호를 발생하는 전원투입검지 회로로 이루어진 것을 특징으로 하는 반도체메모리장치.
  5. 제1항에 있어서, 상기 용장어드레스데이터셀부로부터 제1이 어드레스데이터를 판독한 것을 표시한 플래그데이터를 기억해두는 플래그데이터기억부를 또 가진 것을 특징으로 하는 반도체메모리장치.
  6. 제5항에 있어서, 전원절단시에 전압의 저하를 검지하는 전압검지회로를 또 가지고, 상기 플래그데이터기억부가 제2의 래치회로로 이루어지고, 또한 상기 제2의 래치회로는 상기 전압검지회로로 부터의 신호에 의해서 리세트되는 것을 특징으로 하는 반도체메모리장치.
  7. 제5항에 있어서, 리세트신호발생회로를 또 가지고, 상기 플래그데이터기억부가 제2의 래치회로로 이루어지고, 또한 상기 제2의 래치회로는 상기 리세트신호발생회로로부터의 신호에 의해서 리세트되는 것을 특징으로하는 반도체메모리장치.
  8. 제1항에 있어서, 상기 본체메모리셀부, 상기 용장메모리셀부 및 상기 용장어드레스데이터셀중, 어느 2개 이상의 셀부가 공통메모리영역내에 설치되고, 또한 상기 셀부가 차지하는 영역이 가변인 것을 특징으로 하는 반도체메모리장치.
  9. 제8항에 있어서, 상기 공통메모리영역이, 상기 공통메모리영역내에 설치된 셀부가 본체메모리셀부, 용장메모리셀부 및 용장어드레스데이터셀부의 어느 하나인지를 표시한 플래그데이터를 기억하는 플래그데이터기억 영역을 가진 것을 특징으로 하는 반도체메모리장치.
  10. 청구범위 제2항 기재의 반도체메모리장치에 있어서의 상기 용장메모리셀부의 선택 및 비선택을 행하는 방법으로서, 전원투입후의 최초의 데이터판독시에 행하여지는 스텝이, 상기 제어회로부로부터 나온 신호에 의해서, 상기 용장메모리셀부에 기억된 제1의 어드레스데이터를 판독하는 스텝과, 상기 제1의 어드레스데이터를 상기 용장메모리셀선택회로부의 제1의 래치회로에 유지하는 스텝과, 상기 제어회로부를 통해서 입력된 판독용 또는 기록용의 제2의 어드레스데이터와 상기 제1의 어드레스데이터를 상기 용장메모리셀선택회로부에 있어서 비교하고, 상기 용장메모리셀부의 선택 및 비선택을 판정하는 스텝으로 이루어지는 것을 특징으로 하는 방법.
  11. 청구범위 제2항 기재의 반도체메모리장치에 있어서의 상기 용장메모리셀부의 선택 및 비선택을 행하는 방법으로서, 전원투입후의 더미사이클시에 행하여지는 스텝이, 상기 제어회로부로부터 나온 신호에 의해서, 상기 용장메모리셀부에 기억된 제1의 어드레스데이터를 판독하는 스텝과, 상기 제1의 어드레스데이터를 상기 용장메모리셀선택회로부의 제1의 래치회로에 유지하는 스텝과, 상기 제어회로부를 통해서 입력된 판독용 또는 기록용의 제2의 어드레스데이터와 상기 제1의 어드레스데이터를 상기 용장메모리셀선택회로부에 있어서 비교하고, 상기 용장메모리셀부의 선택 및 비선택을 판정하는 스텝으로 이루어지는 것을 특징으로 하는 방법.
  12. 청구범위 제5항 기재의 반도체메모리장치에 있어서의 판독 및 기록시에 정보데이터의 유호성을 판정하는 방법으로서, 상기 플래그데이터기억부로부터 플래그데이터를, 상기 본체메모리셀로부터 정보데이터를 상기 제어회로에 각각 판독해내는 스텝과, 상기 플래그데이터가 세트상태인지 비세트상태인지를 판정하는 스텝과, 상기 플래그데이터가 세트상태이면 상기 본체메모리셀로부터 판독한 상기 정보데이터를 유효로 판정하는 스텝과, 상기 플래그데이터가 세트상태가 아니면 상기 정보데이터를 무효로 판정하고, 상기 플래그데이터를 세트상태로하는 스텝으로 이루어지는 것을 특징으로 하는 방법.
  13. 청구범위 제5항 기재의 반도체메모리장치에 있어서의 판독 및 기록시에 정보데이터의 유효성을 판정하는 방법으로서, 상기 플래그데이터기억부로부터 플래그데이터를 판독하는 스텝과, 상기 플래그데이터가 세트상태인지 비세트상태인지를 판정하는 스텝과, 상기 플래그데이터가 세트상태가 아니면 상기 용장어드레스데이터셀부로부터 제1의 어드레스데이터를 판독하고, 상기 플래그데이터를 세트한 후 정보데이터를 판독하는 스텝과, 상기 플래그데이터가 세트상태이면 상기 정보데이터를 판독하는 스템으로 이루어지는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950009732A 1994-04-25 1995-04-25 반도체메모리장치 및 그 구동방법 KR100195606B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6086685A JP2914171B2 (ja) 1994-04-25 1994-04-25 半導体メモリ装置およびその駆動方法
JP94-86685 1994-04-25

Publications (2)

Publication Number Publication Date
KR950030166A true KR950030166A (ko) 1995-11-24
KR100195606B1 KR100195606B1 (ko) 1999-06-15

Family

ID=13893863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009732A KR100195606B1 (ko) 1994-04-25 1995-04-25 반도체메모리장치 및 그 구동방법

Country Status (7)

Country Link
US (1) US5523974A (ko)
EP (1) EP0679996B1 (ko)
JP (1) JP2914171B2 (ko)
KR (1) KR100195606B1 (ko)
CN (1) CN1086836C (ko)
DE (1) DE69527741T2 (ko)
TW (1) TW345661B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592743B1 (ko) * 1999-07-26 2006-06-26 후지쯔 가부시끼가이샤 비휘발성 반도체 기억 장치

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180492A (ja) * 1995-12-26 1997-07-11 Sony Corp 半導体記憶装置
US5657281A (en) * 1996-03-11 1997-08-12 Cirrus Logic, Inc. Systems and methods for implementing inter-device cell replacements
KR100205006B1 (ko) * 1996-10-08 1999-06-15 윤종용 자동 결함 블럭 맵핑 기능을 갖는 반도체 메모리 장치
US5793683A (en) * 1997-01-17 1998-08-11 International Business Machines Corporation Wordline and bitline redundancy with no performance penalty
DE19708963C2 (de) * 1997-03-05 1999-06-02 Siemens Ag Halbleiterdatenspeicher mit einer Redundanzschaltung
JPH10334689A (ja) * 1997-05-30 1998-12-18 Fujitsu Ltd 半導体記憶装置
FR2770020B1 (fr) * 1997-10-20 2001-05-18 Sgs Thomson Microelectronics Memoire a fonction d'auto-reparation
JPH11203890A (ja) * 1998-01-05 1999-07-30 Mitsubishi Electric Corp 半導体記憶装置
DE19821459A1 (de) * 1998-05-13 1999-11-18 Siemens Ag Anordnung zur Redundanzauswertung bei einem Halbleiterspeicherchip
JP2000048567A (ja) * 1998-05-22 2000-02-18 Mitsubishi Electric Corp 同期型半導体記憶装置
KR100333720B1 (ko) * 1998-06-30 2002-06-20 박종섭 강유전체메모리소자의리던던시회로
KR100641081B1 (ko) * 1998-10-29 2007-12-04 주식회사 하이닉스반도체 플레쉬 메모리의 리페어회로
KR100300873B1 (ko) * 1998-12-30 2001-09-06 박종섭 강유전체 커패시터를 사용한 반도체 메모리 장치의 리던던시 회로 및 수리 방법
CN100585742C (zh) * 1999-03-19 2010-01-27 株式会社东芝 半导体存储装置
JP2001143494A (ja) * 1999-03-19 2001-05-25 Toshiba Corp 半導体記憶装置
JP3586591B2 (ja) * 1999-07-01 2004-11-10 シャープ株式会社 冗長機能を有する不揮発性半導体メモリ装置のための不良アドレスデータ記憶回路および不良アドレスデータ書き込み方法
US6462985B2 (en) * 1999-12-10 2002-10-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory for storing initially-setting data
US7089360B1 (en) 2000-03-22 2006-08-08 Intel Corporation Shared cache wordline decoder for redundant and regular addresses
JP3594891B2 (ja) * 2000-09-12 2004-12-02 沖電気工業株式会社 半導体記憶装置およびその検査方法
JP3848069B2 (ja) 2000-09-22 2006-11-22 株式会社東芝 半導体記憶装置
JP4184586B2 (ja) 2000-09-28 2008-11-19 株式会社東芝 半導体記憶装置
US6496428B2 (en) 2001-01-19 2002-12-17 Fujitsu Limited Semiconductor memory
JP3945993B2 (ja) * 2001-03-29 2007-07-18 富士通株式会社 半導体記憶装置
KR100434315B1 (ko) * 2001-06-11 2004-06-05 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 페일 구제회로 및 그구제방법
US6707752B2 (en) * 2001-06-22 2004-03-16 Intel Corporation Tag design for cache access with redundant-form address
JP5119563B2 (ja) * 2001-08-03 2013-01-16 日本電気株式会社 不良メモリセル救済回路を有する半導体記憶装置
JP2003208796A (ja) * 2002-01-15 2003-07-25 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US6801471B2 (en) * 2002-02-19 2004-10-05 Infineon Technologies Ag Fuse concept and method of operation
JP2004013961A (ja) * 2002-06-04 2004-01-15 Mitsubishi Electric Corp 薄膜磁性体記憶装置
KR100492773B1 (ko) * 2002-12-02 2005-06-07 주식회사 하이닉스반도체 확장 메모리 부를 구비한 강유전체 메모리 장치
US7174477B2 (en) * 2003-02-04 2007-02-06 Micron Technology, Inc. ROM redundancy in ROM embedded DRAM
DE102004003357B4 (de) * 2003-05-20 2008-10-16 Avago Technologies General Ip (Singapore) Pte. Ltd. Dynamische, in FeRAMS integrierte Referenzspannungskalibrierung
JP4641726B2 (ja) * 2004-01-07 2011-03-02 パナソニック株式会社 半導体記憶装置
US7699232B2 (en) 2004-02-06 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7663473B2 (en) * 2004-02-12 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, bills, securities, passport, electronic apparatus, bag, and clothes
KR100622349B1 (ko) * 2004-08-04 2006-09-14 삼성전자주식회사 불량 블록 관리 기능을 가지는 플레시 메모리 장치 및플레시 메모리 장치의 불량 블록 관리 방법.
CN102165533B (zh) * 2008-09-30 2015-01-28 株式会社半导体能源研究所 半导体存储器件
US8638596B2 (en) * 2011-07-25 2014-01-28 Qualcomm Incorporated Non-volatile memory saving cell information in a non-volatile memory array
JP2012119058A (ja) * 2012-02-13 2012-06-21 Fujitsu Semiconductor Ltd 不揮発性半導体メモリ
JP6706371B2 (ja) * 2018-08-08 2020-06-03 シャープ株式会社 表示装置およびその制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3276029D1 (en) * 1982-02-18 1987-05-14 Itt Ind Gmbh Deutsche Memory system with an integrated matrix of non-volatile reprogrammable memory cells
JPS59192740U (ja) * 1983-06-02 1984-12-21 パイオニア株式会社 コンピユ−タ装置
US4744060A (en) * 1984-10-19 1988-05-10 Fujitsu Limited Bipolar-transistor type random access memory having redundancy configuration
JPS6214399A (ja) * 1985-07-12 1987-01-22 Fujitsu Ltd 半導体記憶装置
US4757474A (en) * 1986-01-28 1988-07-12 Fujitsu Limited Semiconductor memory device having redundancy circuit portion
JPH0668917B2 (ja) * 1987-05-15 1994-08-31 日本電気株式会社 メモリ素子入換制御回路
US5128944A (en) * 1989-05-26 1992-07-07 Texas Instruments Incorporated Apparatus and method for providing notification of bit-cell failure in a redundant-bit-cell memory
US5357458A (en) * 1993-06-25 1994-10-18 Advanced Micro Devices, Inc. System for allowing a content addressable memory to operate with multiple power voltage levels
US5381370A (en) * 1993-08-24 1995-01-10 Cypress Semiconductor Corporation Memory with minimized redundancy access delay

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592743B1 (ko) * 1999-07-26 2006-06-26 후지쯔 가부시끼가이샤 비휘발성 반도체 기억 장치

Also Published As

Publication number Publication date
DE69527741T2 (de) 2003-04-03
CN1114456A (zh) 1996-01-03
DE69527741D1 (de) 2002-09-19
EP0679996A2 (en) 1995-11-02
US5523974A (en) 1996-06-04
KR100195606B1 (ko) 1999-06-15
JPH07296595A (ja) 1995-11-10
TW345661B (en) 1998-11-21
EP0679996B1 (en) 2002-08-14
JP2914171B2 (ja) 1999-06-28
EP0679996A3 (en) 1998-11-11
CN1086836C (zh) 2002-06-26

Similar Documents

Publication Publication Date Title
KR950030166A (ko) 반도체 메모리 장치 및 그 구동방법
JP5104864B2 (ja) 半導体記憶装置及びシステム
KR100616345B1 (ko) 반도체 기억 장치
US6400602B2 (en) Semiconductor memory device and restoration method therefor
JP2000149588A5 (ko)
KR940022574A (ko) 상태 래지스터를 구비한 비휘발성 반도체 메모리 소자 및 그 테스트 방법
KR102556939B1 (ko) 오티피 메모리 회로 및 이를 포함하는 반도체 장치
KR950006865A (ko) 반도체 불휘발성 메모리장치
KR940004820A (ko) 반도체 메모리 장치
JP2669303B2 (ja) ビットエラー訂正機能付き半導体メモリ
KR940005697B1 (ko) 용장 메모리 셀을 갖는 반도체 메모리 장치
CN112466379A (zh) 存储器位映射关系确定方法、装置、处理器芯片及服务器
US7206237B2 (en) Apparatus and method for testing a memory device with multiple address generators
JP2002015595A (ja) 冗長メモリ回路
KR100489999B1 (ko) 반도체 장치, 시스템, 및 메모리 액세스 제어 방법
CN115966245A (zh) 用于自动软封装后修复的设备系统及方法
JPH10334692A (ja) 集積回路メモリのための、冗長ヒューズを備えたマトリクス装置
KR950009745A (ko) 반도체 기억장치
KR100313555B1 (ko) 소거기능의테스트용테스트회로를가진비휘발성반도체메모리
JP2005050442A (ja) 冗長メモリ回路
US6275443B1 (en) Latched row or column select enable driver
JP3898390B2 (ja) 半導体記憶装置
KR100284904B1 (ko) 불 휘발성 반도체 메모리 장치 및 그 장치의 무효 메모리 블록데이블 세팅 방법
KR970023458A (ko) 반도체 메모리의 저전력 리던던시 회로
JP3022792B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee