JP3945993B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3945993B2 JP3945993B2 JP2001096344A JP2001096344A JP3945993B2 JP 3945993 B2 JP3945993 B2 JP 3945993B2 JP 2001096344 A JP2001096344 A JP 2001096344A JP 2001096344 A JP2001096344 A JP 2001096344A JP 3945993 B2 JP3945993 B2 JP 3945993B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- line
- redundant
- defective
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体記憶装置に関し、特に、シフト冗長機能を有する半導体記憶装置に関する。
【０００２】
【従来の技術】
製造された半導体記憶装置が不良ラインを有する場合には、シフト冗長と呼ばれる手法によって、不良ラインを冗長ラインを含む他のラインによって置換することで、正常化することができる。
【０００３】
図９は、シフト冗長の概要を説明する図である。この図において、メモリアレイ２は、通常ライン２ａとともに、冗長ライン２ｂを有しており、その接続関係はデコーダ１によって管理されている。
【０００４】
このような半導体記憶装置において、例えば、図１０に示すように、中央部分に不良ラインが見つかったとすると、デコーダ１は、その不良ラインより右側のラインを全て右側にシフトすることにより不良ラインを冗長ラインを含む他のラインによって置換することが可能になる。
【０００５】
図１１は、このようなシフト冗長を実現するための回路図である。この図において、アドレスラッチ回路２０は、外部から入力されたアドレス信号をラッチし、デコード回路２１に供給する。
【０００６】
デコード回路２１は、アドレスラッチ回路２０によってラッチされたアドレス信号をデコードし、メモリアレイの所定のラインを選択するための選択信号を生成して、ワードドライバ回路２２に供給する。
【０００７】
ワードドライバ回路２２は、デコード回路２１から供給された選択信号に応じてメモリアレイを駆動する。
一方、ヒューズ回路２３は、メモリアレイのワードラインの本数に応じたヒューズによって構成されている。製造後の検査によってメモリアレイの所定のワードラインが不良ラインであることが検出された場合には、不良ラインの位置（アドレス）に応じたヒューズを外部の装置によって溶断することで、不良ラインを示す情報を記憶させる。
【０００８】
デコード回路２４は、ヒューズ回路２３に保持されている不良ラインを示す情報をデコードし、ワードライン中の不良ラインを指示する指示信号を生成して、冗長回路２５に供給する。
【０００９】
冗長回路２５は、指示信号に応じてワードドライバ回路２２を制御し、不良ラインを冗長ラインを含む他のラインによって置換させる。
次に、以上の従来例の動作について説明する。
【００１０】
製造後の検査によって、メモリアレイの所定のワードラインが不良ラインであることが検出された場合には、その不良ラインに応じてヒューズ回路２３の該当するヒューズを溶断する作業が行われる。
【００１１】
このようにして不良ラインに対応するヒューズが溶断された半導体記憶装置が所定の回路に実装された後、電源が投入されたとすると、先ず、ヒューズ回路２３は、ヒューズの溶断状態に応じた信号（不良ラインを示すアドレス信号）を生成してデコード回路２４に供給する。
【００１２】
デコード回路２４は、ヒューズ回路２３から供給された信号をデコードし、指示信号を生成して冗長回路２５に供給する。
冗長回路２５は、デコード回路２４からの指示信号を参照し、ワードドライバ回路２２を制御することによってワードラインをシフトし、不良ラインを冗長ラインを含む他のラインによって置換する（図１０参照）。
【００１３】
シフト冗長が完了すると、半導体記憶装置はアドレス信号の受け付けを開始し、アドレスラッチ回路２０は入力されたアドレス信号をラッチする。
デコード回路２１は、アドレスラッチ回路２０によってラッチされたアドレス信号をデコードして選択信号を生成し、ワードドライバ回路２２に供給する。
【００１４】
ワードドライバ回路２２は、冗長回路２５からの指示に基づいてシフト冗長を行っているので、デコード回路２１からの選択信号を適宜シフトし、メモリアレイに供給する。その結果、不良ラインをアクセスの対象から除外するとともに、冗長ラインによって不良ラインを代替することが可能になる。
【００１５】
図１２は、図１１に示す回路が、半導体基板上に形成される場合の回路パターンの概略を説明する図である。この図の例では、メモリアレイの一辺に沿ってデコード回路とヒューズ回路が配置されている。なお、デコード回路のうち、ハッチングが施されている部分は、冗長回路である。また、メモリアレイの右半分と、左半分がそれぞれ冗長単位であって、それぞれの単位に不良ラインが存在する場合には、冗長ラインによって置換する動作が独立して実施される。
【００１６】
このように、シフト冗長の対象となるメモリアレイと、ヒューズ回路とが１対１の関係を有する場合には、冗長ラインに対応するブロックを新たに追加するだけで事足りるので、シフト冗長を容易に実現することができる。
【００１７】
【発明が解決しようとする課題】
ところで、シフト冗長を実現するためには、図１１に示すように、通常の選択配線とは別に、シフト冗長用の選択配線を設ける必要が生ずる。特に、デコード回路２１、冗長回路２５以降は、配線の本数が多いため、回路のレイアウトによっては配線ペナルティを生ずる場合があるという問題点があった。
【００１８】
また、ＦＣＲＡＭ（Fast Cycle Random Access Memory）のように、複数のサブブロックから構成される半導体記憶装置の場合、図１３に示すように、複数のサブブロックでヒューズを共有する手法が考えられる。ここで、「サブブロック」とは、冗長ラインを１本含むメモリアレイの単位をいう。図１３に示す例では、ハッチングが施されている部分が冗長回路であることから、図の横方向に２個、また、図の縦方向に２個の合計４（＝２×２）個のサブブロックによって構成されている。
【００１９】
そして、この例では、図の上下方向に並置された２個のサブブロックが１個のヒューズ回路を共用しているため、図１４に示すように、上下に並置される何れかのサブブロックのラインに不良がある場合には、上下方向に並置された他方のサブブロックも含めてシフト冗長が実行されていた。この図の例では、左から第４番目と右端のラインが不良ラインであり、これらの不良ラインは、左側のサブブロックの左端の冗長ラインと、右側のサブブロックの左端の冗長ラインによって置換されている。
【００２０】
ところで、このように上下方向に並置される複数のサブブロックで同一のヒューズ回路を共用した場合には、各サブブロックのデコード回路とヒューズ回路とを配線によって連結する必要が生ずるため、図１３および図１４に示すように、サブブロックを跨ぐ配線が必要になる。その結果、配線ペナルティを生じる蓋然性が高まるとともに、デコーダのレイアウトが困難になるという問題点もあった。
【００２１】
なお、見開きタイプのメモリレイアウトの場合では、上下に並置されるメモリアレイについてヒューズ回路を共有化することができ、その場合にはメモリアレイ上にラインを跨がせる必要がない。しかしながら、このような手法では３つ以上のメモリアレイには対応できないという問題点があった。
【００２２】
本発明は、このような点に鑑みてなされたものであり、特に、複数のサブブロックを有する半導体記憶装置において、配線ペナルティが生じる蓋然性を低減するとともに、レコーダの配置を容易にすることを可能とすることを目的とする。
【００２３】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示す、シフト冗長機能を有する半導体記憶装置において、アドレス信号の入力を受けるアドレス入力回路３０と、前記アドレス信号に応じてメモリアレイを駆動する駆動回路３１と、前記アドレス入力回路３０と前記駆動回路３１とを連結する信号線３２と、前記駆動回路３１の近傍に配置され、前記メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路３３と、前記不良ラインを示す情報を格納した不良ライン情報格納回路３４と、前記不良ライン情報格納回路３４に格納されている情報を、前記信号線３２を介して前記冗長回路３３に供給する供給回路３５と、を備え、前記供給回路３５は、半導体記憶装置が起動された場合に、前記不良ラインを示す情報を、前記信号線３２を介して前記冗長回路３３に供給し、前記冗長回路３３は、供給された前記不良ラインを示す情報を基に、前記不良ラインを前記他のラインに置換することを特徴とする半導体記憶装置が提供される。
【００２４】
ここで、アドレス入力回路３０は、アドレス信号の入力を受ける。駆動回路３１は、アドレス信号に応じてメモリアレイを駆動する。信号線３２は、アドレス入力回路３０と駆動回路３１とを連結する。冗長回路３３は、駆動回路３１の近傍に配置され、メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する。不良ライン情報格納回路３４は、不良ラインを示す情報を格納し、供給回路３５は、不良ライン情報格納回路３４に格納されている情報を、半導体記憶装置が起動された場合に、信号線３２を介して冗長回路３３に供給する。冗長回路３３は、供給された不良ラインを示す情報を基に、不良ラインを他のラインに置換する。
また、シフト冗長機能を有する半導体記憶装置において、アドレス信号の入力を受けるアドレス入力回路と、前記アドレス信号に応じてメモリアレイを駆動する駆動回路と、前記アドレス入力回路と前記駆動回路とを連結する信号線と、前記駆動回路の近傍に配置され、前記メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路と、前記不良ラインを示す情報を格納した不良ライン情報格納回路と、前記不良ライン情報格納回路に格納されている情報を、前記信号線を介して前記冗長回路に供給する供給回路と、を備え、前記冗長回路は、前記情報を記憶する記憶回路を有し、該記憶された情報に基づいて前記不良ラインを前記他のラインに置換する冗長処理を行うことを特徴とする半導体記憶装置が提供される。
ここで、アドレス入力回路は、アドレス信号の入力を受ける。駆動回路は、アドレス信号に応じてメモリアレイを駆動する。信号線は、アドレス入力回路と駆動回路とを連結する。冗長回路は、駆動回路の近傍に配置され、メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する。不良ライン情報格納回路は不良ラインを示す情報を格納し、供給回路は不良ライン情報格納回路に格納されている情報を、信号線を介して冗長回路に供給する。なお、冗長回路は、不良ラインを示す情報を記憶する記憶回路を有しており、記憶された情報に基づいて不良ラインを他のラインに置換する冗長処理を行う。
【００２５】
また、駆動回路およびメモリアレイを有するサブブロックを複数具備する半導体記憶装置において、前記サブブロックに存在する不良ラインを示す情報を前記サブブロック単位に格納する不良ライン情報格納回路と、前記不良ライン情報格納回路に格納されている情報に基づいて、前記各サブブロックに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路と、を備え、前記不良ライン情報格納回路は、複数の前記サブブロックで共用され、前記サブブロックは複数の部分に分割され、前記冗長回路は前記複数の部分毎に冗長処理を実行することを特徴とする半導体記憶装置が提供される。
【００２６】
ここで、不良ライン情報格納回路は、サブブロックに存在する不良ラインを示す情報をサブブロック単位に格納する。また、不良ライン情報格納回路は、複数のサブブロックで共用される。冗長回路は、不良ライン情報格納回路に格納されている情報に基づいて、各サブブロックに存在する不良ラインを、冗長ラインを含む他のラインによって置換する。
また、サブブロックは複数の部分に分割されており、冗長回路は複数の部分毎に冗長処理を実行する。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の動作原理を説明する原理図である。この図に示すように、本発明の半導体記憶装置は、アドレス入力回路３０、駆動回路３１、信号線３２、冗長回路３３、不良ライン情報格納回路３４、供給回路３５、および、メモリアレイ３６によって構成されている。
【００２８】
ここで、アドレス入力回路３０は、外部からアドレス信号の入力を受け、信号線３２を介して駆動回路３１に供給する。
駆動回路３１は、信号線３２を介して供給されたアドレス信号に応じてメモリアレイ３６を駆動する。
【００２９】
信号線３２は、アドレス入力回路３０と駆動回路３１とを電気的に連結し、アドレス信号を伝送する。
冗長回路３３は、駆動回路３１の近傍に配置され、メモリアレイ３６に存在する不良ラインを冗長ラインを含む他のラインによって置換する処理を実行する。
【００３０】
不良ライン情報格納回路３４は、メモリアレイ３６に存在する不良ラインを示す情報を格納する。
供給回路３５は、不良ライン情報格納回路３４に格納されている不良ラインを示す情報を、信号線３２を介して冗長回路３３に供給する。
【００３１】
次に、以上の原理図の動作について説明する。
検査によってメモリアレイ３６に不良ラインが存在することが検出された場合には、不良ライン情報格納回路３４に、不良ラインを特定するための情報が他の装置によって格納される。不良ライン情報格納回路３４には、複数のヒューズが具備されており、不良ラインの位置に応じて該当するヒューズが溶断されることにより、不良ライン情報が格納される。
【００３２】
以上のような操作により、不良ライン情報格納回路３４に対して、不良ラインを示す情報が格納された状態において、半導体記憶装置が所定の回路に実装されたとする。
【００３３】
このような状態において、その回路に電源が投入されたとすると、半導体記憶装置の供給回路３５は、不良ライン情報格納回路３４から不良ラインに関する情報を読み出し、信号線３２を介して冗長回路３３に供給する。なお、このとき、アドレス入力回路３０の動作は停止されており、アドレス信号の入力は中断される。
【００３４】
冗長回路３３は、信号線３２を介して供給された情報に応じて、メモリアレイ３６の不良ラインを、冗長ラインを含む他のラインによって置換する処理を実行する。
【００３５】
また、冗長回路３３は、内部に記憶回路を具備しており、不良ラインに関する情報をその内部に記憶することができるので、供給回路３５から情報が供給された後は、内部に記憶した情報に基づいて冗長処理を継続的に実施することができる。
【００３６】
冗長処理が終了すると、アドレス入力回路３０は外部からアドレス信号の入力を開始する。アドレス入力回路３０から入力されたアドレス信号は、信号線３２を介して駆動回路３１に供給される。
【００３７】
駆動回路３１は、信号線３２を介して供給されたアドレス信号に基づいてメモリアレイ３６を駆動する。このとき、冗長回路３３によってシフト冗長が実行されているので、不良ラインはアクセスの対象から除外されることになる。
【００３８】
以上に説明したように、本発明によれば、起動時においては、アドレス信号を駆動回路３１に供給するための信号線３２を利用して、不良ライン情報格納回路３４から不良ラインに関する情報を冗長回路３３に供給するようにしたので、従来の場合に比較して配線の本数を減少させ、配線ペナルティが発生する蓋然性を低減することが可能になる。
【００３９】
また、起動時において不良ライン情報格納回路３４から情報を冗長回路３３に供給し、そこに情報を記憶するようにしたので、起動後に１回だけ冗長回路３３に情報を供給すればよいので、装置の動作を簡略化することが可能になる。
【００４０】
図２は、本発明の実施の形態の構成例を示す図である。この図に示すように、本発明の半導体記憶装置は、アドレスラッチ回路５０、ヒューズ回路５１、スイッチ回路５２、選択回路５３、デコード回路５４、スイッチ回路５５、冗長回路５６、ワードドライバ回路５７、および、図示せぬメモリアレイによって構成されている。
【００４１】
ここで、アドレスラッチ回路５０は、外部から供給されたアドレス信号をラッチして、スイッチ回路５２に供給する。
ヒューズ回路５１は、複数のヒューズによって構成されている。そして、これらのヒューズによって、不良ラインの有無と、不良ラインを特定するための情報とを保持している。
【００４２】
スイッチ回路５２は、選択回路５３の制御に応じて、アドレスラッチ回路５０またはヒューズ回路５１の出力の何れか一方を選択し、デコード回路５４に供給する。
【００４３】
選択回路５３は、半導体記憶装置の起動時においては、ヒューズ回路５１からの出力を選択することを指示する信号を、スイッチ回路５２およびスイッチ回路５５に供給し、冗長処理が完了した後は、アドレスラッチ回路５０からの出力を選択するように指示する信号を供給する。
【００４４】
デコード回路５４は、アドレスラッチ回路５０またはヒューズ回路５１から供給されたアドレス信号をデコードし、ワードラインを選択するための選択信号を生成して出力する。
【００４５】
スイッチ回路５５は、選択回路５３の指示に応じてデコード回路５４の出力を、ワードドライバ回路５７または冗長回路５６に供給する。
冗長回路５６は、内部にラッチ回路を有しており、デコード回路５４がヒューズ回路５１の出力信号をデコードした結果得られた情報を記憶する。そして、この記憶した情報に基づいてワードドライバ回路５７を制御し、不良ラインを冗長ラインを含む他のラインによって置換する冗長処理を実行する。
【００４６】
ワードドライバ回路５７は、冗長回路５６の制御に応じて冗長処理を実行するとともに、アドレスラッチ回路５０から出力され、デコード回路５４によってデコードされて得られた選択信号に応じてメモリアレイを制御する。
【００４７】
次に、以上の実施の形態の動作について説明する。
出荷前検査等によってメモリアレイに存在する不良ラインが検出された場合には、その不良ラインの位置に応じて、ヒューズ回路５１の所定のヒューズが溶断される。なお、ヒューズ回路５１は、不良ラインの存在の有無を示すヒューズと、不良ラインのアドレスを特定するためのヒューズ群とを有しており、不良ラインが検出された場合には、前述の不良ラインの存在の有無を示すワードラインが溶断されるとともに、その不良ラインの位置に応じて前述のヒューズ群が所定のパターン（例えば、アドレス値を示す２進数に応じたパターン）で溶断される。
【００４８】
このような状態において、半導体記憶装置が所定の回路に実装された後、その回路に電源が投入されたとすると、選択回路５３は、ヒューズ回路５１からの出力を選択するように、スイッチ回路５２およびスイッチ回路５５に指示する。
【００４９】
その結果、図３に黒線で示すように、ヒューズ回路５１からの出力は、スイッチ回路５２によって選択され、デコード回路５４に供給され、そこでデコードされて選択信号に変換された後、スイッチ回路５５によって冗長回路５６に供給される。
【００５０】
冗長回路５６は、スイッチ回路５５から供給された冗長用の選択信号を内部のラッチ回路にラッチして保持する。このようにしてラッチ回路にラッチされた選択信号は、電源が切断されるまで保持され続ける。
【００５１】
続いて、冗長回路５６への選択信号の供給が完了すると、選択回路５３はアドレスラッチ回路５０からの出力を選択するように、スイッチ回路５２およびスイッチ回路５５に対して指示する。
【００５２】
その結果、図４に黒線で示すように、アドレスラッチ回路５０は、外部から供給されたアドレス信号をラッチし、スイッチ回路５２を介してデコード回路５４に供給する。
【００５３】
デコード回路５４は、アドレス信号をデコードして選択信号を生成し、スイッチ回路５５に出力する。
スイッチ回路５５は、選択回路５３からの指示に応じて、デコード回路５４からの出力を、ワードドライバ回路５７に供給する。
【００５４】
ところで、ワードドライバ回路５７は、冗長回路５６の制御に応じて冗長処理が実行されているので、不良ラインが冗長ラインを含む他のラインによって置換されている。その結果、不良ラインに対する選択信号が入力された場合には、不良ラインに代替する他のラインに対してアクセスがなされることになる。
【００５５】
以上に説明したように、本発明によれば、半導体記憶装置が起動された際には、ヒューズ回路５１に記憶されている不良ラインに関する情報を通常のアドレスが伝送される経路を利用して冗長回路５６に供給するようにしたので、配線の本数を減少させることが可能になる。その結果、配線ペナルティが発生する蓋然性を低下させることが可能になる。
【００５６】
また、以上の実施の形態では、冗長回路５６に対してラッチ回路を具備し、そこに不良ラインに関する情報をラッチするようにしたので、起動後に１回だけヒューズ回路５１からデータを読み出した後は、再度の読み出しを行うことなく、継続して冗長処理を実行することが可能になる。
【００５７】
次に、本発明の第２の実施の形態について説明する。
図５は、本発明の第２の実施の形態の概要を示す図である。この図に示すように、第２の実施の形態は、メモリアレイ６０ａ，６１ａ、デコード回路６０ｂ，６１ｂ、ヒューズ回路６０ｃ，６１ｃ、および、配線６０ｄ，６１ｄから構成されている。
【００５８】
なお、メモリアレイ６０ａ、デコード回路６０ｂ、ヒューズ回路６０ｃ、および、配線６０ｄのうち、左から第１列目〜第５列目までは１つのサブブロックを形成し、また、第６列目〜第１０列目までは他の１つのサブブロックを形成している。
【００５９】
また、メモリアレイ６１ａ、デコード回路６１ｂ、ヒューズ回路６１ｃ、および、配線６１ｄのうち、左から第１列目〜第５列目までは１つのサブブロックを形成し、また、第６列目〜第１０列目までは他の１つのサブブロックを形成している。
【００６０】
この例では、説明の簡略化のためにサブブロックを４つしか示していないが、実際には５以上のサブブロックが存在する場合も想定される。
ここで、メモリアレイ６０ａ，６１ａは、複数のメモリセルがマトリクス状に配置されて構成されている。
【００６１】
デコード回路６０ｂ，６１ｂは、デコード回路と冗長デコード回路（ハッチングが施される部分）とから構成される。デコード回路は、アドレス信号を入力してデコードすることにより選択信号を生成し、該当するワードラインをアクティブの状態にする。冗長デコード回路は、ヒューズ回路６０ｃ，６１ｃに格納されている不良ラインに関する情報を読み出してデコードし、シフト冗長処理を実行する。
【００６２】
ヒューズ回路６０ｃ，６１ｃは、例えば、不良ラインの存在の有無を示すヒューズと、不良ラインが存在する位置を示す複数のヒューズとから構成されており、メモリアレイ６０ａ，６１ａのワードラインに平行な辺に隣接して配置されている。
【００６３】
配線６０ｄ，６１ｄは、デコード回路６０ｂ，６１ｂと、ヒューズ回路６０ｃ，６１ｃとを接続し、これらの間で情報を伝送する。
図６は、図５に示す第２の実施の形態の動作を説明する図である。
【００６４】
この図に示すように、この実施の形態の場合では、ヒューズ回路が図の上下方向のサブブロックでは独立して設けられ、図の左右方向のサブブロックではヒューズ回路が共用されていることから、上下のサブブロックで独立してシフト冗長を実行することができる。
【００６５】
例えば、上側のメモリアレイ６０ａでは、右側のサブブロックの左から第４列目が不良ラインであるとすると、右側のサブブロックのみならず左側のサブブロックも同様にして左端の冗長ラインによって置換される。
【００６６】
また、メモリアレイ６０ｂでは、例えば、左側のサブブロックの左から第３列目が不良ラインであるとすると、左側のサブブロックのみならず右側のサブブロックも同様にして左端の冗長ラインによって置換される。
【００６７】
このように、図の上下方向に並置されているサブブロックに独立したヒューズ回路を設けることにより、図１３に示すように、メモリセルを跨いで信号線を配置する必要がなくなるので、配線ペナルティの発生を低減することが可能になる。
【００６８】
なお、この図の例では、図の左右方向に配置されるサブブロックでヒューズ回路を共用するようにしたが、それぞれが独立したヒューズ回路を具備するようにすることも可能である。
【００６９】
また、ヒューズ回路をワードラインに平行するサブブロックの辺に隣接して配置するようにしたので、例えば、複数のサブブロックでヒューズ回路を共用するような場合であっても、メモリアレイを跨いで配線を設ける必要がなくなるので、配線ペナルティの発生を低減することができる。
【００７０】
次に、本発明の第３の実施の形態について説明する。
図７は、本発明の第３の実施の形態の構成例を示す図である。なお、第３の実施の形態は第１の実施の形態と第２の実施の形態を総合したものである。この図の例では、第３の実施の形態は、サブブロック６５およびサブブロック６６によって構成されている。なお、図５に示すように、図の横方向に２個またはそれ以上のサブブロックを有する構成としてもよい。
【００７１】
図８は、図７に示す破線で囲繞された部分を拡大して示す図である。この図の例は、アドレスラッチ回路７０、ヒューズ回路７１、選択回路７２、スイッチ回路７３、デコード回路７４ａ，７５ａ、スイッチ回路７４ｂ，７５ｂ、ラッチ回路７４ｃ，７５ｃ、冗長回路７４ｄ，７５ｄ、ワードドライバ回路７４ｅ，７５ｅ、および、メモリセル７４ｆ，７５ｆによって構成されている。
【００７２】
なお、アドレスラッチ回路７０はアドレスラッチ回路５０に、ヒューズ回路７１はヒューズ回路５１に、選択回路７２は選択回路５３に、スイッチ回路７３はスイッチ回路５２に、デコード回路７４ａ，７５ａはデコード回路５４に、スイッチ回路７４ｂ，７５ｂはスイッチ回路５５に、冗長回路７４ｄ，７５ｄ、ワードドライバ回路７４ｅ，７５ｅはワードドライバ回路５７に、ラッチ回路７４ｃ，７５ｃは冗長回路５６にそれぞれ対応している。
【００７３】
アドレスラッチ回路７０は、サブブロック６５のワードラインに平行する辺に隣接して配置されており、外部から供給されたアドレス信号をラッチして、スイッチ回路７３に供給する。
【００７４】
ヒューズ回路７１は、アドレスラッチ回路７０と同様に、サブブロック６５のワードラインに平行する辺に隣接して配置されている。なお、ヒューズ回路７１は、複数のヒューズによって構成されており、これらのヒューズによって、不良ラインの有無と、不良ラインが存在する場合にはその不良ラインを特定するための情報とを保持している。
【００７５】
スイッチ回路７３は、デコード回路７４ａ，７５ａからの配線が直線になる位置に配置され、選択回路７２の制御に応じて、アドレスラッチ回路７０またはヒューズ回路７１の出力の何れか一方を選択し、デコード回路７４ａ，７５ａに供給する。
【００７６】
選択回路７２は、半導体記憶装置の起動時においては、ヒューズ回路７１からの出力を選択することを指示する信号を、スイッチ回路７３およびスイッチ回路７４ｂ，７５ｂに供給し、冗長処理が完了した後は、アドレスラッチ回路７０からの出力を選択するように指示する信号を供給する。
【００７７】
デコード回路７４ａ，７５ａは、サブブロックの最上部に配置され、アドレスラッチ回路７０またはヒューズ回路７１から供給されたアドレス信号をデコードし、ワードラインを選択するための選択信号を生成して出力する。
【００７８】
スイッチ回路７４ｂ，７５ｂは、デコード回路７４ａ，７５ａの下に配置され、選択回路７２の指示に応じてデコード回路７４ａ，７５ａの出力を、ワードドライバ回路７４ｅ，７５ｅまたはラッチ回路７４ｃ，７５ｃの何れかに供給する。
【００７９】
ラッチ回路７４ｃ，７５ｃは、スイッチ回路７４ｂ，７５ｂの下に配置され、ヒューズ回路７１から供給された情報をラッチして記憶し、冗長回路７４ｄ，７５ｄに供給する。
【００８０】
ワードドライバ回路７４ｅ，７５ｅは、冗長回路７４ｄ，７５ｄの下に配置され、ラッチ回路７４ｃ，７５ｃによってラッチされた情報に基づいて冗長処理を実行する。
【００８１】
メモリセル７４ｆ，７５ｆは、複数のメモリ素子が列方向に配置されて形成されている。
次に、以上の実施の形態の動作について説明する。
【００８２】
出荷前検査等によってメモリセル７４ｆ，７５ｆ，・・・に存在する不良ラインが検出された場合には、その不良ラインの位置に応じて、ヒューズ回路７１の所定のヒューズが溶断される。なお、この溶断作業は、サブブロック単位で実行される。
【００８３】
そして、前述の場合と同様に、ヒューズ回路７１は、不良ラインの存在の有無を示すヒューズと、メモリアレイの不良ラインのアドレスを特定するためのヒューズ群とを有しており、不良ラインが検出された場合には、前述の不良ラインの存在の有無を示すワードラインが溶断されるとともに、その不良ラインの位置に応じて前述のヒューズ群が溶断される。
【００８４】
このような状態において、半導体記憶装置が所定の回路に実装された後、その回路に電源が投入されたとすると、各サブブロックの選択回路は、ヒューズ回路からの出力を選択するように指示する。例えば、図８の例では、選択回路７２は、ヒューズ回路７１からの出力を選択するように、スイッチ回路７３およびスイッチ回路７４ｂ，７５ｂに指示する。
【００８５】
その結果、ヒューズ回路７１からの出力は、スイッチ回路７３によって選択され、デコード回路７４ａ，７５ａに供給され、そこでデコードされて選択信号に変換された後、スイッチ回路７４ｂ，７５ｂによってラッチ回路７４ｃ，７５ｃにそれぞれ供給される。
【００８６】
ラッチ回路７４ｃ，７５ｃは、スイッチ回路７４ｂ，７５ｂから供給された情報をラッチして保持し、冗長回路７４ｄ，７５ｄに供給する。
冗長回路７４ｄ，７５ｄは、スイッチ回路７４ｂ，７５ｂから供給された冗長用の選択信号をラッチして保持する。このようにしてラッチされた情報は、電源が切断されるまで保持され続ける。
【００８７】
続いて、冗長回路７４ｄ，７５ｄへの選択信号の供給が完了すると、選択回路７２はアドレスラッチ回路７０からの出力を選択するように、スイッチ回路７３およびスイッチ回路７４ｂ，７５ｂに対して指示する。
【００８８】
その結果、アドレスラッチ回路７０は、外部から供給されたアドレス信号をラッチし、スイッチ回路７３を介してデコード回路７４ａ，７５ａに供給する。
デコード回路７４ａ，７５ａは、アドレス信号をデコードして選択信号を生成し、スイッチ回路７４ｂ，７５ｂに出力する。
【００８９】
スイッチ回路７４ｂ，７５ｂは、選択回路７２からの指示に応じて、デコード回路７４ａ，７５ａからの出力を、ワードドライバ回路７４ｅ，７５ｅに供給する。
【００９０】
ところで、ワードドライバ回路７４ｅ，７５ｅは、冗長回路７４ｄ，７５ｄの制御に応じて冗長処理を実行しているので、不良ラインが他のラインによって置換されている。その結果、不良ラインに対する選択信号が入力された場合には、不良ラインに代替する他のラインに対してアクセスがなされることになる。具体的には、メモリセル７４ｆが不良ラインである場合に、メモリセル７４ｆへのアクセス要求がなされたときには、図示せぬ他のラインのメモリセルに対してアクセスが振り分けられることになる。
【００９１】
以上に説明したように、本発明によれば、ワードラインに平行な方向（図の上下方向）に並置されるサブブロックに対して独立なヒューズ回路を設け、それぞれを独立して制御するようにしたので、図１３に示すように、メモリセルを跨いで配線を行う必要がなくなり、配線ペナルティの発生を防止することが可能になる。
【００９２】
また、アドレス信号を伝送する配線と、冗長情報を伝送する配線とを共用するようにしたので、配線の本数を減少させることにより、前述の場合と同様に配線ペナルティの発生を防止することが可能になる。
【００９３】
また、ラッチ回路を具備し、そこに不良ラインに関する情報をラッチするようにしたので、起動後に１回だけヒューズ回路からデータを読み出した後は、再度の読み出しを行うことなく、継続して冗長処理を実行することが可能になる。
【００９４】
なお、以上の実施の形態では、各サブブロック単位で独立した１個のヒューズ回路を設けるようにしたが、ワードラインに直交する方向に並置される複数のサブブロックで１個のヒューズ回路を共用するようにしてもよい。その場合にはメモリアレイの外部に配線を設ければよいことから、従来のように、メモリアレイを跨ぐ配線を行う必要がないので、そのような構成においても配線ペナルティの発生を防止することができる。
【００９５】
また、ワードラインに平行する方向に並置されるサブブロックであっても、例えば、見開きタイプの配線であれば、メモリセル上に跨がせることなく配線を行うことができるので、配線ペナルティの発生を防止することができる。なお、その場合には、ワードラインを跨がせずに制御可能なサブブロックは上下方向に２つまでとなるのは前述の通りである。
【００９６】
更に、以上の実施の形態では、ワードラインに対する冗長処理を例に挙げて説明したが、本発明はワードラインのみならず、コラムライン等にも適用可能であることはいうまでもない。
【００９７】
最後に以上に示した回路はほんの一例であり、本発明がこのような場合のみに限定されるものでないことはいうまでもない。
【００９８】
【発明の効果】
以上説明したように本発明では、シフト冗長機能を有する半導体記憶装置において、アドレス信号の入力を受けるアドレス入力回路と、アドレス信号に応じてメモリアレイを駆動する駆動回路と、アドレス入力回路と駆動回路とを連結する信号線と、駆動回路の近傍に配置され、メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路と、不良ラインを示す情報を格納した不良ライン情報格納回路と、不良ライン情報格納回路に格納されている情報を、信号線を介して冗長回路に供給する供給回路と、を設け、供給回路は、半導体記憶装置が起動された場合に、不良ラインを示す情報を、信号線を介して冗長回路に供給し、冗長回路は、供給された不良ラインを示す情報を基に、不良ラインを他のラインに置換するようにしたので、起動時に信号線により不良ラインを示す情報を冗長回路に供給できるとともに、必要な信号線の本数を減少させることができ、その結果、配線ペナルティの発生を低減することが可能になる。
また、シフト冗長機能を有する半導体記憶装置において、アドレス信号の入力を受けるアドレス入力回路と、アドレス信号に応じてメモリアレイを駆動する駆動回路と、アドレス入力回路と駆動回路とを連結する信号線と、駆動回路の近傍に配置され、メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路と、不良ラインを示す情報を格納した不良ライン情報格納回路と、不良ライン情報格納回路に格納されている情報を、信号線を介して冗長回路に供給する供給回路と、を備え、冗長回路は、情報を記憶する記憶回路を有し、該記憶された情報に基づいて不良ラインを他のラインに置換する冗長処理を行うようにしたので、１回だけ冗長回路に不良ラインを示す情報を供給して記憶回路に記憶させればよいので、装置の動作を簡略化することが可能になる。
【００９９】
また、駆動回路およびメモリアレイを有するサブブロックを複数具備する半導体記憶装置において、サブブロックに存在する不良ラインを示す情報をサブブロック単位に格納する不良ライン情報格納回路と、不良ライン情報格納回路に格納されている情報に基づいて、各サブブロックに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路と、を備え、不良ライン情報格納回路は、複数のサブブロックで共用され、サブブロックは複数の部分に分割され、冗長回路はその複数の部分毎に冗長処理を実行するようにしたので、サブブロックを跨ぐ配線を除外することが可能になるので、配線ペナルティの発生を減少させることが可能になる。
【図面の簡単な説明】
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の第１の実施の形態の構成例を示す図である。
【図３】図２に示す第１の実施の形態の動作を説明するための図である。
【図４】図２に示す第１の実施の形態の動作を説明するための図である。
【図５】本発明の第２の実施の形態の構成例を示す図である。
【図６】図５に示す第２の実施の形態の動作を説明するための図である。
【図７】本発明の第３の実施の形態の構成例を示す図である。
【図８】図７に示す破線で囲繞された部分の詳細な構成例を示す図である。
【図９】従来におけるシフト冗長の概要を説明するための図である。
【図１０】従来におけるシフト冗長の概要を説明するための図である。
【図１１】従来の半導体記憶装置の構成例を示す図である。
【図１２】図１１に示す回路が、半導体基板上に形成される場合の回路パターンの概略を説明する図である。
【図１３】複数のサブブロックから構成される半導体記憶装置におけるシフト冗長の一例を説明するための図である。
【図１４】複数のサブブロックから構成される半導体記憶装置におけるシフト冗長の一例を説明するための図である。
【符号の説明】
３０ アドレス入力回路
３１ 駆動回路
３２ 信号線
３３ 冗長回路
３４ 不良ライン情報格納回路
３５ 供給回路
３６ メモリアレイ
５０ アドレスラッチ回路
５１ ヒューズ回路
５２ スイッチ回路
５３ 選択回路
５４ デコード回路
５５ スイッチ回路
５６ 冗長回路
５７ ワードドライバ回路
６０ａ，６１ａ メモリアレイ
６０ｂ，６１ｂ デコード回路
６０ｃ，６１ｃ ヒューズ回路
７０ アドレスラッチ回路
７１ ヒューズ回路
７２ 選択回路
７３ スイッチ回路
７４ａ，７５ａ デコード回路
７４ｂ，７５ｂ スイッチ回路
７４ｃ，７５ｃ ラッチ回路
７４ｄ，７５ｄ 冗長回路
７４ｅ，７５ｅ ワードドライバ回路
７４ｆ，７５ｆ メモリセル
【発明の属する技術分野】
本発明は半導体記憶装置に関し、特に、シフト冗長機能を有する半導体記憶装置に関する。
【０００２】
【従来の技術】
製造された半導体記憶装置が不良ラインを有する場合には、シフト冗長と呼ばれる手法によって、不良ラインを冗長ラインを含む他のラインによって置換することで、正常化することができる。
【０００３】
図９は、シフト冗長の概要を説明する図である。この図において、メモリアレイ２は、通常ライン２ａとともに、冗長ライン２ｂを有しており、その接続関係はデコーダ１によって管理されている。
【０００４】
このような半導体記憶装置において、例えば、図１０に示すように、中央部分に不良ラインが見つかったとすると、デコーダ１は、その不良ラインより右側のラインを全て右側にシフトすることにより不良ラインを冗長ラインを含む他のラインによって置換することが可能になる。
【０００５】
図１１は、このようなシフト冗長を実現するための回路図である。この図において、アドレスラッチ回路２０は、外部から入力されたアドレス信号をラッチし、デコード回路２１に供給する。
【０００６】
デコード回路２１は、アドレスラッチ回路２０によってラッチされたアドレス信号をデコードし、メモリアレイの所定のラインを選択するための選択信号を生成して、ワードドライバ回路２２に供給する。
【０００７】
ワードドライバ回路２２は、デコード回路２１から供給された選択信号に応じてメモリアレイを駆動する。
一方、ヒューズ回路２３は、メモリアレイのワードラインの本数に応じたヒューズによって構成されている。製造後の検査によってメモリアレイの所定のワードラインが不良ラインであることが検出された場合には、不良ラインの位置（アドレス）に応じたヒューズを外部の装置によって溶断することで、不良ラインを示す情報を記憶させる。
【０００８】
デコード回路２４は、ヒューズ回路２３に保持されている不良ラインを示す情報をデコードし、ワードライン中の不良ラインを指示する指示信号を生成して、冗長回路２５に供給する。
【０００９】
冗長回路２５は、指示信号に応じてワードドライバ回路２２を制御し、不良ラインを冗長ラインを含む他のラインによって置換させる。
次に、以上の従来例の動作について説明する。
【００１０】
製造後の検査によって、メモリアレイの所定のワードラインが不良ラインであることが検出された場合には、その不良ラインに応じてヒューズ回路２３の該当するヒューズを溶断する作業が行われる。
【００１１】
このようにして不良ラインに対応するヒューズが溶断された半導体記憶装置が所定の回路に実装された後、電源が投入されたとすると、先ず、ヒューズ回路２３は、ヒューズの溶断状態に応じた信号（不良ラインを示すアドレス信号）を生成してデコード回路２４に供給する。
【００１２】
デコード回路２４は、ヒューズ回路２３から供給された信号をデコードし、指示信号を生成して冗長回路２５に供給する。
冗長回路２５は、デコード回路２４からの指示信号を参照し、ワードドライバ回路２２を制御することによってワードラインをシフトし、不良ラインを冗長ラインを含む他のラインによって置換する（図１０参照）。
【００１３】
シフト冗長が完了すると、半導体記憶装置はアドレス信号の受け付けを開始し、アドレスラッチ回路２０は入力されたアドレス信号をラッチする。
デコード回路２１は、アドレスラッチ回路２０によってラッチされたアドレス信号をデコードして選択信号を生成し、ワードドライバ回路２２に供給する。
【００１４】
ワードドライバ回路２２は、冗長回路２５からの指示に基づいてシフト冗長を行っているので、デコード回路２１からの選択信号を適宜シフトし、メモリアレイに供給する。その結果、不良ラインをアクセスの対象から除外するとともに、冗長ラインによって不良ラインを代替することが可能になる。
【００１５】
図１２は、図１１に示す回路が、半導体基板上に形成される場合の回路パターンの概略を説明する図である。この図の例では、メモリアレイの一辺に沿ってデコード回路とヒューズ回路が配置されている。なお、デコード回路のうち、ハッチングが施されている部分は、冗長回路である。また、メモリアレイの右半分と、左半分がそれぞれ冗長単位であって、それぞれの単位に不良ラインが存在する場合には、冗長ラインによって置換する動作が独立して実施される。
【００１６】
このように、シフト冗長の対象となるメモリアレイと、ヒューズ回路とが１対１の関係を有する場合には、冗長ラインに対応するブロックを新たに追加するだけで事足りるので、シフト冗長を容易に実現することができる。
【００１７】
【発明が解決しようとする課題】
ところで、シフト冗長を実現するためには、図１１に示すように、通常の選択配線とは別に、シフト冗長用の選択配線を設ける必要が生ずる。特に、デコード回路２１、冗長回路２５以降は、配線の本数が多いため、回路のレイアウトによっては配線ペナルティを生ずる場合があるという問題点があった。
【００１８】
また、ＦＣＲＡＭ（Fast Cycle Random Access Memory）のように、複数のサブブロックから構成される半導体記憶装置の場合、図１３に示すように、複数のサブブロックでヒューズを共有する手法が考えられる。ここで、「サブブロック」とは、冗長ラインを１本含むメモリアレイの単位をいう。図１３に示す例では、ハッチングが施されている部分が冗長回路であることから、図の横方向に２個、また、図の縦方向に２個の合計４（＝２×２）個のサブブロックによって構成されている。
【００１９】
そして、この例では、図の上下方向に並置された２個のサブブロックが１個のヒューズ回路を共用しているため、図１４に示すように、上下に並置される何れかのサブブロックのラインに不良がある場合には、上下方向に並置された他方のサブブロックも含めてシフト冗長が実行されていた。この図の例では、左から第４番目と右端のラインが不良ラインであり、これらの不良ラインは、左側のサブブロックの左端の冗長ラインと、右側のサブブロックの左端の冗長ラインによって置換されている。
【００２０】
ところで、このように上下方向に並置される複数のサブブロックで同一のヒューズ回路を共用した場合には、各サブブロックのデコード回路とヒューズ回路とを配線によって連結する必要が生ずるため、図１３および図１４に示すように、サブブロックを跨ぐ配線が必要になる。その結果、配線ペナルティを生じる蓋然性が高まるとともに、デコーダのレイアウトが困難になるという問題点もあった。
【００２１】
なお、見開きタイプのメモリレイアウトの場合では、上下に並置されるメモリアレイについてヒューズ回路を共有化することができ、その場合にはメモリアレイ上にラインを跨がせる必要がない。しかしながら、このような手法では３つ以上のメモリアレイには対応できないという問題点があった。
【００２２】
本発明は、このような点に鑑みてなされたものであり、特に、複数のサブブロックを有する半導体記憶装置において、配線ペナルティが生じる蓋然性を低減するとともに、レコーダの配置を容易にすることを可能とすることを目的とする。
【００２３】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示す、シフト冗長機能を有する半導体記憶装置において、アドレス信号の入力を受けるアドレス入力回路３０と、前記アドレス信号に応じてメモリアレイを駆動する駆動回路３１と、前記アドレス入力回路３０と前記駆動回路３１とを連結する信号線３２と、前記駆動回路３１の近傍に配置され、前記メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路３３と、前記不良ラインを示す情報を格納した不良ライン情報格納回路３４と、前記不良ライン情報格納回路３４に格納されている情報を、前記信号線３２を介して前記冗長回路３３に供給する供給回路３５と、を備え、前記供給回路３５は、半導体記憶装置が起動された場合に、前記不良ラインを示す情報を、前記信号線３２を介して前記冗長回路３３に供給し、前記冗長回路３３は、供給された前記不良ラインを示す情報を基に、前記不良ラインを前記他のラインに置換することを特徴とする半導体記憶装置が提供される。
【００２４】
ここで、アドレス入力回路３０は、アドレス信号の入力を受ける。駆動回路３１は、アドレス信号に応じてメモリアレイを駆動する。信号線３２は、アドレス入力回路３０と駆動回路３１とを連結する。冗長回路３３は、駆動回路３１の近傍に配置され、メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する。不良ライン情報格納回路３４は、不良ラインを示す情報を格納し、供給回路３５は、不良ライン情報格納回路３４に格納されている情報を、半導体記憶装置が起動された場合に、信号線３２を介して冗長回路３３に供給する。冗長回路３３は、供給された不良ラインを示す情報を基に、不良ラインを他のラインに置換する。
また、シフト冗長機能を有する半導体記憶装置において、アドレス信号の入力を受けるアドレス入力回路と、前記アドレス信号に応じてメモリアレイを駆動する駆動回路と、前記アドレス入力回路と前記駆動回路とを連結する信号線と、前記駆動回路の近傍に配置され、前記メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路と、前記不良ラインを示す情報を格納した不良ライン情報格納回路と、前記不良ライン情報格納回路に格納されている情報を、前記信号線を介して前記冗長回路に供給する供給回路と、を備え、前記冗長回路は、前記情報を記憶する記憶回路を有し、該記憶された情報に基づいて前記不良ラインを前記他のラインに置換する冗長処理を行うことを特徴とする半導体記憶装置が提供される。
ここで、アドレス入力回路は、アドレス信号の入力を受ける。駆動回路は、アドレス信号に応じてメモリアレイを駆動する。信号線は、アドレス入力回路と駆動回路とを連結する。冗長回路は、駆動回路の近傍に配置され、メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する。不良ライン情報格納回路は不良ラインを示す情報を格納し、供給回路は不良ライン情報格納回路に格納されている情報を、信号線を介して冗長回路に供給する。なお、冗長回路は、不良ラインを示す情報を記憶する記憶回路を有しており、記憶された情報に基づいて不良ラインを他のラインに置換する冗長処理を行う。
【００２５】
また、駆動回路およびメモリアレイを有するサブブロックを複数具備する半導体記憶装置において、前記サブブロックに存在する不良ラインを示す情報を前記サブブロック単位に格納する不良ライン情報格納回路と、前記不良ライン情報格納回路に格納されている情報に基づいて、前記各サブブロックに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路と、を備え、前記不良ライン情報格納回路は、複数の前記サブブロックで共用され、前記サブブロックは複数の部分に分割され、前記冗長回路は前記複数の部分毎に冗長処理を実行することを特徴とする半導体記憶装置が提供される。
【００２６】
ここで、不良ライン情報格納回路は、サブブロックに存在する不良ラインを示す情報をサブブロック単位に格納する。また、不良ライン情報格納回路は、複数のサブブロックで共用される。冗長回路は、不良ライン情報格納回路に格納されている情報に基づいて、各サブブロックに存在する不良ラインを、冗長ラインを含む他のラインによって置換する。
また、サブブロックは複数の部分に分割されており、冗長回路は複数の部分毎に冗長処理を実行する。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の動作原理を説明する原理図である。この図に示すように、本発明の半導体記憶装置は、アドレス入力回路３０、駆動回路３１、信号線３２、冗長回路３３、不良ライン情報格納回路３４、供給回路３５、および、メモリアレイ３６によって構成されている。
【００２８】
ここで、アドレス入力回路３０は、外部からアドレス信号の入力を受け、信号線３２を介して駆動回路３１に供給する。
駆動回路３１は、信号線３２を介して供給されたアドレス信号に応じてメモリアレイ３６を駆動する。
【００２９】
信号線３２は、アドレス入力回路３０と駆動回路３１とを電気的に連結し、アドレス信号を伝送する。
冗長回路３３は、駆動回路３１の近傍に配置され、メモリアレイ３６に存在する不良ラインを冗長ラインを含む他のラインによって置換する処理を実行する。
【００３０】
不良ライン情報格納回路３４は、メモリアレイ３６に存在する不良ラインを示す情報を格納する。
供給回路３５は、不良ライン情報格納回路３４に格納されている不良ラインを示す情報を、信号線３２を介して冗長回路３３に供給する。
【００３１】
次に、以上の原理図の動作について説明する。
検査によってメモリアレイ３６に不良ラインが存在することが検出された場合には、不良ライン情報格納回路３４に、不良ラインを特定するための情報が他の装置によって格納される。不良ライン情報格納回路３４には、複数のヒューズが具備されており、不良ラインの位置に応じて該当するヒューズが溶断されることにより、不良ライン情報が格納される。
【００３２】
以上のような操作により、不良ライン情報格納回路３４に対して、不良ラインを示す情報が格納された状態において、半導体記憶装置が所定の回路に実装されたとする。
【００３３】
このような状態において、その回路に電源が投入されたとすると、半導体記憶装置の供給回路３５は、不良ライン情報格納回路３４から不良ラインに関する情報を読み出し、信号線３２を介して冗長回路３３に供給する。なお、このとき、アドレス入力回路３０の動作は停止されており、アドレス信号の入力は中断される。
【００３４】
冗長回路３３は、信号線３２を介して供給された情報に応じて、メモリアレイ３６の不良ラインを、冗長ラインを含む他のラインによって置換する処理を実行する。
【００３５】
また、冗長回路３３は、内部に記憶回路を具備しており、不良ラインに関する情報をその内部に記憶することができるので、供給回路３５から情報が供給された後は、内部に記憶した情報に基づいて冗長処理を継続的に実施することができる。
【００３６】
冗長処理が終了すると、アドレス入力回路３０は外部からアドレス信号の入力を開始する。アドレス入力回路３０から入力されたアドレス信号は、信号線３２を介して駆動回路３１に供給される。
【００３７】
駆動回路３１は、信号線３２を介して供給されたアドレス信号に基づいてメモリアレイ３６を駆動する。このとき、冗長回路３３によってシフト冗長が実行されているので、不良ラインはアクセスの対象から除外されることになる。
【００３８】
以上に説明したように、本発明によれば、起動時においては、アドレス信号を駆動回路３１に供給するための信号線３２を利用して、不良ライン情報格納回路３４から不良ラインに関する情報を冗長回路３３に供給するようにしたので、従来の場合に比較して配線の本数を減少させ、配線ペナルティが発生する蓋然性を低減することが可能になる。
【００３９】
また、起動時において不良ライン情報格納回路３４から情報を冗長回路３３に供給し、そこに情報を記憶するようにしたので、起動後に１回だけ冗長回路３３に情報を供給すればよいので、装置の動作を簡略化することが可能になる。
【００４０】
図２は、本発明の実施の形態の構成例を示す図である。この図に示すように、本発明の半導体記憶装置は、アドレスラッチ回路５０、ヒューズ回路５１、スイッチ回路５２、選択回路５３、デコード回路５４、スイッチ回路５５、冗長回路５６、ワードドライバ回路５７、および、図示せぬメモリアレイによって構成されている。
【００４１】
ここで、アドレスラッチ回路５０は、外部から供給されたアドレス信号をラッチして、スイッチ回路５２に供給する。
ヒューズ回路５１は、複数のヒューズによって構成されている。そして、これらのヒューズによって、不良ラインの有無と、不良ラインを特定するための情報とを保持している。
【００４２】
スイッチ回路５２は、選択回路５３の制御に応じて、アドレスラッチ回路５０またはヒューズ回路５１の出力の何れか一方を選択し、デコード回路５４に供給する。
【００４３】
選択回路５３は、半導体記憶装置の起動時においては、ヒューズ回路５１からの出力を選択することを指示する信号を、スイッチ回路５２およびスイッチ回路５５に供給し、冗長処理が完了した後は、アドレスラッチ回路５０からの出力を選択するように指示する信号を供給する。
【００４４】
デコード回路５４は、アドレスラッチ回路５０またはヒューズ回路５１から供給されたアドレス信号をデコードし、ワードラインを選択するための選択信号を生成して出力する。
【００４５】
スイッチ回路５５は、選択回路５３の指示に応じてデコード回路５４の出力を、ワードドライバ回路５７または冗長回路５６に供給する。
冗長回路５６は、内部にラッチ回路を有しており、デコード回路５４がヒューズ回路５１の出力信号をデコードした結果得られた情報を記憶する。そして、この記憶した情報に基づいてワードドライバ回路５７を制御し、不良ラインを冗長ラインを含む他のラインによって置換する冗長処理を実行する。
【００４６】
ワードドライバ回路５７は、冗長回路５６の制御に応じて冗長処理を実行するとともに、アドレスラッチ回路５０から出力され、デコード回路５４によってデコードされて得られた選択信号に応じてメモリアレイを制御する。
【００４７】
次に、以上の実施の形態の動作について説明する。
出荷前検査等によってメモリアレイに存在する不良ラインが検出された場合には、その不良ラインの位置に応じて、ヒューズ回路５１の所定のヒューズが溶断される。なお、ヒューズ回路５１は、不良ラインの存在の有無を示すヒューズと、不良ラインのアドレスを特定するためのヒューズ群とを有しており、不良ラインが検出された場合には、前述の不良ラインの存在の有無を示すワードラインが溶断されるとともに、その不良ラインの位置に応じて前述のヒューズ群が所定のパターン（例えば、アドレス値を示す２進数に応じたパターン）で溶断される。
【００４８】
このような状態において、半導体記憶装置が所定の回路に実装された後、その回路に電源が投入されたとすると、選択回路５３は、ヒューズ回路５１からの出力を選択するように、スイッチ回路５２およびスイッチ回路５５に指示する。
【００４９】
その結果、図３に黒線で示すように、ヒューズ回路５１からの出力は、スイッチ回路５２によって選択され、デコード回路５４に供給され、そこでデコードされて選択信号に変換された後、スイッチ回路５５によって冗長回路５６に供給される。
【００５０】
冗長回路５６は、スイッチ回路５５から供給された冗長用の選択信号を内部のラッチ回路にラッチして保持する。このようにしてラッチ回路にラッチされた選択信号は、電源が切断されるまで保持され続ける。
【００５１】
続いて、冗長回路５６への選択信号の供給が完了すると、選択回路５３はアドレスラッチ回路５０からの出力を選択するように、スイッチ回路５２およびスイッチ回路５５に対して指示する。
【００５２】
その結果、図４に黒線で示すように、アドレスラッチ回路５０は、外部から供給されたアドレス信号をラッチし、スイッチ回路５２を介してデコード回路５４に供給する。
【００５３】
デコード回路５４は、アドレス信号をデコードして選択信号を生成し、スイッチ回路５５に出力する。
スイッチ回路５５は、選択回路５３からの指示に応じて、デコード回路５４からの出力を、ワードドライバ回路５７に供給する。
【００５４】
ところで、ワードドライバ回路５７は、冗長回路５６の制御に応じて冗長処理が実行されているので、不良ラインが冗長ラインを含む他のラインによって置換されている。その結果、不良ラインに対する選択信号が入力された場合には、不良ラインに代替する他のラインに対してアクセスがなされることになる。
【００５５】
以上に説明したように、本発明によれば、半導体記憶装置が起動された際には、ヒューズ回路５１に記憶されている不良ラインに関する情報を通常のアドレスが伝送される経路を利用して冗長回路５６に供給するようにしたので、配線の本数を減少させることが可能になる。その結果、配線ペナルティが発生する蓋然性を低下させることが可能になる。
【００５６】
また、以上の実施の形態では、冗長回路５６に対してラッチ回路を具備し、そこに不良ラインに関する情報をラッチするようにしたので、起動後に１回だけヒューズ回路５１からデータを読み出した後は、再度の読み出しを行うことなく、継続して冗長処理を実行することが可能になる。
【００５７】
次に、本発明の第２の実施の形態について説明する。
図５は、本発明の第２の実施の形態の概要を示す図である。この図に示すように、第２の実施の形態は、メモリアレイ６０ａ，６１ａ、デコード回路６０ｂ，６１ｂ、ヒューズ回路６０ｃ，６１ｃ、および、配線６０ｄ，６１ｄから構成されている。
【００５８】
なお、メモリアレイ６０ａ、デコード回路６０ｂ、ヒューズ回路６０ｃ、および、配線６０ｄのうち、左から第１列目〜第５列目までは１つのサブブロックを形成し、また、第６列目〜第１０列目までは他の１つのサブブロックを形成している。
【００５９】
また、メモリアレイ６１ａ、デコード回路６１ｂ、ヒューズ回路６１ｃ、および、配線６１ｄのうち、左から第１列目〜第５列目までは１つのサブブロックを形成し、また、第６列目〜第１０列目までは他の１つのサブブロックを形成している。
【００６０】
この例では、説明の簡略化のためにサブブロックを４つしか示していないが、実際には５以上のサブブロックが存在する場合も想定される。
ここで、メモリアレイ６０ａ，６１ａは、複数のメモリセルがマトリクス状に配置されて構成されている。
【００６１】
デコード回路６０ｂ，６１ｂは、デコード回路と冗長デコード回路（ハッチングが施される部分）とから構成される。デコード回路は、アドレス信号を入力してデコードすることにより選択信号を生成し、該当するワードラインをアクティブの状態にする。冗長デコード回路は、ヒューズ回路６０ｃ，６１ｃに格納されている不良ラインに関する情報を読み出してデコードし、シフト冗長処理を実行する。
【００６２】
ヒューズ回路６０ｃ，６１ｃは、例えば、不良ラインの存在の有無を示すヒューズと、不良ラインが存在する位置を示す複数のヒューズとから構成されており、メモリアレイ６０ａ，６１ａのワードラインに平行な辺に隣接して配置されている。
【００６３】
配線６０ｄ，６１ｄは、デコード回路６０ｂ，６１ｂと、ヒューズ回路６０ｃ，６１ｃとを接続し、これらの間で情報を伝送する。
図６は、図５に示す第２の実施の形態の動作を説明する図である。
【００６４】
この図に示すように、この実施の形態の場合では、ヒューズ回路が図の上下方向のサブブロックでは独立して設けられ、図の左右方向のサブブロックではヒューズ回路が共用されていることから、上下のサブブロックで独立してシフト冗長を実行することができる。
【００６５】
例えば、上側のメモリアレイ６０ａでは、右側のサブブロックの左から第４列目が不良ラインであるとすると、右側のサブブロックのみならず左側のサブブロックも同様にして左端の冗長ラインによって置換される。
【００６６】
また、メモリアレイ６０ｂでは、例えば、左側のサブブロックの左から第３列目が不良ラインであるとすると、左側のサブブロックのみならず右側のサブブロックも同様にして左端の冗長ラインによって置換される。
【００６７】
このように、図の上下方向に並置されているサブブロックに独立したヒューズ回路を設けることにより、図１３に示すように、メモリセルを跨いで信号線を配置する必要がなくなるので、配線ペナルティの発生を低減することが可能になる。
【００６８】
なお、この図の例では、図の左右方向に配置されるサブブロックでヒューズ回路を共用するようにしたが、それぞれが独立したヒューズ回路を具備するようにすることも可能である。
【００６９】
また、ヒューズ回路をワードラインに平行するサブブロックの辺に隣接して配置するようにしたので、例えば、複数のサブブロックでヒューズ回路を共用するような場合であっても、メモリアレイを跨いで配線を設ける必要がなくなるので、配線ペナルティの発生を低減することができる。
【００７０】
次に、本発明の第３の実施の形態について説明する。
図７は、本発明の第３の実施の形態の構成例を示す図である。なお、第３の実施の形態は第１の実施の形態と第２の実施の形態を総合したものである。この図の例では、第３の実施の形態は、サブブロック６５およびサブブロック６６によって構成されている。なお、図５に示すように、図の横方向に２個またはそれ以上のサブブロックを有する構成としてもよい。
【００７１】
図８は、図７に示す破線で囲繞された部分を拡大して示す図である。この図の例は、アドレスラッチ回路７０、ヒューズ回路７１、選択回路７２、スイッチ回路７３、デコード回路７４ａ，７５ａ、スイッチ回路７４ｂ，７５ｂ、ラッチ回路７４ｃ，７５ｃ、冗長回路７４ｄ，７５ｄ、ワードドライバ回路７４ｅ，７５ｅ、および、メモリセル７４ｆ，７５ｆによって構成されている。
【００７２】
なお、アドレスラッチ回路７０はアドレスラッチ回路５０に、ヒューズ回路７１はヒューズ回路５１に、選択回路７２は選択回路５３に、スイッチ回路７３はスイッチ回路５２に、デコード回路７４ａ，７５ａはデコード回路５４に、スイッチ回路７４ｂ，７５ｂはスイッチ回路５５に、冗長回路７４ｄ，７５ｄ、ワードドライバ回路７４ｅ，７５ｅはワードドライバ回路５７に、ラッチ回路７４ｃ，７５ｃは冗長回路５６にそれぞれ対応している。
【００７３】
アドレスラッチ回路７０は、サブブロック６５のワードラインに平行する辺に隣接して配置されており、外部から供給されたアドレス信号をラッチして、スイッチ回路７３に供給する。
【００７４】
ヒューズ回路７１は、アドレスラッチ回路７０と同様に、サブブロック６５のワードラインに平行する辺に隣接して配置されている。なお、ヒューズ回路７１は、複数のヒューズによって構成されており、これらのヒューズによって、不良ラインの有無と、不良ラインが存在する場合にはその不良ラインを特定するための情報とを保持している。
【００７５】
スイッチ回路７３は、デコード回路７４ａ，７５ａからの配線が直線になる位置に配置され、選択回路７２の制御に応じて、アドレスラッチ回路７０またはヒューズ回路７１の出力の何れか一方を選択し、デコード回路７４ａ，７５ａに供給する。
【００７６】
選択回路７２は、半導体記憶装置の起動時においては、ヒューズ回路７１からの出力を選択することを指示する信号を、スイッチ回路７３およびスイッチ回路７４ｂ，７５ｂに供給し、冗長処理が完了した後は、アドレスラッチ回路７０からの出力を選択するように指示する信号を供給する。
【００７７】
デコード回路７４ａ，７５ａは、サブブロックの最上部に配置され、アドレスラッチ回路７０またはヒューズ回路７１から供給されたアドレス信号をデコードし、ワードラインを選択するための選択信号を生成して出力する。
【００７８】
スイッチ回路７４ｂ，７５ｂは、デコード回路７４ａ，７５ａの下に配置され、選択回路７２の指示に応じてデコード回路７４ａ，７５ａの出力を、ワードドライバ回路７４ｅ，７５ｅまたはラッチ回路７４ｃ，７５ｃの何れかに供給する。
【００７９】
ラッチ回路７４ｃ，７５ｃは、スイッチ回路７４ｂ，７５ｂの下に配置され、ヒューズ回路７１から供給された情報をラッチして記憶し、冗長回路７４ｄ，７５ｄに供給する。
【００８０】
ワードドライバ回路７４ｅ，７５ｅは、冗長回路７４ｄ，７５ｄの下に配置され、ラッチ回路７４ｃ，７５ｃによってラッチされた情報に基づいて冗長処理を実行する。
【００８１】
メモリセル７４ｆ，７５ｆは、複数のメモリ素子が列方向に配置されて形成されている。
次に、以上の実施の形態の動作について説明する。
【００８２】
出荷前検査等によってメモリセル７４ｆ，７５ｆ，・・・に存在する不良ラインが検出された場合には、その不良ラインの位置に応じて、ヒューズ回路７１の所定のヒューズが溶断される。なお、この溶断作業は、サブブロック単位で実行される。
【００８３】
そして、前述の場合と同様に、ヒューズ回路７１は、不良ラインの存在の有無を示すヒューズと、メモリアレイの不良ラインのアドレスを特定するためのヒューズ群とを有しており、不良ラインが検出された場合には、前述の不良ラインの存在の有無を示すワードラインが溶断されるとともに、その不良ラインの位置に応じて前述のヒューズ群が溶断される。
【００８４】
このような状態において、半導体記憶装置が所定の回路に実装された後、その回路に電源が投入されたとすると、各サブブロックの選択回路は、ヒューズ回路からの出力を選択するように指示する。例えば、図８の例では、選択回路７２は、ヒューズ回路７１からの出力を選択するように、スイッチ回路７３およびスイッチ回路７４ｂ，７５ｂに指示する。
【００８５】
その結果、ヒューズ回路７１からの出力は、スイッチ回路７３によって選択され、デコード回路７４ａ，７５ａに供給され、そこでデコードされて選択信号に変換された後、スイッチ回路７４ｂ，７５ｂによってラッチ回路７４ｃ，７５ｃにそれぞれ供給される。
【００８６】
ラッチ回路７４ｃ，７５ｃは、スイッチ回路７４ｂ，７５ｂから供給された情報をラッチして保持し、冗長回路７４ｄ，７５ｄに供給する。
冗長回路７４ｄ，７５ｄは、スイッチ回路７４ｂ，７５ｂから供給された冗長用の選択信号をラッチして保持する。このようにしてラッチされた情報は、電源が切断されるまで保持され続ける。
【００８７】
続いて、冗長回路７４ｄ，７５ｄへの選択信号の供給が完了すると、選択回路７２はアドレスラッチ回路７０からの出力を選択するように、スイッチ回路７３およびスイッチ回路７４ｂ，７５ｂに対して指示する。
【００８８】
その結果、アドレスラッチ回路７０は、外部から供給されたアドレス信号をラッチし、スイッチ回路７３を介してデコード回路７４ａ，７５ａに供給する。
デコード回路７４ａ，７５ａは、アドレス信号をデコードして選択信号を生成し、スイッチ回路７４ｂ，７５ｂに出力する。
【００８９】
スイッチ回路７４ｂ，７５ｂは、選択回路７２からの指示に応じて、デコード回路７４ａ，７５ａからの出力を、ワードドライバ回路７４ｅ，７５ｅに供給する。
【００９０】
ところで、ワードドライバ回路７４ｅ，７５ｅは、冗長回路７４ｄ，７５ｄの制御に応じて冗長処理を実行しているので、不良ラインが他のラインによって置換されている。その結果、不良ラインに対する選択信号が入力された場合には、不良ラインに代替する他のラインに対してアクセスがなされることになる。具体的には、メモリセル７４ｆが不良ラインである場合に、メモリセル７４ｆへのアクセス要求がなされたときには、図示せぬ他のラインのメモリセルに対してアクセスが振り分けられることになる。
【００９１】
以上に説明したように、本発明によれば、ワードラインに平行な方向（図の上下方向）に並置されるサブブロックに対して独立なヒューズ回路を設け、それぞれを独立して制御するようにしたので、図１３に示すように、メモリセルを跨いで配線を行う必要がなくなり、配線ペナルティの発生を防止することが可能になる。
【００９２】
また、アドレス信号を伝送する配線と、冗長情報を伝送する配線とを共用するようにしたので、配線の本数を減少させることにより、前述の場合と同様に配線ペナルティの発生を防止することが可能になる。
【００９３】
また、ラッチ回路を具備し、そこに不良ラインに関する情報をラッチするようにしたので、起動後に１回だけヒューズ回路からデータを読み出した後は、再度の読み出しを行うことなく、継続して冗長処理を実行することが可能になる。
【００９４】
なお、以上の実施の形態では、各サブブロック単位で独立した１個のヒューズ回路を設けるようにしたが、ワードラインに直交する方向に並置される複数のサブブロックで１個のヒューズ回路を共用するようにしてもよい。その場合にはメモリアレイの外部に配線を設ければよいことから、従来のように、メモリアレイを跨ぐ配線を行う必要がないので、そのような構成においても配線ペナルティの発生を防止することができる。
【００９５】
また、ワードラインに平行する方向に並置されるサブブロックであっても、例えば、見開きタイプの配線であれば、メモリセル上に跨がせることなく配線を行うことができるので、配線ペナルティの発生を防止することができる。なお、その場合には、ワードラインを跨がせずに制御可能なサブブロックは上下方向に２つまでとなるのは前述の通りである。
【００９６】
更に、以上の実施の形態では、ワードラインに対する冗長処理を例に挙げて説明したが、本発明はワードラインのみならず、コラムライン等にも適用可能であることはいうまでもない。
【００９７】
最後に以上に示した回路はほんの一例であり、本発明がこのような場合のみに限定されるものでないことはいうまでもない。
【００９８】
【発明の効果】
以上説明したように本発明では、シフト冗長機能を有する半導体記憶装置において、アドレス信号の入力を受けるアドレス入力回路と、アドレス信号に応じてメモリアレイを駆動する駆動回路と、アドレス入力回路と駆動回路とを連結する信号線と、駆動回路の近傍に配置され、メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路と、不良ラインを示す情報を格納した不良ライン情報格納回路と、不良ライン情報格納回路に格納されている情報を、信号線を介して冗長回路に供給する供給回路と、を設け、供給回路は、半導体記憶装置が起動された場合に、不良ラインを示す情報を、信号線を介して冗長回路に供給し、冗長回路は、供給された不良ラインを示す情報を基に、不良ラインを他のラインに置換するようにしたので、起動時に信号線により不良ラインを示す情報を冗長回路に供給できるとともに、必要な信号線の本数を減少させることができ、その結果、配線ペナルティの発生を低減することが可能になる。
また、シフト冗長機能を有する半導体記憶装置において、アドレス信号の入力を受けるアドレス入力回路と、アドレス信号に応じてメモリアレイを駆動する駆動回路と、アドレス入力回路と駆動回路とを連結する信号線と、駆動回路の近傍に配置され、メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路と、不良ラインを示す情報を格納した不良ライン情報格納回路と、不良ライン情報格納回路に格納されている情報を、信号線を介して冗長回路に供給する供給回路と、を備え、冗長回路は、情報を記憶する記憶回路を有し、該記憶された情報に基づいて不良ラインを他のラインに置換する冗長処理を行うようにしたので、１回だけ冗長回路に不良ラインを示す情報を供給して記憶回路に記憶させればよいので、装置の動作を簡略化することが可能になる。
【００９９】
また、駆動回路およびメモリアレイを有するサブブロックを複数具備する半導体記憶装置において、サブブロックに存在する不良ラインを示す情報をサブブロック単位に格納する不良ライン情報格納回路と、不良ライン情報格納回路に格納されている情報に基づいて、各サブブロックに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路と、を備え、不良ライン情報格納回路は、複数のサブブロックで共用され、サブブロックは複数の部分に分割され、冗長回路はその複数の部分毎に冗長処理を実行するようにしたので、サブブロックを跨ぐ配線を除外することが可能になるので、配線ペナルティの発生を減少させることが可能になる。
【図面の簡単な説明】
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の第１の実施の形態の構成例を示す図である。
【図３】図２に示す第１の実施の形態の動作を説明するための図である。
【図４】図２に示す第１の実施の形態の動作を説明するための図である。
【図５】本発明の第２の実施の形態の構成例を示す図である。
【図６】図５に示す第２の実施の形態の動作を説明するための図である。
【図７】本発明の第３の実施の形態の構成例を示す図である。
【図８】図７に示す破線で囲繞された部分の詳細な構成例を示す図である。
【図９】従来におけるシフト冗長の概要を説明するための図である。
【図１０】従来におけるシフト冗長の概要を説明するための図である。
【図１１】従来の半導体記憶装置の構成例を示す図である。
【図１２】図１１に示す回路が、半導体基板上に形成される場合の回路パターンの概略を説明する図である。
【図１３】複数のサブブロックから構成される半導体記憶装置におけるシフト冗長の一例を説明するための図である。
【図１４】複数のサブブロックから構成される半導体記憶装置におけるシフト冗長の一例を説明するための図である。
【符号の説明】
３０ アドレス入力回路
３１ 駆動回路
３２ 信号線
３３ 冗長回路
３４ 不良ライン情報格納回路
３５ 供給回路
３６ メモリアレイ
５０ アドレスラッチ回路
５１ ヒューズ回路
５２ スイッチ回路
５３ 選択回路
５４ デコード回路
５５ スイッチ回路
５６ 冗長回路
５７ ワードドライバ回路
６０ａ，６１ａ メモリアレイ
６０ｂ，６１ｂ デコード回路
６０ｃ，６１ｃ ヒューズ回路
７０ アドレスラッチ回路
７１ ヒューズ回路
７２ 選択回路
７３ スイッチ回路
７４ａ，７５ａ デコード回路
７４ｂ，７５ｂ スイッチ回路
７４ｃ，７５ｃ ラッチ回路
７４ｄ，７５ｄ 冗長回路
７４ｅ，７５ｅ ワードドライバ回路
７４ｆ，７５ｆ メモリセル
Claims (10)
- シフト冗長機能を有する半導体記憶装置において、
アドレス信号の入力を受けるアドレス入力回路と、
前記アドレス信号に応じてメモリアレイを駆動する駆動回路と、
前記アドレス入力回路と前記駆動回路とを連結する信号線と、
前記駆動回路の近傍に配置され、前記メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路と、
前記不良ラインを示す情報を格納した不良ライン情報格納回路と、
前記不良ライン情報格納回路に格納されている情報を、前記信号線を介して前記冗長回路に供給する供給回路と、を備え、
前記供給回路は、半導体記憶装置が起動された場合に、前記不良ラインを示す情報を、
前記信号線を介して前記冗長回路に供給し、
前記冗長回路は、供給された前記不良ラインを示す情報を基に、前記不良ラインを前記他のラインに置換することを特徴とする半導体記憶装置。 - シフト冗長機能を有する半導体記憶装置において、
アドレス信号の入力を受けるアドレス入力回路と、
前記アドレス信号に応じてメモリアレイを駆動する駆動回路と、
前記アドレス入力回路と前記駆動回路とを連結する信号線と、
前記駆動回路の近傍に配置され、前記メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路と、
前記不良ラインを示す情報を格納した不良ライン情報格納回路と、
前記不良ライン情報格納回路に格納されている情報を、前記信号線を介して前記冗長回路に供給する供給回路と、を備え、
前記冗長回路は、前記情報を記憶する記憶回路を有し、該記憶された情報に基づいて前記不良ラインを前記他のラインに置換する冗長処理を行うこと、
を特徴とする半導体記憶装置。 - 前記供給回路は、半導体記憶装置が起動された場合に、前記不良ラインを示す情報を、前記信号線を介して前記冗長回路に供給することを特徴とする請求項２記載の半導体記憶装置。
- 前記冗長回路は、前記情報を記憶する記憶回路を有していることを特徴とする請求項１記載の半導体記憶装置。
- 駆動回路およびメモリアレイを有するサブブロックを複数具備する半導体記憶装置において、
前記サブブロックに存在する不良ラインを示す情報を前記サブブロック単位に格納する不良ライン情報格納回路と、
前記不良ライン情報格納回路に格納されている情報に基づいて、前記各サブブロックに存在する不良ラインを、冗長ラインを含む他のラインによって置換する冗長回路と、を備え、
前記不良ライン情報格納回路は、複数の前記サブブロックで共用され、
前記サブブロックは複数の部分に分割され、前記冗長回路は前記複数の部分毎に冗長処理を実行することを特徴とする半導体記憶装置。 - 前記不良ライン情報格納回路を共有している複数の前記サブブロックは、前記ラインに対して直交する方向に並置されていることを特徴とする請求項５記載の半導体記憶装置。
- 前記不良ライン情報格納回路は、前記不良ラインと平行する前記サブブロックの一辺に隣接して配置されていることを特徴とする請求項５記載の半導体記憶装置。
- 前記冗長回路は、前記サブブロックの近傍に配置されることを特徴とする請求項５記載の半導体記憶装置。
- アドレス信号の入力を受けるアドレス入力回路と、
前記アドレス信号に応じて前記サブブロックを駆動する駆動回路と、
前記アドレス入力回路と前記駆動回路とを連結する信号線と、
前記不良ライン情報格納回路に格納されている情報を、前記信号線を介して前記冗長回路に供給する供給回路と、
を更に有することを特徴とする請求項８記載の半導体記憶装置。 - 前記駆動回路は、前記サブブロックの一辺に沿って配置され、前記信号線は、前記駆動回路に平行に配置されていることを特徴とする請求項９記載の半導体記憶装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001096344A JP3945993B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体記憶装置 |
| TW090128095A TW533429B (en) | 2001-03-29 | 2001-11-13 | Semiconductor memory device |
| US09/988,614 US6654298B2 (en) | 2001-03-29 | 2001-11-20 | Semiconductor memory device |
| KR1020010076068A KR100757760B1 (ko) | 2001-03-29 | 2001-12-04 | 반도체 기억 장치 |
| EP01310201A EP1246200B1 (en) | 2001-03-29 | 2001-12-05 | Semiconductor memory device |
| DE60129104T DE60129104T2 (de) | 2001-03-29 | 2001-12-05 | Halbleiterspeicheranordnung |
| CNB011431091A CN100477001C (zh) | 2001-03-29 | 2001-12-07 | 半导体存储器件 |
| US10/671,473 US6999358B2 (en) | 2001-03-29 | 2003-09-29 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001096344A JP3945993B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002298593A JP2002298593A (ja) | 2002-10-11 |
| JP3945993B2 true JP3945993B2 (ja) | 2007-07-18 |
Family
ID=18950268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001096344A Expired - Fee Related JP3945993B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体記憶装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6654298B2 (ja) |
| EP (1) | EP1246200B1 (ja) |
| JP (1) | JP3945993B2 (ja) |
| KR (1) | KR100757760B1 (ja) |
| CN (1) | CN100477001C (ja) |
| DE (1) | DE60129104T2 (ja) |
| TW (1) | TW533429B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1440169A (zh) * | 2003-03-12 | 2003-09-03 | 富奥汽车零部件有限公司制泵分公司 | 位置码通讯方法及装置 |
| JP3836804B2 (ja) * | 2003-04-02 | 2006-10-25 | 株式会社東芝 | 半導体記憶装置 |
| US9202532B2 (en) | 2012-09-13 | 2015-12-01 | Winbond Electronics Corp. | Burst sequence control and multi-valued fuse scheme in memory device |
| US11282558B2 (en) * | 2020-05-21 | 2022-03-22 | Wuxi Petabyte Technologies Co., Ltd. | Ferroelectric random-access memory with ROMFUSE area having redundant configuration wordlines |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4666828A (en) * | 1984-08-15 | 1987-05-19 | The General Hospital Corporation | Test for Huntington's disease |
| US4683202A (en) * | 1985-03-28 | 1987-07-28 | Cetus Corporation | Process for amplifying nucleic acid sequences |
| US4801531A (en) * | 1985-04-17 | 1989-01-31 | Biotechnology Research Partners, Ltd. | Apo AI/CIII genomic polymorphisms predictive of atherosclerosis |
| US5617365A (en) * | 1988-10-07 | 1997-04-01 | Hitachi, Ltd. | Semiconductor device having redundancy circuit |
| US5272057A (en) * | 1988-10-14 | 1993-12-21 | Georgetown University | Method of detecting a predisposition to cancer by the use of restriction fragment length polymorphism of the gene for human poly (ADP-ribose) polymerase |
| US6212089B1 (en) * | 1996-03-19 | 2001-04-03 | Hitachi, Ltd. | Semiconductor memory device and defect remedying method thereof |
| US5192659A (en) * | 1989-08-25 | 1993-03-09 | Genetype Ag | Intron sequence analysis method for detection of adjacent and remote locus alleles as haplotypes |
| US5612211A (en) * | 1990-06-08 | 1997-03-18 | New York University | Stimulation, production and culturing of hematopoietic progenitor cells by fibroblast growth factors |
| US5851832A (en) * | 1991-07-08 | 1998-12-22 | Neurospheres, Ltd. | In vitro growth and proliferation of multipotent neural stem cells and their progeny |
| US5446692A (en) * | 1992-02-14 | 1995-08-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having redundancy memory cells shared among memory blocks |
| JPH0729373A (ja) * | 1993-07-08 | 1995-01-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH07254298A (ja) * | 1994-03-15 | 1995-10-03 | Fujitsu Ltd | 半導体記憶装置 |
| JP2914171B2 (ja) * | 1994-04-25 | 1999-06-28 | 松下電器産業株式会社 | 半導体メモリ装置およびその駆動方法 |
| KR0177740B1 (ko) * | 1994-11-17 | 1999-04-15 | 김광호 | 반도체 메모리 장치의 리던던시 회로 및 그 방법 |
| KR100247920B1 (ko) * | 1996-12-31 | 2000-03-15 | 윤종용 | 반도체메모리장치의로우리던던시구조및불량셀구제방법 |
| JPH11203890A (ja) * | 1998-01-05 | 1999-07-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6188618B1 (en) * | 1998-04-23 | 2001-02-13 | Kabushiki Kaisha Toshiba | Semiconductor device with flexible redundancy system |
| JP3880210B2 (ja) * | 1998-08-04 | 2007-02-14 | エルピーダメモリ株式会社 | 半導体装置 |
| JP2000182390A (ja) * | 1998-12-11 | 2000-06-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2000182370A (ja) * | 1998-12-16 | 2000-06-30 | Toshiba Corp | 半導体記憶装置 |
| JP3474474B2 (ja) * | 1998-12-21 | 2003-12-08 | モトローラ株式会社 | 半導体メモリ装置 |
| JP2000235800A (ja) * | 1999-02-12 | 2000-08-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2000285693A (ja) * | 1999-03-31 | 2000-10-13 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP2000340766A (ja) * | 1999-05-31 | 2000-12-08 | Fujitsu Ltd | 半導体記憶装置 |
| DE10026993B4 (de) * | 1999-06-03 | 2014-04-03 | Samsung Electronics Co., Ltd. | Flash-Speicherbauelement mit einer neuen Redundanzansteuerschaltung |
| JP2001052496A (ja) * | 1999-06-04 | 2001-02-23 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| US6219286B1 (en) * | 1999-06-04 | 2001-04-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory having reduced time for writing defective information |
| JP4748828B2 (ja) * | 1999-06-22 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| JP2001101890A (ja) * | 1999-09-28 | 2001-04-13 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP3822412B2 (ja) * | 2000-03-28 | 2006-09-20 | 株式会社東芝 | 半導体記憶装置 |
| JP2001297595A (ja) * | 2000-04-13 | 2001-10-26 | Mitsubishi Electric Corp | 半導体記憶装置及び半導体集積回路装置 |
| US6421284B1 (en) * | 2000-05-26 | 2002-07-16 | Hitachi, Limited | Semiconductor device |
| JP3967526B2 (ja) * | 2000-06-05 | 2007-08-29 | 富士通株式会社 | 半導体記憶装置及び半導体記憶装置の制御方法 |
| JP2002008370A (ja) * | 2000-06-21 | 2002-01-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6584022B2 (en) * | 2000-08-21 | 2003-06-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with simultaneous data line selection and shift redundancy selection |
| US6667917B1 (en) * | 2001-06-15 | 2003-12-23 | Artisan Components, Inc. | System and method for identification of faulty or weak memory cells under simulated extreme operating conditions |
-
2001
- 2001-03-29 JP JP2001096344A patent/JP3945993B2/ja not_active Expired - Fee Related
- 2001-11-13 TW TW090128095A patent/TW533429B/zh not_active IP Right Cessation
- 2001-11-20 US US09/988,614 patent/US6654298B2/en not_active Expired - Lifetime
- 2001-12-04 KR KR1020010076068A patent/KR100757760B1/ko not_active IP Right Cessation
- 2001-12-05 DE DE60129104T patent/DE60129104T2/de not_active Expired - Lifetime
- 2001-12-05 EP EP01310201A patent/EP1246200B1/en not_active Expired - Lifetime
- 2001-12-07 CN CNB011431091A patent/CN100477001C/zh not_active Expired - Fee Related
-
2003
- 2003-09-29 US US10/671,473 patent/US6999358B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100757760B1 (ko) | 2007-09-12 |
| KR20020077026A (ko) | 2002-10-11 |
| TW533429B (en) | 2003-05-21 |
| JP2002298593A (ja) | 2002-10-11 |
| EP1246200A2 (en) | 2002-10-02 |
| CN100477001C (zh) | 2009-04-08 |
| US20020141262A1 (en) | 2002-10-03 |
| US6654298B2 (en) | 2003-11-25 |
| US20040062114A1 (en) | 2004-04-01 |
| EP1246200B1 (en) | 2007-06-27 |
| CN1379410A (zh) | 2002-11-13 |
| DE60129104T2 (de) | 2007-10-25 |
| EP1246200A3 (en) | 2004-07-07 |
| US6999358B2 (en) | 2006-02-14 |
| DE60129104D1 (de) | 2007-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5073166B2 (ja) | Ｎａｎｄフラッシュメモリ装置及びそのマルチｉ／ｏリペア方法 | |
| TWI301273B (en) | Redundancy-function-equipped semiconductor memory device made from ecc memory | |
| JP4868345B2 (ja) | 半導体記憶素子のリダンダンシー回路 | |
| JP2001273787A (ja) | 半導体記憶装置 | |
| US20080279020A1 (en) | Semiconductor memory device | |
| JP3799197B2 (ja) | 半導体記憶装置 | |
| JP4311917B2 (ja) | 半導体装置 | |
| KR20090030762A (ko) | 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및그의 셀 어레이 구조 | |
| JP3945993B2 (ja) | 半導体記憶装置 | |
| US7177209B2 (en) | Semiconductor memory device and method of driving the same | |
| US6373775B2 (en) | Semiconductor memory device with restrained scale of decoding circuit used in shift redundancy | |
| WO2004095471A1 (ja) | 半導体記憶装置 | |
| KR100280166B1 (ko) | 반도체 기억장치 | |
| US6754865B2 (en) | Integrated circuit | |
| JP3644913B2 (ja) | 半導体装置 | |
| US6934203B2 (en) | Semiconductor memory device for improving redundancy efficiency | |
| KR100666170B1 (ko) | 결함 페이지 버퍼로부터의 데이터 전송이 차단되는와이어드 오어 구조의 불휘발성 반도체 메모리 장치 | |
| JP4519786B2 (ja) | 半導体記憶装置 | |
| KR100772092B1 (ko) | 반도체 메모리 장치 | |
| JP2008102987A (ja) | 半導体記憶装置 | |
| JP3718081B2 (ja) | 熔断ヒューズボックス及び半導体メモリ装置 | |
| KR100725089B1 (ko) | 리던던시 회로 | |
| KR20110088994A (ko) | 반도체 메모리 장치 | |
| JP2006338746A (ja) | カラムシフト救済回路付半導体記憶装置 | |
| JPH11102597A (ja) | リダンダンシ付半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |