KR100284904B1

KR100284904B1 - 불 휘발성 반도체 메모리 장치 및 그 장치의 무효 메모리 블록데이블 세팅 방법

Info

Publication number: KR100284904B1
Application number: KR1019980019868A
Authority: KR
Inventors: 권석천
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1998-05-29
Filing date: 1998-05-29
Publication date: 2001-05-02
Also published as: US6373770B1; KR19990086742A

Abstract

여기에 개시된 불 휘발성 반도체 메모리 장치는 복수개의 블록 디코더를 갖는다. 각 블록 디코더는 유효 블록 및 무효 블록에 대한 정보를 시스템내에 저장하고, 무효한 블록 선택시 이를 나타내는 신호를 출력한다. 이로써, 선택된 메모리 블록이 무효 블록일 경우 이의 선택을 막아 안정적인 범위내에서 디바이스의 수율을 확보할 수 있다.

Description

불 휘발성 반도체 메모리 장치 및 그 장치의 무효 메모리 블록 데이블 세팅 방법(A NON VOLATILE SEMICONDUCTOR MEMORY DEVICE AND INVALID MEMORY BLOCK TABLE SETTING METHOD OF THE SAME)

본 발명은 불 휘발성 반도체 메모리 장치(non volatile semiconductor memory device)에 관한 것으로서, 더 구체적으로는 무효 블록(invalid block) 테이블 셋팅 방법 및 무효 블록의 선택을 차단할 수 있는 블록 디코더(block decoder)를 갖는 불 휘발성 반도체 메모리 장치에 관한 것이다.

전기적으로 개서(rewrite)가 가능한 불 휘발성 반도체 메모리 장치는 개서의 회수가 정해져 있다. 디바이스는 일정 제작 조건상에서 테스트를 수행하여 취약한 셀의 유무를 스크린(screen)한다(이를 사이클링 테스트라 칭함 : cycling test). 이러한 사이클링 테스트는 일정 악조건 상에서 메모리 셀들에 대해 쓰고 지우는 동작을 반복하는 것을 말한다. 이때, 쓰고 지우는 데 소요되는 시간을 줄이기 위해 전체 메모리 셀들에 대해 쓰고 지우는 동작을 수행한다. 만약 사이클링 테스트 중에 누설 전류 패스(leakage current path)를 갖는 메모리 셀들이 존재한다면, 그로 인해 정상적인 메모리 셀들에 대한 테스트가 진행되지 못한다. 그러므로 상기와 같이 정상적이지 못한 셀들을 포함하는 메모리 블록은 선택되지 못하도록 해야 한다.

불 휘발성 반도체 메모리 장치는 무효 블록(invalid block)을 그 응용처에 따라 포함할 수도 안할 수도 있다. 상기 무효 블록이라 함은 도시되진 않았지만, 64 개의 메모리 블록 중에 결함 셀들을 포함하는 3개의 메모리 블록(m1, m2, m3)들을 다른 블록으로 대체해야 할 경우, 리던던트 메모리 블록이 2개(rm1, rm2) 뿐이라고 할때, 상기 결함이 있는 3 개의 블록 중 2개(m1, ,2)만이 상기 리던던트 메모리 블록(rm1, rm2)으로 대체되고, 리던던트 메모리 블록으로 대체되지 못한 하나의 결함 블록(m3)이 남게 되는데 이를 무효 블록이라 한다.

상기 무효 블록은 사용할 수 없는 블록이지만 그 수가 반도체 메모리의 스펙상에 명시한 범위를 초과하지 않는다면 이는 제품으로서 출하될 수 있다. 무효 블록(들)은 여러 결함이 있는 셀들을 포함하는 것으로서, 읽기(read)만 또는 쓰기(write)만 된다거나, 읽기 쓰기가 모두 수행되지 않는 블록들로 분류된다.

상기와 같은 무효 블록을 적어도 하나 이상 포함하는 디바이스에 있어서, 사이클링 테스트 수행시 무효 블록은 선택되지 말아야 한다. 이를 위해 하드웨어를 이용하여 무효 블록이 선택되지 않도록 해 왔다. 그러므로 상기 무효 블록에 대한 정보는 유저(user)에게 제공되어야 하며, 이를 위해 유효 블록내의 메모리 셀들에는 일정 데이터를 저장하고, 무효 블록내의 메모리 셀들에는 그와 구분되는 또 다른 데이터를 저장한다. 그러므로 무효 블록에 대한 정보를 유저에게 제공하기 위해서는 무효 블록들을 선택하여 무효 블록에 대한 정보를 저장 및 읽어낼 수 있어야 한다. 그러나 이는 테스트시 무효 블록을 비선택해야 하는 조건과 충돌하게 된다.

모든 메모리 블록들은 각 블록이 유효 블록인지 무효 블록인지에 대한 정보를 메모리 셀들에 저장하고 있어 무효 블록 어드레스 테이블 작성시 모든 블록들에 대해 독출 동작을 수행해야 한다. 이에 따라 전체 시스템의 성능이 저하될 수 도 있다. 무효 비트(invalid bit)를 다수 포함하여 쓰기 동작이 이루어지지 않는 무효 블록의 경우에는 무효 블록인지 유효 블록인지에 대한 정보 저장이 불가능하므로 무효 블록의 수가 한정된 수보다 적음에도 불구하고 전혀 사용할 수 없는 불량(fail) 디바이스로 분류된다. 또 다른 경우로서, 무효 블록에 대한 어드레스 정보를 쓸 수는 있는데 읽기가 수행되지 않는 경우에도 무효 블록임을 나타내는 정보를 읽을 수 없어 이 역시 불량 디바이스로 분류된다.

따라서, 본 발명의 목적은 테스트시 무효 블록의 선택을 차단하고, 무효 블록 테이블 작성을 보다 용이하게 수행할 수 있는 블록 디코더를 갖는 불 휘발성 반도체 메모리 장치 및 상기 반도체 메모리 장치를 응용하는 시스템을 제공하기 위함이다.

제1도는 반도체 메모리 장치의 구성을 개략적으로 보여주는 블록도,

제2도는 시스템 내에서의 무효 데이터 테이블 세팅을 위한 동작 흐름도,

제3도는 본 발명에 따른 블록 디코더의 구성을 보여주는 회로도이다.

〈도면의 주요부분에 대한 부호 설명〉

100 : 메모리 셀 어레이 200 : 블록 디코더

300 : 로우 디코더 400 : 칼럼 디코더

500 : 감지 증폭기 ＆ I/O 게이트 회로

[구성]

상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 복수 개의 메모리 블록들을 갖는 불 휘발성 반도체 메모리 장치의 무효 메모리 블록 테이블 세팅 방법에 있어서, 시초 블록 어드레스를 입력하고 그리고 상기 복수 개의 메모리 블록 들 중 상기 시초 블록 어드레스에 대응하는 메모리 블록을 선택하는 단계, 상기 선택된 메모리 블록이 유효 블록인지 판단하는 단계, 상기 선택된 메모리 블록이 무효 블록인 경우, 상기 메모리 블록이 무효 블록임을 나타내는 정보를 저장하는 단계, 상기 선택된 메모리 블록이 마지막 메모리 블록인지 판단하는 단계, 상기 선택된 메모리 블록이 마지막 메모리 블록이 아닌 경우, 상기 블록 어드레스를 증가시키는 단계를 포함한다.

본 발명의 또 다른 특징에 의하면, 복수 개의 메모리 블록들과, 상기 메모리 블록들 중 적어도 하나 이상 선택하기 위한 복수 개의 블록 디코더를 포함하되, 상기 블록 디코더는 블록 어드레스를 받아들여 이들을 조합하기 위한 논리 회로, 상기 메모리 블록들의 무효 블록과 유효 블록에 대한 정보를 저장하기 위한 저장 회로, 그리고 상기 각각의 메모리 블록들에 대한 정보를 받아들여 선택된 메모리 블록이 무효 블록임을 나타내는 신호를 발생하는 무효 블록 신호 발생 회로를 포함한다.

바람직한 실시예에 있어서, 상기 불 휘발성 반도체 메모리 장치는 상기 복수개의 블록디코더들에 공통으로 연결되고, 상기 무효 블록 신호를 구동하기 위한 구동 회로를 부가적으로 포함한다.

바람직한 실시예에 있어서, 상기 저장 회로는 퓨즈를 포함한다.

바람직한 실시예에 있어서, 상기 퓨즈는 무효 블록 선택시 커팅된다.

[작용]

이와 같은 방법 및 장치에 의해서, 무효 블록에 대한 선택을 차단할 수 있는 반도체 메모리 장치가 응용되는 시스템의 성능을 향상시킬 수 있다.

[실시예]

이하 본 발명의 바람직한 실시예에 따른 참조 도면 도 1 내지 도 3에 의거하여 설명한다.

도 1은 일반적인 반도체 메모리 장치의 구성을 개략적으로 보여주는 블록도로서, 메모리 셀 어레이(memory cell array)(100), 블록 디코더(block decoder) (200), 로우 디코더(row decoder)(300), 칼럼 디코더(column decoder)(400), 감지 증폭기(sense amplifier) ＆ I/O 게이트 회로(I/O gate circuit)(500)를 포함한다. 상기 메모리 셀 어레이는 구체적으로 도시되진 않았지만 복수 개의 메모리 블록들을 포함하며, 이를 선택하기 위한 블록 디코더도 복수 개가 존재하고 있음은 이 분야의 통상적인 지식을 가진 자들에게는 널리 알려진 기술이므로 보다 구체적인 도면의 제시는 생략하기로 한다.

상술한 바와 같은 구성을 갖는 반도체 메모리 장치는 그 사용처에 따라 복수개의 메모리 블록들 중 무효 블록을 적어도 하나 또는 그 이상으로 복수 개 포함할 수도 있고, 그와 반대로 전혀 포함하지 않을 수도 있다. 본 발명은 그 중에서도 적어도 하나 이상의 무효 블록들을 갖는 반도체 메모리 장치에 한해서 실시예를 설명하고자 한다.

도 2는 메모리 장치가 사용되는 시스템내에서 무효 블록 테이블 셋팅을 순차적으로 보여주는 동작 흐름도이다.

테스트시 먼저 복수 개의 블록들 중 첫 메모리 블록을 선택하기 위한 시초 블록 어드레스를 입력받아 이에 대응하는 메모리 블록이 선택된다 (S10). 상기 선택된 메모리 블록이 유효 블록인지 무효 블록인지를 판단한다 (S20). 상기 선택된 메모리 블록이 무효 블록이라면 이에 대응하는 정보를 저장하여 테이블을 갱신(update)한다 (S40). 이와 반대로 상기 선택된 블록이 무효 블록으로 판단되면 이것이 전체 메모리 블록들 중 선택되어야 할 마지막 블록인지를 판단한다 (S40). 상기 선택된 유효 또는 무효 블록이 선택되어야 할 마지막 메모리 블록(last memory block)이 아니라면 다음 메모리 블록에 대응되는 블록 어드레스를 증가시킨다 (S50).

도 3은 본 발명에 따른 블록 디코더의 구성을 보여주는 회로도이다.

도 3을 참조하면, 각각의 블록 디코더 (200)는 블록 어드레스(BLKaddress)를 받아들여 이를 조합하여 블록이 선택되었음을 알리는 논리 회로(200a), 복수 개의 메모리 블록들의 무효 및 유효 블록에 대한 정보를 저장하는 회로(200b), 그리고 무효 블록임을 나타내는 신호를 발생하는 무효 블록 신호 발생 회로(200c)를 포함한다. 상술한 바와 같은 구성을 갖는 복수 개의 디코더들은 상기 무효 블록 신호를 출력하는 출력 회로(250)에 공통으로 연결된다.

상기 논리 회로(200a)는 복수 개의 메모리 블록들 중 어느 하나를 선택하기 위한 블록 어드레스(BLKaddress)를 받아들이는 낸드 게이트(1)를 포함한다. 상기 낸드 게이트(1)의 출력단은 제1노드(N1)에 접속되어 상기 블록 어드레스 (BLKaddress)에 대응하는 블록 선택시 로우 레벨을 유지한다. 저장 회로(200b)는 유효 및 무효 블록들에 대한 정보를 저장하는 퓨즈(F)를 구비한다. 상기 퓨즈(F)는 유효 블록 선택시에는 절단(cutting)되지 않고, 무효 블록 선택시에는 절단된 상태로 셋팅되어 있다. 그리고 무효 블록 신호 발생 회로(200c)는 입력단들이 상기 낸드 게이트(1)의 출력단과 상기 퓨즈에 각각 접속되는 인버터들 (3, 4)과, 상기 인버터들(3, 4)중 3의 출력단에 게이트가 접속되고, 인버터(4) 입력단과 접지 사이에 채널이 형성되는 NMOS 트랜지스터(NM1), 상기 인버터들(3, 4)의 출력단에 게이트가 접속되고 상기 무효 블록 신호 출력단인 제4노드(N4)와 접지사이에 채널이 직렬로 접속되는 NMOS 트랜지스터들(NM2, NM3)로 구성된다.

상기 출력 회로(250)는 제4노드(N4)로 전하를 공급하고, 무효 블록 신호를 구동하기 위한 회로로서, 게이트와 소오스가 상기 제4노드(N4)에 상호 접속되고 드레인은 전원전압을 인가받는 디플리션 트랜지스터(DNM1)을 포함하고, 상기 제4노드(N4)와 출력단(BLKinvalid) 사이에 직렬로 접속되는 인버터들(5, 6)을 포함한다.

상술한 바와 같은 구성을 갖는 블록 디코더의 동작은 도 3에 의거하여 상세하게 설명하면 다음과 같다.

도 3을 참조하면, 먼저 000에 대응하는 블록 선택시 상기 000의 블록 어드레스를 논리 회로(200a)에 입력한다. 이들은 논리 게이트(1)를 통해 조합되어 제1노드(N1)는 로우레벨로 천이하게 된다. 이는 000에 대응하는 블록이 선택되었음을 알리는 신호이다. 상기 논리 회로(200a)의 출력은 무효 블록 신호 발생 회로(200c)의 인버터(3)로 입력되고 이의 출력 신호는 하이레벨로 천이되어 NM1을 턴온시킨다. 이때, 저장 회로(200b)의 퓨즈(F)는 유효 블록에 대응하는 것으로서 접속 상태를 유지하고 있다. 퓨즈(F)는 일단으로 전원 전압을 인가받고, 타단이 제1노드(N1)에 접속되어 있어 접지로 디스챠지되는 전하보다 더 많은 전하를 제1노드(N1)로 공급하므로 상기 제1노드(N1)를 하이레벨로 챠지시킨다. 이에 따라 NM2는 턴오프되어 제4노드(N4)는 DNM1에 의해 하이레벨로 챠지된다. 상기 제4노드(N4)의 신호 (BLKinvalid')는 상기 출력 회로(250)를 거쳐 유효 블록인지 무효 블록인지를 나타내는 정보(BLKinvalid)로 출력된다.

결과적으로, 블록 디코더는 유효 메모리 블록 선택시 이에 대응하는 블록 어드레스를 입력받아 유효 블록임을 나타내는 하이레벨의 정보를 제공한다. 그 결과, 시스템내에서 무효 블록 테이블이 세팅된다.

메모리 블록을 선택함에 있어 선택된 메모리 블록이 무효 블록이라고 하면, 논리 회로(200a)의 블록 어드레스(BLKaddress)가 입력된다. 이에 따라 제1노드(N1)는 로우레벨로 천이되어 인버터(3)로 입력된다. 저장 회로(200b)의 퓨즈(F)는 무효 블록에 대응하는 것으로서 절단되어 있다. 그러므로 제2노드(N2)는 NM1을 통해 디스챠지되어 로우레벨로 천이하게 된다. 상기 인버터들(3, 4)은 모두 하이레벨을 출력하여 NM2, NM3을 턴온시킨다. 상기 NM2, NM3이 모두 턴온됨에 따라 제4노드(N4)는 DNM1에 의해 챠지되는 양보다 접지로 디스챠지되는 전하의 양이 많아져 로우레벨을 유지하게 된다. 그 결과 무효 블록임을 나타내는 로우레벨의 BLKinvalid가 출력된다.

복수 개의 블록 디코더들은 테스트시에 그들에 각각 대응되는 메모리 블록들의 유효 및 무효에 대한 정보를 퓨즈에 저장하게 된다. 그러므로 상술한 바와 같은 동작이 각 블록 디코더마다 수행되고, 선택된 블록의 무료, 유효 상태에 따라 신호(BLKinvalid)이 'L'이면 무효 블록 테이블을 갱신하고, 'H'이면 다음 메모리 블록에 대해 무효 블록인 지 그 여부를 체크한다. 이에 따라 선택된 메모리 블록이 유효 블록인 경우, 블록 디코더(200)로부터 활성화되는 BLKselect를 이용하여 워드 라인으로 고전압 발생 회로(미도시됨)을 통해 고전압이 인가되도록 한다. 그러나 선택된 메모리 블록이 무효 블록인 경우, 블록 디코더(200)로부터 비활성화되는 BLKselect로 인해 무효 블록에 대해 쓰기 및 읽기 동작이 수행되지 않는다. 이에 따라 정상적인 개서 및 읽기 동작이 불가능한 무효 블록이 존재하더라도 디바이스는 사이클링 테스트 수행이 가능하다.

이상과 같이 메모리 블록들에 대응하는 어드레스만으로 무효 블록들에 대한 테이블을 세팅하여 무효 메모리 블록의 정보 저장에 의한 수율 저하를 막을 수 있다. 또, 본 발명의 무효 블록 테이블 세팅은 종래 각 메모리 블록의 독출동작에 의한 것보다 빠른 시간 내에 수행할 수 있다. 이는 블록 어드레스들의 코딩만으로 무효 및 유효 블록에 대한 상태를 체크하기 때문이다.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

본 발명은 무효 블록들로 인한 디바이스의 수율 저하를 막을 수 있음과 동시에 무효 블록 테이블을 보다 빠르게 유저에게 제공할 수 있다.

Claims

복수 개의 메모리 블록들을 갖는 불 휘발성 반도체 메모리 장치의 무효 메모리 블록 테이블 세팅 방법에 있어서, 시초 블록 어드레스를 입력하고 그리고 상기 복수 개의 메모리 블록 들 중 상기 시초 블록 어드레스에 대응하는 메모리 블록을 선택하는 단계와; 상기 선택된 메모리 블록이 유효 블록인지 판단하는 단계와; 상기 선택된 메모리 블록이 무효 블록인 경우, 상기 메모리 블록이 무효 블록임을 나타내는 정보를 저장하는 단계와; 상기 선택된 메모리 블록이 마지막 메모리 블록인지 판단하는 단계와; 상기 선택된 메모리 블록이 마지막 메모리 블록이 아닌 경우, 상기 블록 어드레스를 증가시키는 단계를 포함하는 불 휘발성 반도체 메모리 장치의 무효 메모리 블록 테이블 세팅 방법.
복수 개의 메모리 블록들과; 상기 메모리 블록들 중 적어도 하나 이상 선택하기 위한 복수 개의 블록 디코더를 포함하되, 상기 블록 디코더는 블록 어드레스를 받아들여 이들을 조합하기 위한 논리 회로와; 상기 메모리 블록들의 무효 블록과 유효 블록에 대한 정보를 저장하기 위한 저장 회로와; 그리고 상기 각각의 메모리 블록들에 대한 정보를 받아들여 선택된 메모리 블록이 무효 블록임을 나타내는 신호를 발생하는 무효 블록 신호 발생 회로를 포함하는 불 휘발성 반도체 메모리 장치.
제2항에 있어서, 상기 불 휘발성 반도체 메모리 장치는 상기 복수 개의 블록 디코더들에 공통으로 연결되고, 상기 무효 블록 신호를 구동하기 위한 구동 회로를 부가적으로 포함하는 불 휘발성 반도체 메모리 장치.
제2항에 있어서, 상기 저장 회로는 퓨즈를 포함하는 불 휘발성 반도체 메모리 장치.
제4항에 있어서, 상기 퓨즈는 무효 블록 선택시 커팅되는 불 휘발성 반도체 메모리 장치.