KR950009735A - 불휘발성 반도체 기억장치 - Google Patents

불휘발성 반도체 기억장치 Download PDF

Info

Publication number
KR950009735A
KR950009735A KR1019940023173A KR19940023173A KR950009735A KR 950009735 A KR950009735 A KR 950009735A KR 1019940023173 A KR1019940023173 A KR 1019940023173A KR 19940023173 A KR19940023173 A KR 19940023173A KR 950009735 A KR950009735 A KR 950009735A
Authority
KR
South Korea
Prior art keywords
bit line
data
potential
circuit
write
Prior art date
Application number
KR1019940023173A
Other languages
English (en)
Other versions
KR0139877B1 (ko
Inventor
도모하루 다나카
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950009735A publication Critical patent/KR950009735A/ko
Application granted granted Critical
Publication of KR0139877B1 publication Critical patent/KR0139877B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 기입모드로 되고 나서 단시간내에 데이터의 로드를 실행할 수 있고, 사용하기 쉬우며 불량비트선 구제효율이 높은 NAND형 EEPROM을 제공하기 위한 것이다.
이를 위한 본 발명은, NAND셀형 EEPROM에 있어서, 전기적인 바꿔 기입하기를 가능하게 한 메모리 셀이 매트릭스형상으로 배치된 메모리 셀 어레이(1)와, 이 메모리 셀 어레이(1)내의 메모리 셀의 기입동작상태를 제어하는 데이터를 기억하는 복수의 데이터회로(주비트선 제어회로(2) 내의 R/W회로)를 구비하고, 데이터의 로드후에 데이터회로의 기입데이터에 따라 비트선 전위를 제어하며, 비트선에 누설원이 있는 것은 변화시키므로, 누설시간을 기다린 후 비트선 전위를 감지한 데이터를 데이터회로를 기입데이터로서 설정함으로써, 전류누설의 불량이 있는 비트선에 의한 오기입동작을 방지하는 것을 특징으로 한다.

Description

불휘발성 반도체 기억장치.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 실시예에 관한 NAND셀 형 EEROM의 개략적인 구성을 나타낸 블록도,
제5도는 실시예에 있어서의 메모리 셀 어레이, 부비트선 제어회로, 비트선 구제용 퓨즈의 구체적인 회로구성도.

Claims (4)

  1. 전기적인 바꿔 기입하기를 가능하게 한 메모리 셀이 매트릭스형상으로 배치된 메모리 셀 어레이와, 이 메모리 셀 어레이내의 메모리 셀의 기입동작상태를 제어하는 데이터를 기억하는 복수의 데이터회로, 상기 메모리 셀 어레이중의 복수의 메모리 셀에 대해 각각 대응하는 상기 데이터회로의 내용에 따라 비트선 전위를 제어하여 기입동작을 실행하는 기입수단, 상기 데이터회로에 데이터가 로드된 후, 전류누설의 불량이 있는 비트선을 검색하고, 상기 데이터회로의 데이터중 불량 비트선에 대응하는 데이터의 내용만을 설정해서 고치는 데이터 재설정수단을 구비하여 이루어진 것을 특징으로 하는 불휘발성 반도체 기억장치.
  2. 제1항에 있어서, 상기 데이터회로의 기압동작상태를 제어하는 데이터중 적어도 하나는 기입동작시에 기입수단에 의해 비트선을 제1기입비트선 전위로 하는 데이터이고, 제1기입비트선 전위는 전류누설의 불량이 있는 비트선의 전류의 누설처의 전위와 동일 전위 또는 전류누설의 불량이 있는 비트선의 누설전류에 비해 충분한 전류공급능력이 있는 전원 혹은 전원회로의 출력이며, 상기 데이터 재설정수단은 전류누설의 불량이 있는 비트선에 대응하는 데이터회로의 내용만을 기입동작시에 기입수단에 의해 비트선을 제1기입비트선 전위로하는 데이터로 재설정하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  3. 제2항에 있어서, 상기 데이터회로는 비트선 전위를 감지하는 기능을 겸비하고, 상기 데이터 재설정수단은 데이터회로에 의해 비트선의 전위를 감지하여 재기억한때, 전류누설의 불량이 있는 비트선에 대응하는 데이터회로의 내용만을 기입동작시에 기입수단에 의해 비트선을 제1기입비트선 전위로 하는 내용으로 변경하며, 전류누설의 불량이 없는 비트선에 대응하는 데이터회로의 내용은 변경하지 않는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  4. 제3항에 있어서, 상기 데이터 재설정수단은 데이터회로의 내용에 따라 비트선을 제1비트선 독출전위나 제2비트로 독출전위로 설정하는 비트선전위 설정회로를 구비하고, 전류누설의 불량이 있는 비트선에서는 데이터회로의 내용에 관계없이 제2비트선 독출전위로 되도록 제1, 제2비트선 독출전위는 설정되어 있고, 데이터회로에 의해 비트선의 제2비트선 독출전위를 감지하여 재기억한 경우에는 비트선을 기입동작시에 기입수단에 의해 제1기입비트선 전위로 하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940023173A 1993-09-17 1994-09-14 불휘발성 반도체 기억장치 KR0139877B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-231675 1993-09-17
JP23167593A JP3512833B2 (ja) 1993-09-17 1993-09-17 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR950009735A true KR950009735A (ko) 1995-04-24
KR0139877B1 KR0139877B1 (ko) 1998-08-17

Family

ID=16927227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023173A KR0139877B1 (ko) 1993-09-17 1994-09-14 불휘발성 반도체 기억장치

Country Status (4)

Country Link
US (1) US5515324A (ko)
JP (1) JP3512833B2 (ko)
KR (1) KR0139877B1 (ko)
DE (1) DE4433098C2 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08221993A (ja) * 1994-03-25 1996-08-30 Seiko Instr Inc 半導体集積回路装置、その製造方法及びその駆動方法
KR0142367B1 (ko) * 1995-02-04 1998-07-15 김광호 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로
JPH10326493A (ja) * 1997-05-23 1998-12-08 Ricoh Co Ltd 複合化フラッシュメモリ装置
DE19756895C2 (de) * 1997-12-19 2000-11-09 Siemens Ag Verfahren zum sicheren Ändern eines in einem nicht-flüchtigen Speicher gespeicherten Wertes und Schaltungsanordnung hierzu
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
JP3977799B2 (ja) * 2003-12-09 2007-09-19 株式会社東芝 不揮発性半導体記憶装置
US7151692B2 (en) * 2004-01-27 2006-12-19 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US7209389B2 (en) * 2004-02-03 2007-04-24 Macronix International Co., Ltd. Trap read only non-volatile memory (TROM)
US20050174841A1 (en) * 2004-02-05 2005-08-11 Iota Technology, Inc. Electronic memory with tri-level cell pair
US7352619B2 (en) * 2004-02-05 2008-04-01 Iota Technology, Inc. Electronic memory with binary storage elements
US7158411B2 (en) * 2004-04-01 2007-01-02 Macronix International Co., Ltd. Integrated code and data flash memory
US7164603B2 (en) * 2004-04-26 2007-01-16 Yen-Hao Shih Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory
US7209390B2 (en) * 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
US7133313B2 (en) * 2004-04-26 2006-11-07 Macronix International Co., Ltd. Operation scheme with charge balancing for charge trapping non-volatile memory
US7187590B2 (en) * 2004-04-26 2007-03-06 Macronix International Co., Ltd. Method and system for self-convergent erase in charge trapping memory cells
US7075828B2 (en) * 2004-04-26 2006-07-11 Macronix International Co., Intl. Operation scheme with charge balancing erase for charge trapping non-volatile memory
US7190614B2 (en) * 2004-06-17 2007-03-13 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US7387932B2 (en) 2004-07-06 2008-06-17 Macronix International Co., Ltd. Method for manufacturing a multiple-gate charge trapping non-volatile memory
US7209386B2 (en) * 2004-07-06 2007-04-24 Macronix International Co., Ltd. Charge trapping non-volatile memory and method for gate-by-gate erase for same
US7120059B2 (en) * 2004-07-06 2006-10-10 Macronix International Co., Ltd. Memory array including multiple-gate charge trapping non-volatile cells
US7106625B2 (en) * 2004-07-06 2006-09-12 Macronix International Co, Td Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same
US20060007732A1 (en) * 2004-07-06 2006-01-12 Macronix International Co., Ltd. Charge trapping non-volatile memory and method for operating same
US7133317B2 (en) * 2004-11-19 2006-11-07 Macronix International Co., Ltd. Method and apparatus for programming nonvolatile memory
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7473589B2 (en) * 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US7158420B2 (en) * 2005-04-29 2007-01-02 Macronix International Co., Ltd. Inversion bit line, charge trapping non-volatile memory and method of operating same
US7763927B2 (en) * 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
US7388252B2 (en) * 2005-09-23 2008-06-17 Macronix International Co., Ltd. Two-bits per cell not-and-gate (NAND) nitride trap memory
US7881123B2 (en) * 2005-09-23 2011-02-01 Macronix International Co., Ltd. Multi-operation mode nonvolatile memory
US7907450B2 (en) * 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
US7811890B2 (en) * 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
US8772858B2 (en) * 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US8223540B2 (en) 2007-02-02 2012-07-17 Macronix International Co., Ltd. Method and apparatus for double-sided biasing of nonvolatile memory
US7737488B2 (en) * 2007-08-09 2010-06-15 Macronix International Co., Ltd. Blocking dielectric engineered charge trapping memory cell with high speed erase
JP2009080884A (ja) * 2007-09-26 2009-04-16 Panasonic Corp 不揮発性半導体記憶装置
JP2009146467A (ja) * 2007-12-11 2009-07-02 Toshiba Corp 半導体集積回路装置
KR100923821B1 (ko) * 2007-12-24 2009-10-27 주식회사 하이닉스반도체 불휘발성 메모리 장치의 페이지 버퍼 및 그 프로그램 방법
JP5197406B2 (ja) * 2009-01-27 2013-05-15 株式会社東芝 半導体記憶装置
JP5711481B2 (ja) 2010-08-19 2015-04-30 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
CN111886651B (zh) * 2020-04-28 2021-09-14 长江存储科技有限责任公司 存储器件及其擦除和验证方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2828855C2 (de) * 1978-06-30 1982-11-18 Siemens AG, 1000 Berlin und 8000 München Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s)
DE2828836C2 (de) * 1978-06-30 1983-01-05 Siemens AG, 1000 Berlin und 8000 München Wortweise elektrisch löschbarer, nichtflüchtiger Speicher
US5008856A (en) * 1987-06-29 1991-04-16 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with NAND cell structure
JP2685770B2 (ja) * 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
JPH0778997B2 (ja) * 1987-10-30 1995-08-23 株式会社東芝 不揮発性半導体メモリ
US4939690A (en) * 1987-12-28 1990-07-03 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND cell structure that suppresses memory cell threshold voltage variation
JP2698834B2 (ja) * 1988-11-22 1998-01-19 株式会社日立製作所 不揮発性記憶装置
US4996669A (en) * 1989-03-08 1991-02-26 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND memory cell structure
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5357462A (en) * 1991-09-24 1994-10-18 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
US5297029A (en) * 1991-12-19 1994-03-22 Kabushiki Kaisha Toshiba Semiconductor memory device
KR950000273B1 (ko) * 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법

Also Published As

Publication number Publication date
DE4433098C2 (de) 1996-10-24
JPH0785684A (ja) 1995-03-31
DE4433098A1 (de) 1995-03-23
US5515324A (en) 1996-05-07
KR0139877B1 (ko) 1998-08-17
JP3512833B2 (ja) 2004-03-31

Similar Documents

Publication Publication Date Title
KR950009735A (ko) 불휘발성 반도체 기억장치
KR950015396A (ko) 반도체 불휘발성 기억장치
KR940022568A (ko) 불휘발성 메모리 장치
KR940018974A (ko) 반도체기억장치(semiconductor memory device)
US5140557A (en) Static random access memory of an energy-saving type
KR20100097454A (ko) 복수의 상 변화 메모리들, 버퍼램, 및 낸드 플래시 메모리를 구비한 메모리 모듈
KR20000016908A (ko) 컴퓨터시스템내에서부트-업메모리로사용되는플래시메모리장치및그것의데이터읽기방법
US5157634A (en) Dram having extended refresh time
KR950009742A (ko) 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
KR970012682A (ko) 강유전체 메모리장치 및 그 검사방법
KR880014482A (ko) 반도체 집적회로 장치
JP4146628B2 (ja) メモリシステム及び半導体集積回路
KR940006146A (ko) 반도체 다이내믹 억세스 메모리 디바이스
KR900015163A (ko) 불휘발성 반도체 메모리
US5153854A (en) EEPROM memory system having selectable programming voltage for low power readability
JP3998908B2 (ja) 不揮発性メモリ装置
KR890002889A (ko) 휘발성 메모리셀을 구비한 불휘발성 랜덤 억세스 메모리장치
JP2004213804A (ja) 強誘電体記憶装置
US7283408B2 (en) Nonvolatile memory apparatus enabling data to be replaced prior to supplying read data and prior to supplying write data
KR930020430A (ko) 불휘발성 반도체 기억장치
KR950020705A (ko) 반도체 메모리
US7110296B2 (en) Flash memory device capable of improving a data loading speed
KR0142640B1 (ko) 플래쉬 메모리 장치
US7760556B2 (en) Data path circuit in a flash memory device
KR900019010A (ko) 메모리 카트리지 및 메모리 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090302

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee