KR950020705A - 반도체 메모리 - Google Patents

반도체 메모리 Download PDF

Info

Publication number
KR950020705A
KR950020705A KR1019940031265A KR19940031265A KR950020705A KR 950020705 A KR950020705 A KR 950020705A KR 1019940031265 A KR1019940031265 A KR 1019940031265A KR 19940031265 A KR19940031265 A KR 19940031265A KR 950020705 A KR950020705 A KR 950020705A
Authority
KR
South Korea
Prior art keywords
mode
memory
ferroelectric
dram
capacitor
Prior art date
Application number
KR1019940031265A
Other languages
English (en)
Other versions
KR100343646B1 (ko
Inventor
칸 다케우치
마사시 호리구치
마사카즈 아오키
카츠미 마츠노
타케시 사카타
쥰 에토
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼(Hitachi, Ltd.)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼(Hitachi, Ltd.) filed Critical 가나이 쓰토무
Publication of KR950020705A publication Critical patent/KR950020705A/ko
Application granted granted Critical
Publication of KR100343646B1 publication Critical patent/KR100343646B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors

Abstract

DRAM과 강유전체 메모리와의 내무에의 절환을 의식하지 않고 DRAM과 동일의 취급방법 동양의 핀 배치로 또한 불휘발의 메모리를 얻는다. 동시에 통상 DRAM으로 동작시키는 것에 의해 정보 리이드시의 분극반전이 없고 막피로와 리이드 속도의 열화가 없는 고신뢰성 고속의 메모리가 얻어진다. 적어도 1개의 트랜지스터와 1개의 강유전체 캐패시터를 메모리셀의 구성요소로 하고 통상은 DRAM, 전원온시는 강유전체 메모리로서 이용한다. 전원온에 따른 강유전체 메모리모드를 지시하는 신호를 내부에서 발생하고 불휘발정보에서 휘발정보로의 변환동작이 완료하면 DRAM 모드를 지시하는 신호를 발생한다.

Description

반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 표시하는 강유전체 메모리모드ㆍDRAM모드절환신호발생회로의 접속도,
제5도는 본 발명에 있어서 전원온시에 불휘발성정보에서 휘발정보로의 변환을 지정하는 외부신호의 일예를 표시하는 타임챠트,
제6도는 본 발명의 일실시예를 표시하는 강유전체메모리모드ㆍDRAM모드절환신호발생회로의 구성도,
제9도는 본 발명의 일실시예를 표시하는 푸리챠지회로의 구성도이고, F/DSig에 의한 강유전체메모리모드ㆍDRAM모드의 절환방법을 표시.

Claims (12)

  1. 강유전체를 절연막으로 하는 캐패시터와 전계효과 트랜지스터를 적어도 각각 1개 가지는 메모리셀을 데이타선과 워드선과의 교점에 매트릭스상에서 배치하고, 상기 메모리셀은 강유전체막의 분극방향에 의해 정보를 기억하는 강유전체메모리모드와, 캐패시터의 일방의 노드전위에 의해 정보를 기억하는 다아나믹랜덤액세스메모리(DRAM)모드를 가지며, 상기 2개의 모드를 절환하기 위해 절환신호를 발생하기 위한 절환회로를 구비하고 해당 절환회로는 메모리로의 전원공급개시를 검지하여 상기 절환신호를 강유전체메모리모드를 표시하는 제1상태로 설정하며, 그 후 상기 절환신호를 상기 제1상태와는 다른 DRAM모드를 표시하는 제2상태로 설정하는 것을 특징으로 하는 반도체 메모리.
  2. 제1항에 있어서, 상기 강유전체 메모리모드에 있어서는 강유전막의 분극방향으로서의 불휘발정보를 개패시터의 일방의 노드전위로서의 휘발정보로 변환하는 리콜동작을 소망의 메모리셀에 대하여 내부의 제어회로에서 발생하는 신호에 의해 자동적으로 행하는 것을 특징으로 하는 반도체 메모리.
  3. 제1항에 있어서, 상기 강유전체메모리모드에 있어서는, 외부에서의 입력신호에 호응하여 강유전체막의 분극방향으로서의 불휘발정보를 캐패시터의 일방의 노드전위로서의 휘발정보로 변환하는 리콜동작을 적어도 일부의 메모리셀에 대하여 행하는 것을 특징으로 하는 반도체 메모리.
  4. 제2항에 있어서, 강유전체메모리모드에서 DRAM 모드로의 절환은 전원공급개시에서 일정시간 경과후 내부의 타이마에서의 신호에 의해 자동적으로 행하는 것을 특징으로 하는 반도체 메모리.
  5. 제2항 또는 제3항에 있어서, 강유전체 메모리모드에서 DRAM모드로의 절환은 내부의 카운타가 소정의 상태로 된 것을 검지하여 행하는 것을 특징으로 하는 반도체 메모리.
  6. 제5항에 있어서, 강유전체 메모리모드에서 DRAM모드로의 절환은 상기 내부카운타의 최상위 형상을 검출하여 행하는 것을 특징으로 하는 반도체 메모리.
  7. 제3항에 있어서, 외부에서 신호를 주는 것에 의해 상기 절환신호가 상기 제1상태에 있을 때에는 상기 외부신호에 호응하여 리콜동작을 행하고 상기 제2상태에 있을때에는 상기 외부신호에 호응하여 통상의 DRAM에 있어서 리후레쉬동작을 행하는 것을 특징으로 하는 반도체 메모리.
  8. 제1항에 있어서, 상기 DRAM모드에는 메모리셀의 2치의 기억정보에 대응하는 2개의 전위의 거의 중간 전위를 데이타선에 푸리챠지하고, 상기 강유전체 메모리모드에는 상기 중간전위와는 다른 전위를 해당 데이타선에 푸리챠지하는 수단을 가지는 것을 특징으로 하는 반도체 메모리.
  9. 제8항에 있어서, 상기 캐패시터 프레이트전위는 적어도 DRAM 모드에 있어서는 상기 중간전위에 고정되어 있는 것을 특징으로 하는 반도체 메모리.
  10. 제8항에 있어서, 상기 캐패시터의 프레이트에 상기 중간전위를 공급하는 수단을 가지는 것을 특징으로 하는 반도체 메모리.
  11. 제1항에 있어서, 상기 강유전체 메모리모드에 있어서는 더미셀이 활성화가 되고 상기 DRAM모드에 있어서는 더미셀이 비활성화되는 것을 특징으로 하는 반도체 메모리.
  12. 강유전체를 절연막으로 하는 캐패시터와 전계효과트랜지스터를 적어도 각각 1개 가지는 메모리셀을 데이타선과 워드선과의 교점에 매트릭스상으로 배치하고, 상기 메모리셀은 강유전체막의 분극방향에 의해 정보를 기억하는 강유전체 메모리모드와, 캐패시터의 일방의 전위에 의해 정보를 기억하는 DRAM 모드를 가지며, 해당 DRAM 모드에는 강유전체 캐패시터의 상기 노드와는 다른 축의 프레이트에 통상 메모리셀의 2치의 기억정보에 대응하는 2개의 전위의 어느 것인가 일방을 공급하고 일정시간마다에 상기 2개의 전위의 거의 중간 전위를 주는 것을 특징으로 하는 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940031265A 1993-12-22 1994-11-25 반도체메모리 KR100343646B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32482593A JP3279025B2 (ja) 1993-12-22 1993-12-22 半導体メモリ
JP93-324825 1993-12-22

Publications (2)

Publication Number Publication Date
KR950020705A true KR950020705A (ko) 1995-07-24
KR100343646B1 KR100343646B1 (ko) 2002-12-02

Family

ID=18170104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031265A KR100343646B1 (ko) 1993-12-22 1994-11-25 반도체메모리

Country Status (4)

Country Link
JP (1) JP3279025B2 (ko)
KR (1) KR100343646B1 (ko)
CN (1) CN1047249C (ko)
TW (1) TW271008B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3622304B2 (ja) * 1995-12-27 2005-02-23 株式会社日立製作所 半導体記憶装置
US5703804A (en) * 1996-09-26 1997-12-30 Sharp Kabushiki K.K. Semiconductor memory device
US5828596A (en) * 1996-09-26 1998-10-27 Sharp Kabushiki Kaisha Semiconductor memory device
NO312698B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten
KR100425160B1 (ko) 2001-05-28 2004-03-30 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 승압전압 발생회로 및그 발생방법
WO2008105076A1 (ja) * 2007-02-27 2008-09-04 Fujitsu Limited Ｒｆｉｄタグｌｓｉおよびｒｆｉｄタグ制御方法
CN107533860B (zh) * 2015-05-28 2022-02-08 英特尔公司 具有非易失性留存的基于铁电的存储器单元

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086412A (en) * 1990-11-21 1992-02-04 National Semiconductor Corporation Sense amplifier and method for ferroelectric memory

Also Published As

Publication number Publication date
CN1112716A (zh) 1995-11-29
TW271008B (ko) 1996-02-21
JP3279025B2 (ja) 2002-04-30
CN1047249C (zh) 1999-12-08
KR100343646B1 (ko) 2002-12-02
JPH07182872A (ja) 1995-07-21

Similar Documents

Publication Publication Date Title
JP3590115B2 (ja) 半導体メモリ
KR100355226B1 (ko) 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치
KR940018974A (ko) 반도체기억장치(semiconductor memory device)
KR960008279B1 (ko) 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치
US6504783B2 (en) Semiconductor device having early operation high voltage generator and high voltage supplying method therefor
KR950001776A (ko) 강유전체 메모리
KR970051144A (ko) 반도체 기억 장치
US5329490A (en) Dynamic semiconductor memory with refresh function
US6510071B2 (en) Ferroelectric memory having memory cell array accessibility safeguards
US5488587A (en) Non-volatile dynamic random access memory
KR920017104A (ko) 반도체 기억 장치
KR940006146A (ko) 반도체 다이내믹 억세스 메모리 디바이스
KR960012004A (ko) 강유전체메모리장치
KR950020705A (ko) 반도체 메모리
KR890002889A (ko) 휘발성 메모리셀을 구비한 불휘발성 랜덤 억세스 메모리장치
KR960042732A (ko) 반도체 메모리 셀
US5694365A (en) Semiconductor memory device capable of setting the magnitude of substrate voltage in accordance with the mode
KR960025776A (ko) 셰어드 센스앰프 방식의 센스 램프로 소비되는 전력을 경감한 반도체 기억 장치
KR20120020315A (ko) 반도체 메모리 장치의 셀프 리프레시 제어회로 및 제어 방법
KR920022296A (ko) 다이내믹형 메모리 셀 및 다이내믹형 메모리
US20080080284A1 (en) Method and apparatus for refreshing memory cells of a memory
JP2000353398A (ja) 集積メモリおよびメモリに対する作動方法
JP2003288780A (ja) 半導体記憶装置
JP2851786B2 (ja) 半導体メモリ
JP3181456B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee