KR960012004A - 강유전체메모리장치 - Google Patents

강유전체메모리장치 Download PDF

Info

Publication number
KR960012004A
KR960012004A KR1019950031279A KR19950031279A KR960012004A KR 960012004 A KR960012004 A KR 960012004A KR 1019950031279 A KR1019950031279 A KR 1019950031279A KR 19950031279 A KR19950031279 A KR 19950031279A KR 960012004 A KR960012004 A KR 960012004A
Authority
KR
South Korea
Prior art keywords
plate electrode
electric field
ferroelectric
memory device
plate
Prior art date
Application number
KR1019950031279A
Other languages
English (en)
Other versions
KR100253878B1 (ko
Inventor
히로시게 히라노
타츠미 스미
노부유키 모리와키
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시기가이샤 filed Critical 모리시타 요이찌
Publication of KR960012004A publication Critical patent/KR960012004A/ko
Application granted granted Critical
Publication of KR100253878B1 publication Critical patent/KR100253878B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 강유전체를 사용한 반도체메모리장치의 더미셀의 용량치의 설정에 있어서, 복수회 동작시킨 포화 상태에서의 강유전체더미셀의 히스테리시스특성의 데이터치에 의해서 인프린트효과의 영향이 없는 설정을 행하는 것을 목적으로 하고, 그 구성에 있어서, 복수회 동작시키고 인프린트효과에 의해서 포화상태가 된 본체메모리셀의 강유전체커패시터의 히스테리시스 특성을 표시하는 곡선(1)을 점 B1과 점E1의 중앙의 점을 통과하도록 소정의 배율에서 확대한 곡선(2)에 의해서, 더미셀의 용량치를 설정한 강유전체메모리장치로 하는 것을 특징으로 한다.

Description

강유전체메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 본체메모리셀커패시터의 히스테리시스특성도, 제3도는 본 발명의 제2실시예의 본체메모리셀커패시터 및 더미메모리셀커패시터의 히스테리 시스특성도. 제5도는 본 발명의 제3실시예의 회로구성도, 제6도는 본 발명의 제3실시예의 동작타이밍도.

Claims (19)

  1. 본체메모리셀을 구성하는 제1강유전체커패시터가 제1비트선과 접속되고, 더미메모리셀을 구성하는 제2강유전체커패시터가 상기 제1비트선과 쌍이된 제2비트선과 접속되어 있고, 상기 제2강유전체커패시터를 복후회 동작시켰을때의 용량특성에 의해 상기 제2강유전체커패시터가 소정의 용량치로 설정된 것을 특징으로 하는강유전체메모리장치.
  2. 제1항에 있어서, 상기 제2강유전체커패시터의 제1플레이트전극과 제2플레이트전극의 사이에 인가되는 전계가 정 또는 부의 어느 1방향뿐인 것을 특징으로 하는 강유전체메모리장치.
  3. 제1항에 있어서, 상기 제2강유전체커패시터의 제1플레이트전극과 제2플레이트전극의 사이에 인가되는 전계가 정 또는 부의 양방향인 것을 특징으로 하는 강유전체메모리장치.
  4. 본체메모리셀을 구성하는 제1강유전체커패시터가 제1비트선과 접속되고, 더미메모리셀을 구성하는 제2강유전체커패시터가 상기 제1비트선과 쌍이된 제2비트선과 접속되고, 상기 제2강유전체커패시터는 제1플레이트 전극과 제2플레이트 전극으로 구성되고, 상기 제1강유전체커패시터가 제3플레이트전극 및 제4플레이트전극을 가지고, 상기 제1플레이트전극과 상기 제2플레이트전극의 사이에 인가되는 제1전계와, 상기 제3플레이트 전극과 상기 제4플레이트전극과의 사이에 인가되는 제2전계가 다른 것을 특징으로 하는 강유전체메모리장치.
  5. 제4항에 있어서, 데이터의 판독시에 상기 제1전계가 상기 제2전계보다도 작은 것을 특징으로 하는 강유전체메모리장치.
  6. 제4항에 있어서, 데이터의 기록시에 상기 제1전계가 상기 제2전계보다도 큰 것을 특징으로 하는 강유전체메모리장치.
  7. 제4항에 있어서, 데이터의 판독시에 상기 제1전계가 상기 제2전계보다도 큰 것을 특징으로 하는 강유전체메모리장치.
  8. 본체메모리셀을 구성하는 제1강유전체커패시터가 제1비트선과 접속되고, 상기 제1강유전체커패시터는 제3플레이트전극 및 제4플레이트전극을 구비하고, 데이터의 판독시에 상기 제3플레이트전극과 상기 제4플레이트 전극과의 사이에 인가되는 제3전계와, 데이터의 기록시에 상기 제3플레이트전극과 상기 제4플레이트전극과의 사이에 인가되는 제4전계가 다른 것을 특징으로 하는 강유전체메모리장치.
  9. 제8항에 있어서, 상기 제3전계가 상기 제4전계보다도 큰 것을 특징으로 하는 강유전체메모리장치.
  10. 제8항에 있어서, 상기 제4전계가 상기 제3전계보다도 큰 것을 특징으로 하는 강유전체메모리장치.
  11. 제10항에 있어서,상기 증폭기의 전원전압을 승압시킴으로써 상기 제4전계를 상기 제4전계보다도 크게 하는 것을 특징으로 하는 강유전체메모리장치.
  12. 제10항에 있어서,상기 제1비트선의 전위를 승압함으로써 상기 제4전계를 상기 제3전계보다도 크게 하는 것을 특징으로 하는 강유전체메모리장치.
  13. 본체메모리셀을 구성하는 제1강유전체커패시터가 제1비트선과 접속되고, 상기 제1강유전체커패시터가 제3플레이트전극 및 제4플레이트전극을 가지고, 데이터의 판독시에 상기 제3플레이트전극과 상기 제4플레이트 전극과의 사이에 인가되는 제3전계와 데이터의 기록시에 상기 제3플레이트전극과 상기 제4플레이트전극과의 사이에 인가되는 제4전계가 모두 전원전압보다도 큰것을 특징으로 하는 강유전체메모리장치.
  14. 메모리셀을 구성하는 제1강유전체커패시터는 제3플레이트전극 및 제4플레이트전극을 가지고, 상기 제3플레이트전극은 제1트랜지스터를 개재해서 제1비트선에 접속되고, 상기 제1트랜지스터의 게이트가 제1워드선에 접속되고, 상기 제4플레이트전극은 제1셀플레이트서네 접속되고, 상기 제1워드선을 논리전압 "H" 또는 "L"에서 선택후에 플로팅상태로 하는 것을 특징으로 하는 강유전체메모리장치.
  15. 제14항에 있어서, 상기 제1워드선을 논리전압 "H" 또는 "L"에서 선택 후에 플로팅상태로 한후에, 상기 제1셀플레이트선과 상기 제1비트선과의 사이에 전계를 인가하는 것을 특징으로 하는 강유전체메모리장치.
  16. 본체메모리셀을 구성하는 제1강유전체커패시터가 제3플레이트전극 및 제4플레이트전극을 가지고, 상기 제3플레이트전극은 제1트랜지스터를 개재해서 제1비스턴에 접속되고, 상기 제1트랜지스터의 게이트가 제1워드선에 접속되고, 상기 제4플레이트전극은 제1셀플레이트선에 접속되고, 상기 본체메모리셀의 데이터의 기록시에, 상기 제1셀플레이트선과 상기 제1비트선과의 사이에 전계를 인가한 상태에서 상기 제1워드선을 비선택으로 하는 것을 특징으로 하는 강유전체메모리장치.
  17. 제16항에 있어서, 상기 본체메모리셀의 데이터의 기록시에, 상기 제1비트선에 판독된 데이터의 논리전압에 의해, 상기 제1워드선을 비선택으로 하는 타이밍과 상기 제1셀플레이트선의 논리전압을 천이시키는 타이밍과의 순번을 바꾸는 것을 특징으로 하는 강유전체메모리장치.
  18. 더미메모리셀을 구성하는 제2강유전체커패시터가 제1플레이트전극 및 제2플레이트전극을 가지고, 상기 제1플레이트전극은 제2트랜지스트를 개재해서 상기 제2비트선에 접속되고, 상기 제2트랜지스터의 게이트가 제1더미워드선에 접속되고 상기 제2플레이트전극은 제1더미셀플레이트선에 접속되고, 상기 더미메모리셀의 데이터의 기록시에, 상기 제1더미셀플레이트선과 상기 제2비트선과의 사이에 전계가 인가되지 않는 상태에서 상기 제1더미워드선을 비선택으로 하는 것을 특징으로하는 강유전체메모리장치.
  19. 제18항에 있어서, 상기 더미메모리셀의 데이터의 기록시에, 상기 제2비트선에 판독된 데이터의 논리전압에 의해, 상기 제1더미워드선을 비선택으로 하는 타이밍과 상기 제1더미셀플레이트선의 논리전압을 천이시키는 타이밍과의 순번을 바꾸는 것을 특징으로 하는 강유전체메모리장치.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950031279A 1994-09-22 1995-09-22 강 유전체 메모리 장치 및 그 동작방법 KR100253878B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22792194 1994-09-22
JP94-227921 1994-09-22

Publications (2)

Publication Number Publication Date
KR960012004A true KR960012004A (ko) 1996-04-20
KR100253878B1 KR100253878B1 (ko) 2000-04-15

Family

ID=16868389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031279A KR100253878B1 (ko) 1994-09-22 1995-09-22 강 유전체 메모리 장치 및 그 동작방법

Country Status (5)

Country Link
US (1) US5898608A (ko)
EP (2) EP0706187B1 (ko)
KR (1) KR100253878B1 (ko)
DE (1) DE69530649T2 (ko)
TW (1) TW378323B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260054A (ja) * 1998-01-08 1999-09-24 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JP4490514B2 (ja) * 1998-10-08 2010-06-30 株式会社東芝 強誘電体メモリ
JP2000268581A (ja) * 1999-03-17 2000-09-29 Fujitsu Ltd Ｒｏｍデータを保持する強誘電体メモリ装置
DE19913108A1 (de) * 1999-03-23 2000-10-05 Siemens Ag Integrierter Speicher mit Speicherzellen und Referenzzellen sowie Betriebsverfahren für einen solchen Speicher
JP3971536B2 (ja) * 1999-09-14 2007-09-05 松下電器産業株式会社 強誘電体メモリ装置
JP2004288282A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 半導体装置
US6965522B2 (en) * 2004-03-17 2005-11-15 Macronix International Co., Ltd. Tunneling diode magnetic junction memory
JP4477629B2 (ja) * 2004-03-24 2010-06-09 富士通マイクロエレクトロニクス株式会社 強誘電体メモリ
KR100562646B1 (ko) * 2004-12-22 2006-03-20 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
JP4804133B2 (ja) * 2005-12-06 2011-11-02 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US9721639B1 (en) * 2016-06-21 2017-08-01 Micron Technology, Inc. Memory cell imprint avoidance
EP3507831B1 (en) 2016-08-31 2021-03-03 Micron Technology, Inc. Memory arrays
KR102171724B1 (ko) 2016-08-31 2020-10-30 마이크론 테크놀로지, 인크 메모리 셀 및 메모리 어레이
EP3507830A4 (en) 2016-08-31 2020-04-01 Micron Technology, Inc. STORAGE CELLS AND STORAGE ARRAYS
US11211384B2 (en) 2017-01-12 2021-12-28 Micron Technology, Inc. Memory cells, arrays of two transistor-one capacitor memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
EP3676835A4 (en) 2017-08-29 2020-08-19 Micron Technology, Inc. MEMORY CIRCUIT

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US495572A (en) * 1893-04-18 Paul warnstorf
US4873664A (en) * 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
US4893272A (en) * 1988-04-22 1990-01-09 Ramtron Corporation Ferroelectric retention method
JPH088339B2 (ja) * 1988-10-19 1996-01-29 株式会社東芝 半導体メモリ
US5270967A (en) * 1991-01-16 1993-12-14 National Semiconductor Corporation Refreshing ferroelectric capacitors
WO1993012542A1 (en) * 1991-12-13 1993-06-24 Symetrix Corporation Layered superlattice material applications
US5469401A (en) * 1992-07-14 1995-11-21 Mosaid Technologies Incorporated Column redundancy scheme for DRAM using normal and redundant column decoders programmed with defective array address and defective column address
KR970000870B1 (ko) * 1992-12-02 1997-01-20 마쯔시다덴기산교 가부시기가이샤 반도체메모리장치
US5432731A (en) * 1993-03-08 1995-07-11 Motorola, Inc. Ferroelectric memory cell and method of sensing and writing the polarization state thereof
US5430671A (en) * 1993-04-09 1995-07-04 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
JP3274220B2 (ja) * 1993-04-16 2002-04-15 株式会社日立製作所 半導体メモリおよびその駆動方法
US5406510A (en) * 1993-07-15 1995-04-11 Symetrix Corporation Non-volatile memory
JPH0845279A (ja) * 1994-08-01 1996-02-16 Hitachi Ltd 不揮発性半導体記憶装置及びその操作方法
US5487030A (en) * 1994-08-26 1996-01-23 Hughes Aircraft Company Ferroelectric interruptible read memory
US5640030A (en) * 1995-05-05 1997-06-17 International Business Machines Corporation Double dense ferroelectric capacitor cell memory

Also Published As

Publication number Publication date
EP1265250A3 (en) 2004-05-26
DE69530649T2 (de) 2003-11-27
EP0706187A2 (en) 1996-04-10
TW378323B (en) 2000-01-01
EP1265250A2 (en) 2002-12-11
DE69530649D1 (de) 2003-06-12
EP0706187A3 (en) 1997-11-26
KR100253878B1 (ko) 2000-04-15
EP0706187B1 (en) 2003-05-07
US5898608A (en) 1999-04-27

Similar Documents

Publication Publication Date Title
TW293908B (ko)
KR960012004A (ko) 강유전체메모리장치
KR100597629B1 (ko) 강유전체 메모리 장치 및 그에 따른 구동방법
KR100538718B1 (ko) 반도체기억장치
KR970023375A (ko) 데이터 유지회로
KR940018974A (ko) 반도체기억장치(semiconductor memory device)
KR950001776A (ko) 강유전체 메모리
KR960704321A (ko) 비-소멸성 강유전체 메모리(non-volatile memory)
KR940016262A (ko) 반도체메모리장치
JPH10106272A (ja) 半導体記憶装置
KR970012696A (ko) 강유전체 메모리 장치
KR930005017A (ko) 반도체 dram 장치
KR910003839A (ko) 데이타 저장셀로 강자성체를 사용하는 반도체 집적회로장치
US6038162A (en) Semiconductor memory device
KR910005463A (ko) 정보를 일시적으로 유지할 수 있는 불휘발성 메모리 셀을 포함하는 집적회로
JP3717097B2 (ja) 強誘電体メモリ
KR960042732A (ko) 반도체 메모리 셀
KR900003886A (ko) 반도체 메모리 장치
JPH0516119B2 (ko)
KR950020705A (ko) 반도체 메모리
JP2828530B2 (ja) 不揮発性記憶装置
JPH0541502A (ja) 半導体記憶装置
JPH04111298A (ja) メモリ回路
KR970029824A (ko) 반도체 메모리 셀
JPS6257245A (ja) 半導体メモリセル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100125

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee