TW378323B - Ferroelectric memory device - Google Patents

Description

經濟部中央標準局員工消費合作社印製 五、發明説明（） 〔產業上之利用領域〕 本發明係關於一種強電介質記憶裝置者。 〔習知技術〕 近年來，已開發有一種將強電介質材料用於電容器之 絕緣膜，藉此完成記憶資料之不揮發性的半導體記憶裝置 。以下，就使用強電介質材料之強電介質記憶裝置之習知 例說明之。 第39圖係顯示習知強電介質記憶裝置之電路構成圖； 第40圔係顯示習知強電介質記憶裝置之動作時序圖；第41 圖係構成習知強電介質記憶裝置中所用的記憶體單元之強 電介質電容器，Μ及構成虛擬記憶體單元之強電介質電容 器的、磁滯特性_。 第39圖中，WL0〜社255為字線；DWLO, DWL1爲虛擬字 線；BL，/BL爲位元線；CP為儲存格板；DCP為虛擬板電 極；ΒΡ爲位元線預充電控制信號；DCRST為虛擬記憶體單 元資料初期化用控制信號；SAE為感應放大器控制信號； VSS為接地電壓；SA爲感應放大器；C0〜C255為本體記憶 體單元電容器；DCO, DC1為虛擬記憶體單元電容器；Qn〇 〜Qn255、 QnDO、 QnDl、 QnRO、 QnRl、 QnBPO、 QnBPl為N通 道型MOS電晶體；M下QnO〜Qn255稱做本體記憶體單元電 晶體。於第41圖中，QL為本體記憶體單元“ L”資料諛出 電荷量；QH為本體記憶體單元資料讀出電荷量；qd 為虛擬記憶體單元資料讓出電荷量。 首先，就第39圖之電路構成圖說明之。於感應放大器 SA，連接位元線BL，/ BL。感應放大器SA係藉感應放大器 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 :線 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（） 控制信號來控制。虛擬記憶體單元電容器之第一電極，係 透過閘門為虛擬字線之虛擬記憶體單元電晶體而連接於位 元線，第二電極則連接於虛擬儲存元板DCP 。本體記憶體 單元電容器之第三電極，係透過閘門為字線之本體記憶體 單元電晶體而連接於位元線，而第四電極則連接於儲存板 電極CP。又，虛擬記憶體單元電容器之第一電極，係透過 Μ虛擬記憶體單元資料初期化用控制信號DCRST當做閘門 之Ν通道型MOS電晶體QnRl，而連接於也可為虛擬記憶體單 元資料初期化電壓之接地電壓VSS。 玆一面參照第40圖之動作時序圔Μ及第41圖之本體記 憶體單元電容器與虛擬記憶體單元之強電介質電容器之磁 滞特性圖，一面說明該習知強電介質記憶裝置之電路之動 作。第41圖之強電介質電容器之磁滯特性圖中，横軸為關 於記憶體單元之電場，而縱軸為表示其時之電荷。曲線41 為本體記憶體單元之強電介質電容器之磁滯特性，其顯示 在強電介質之電容器中，當電場為零時，如點Β41，點Ε41 所示，仍剩下頑磁（remanence〉如此，縱使將電源OFF (斷 開）之後，仍可利用留在強電介質之電容器内之殘留分極 當做不揮發性之資料，實現不揮發性半導體記憶裝置。在 記憶體單元之資料為“H”時，本體記憶體單元電容器成 為第41圖之點B41之狀態，而在記憶體單元之資料為 時，則成為第41圖之點E41之狀態。又，曲線42為虛擬記 憶體單元之強電介質電容器之磁滞特性；這是，為了通過 點B41與點E41之間，而將曲線41K規定倍率向縱軸方向放 (請先閱讀背面之注意事項再填寫本頁) .裝· 訂 :綵· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 五、發明説明（） A7 B7 大或縮小，K作爲曲線42者。第41圔之曲線41及曲線42之 傾斜度係顯示電容器之容量。因此，此處乃將虛擬記憶體 單元之容量設為本體記憶體單元電容器之容量之大約2倍 。為了讀出記憶體單元之資料，於初期狀態時，將位元線 預電荷控制信號BP作成邏輯電壓“H” ，藉此，將位元線 BL，/BL作成通輯電壓“L”。又，將字線WLO〜WL255、 虛擬字線DWLOcDWLl、儲存元板極CP、虛擬儲存元板極DCP ，作成邏輯電壓“1/’。又，將虛擬記憶體單元資料初期 化用控制1號DCRST作成蘧輯電壓“H”，使虛擬記憶體單 (請先聞讀背面之注意事項#|填寫本頁) •裝. 經濟部中央標準局員工消費合作社印製 元初期彳義41圖之曲線42之點E42之狀態。其次，將位 章務 · 元線預充電控制信號BP作成邐輯電壓“L” *藉此使位元 線BL，/BL成為浮動狀態，同時，將虛擬記憶體單元資料 初期化用控制信號DCRST作成通輯電壓“L” ，藉此使虛擬 記憶體單元電容器之第一電極成為浮動狀態。其次，將字 線WL0、虛擬字線DWL0、儲存元板極CP、虛擬儲存元板極 DCP作成邏輯電壓“Η，|#元線BL讀出本體記憶體單元之 資料，並於位元線/ 虛擬記憶體單元之資料。在此 ，本體記憶體單元之狀態為：資料為“H”時自第41圔之 點B41遷移至點D41，在位元線BL讀出電荷QH ;而資料為“ L”時，自第41圔之點E41遷移至點D41 ，在位元線BL讀出 電荷QL。又，虛擬記憶體單元之狀態為：自第41圖之點E42 遷移至點D42,在位元線/BL讀出電荷QD。其次，將感應 放大器控制信號SAE作成邏輯電壓“H” ，使感應放大器動 作。藉此，本體記憶體單元之狀態為：資料為《Η”時， 訂 ，線· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 6 Α7 Β7 控制信號作成邏輯電壓，藉此使及於虛擬記憶 體單元電_之第一電極與第二電極之電場成零，使虛擬 記憶體單元初期化成第41圖之曲線42之點E42之狀態。於 是，終了資料之讀出及重寫入。在此，以規定倍率，將本 體記憶體單元之強電介質電容器之磁滯特性資料之電荷方 五、發明説明（） 自第41圖之點D41遷移至點E41，而資料為“L”時，保持 第41圖之點D41之狀態。虛擬記憶體單元之狀態為：自第 41圖之點E42遷移至點D42。其次，將儲存元板極CP作成邏 輯電壓_，重寫入本體記憶體單元之資料。藉此，本 體記憶狀態為：資料爲“H”時自第41圖之點E41遷移 至點A41，而資料為“L”時，則自第41圖之點D41遷移至 點E41。其次，將字線WLO及虛擬字線DWLO作成邏輯電壓“ L” ，俥使電場不及於本體記憶體單元電容器及虛擬記憶 體單元電容器。其次，將虛擬儲存元板極DCP作成邏輯電 壓“L” ，又，將感應放大器控制信號SAE作成邏輯電壓“ L” ，使感應放大器SA之動作停止。其次*將位元線預充 電控制信號BP作成邏輯電壓“H” ，藉此使位元線BL、/ BL成接地電If VSS;又，將虛擬記憶體單元資料初期化用 (請先閲讀背面之注意事項和填寫本I·) 裝. -訂 經濟部中央標準局員工消費合作社印製 電容器之容量值成一規 向放大，Μ便決定虛擬記憶體 定容量。 〔發明要解決的課題〕 如依照習知虛擬記憶體單元電容器之容量值之決定方 法*其所決定之容量值輿實際虛擬記憶體單元電容器之動 m 章符! 作中之強電介質電容器之磁滯特性不同，因而一直存在著 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 經濟部中央標準局員工消費合作社印製 A7 __ —__B7_五、發明説明（） 無法決定最適宜之容量等課題。就具體而言，本體記憶體 單元電容器，係使及於其第一電極及第二電極之電場在正 及負極動作；反觀，該虛擬記憶體單元電容器則使及於第 一電極及第二電極之電場僅在單極動作。如此，僅使電場 在單極動作時，因印記效果（如靠一邊動作時受其影響而 特性之動作曲線也偏向一方之效果）而導致虛擬記憶體單 元電容器之磁滞特性異於本體記憶體單元電容器之磁滯特 性。又，就其他課題而言，由於由其面積異於本體記憶體 單元電容器之虛擬記憶體單元電容器所構成，所Μ因製造 上之偏差而使得虛擬記憶體單元電容器之電容值也偏差， 有時會引起動作安全条數變少之問題。又，如導致電源電 壓降低時，來自本體記憶體單元電容器之頑磁（remanence )之電荷則變少，動作安全条數因而變少。此外，如在字 線或虛擬字線之選擇時固定字線或虛擬字線之電位，例如 用N通道型MOS電晶體來構成閘門為字線之記憶體單元電晶 體並將字線作成邏輯電壓，則當將邏輯電壓重 寫入記憶體單元電容器時，重寫入記憶體單元電容器之電 位便自記憶髏單元電晶體之閘門電位只降低記憶體單元電 晶體之閾值，因而存在箸來自殘留分極之電荷變少，動作 安全糸數變少之課題。 〔用Μ解決課題之手段〕 為了解決上述課題，第一發明之強電介質記憶裝置， 係將構成本體記憶體單元之第一強電介質電容器設成與第 一位元線連接，並將構成虛擬記憶體單元之第二強電介質 電容器設成與前述第一位元線成對之第二位元線連接，藉 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） - 8 - (請先閲讀背面之注意事項再填寫本頁) •裝. 訂 厂線_ 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（） 由令前述第二強電介質電容器動作多數次時之容量特性， 將前述第二強電介質電容器設定成一規定容量值，為其特 徽者。 第二發明之強電介質記憶裝置，係於第一發明之強電 介質記憶裝置中，外加於前述第二強電介質電容器之第一 板極及第二板極之電場僅爲，正或負中之一方向而已，為 其特撤者。 第三發明之強電介質記憶裝置，係於第一發明之強電 介質記憶裝置中，外加於前述第二強電介質電容器之第一 板極及第二板極之電場為，正及負之二方向，為其特徼者 0 第四發明之強電介質記憶裝置，係將構成本體記億體 單元之第一強電介質電容器設成與第一位元線連接，並將 構成虛擬記憶體單元之第二強電介質電容器設成與第一位 元線成對之第二位元線連接；前述第二強電介質電容器係 由第一板極及第二板極所構成；前述第一強電介質電容器 具第三板極及第四板極；外加於前述第一板極與前述第二 板極之第一電場，係異於外加於前述第三板極與第四板極 間之第二電場，爲其特擞者。 第五發明之強電介質記憶裝置，係於第四發明之強電 介質記憶裝置中，在資料之諛出時前述第一電場係小於前 述第二電場，為其特擞者。 第六發明之強電介質記憶裝置，係於第四發明之強電 介質記憶裝置中，在資料之寫入時前逑第一電場係小於第 本紙張尺度適用中國國家標準（CNS )八4規格（210><297公釐） -------;---7---裝-- (請先聞讀背面之注意事項再填寫本頁) 訂 線 9 經濟部甲央標準局員工消費合作社印製 A7 B7 五、發明説明（） 二電場，為其特撤者。 第七發明之強電介質記憶裝置，係於第四發明之強電 介質記憶裝置中，在資料之讀出時前述第一電場係大於第 二電場，為其特徴者。 第八發明之強電介質記億裝置，係將構成本體記憶體 單元之第一強電介質電容器設成舆第一位元線連接；前述 第一強電介質電容器具有第三板極及第四板極；在資料之 續出時外加於前述第三板極與第四板極間之第三電場，係 異於資料之寫入時外加於前述第三板極與第四板極間之第 四電場，爲其特擞者。 第九發明之強電介質記憶裝置，係於第八發明之強電 介質記憶裝置中，前述第三電場係大於第四電場，為其特 徽者。 第十發明之強電介質記憶裝置，係於第八發明之強電 介質記憶裝置中，前述第四電場係大於前述第三電場，為 其特撤者。 第十一發明之強電介質記憶裝置，係於第十發明之強 電介質記憶裝置中，升壓前述放大器之電源電壓，藉此使 前述第四電場大於前述第三電場，為其特徽者。 第十二發明之強電介質記憶裝置，係於第十發明之強 電介質記憶裝置中，升壓前述第一位元線之電位，藉此使 前述第四電場大於前述第三電場，為其特擞者。 第十三發明之強電介質記憶裝置，係將構成本體記憶 體簞元之第一強電介質電容器設成與第一位元線連接；前 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 10 - (請先聞讀背面之注意事項再填寫本頁) Γ 經濟部中央標準局員工消費合作社印製 A7 B7 一 ~ . —_ -- -......... 五、發明説明（） 述第一強電介質電容器備有第三板極及第四板極；在資料 之讀出時，外加於前述第三板極與前述第四板極間之第三 電場，κ及資料之寫入時外加於前述第三板極與前述第四 板極間之第四電場均為大於電源電壓，為其特徽者。 第十四發明之強電介質記憶裝置，其特撤為：構成記 憶體單元之第一強電介質電容器具有第三板極及第四板極 ;前述第三板極係透過第一電晶體而連接第一位元線；前 述第一電晶髏之閘門係連接於第一字線；而前述第四板極 則連接於第一儲存元板線；Μ邏輯電壓“H”或“L”使前 述第一字線在選擇後成浮動狀態。 第十五發明之強電介質記憶裝置，其特擞為：於第十 四發明之強電介質記憶裝置中，Μ酱輯電壓“Η”或“L” 使前述第一字線在選擇後成浮動狀態之後，將電場外加於 前述第一儲存元板線與前述第一位元線間。 第十六發明之強電介質記憶裝置，其特徽爲：構成本 體記憶體單元之第一強電介質電容器具有第三板極及第四 板極；前述第三板極，係透過第一電晶體連接第一位元線 ;前述第一電晶體之閘門係連接於第一字線；而前述第四 板極則連接於第一儲存元板線；在前述本體記憶體單元之 資料之寫入將罨場外加於前述第一儲存元板線與前 述第一位元態，使前述第一字線成非選擇。 第十七發明之強電介質記憶裝置，其特擞為：於第十 六發明之強電介質記憶裝置中，在前述本體記憶體單元之 資料之寫入時，藉在前述第一位元線中所讀出之資料之邇 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） ^ 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 11 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（) 輯電壓*改變使前述第一字線成非選擇之時序與使前述第 一儲存元板線之邏輯電壓遷移之時序的輪流。 箄十八發明之強電介質記憶裝置，其特擞在於：構成 虛擬記憶體單元之第二強電介質電容器具有第一板極及第 二板極；前述第一板極係透過第二電晶體連接前逑第二位 元線；前逑第二電晶體之閘門係連接於第一寧擬字線；而

[0H 前述第二板極則連接於第一虛擬儲存元板1線I在前述虛擬 l-ii— 3^* 記憶體單元之資料之寫入時，Μ電場不外Ίτ%前述第一虛 擬儲存元板極與前述第二位元線間之狀態，使前述第一虛 擬字線成非選擇。 第十九發明之強電介質記憶裝置，其特擞為：於第十 八發明之強電介質記憶裝置中，在前述虛擬記憶體單元之 資料之寫入時，藉由在前述第二位元線中所讀出的資料之 邏輯電壓，改變使前述第一虛擬宇線成非選繹之時序，Μ 及使前述第一虛擬儲存元板線之邏輯電壓遷移之時序的輪 滾0 〔作用〕 作成如上逑之構成及動作之強電介質記憶裝置，藉此 可決定虛擬記憶體單元電容器之已考慮過印記效果之最適 宜容量值。又，由面積大致與本體記憶體單元電容器之虛 擬記憶體單元電容器所構成，藉此可增導自製造上之偏差 的動作安全条數，又，對電源電壓之降低也可確保充份之 頑磁，可增大動作安全糸數。又，防止邏輯電壓“Η”之 資料重寫入時之記憶體單元電晶體之闊值降低，並消失因 I ^ ^In — ~~ 裝 訂 線 (讀先閔讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作社印製 A7 ____B7 _五、發明説明（） 頑磁之減少而引起的動作安全条數之減少，使之成為沒有 誤動作之強電介質記憶裝置。 〔實施例〕 Μ下，就本發明強電介質記憶裝置之第一實施例說明 之。 電路構成圖及動作時序圖係與習知者相同；第39圖爲 電路構成圖，第40圖為第39圖之動作時序圖。第1圖中之 曲線1為本體記憶體單元之強電介質電容器之磁滯特性； 第2圖之曲線2為虛擬記憶體單元之強罨介質電容器之磁 滞特性。 在此，本發明強電介質記憶裝置之特擞係在於虛擬記 憶體單元電容器之容量值之設定。首先，於第1圖中，曲 線41為習知本體記憶體單元之強電介質電容器之磁滯特性 。此曲線41為對本體記憶體單元兩電極加諸正負之電場而 加Μ測定者。然而，當增加對兩極加諸正負電場之次數時 ，發現因印記效果而磁滞特性卻如第1圖之曲線41所示， 儘管為同一電場也向電荷變大之方向挪移，不久卽飽和起 來。由於必需重覆幾次之同一動作來使用虛擬記憶體單元 電容器，因此除非如第1圖之曲線1所示Μ磁滞特性已飽 和之狀態之資料來設定容量值，否則會從理想狀態之設定 偏移。於是，依本發明之強電介質記憶裝置，首先，增加 對電容器之兩電極施加電場之次數，將此狀態之特性示於 第2圖之曲線1，Μ作為本體記憶體單元之強電介質電容 器之磁滯特性。在此，記憶體單元之資料爲“Η”時之讀 • 1— (請先閱讀背面之注意事項再填寫本頁) •裝· *•11 線_ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 ______B7 __ 五、發明説明（） 出電荷量係QH，而記憶體單元之資料為“l”時之讀出電 荷量則為QL。其次，將曲線1向縱向以規定倍率放大成， 一通過記憶體單元之資料為“H”狀態之點B1與“L”狀態 之點E1之中央點之曲線2，將此曲線2作為虛擬記憶體單 元電容器之磁滯特性設定之。第2圔之曲線1及曲線2之 傾斜度係表示電容器之容量。因此，在此，虛擬記憶體單 元電容器之容量值係Μ本體記憶體單元電容器之容量值之 35倍之設定為理想狀態。虛擬記憶體單元電容器之動作為 對兩電極施加正或負之一方之電場之狀態之動作。如假定 與習知一樣將虛擬記憶體單元電容器之容量值設定為本體 • · 記憶體單元電容器之容量值之2倍，則吾人可發現記憶體 單元之資料“L”之讀出之電荷量差只是本發明之理想狀 態之40%而已。如本發明_於將讀出電荷量差設計成最 大，因此感應放大器之感_取使有偏差也不會有誤動作 1« ，且即使因電源電壓為低狀態而讀出電荷量差變小時也動 作，從而可知能作成Μ更低壓動作之強電介質記憶裝置。 就本發明強電介質記憶裝置之第二實施例說明如下。 此實施例為，使外加於虛擬記憶體單元電容器之兩電 極間之電場，在正或負之任一方重覆多次之動作，Μ此時 之磁滯特性之資料設定虚擬記憶體單元電容器之容量值者 。電路構成圖及動作時序圖係與習知者一樣，第39圖為電 路構成圖，第40圖為第39圖之動作時序圖。第3圖之曲線 1爲本體記憶體單元之強電介質電容器之磁滞特性，曲線 3為虛擬記憶體單元之強電介質電容器之特性。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） I- — ΙΊ ""裝 . —訂 I I I I I 線 (詩先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 __B7 _ 五、發明説明（） 在此，本發明強電介質記憶裝置之特徴係在於：使外 加於虚擬記憶體單元電容器之電場在正或負之任一方重覆 多次之動作，以此時之資料設定最適宜之容量值，藉此可 設定比第一實施例更為理想狀態之容量值。比第一實施例 更進步的是，虛擬記憶體單元電容器之磁滯特性，因印記 效果，而如第3圔之曲線3所示，其傾斜度更小於令電場 在正負兩方重覆多次動作時之磁滯特性之曲線1。使用此 曲線3之資料決定虛擬記憶體單元電容器之最適宜之容量 值。其決定方法為：將第3圖之曲線3向縱向Μ規定倍率 放大成，一通過記憶體單元之資料為“Η”狀態之點Β1與 “L”狀態之點Ε1之中央點之曲線4 (第4圖〉，將此曲線 4作為虛擬記憶體單元電容器之磁滞特性設定之。第3圖 之曲線3及第4圖之曲線4之傾斜度，係表示電容器之容 量。因此，在此，虛擬記憶體單元電容器之容量值，係Μ 本體記憶體單元電容器容量值之7倍之設定為理想狀態。 假定按照Μ往將虛擬記憶體單元電容器之容量值設定爲本 體記憶體單元電容器之容量值之2倍，則記憶體單元之資 料“L”之讀出電荷量差變為零，而無法正常動作。如本 發明，利用對應於虛擬記憶體單元電容器之動作狀態之磁 滞特性，將讀出電荷量差設計成最大，在設計正常動作之 強電介質記憶裝置上，成為不可或缺者。 其次，就本發明強電介質記憶裝置之第三實施例說明 如下。 第三實施例為：如第一實施例所述，令外加於虛擬記 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） J ^ I 1^~裝 I訂 ^線 -· (諳先閔讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） 憶體單元電容器之兩極間之電場在正負之兩方動作，利用 使外加於虛擬記憶體單元電容器之電場在正負兩方重覆多 次動作時之磁滯特性之資料，設定虛擬記憶體電容器之容 量值；Μ及實際之虛擬記憶體單元電容器之動作也使外加 於其兩電極間之電場在正負之兩方動作者。第5圖為電路 構成圖；第6圖為第5圖之動作時序圖。第2圖之曲線1 為本體記憶體單元之強電介質電容器之磁滞特性，曲線2 為虛擬記憶體單元之強電介質電容器之磁滯特性。 WLO〜WL255為字線；DWLO、DWL1為虛擬字線；BL、/ BL為位元線；CP為儲存元板極；DCP為虛擬儲存元板極；Β Ρ為位元線預充電控制信號；DCRSTE為虛擬記憶體單元資 料初期化用控制信號；SAE為感應放大器控制信號；VSS爲 接地電壓；SA為感應放大器；C0〜C255為本體記憶體單元 電容__^DCO, DC1爲虛擬記億體單元電容器；QnO〜Qn255

、卜 QnRO, QnRl，QnBPO，QnBPl為 N通道型 M0S 務 電晶體，QpRO〜QpRl為P通道型M0S電晶體；QL為本體記憶 體單元“L”資料讀出電荷量；QH為本體記憶體單元“H” 資料譲出電荷量；dD為虛擬記憶體單元資料讀出電荷量； RSTDT爲虛擬記憶體單元電容器復位電壓。 首先，就第5画之電路構成圖說明之》此電路構成圖 大致與習知之第39圖相同；在感應放大器SA連接有位元線 BL，/ BL。感應放大器SA係用感應放大器控制信號SAE來 控制。虛擬記憶體單元電容器之第一電極*係透過閘門為 虛擬字線之虛擬記憶體單元電晶體而連接於位元線；而第 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I- ~I I 裝 I I 訂— I I 線 . { (請先閱讀背面之注意事項再填寫本頁) A7 B7 容器之第三電極，係透過闊門為字線之本體記憶體單元電 晶體而連接於位元線；第四電極則連接於 五、發明説明（ 二電極則連接於虛擬儲存元板極DCP ，本體記憶體單元電 儲存元板極 正.f CP。又，虛擬記憶體單元電容器之第一電_係透過Μ虛 擬記憶體單元資料初期化用控制信號DCRST爲閘門之Ν通道 MOS電晶體QnRl及Μ信號DCRST之反轉信號為閘門之Ρ通道 型MOS電晶體l^|fl，而連接於一為虛擬記憶體單元資料初 期化電壓之虛@憶體單元電容器镡位電壓。 就該強電介質記憶裝置之電路之動作，一照第6 圖之動作時序圖及第6圖之本體記憶體單元電容器與虛擬 記憶體單元之強電介質電容器之磁滯特性圖，一面說明之 。在第2圖之強電介質電容器之磁滞特性圖中，横軸係顯 示施加於記憶體單元電容器之電場；而縱軸則顯示其時之 電荷。曲線1為本體記憶體單元之強電介質電容器之磁滯 特性；而在強電介質之電容器，電場為零時也留有如點B1 、點E1所示之頑磁。曲線2為虚擬記憶體單元之強電介質 電容器之磁滞特性；其被設成在初期狀態時電場不施加於 強電介質，而電場為零時在點E2(〇)。首先，為了讀出記 憶體單元之資料，而将位元線预充電控制信號BP作成邏輯 電壓，作為初期狀態，藉此使位元線BL，/BL成邏 輯電壓。又，使字線WLO〜WL255、虛擬字線DWLO， DWL1、儲存元板極CP、虛擬儲存元板極DCP成邏輯電壓“L w。又，將虛擬記憶體單元資料初期化用控制信號DCRST 作成邏輯電壓，使虛擬記憶體單元初期化成第2圖 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------：---7-----Ί 裝----^---訂一---.--—Ί·0 (讀先閔讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -17 - A7 B7 五、發明説明（） 經濟部中央標率局員工消費合作社印製 之曲播2之點E2狀態。其次，將位元線預充電控制信號BP 做成邏輯電壓“L，，藉此使位元線BL，/BL成浮動狀態 ，並將虛擬記憶醱單元資料初期化用控制信號DCRST做成 邏輯電壓“L” ，藉此使虛擬記憶體單元電容器之第一電 極成浮動狀態。其次，將字線WLO、虛擬字線DWLO、儲存 元板極CP及虛擬儲存元板極DCP作成邏輯電壓“H”，於位 元線BL讀出本體記憶體單元之資料*並在位元線/BL讀出 虛擬記憶體單元之資料。在此，本體記憶體單元之狀態為 :資料為“H”時，自第2圖之點B1遷移至點D1，於位元 線BL讀出電荷QH ，資料為“Lw時自第2圖之點E1遷移至 點D1，於位元線BL讀出電荷QL;而虛擬記憶體單元之狀態 為：自第2圖之點E2遷移至點D2(D1)，於位元線/BL讀出 電荷QD。其次，將感應放大器控制信號SAE做成邏輯電壓 “H” ，使感應放大器SA動作。藉此，資料為時，本 體記憶體單元之狀態爲，自第2圖之點D1遷移至點E1，而 使虚擬記憶體單元保持第2圖之點D2狀態；而資料為“L ”時，則使本體記憶體單元保持第2圖之點D1之狀態，虛 擬記憶體單元之資料便自第2圖之點D2遷移。其次，使儲 存元板極CP成邐輯電壓WL” ，重寫入本體記憶體單元之 資料。藉此，本體記憶體單元之狀態為：資料為“H”時 ，自第2圖之點E1遷移至點A1 ;而資料為“L”時自第2 圖之點D1遷移至點E1。又，也使虛擬儲存元板極DCP成邏 輯電壓。其次，將字線WLO及虛擬字線DWLO作成邐輯電壓 ，俥使電場不施加於本體記憶體單元電容器及虛擬 18 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS )八4規格（210X 297公釐） Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明（） 記憶體單元電容器。其次，將感應放大器控制信號SA作成 邏輯電壓，使感應放大器之動作停止。又，將虛擬 記憶體單元資料初期化用控制信號DCRST作成邐輯電壓“ Η ”，將虛擬記憶體電容器復位電壓RSTDT作成遜輯電壓“Η ”，使虛擬記憶鼸單元之狀態自第2圖之點Ε2遷移至點Α2 。此後，將虛擬儲存元板極DCP做成邏輯電壓“Η” ，虛擬 記憶體單元電容器復位電壓RSTDT做成邏輯電壓“L，使虛 擬記憶體單元之狀態自第2圖之點Α2遷移至點D2,進而， 將虛擬儲存元板極DCP做成邏輯電壓“ L” ，使虛擬記憶體 單元之狀態自第2圖之點D2遷移至點Ε2，藉此使虛擬記憶 體單元之狀態成初期狀態。又，將位元線預充電控制信號 ΒΡ做成遢輯電壓“Η” ，藉此使位元線BL，/BL成邏輯電 壓“L”，作為初期狀態。 在第三實施例，於虛擬記憶體單元電容器之動作時必 使外加於兩電極間之電場，在正負兩方動作，藉此可使虛 擬單元電容器作成印記效果之影饗少之動作，使動 作安之減少消除、Μ及作成無誤動作之強電介質記憶 裝置。 其次就本發明強電介質記憶裝置之第四實施例說明之 0 第四實施例為，將外加於虚擬記憶體單元電容器之兩 電極間之電場值，設定成與外加於本體記憶體單元電容器 兩電極間之電場值不同之值，藉此設定從虛擬記憶體單元 電容器讀出之電荷量者。首先，本實施例為：電荷之重寫 (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 -線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 19 五、發明説明（ A7 B7 入時*將外加於虚擬記憶體單元電容器兩電極間之電場值 與外加於本體記憶體單元電容器兩電極間之電場值做成相 同；並在電荷之讀出時，將外加於虛擬記憶體單元之電容 器兩電極間之電場值，作成小於外加於本體記憶體單元甯 容器兩電極間之電場值；藉此設定來自虛擬記憶體單元電 容器之基準電荷量者。第7圖爲整體電路構成圖；第8圖 為第7圖之動作時序圖。第9圔之曲線1為本體記憶體單 元之強電介質電容器之磁滯特性；曲線9為虛擬記憶體單 元強電介質罨容器之磁滞特性；第10圖為儲存元板極CP及 虛擬儲存元板極DCP之信號產生電路構成圖。 WL0〜WL255爲字線；DWLO, DWL1為虛擬字線；BL，/ BL為位元線；CP為儲存元板極；DCP為虛擬儲存元板極； BP爲位元線預充電控制信號；DCRST、DCRST2為虛擬記憶 體單元資料初期化用控制信號；SAE為感應放大器控制信 VSS為接地電壓；VDD為電源電壓；SA爲感應放大器； C255為本體記憶體單元電容器；DCO、DC1為虛擬記憶 QnDl、 QnBPO、 QnBPl 陶 ίίΐ Άρ〇 ψ- 4 ” ：')!— ϋIT線 (請先闖讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作社印製 所—ΐ 體單元電容器；QnO〜Qn255、 正 、QnClOl 〜QnC105、QnRO 〜通道型 M0S 電晶體； QPC101〜QpC104爲P通道型M0S電晶體；QL為本體記憶體單 元“L”資料讀出電荷量；QH為本體記憶體單元“Η”資料 讀出電荷量；QD為虛擬記憶體單元資料讀出電荷量；CPC 為儲存元板極控制信號；DCPC為虛擬儲存元板極控制信號 首先，就第7圖之電路構成圖說明之。位元線BL，/ 本紙張尺度適用中國國家標隼（CNS ) A4规格（210X297公釐） 20 A7 B7 五、發明説明（） BL係連接於感應放大器SA。該感應放大器SA係藉感應放大 器控制信號來控制。虛擬記憶體單元電容器之第一電極， 係透過閘門為虛擬字線之虛擬記憶體單元電晶體而連接於 位元線，第二電極則連接於虛擬儲存元板極DCP。本體記 憶體單元電容器之第三電極，係透過閘門為字線之本體記 憶體單元電晶體而連接於位元線，第四電極則連接於儲存 元板極CP。又，虛擬記憶體單元電容器之第一電極，係透 過Μ虛擬記憶體單元資料初期化用控制信號DCRST之反轉 信號為閘門之Ρ通道型MOS電晶體QPR1，而連接於虛擬記憶 體單元資料初期化電壓即電源電壓VDD。又，第10圖之電 路構成包含：一電路，係Μ儲存元板極控制信號CPC為輸 入信號，並Μ與之同相且振幅為接地電壓VSS與電源電壓 VDD之儲存元板極信號CP作為輸出信號；及一電路，係以 虛擬儲存元板極控制信號DCPC為輸入信號，並與之同相且 振幅為接地電壓VSS與〔電源電壓VDD-Vtn(N通道型M0S電 晶體之闕值）〕之儲存元板極信號CP作為輸出信_在此 雖Μ儲存元板極信號CP之邏輯電壓“H”之電 (電源 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 線· 經濟部中央標準局員工消費合作社印製 電壓VDD-Vtr〇，但配合所使用之強電介質電容器之磁滞特 性作成一規定電壓值。 就此強電介質記憶裝置之電路之動作，一面參照第8 圖之動作時序圖及第9圖之本體記憶體單元電容器與虛擬 記憶體單元強電介質電容器之磁滞特性圖，一面說明之。 於第9圖之強電介質電容器之磁滞特性圖中，横軸係顯示 施加於記憶體單元電容器之電場，而縱軸則顯示其時之電 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -21 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） 荷。曲線1爲本體記憶體單元之強電介質電容器之磁滞特 性；而在強電介質之電容器，電場為零時也留有如點B1、 點E1所示之頑磁。曲線9為虛擬記憶體單元之強電介質電 容器之性；其被設成在初期狀態時電場不施加於強 電介質，場為零時在點B9。首先，為了讀出記憶體單 元之資料，而將虛擬記憶體單元資料初期化用控制信號 DCRST、DCRST2均作成邏輯電壓“H” ，使虛擬記憶體單元 成第9圖之曲線9之點A9之狀態。又，將位元線預充電控 制信號BP作成邏輯電壓，藉此使位元線BL，/BL成 邏輯電壓“L” 。又，將字線WLO〜WL255、虛擬字線DWLO ，DWL1、儲存元板極CP、虛擬儲存元板極DCP做成邏輯電 壓“L”。其次，將虛擬記憶體單元資料初期化用控制信 號DCRST做成邏輯電壓“L” ，使虚擬記憶體單元初期化成 第9圖之曲線9之點B9之狀態。其次，將位元線預充電控 制信成邏輯電壓“L”，藉此使位元線BL, /BL成 浮動aW;並將虚擬記憶體單元資料初期化用控制信號 DCRST2做成邇輯電壓“L” ，藉此使虛擬記憶體單元電容 器之第一電極成浮動狀態。其次，將字線WLO、虛擬字線 DfcILO。儲存元板極CP及虛擬儲存元板極DCP做成邏輯電壓 « IT ，於位元線BL讀出本體記憶體單元之資料，並於位 元線/BL諛出虛擬記憶體單元之資料。在此，本體記憶體 單元之狀態為：資料為WH”時，自第9圖之點B1遷移至 點D1，於位元線讀出電荷QH，資料爲“ L”時，自第9圖 之點E1遷移至點D1，於位元線BL諛出電椅QL ;而虛擬記憶 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -------；---,η----裝------訂------線 (請先閔讀背面之注意事項再填寫本頁) 22 .經濟部中央標準局員工消費合作社印製 A7 〜_;_^_B7 _ 五、發明説明（） 體單元之狀態為：自第9圖之點B9遷移至點D9,於位元線 / BL讀出電荷QD。其次，將感應放大器控制信號SA做成邏 輯電壓“H” ，使感應放大器SA動作。藉此，資料為 時，本體記憶體單元之狀態為，自第9圖之點D1遷移至點 E1，而虛擬記憶體單元之狀態則保持第9圖之點D9之狀態 ;資料為“L”時，本體記憶體單元之狀態為保持第9圖 之點D1之狀態，而虛擬記憶體單元之狀態則自第9圖之點 D9遷移至點E9。其次，使儲存元板極CP成通輯電壓“ L” ，重寫入本體記憶體單元之資料。藉此，本體記憶體單元 之狀態為：資料為“H”時，自第9圖之點E1遷移至點A1 ，而資料為“L”時，自第9圖之點D1遷移至點E1。其次 ，將字線WLO及虛擬字線DWLO做成邏輯電壓“L”，俥使電 場不施加於本體記憶體單元電容器及虛擬記憶體電容器。 其次，也將虛擬儲存元板極DCP做成邏輯電壓“L” ，且將 感應放大器控制信號SAE做成邏輯電壓“L”，使感應放大 器SA之動作停止。其次，將虛擬記憶體單元資料初期化用 控制信號DCRST、DCRST2做成邐輯電壓“H” ，使虛擬記憶 體單元之狀態自第9圖之點E9遷移至點A9。又，將位元線 預充電控制信號BP做成邏輯電壓“H”，藉此使位元線BL ，/BL成邏輯電壓ML”，M作為初期狀態。 在本第四實施例，於虛擬記憶體單元電容器之動作時 必使外加於兩電極間之電場在正貪兩方動作，藉此可使虛 擬記憶體單元電容器作成印記效果之影饗少之動作，使動 作安全条數之減少消除，Μ及作成無誤動作之強電介質記 本紙張尺度適用中國國家標隼（CNS〉Α4規格（210X297公釐） ； Γ n II I I I n 訂 I I I I 線 t. (請先閔讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（） 憶裝置。又，由於預先將本體記憶體單元電容器與虛擬記 憶體單元電容器之大小作成大致相同，適當地設定施加於 用來讀出資料之虛擬記憶體單元電容器兩電極間之電壓， 藉此設定基準電壓，因此幾乎沒有因記憶體單元之製造上 之偏差而造成的基準電壓之偏離。又，由於外加於虛擬記 憶髏單元電容器兩電極間之電場係小於電源電壓VDD ，故 可減少其部分之電力消耗。 其次，就本發明強電介質記憶裝置之第五實施例說明 之0 第五實施例爲：與第四實施例一樣，將外加於虚擬記 憶體單元電容器兩電極間之電場值*設定成與外加於本體 記憶體單元電容器兩電極間之電場值不同之值，藉此設定 從虛擬記憶體單元謅出之電荷量者。此第五實施例為：電 荷之讀出時，將外加於虛擬記憶體單元電容器兩電極間之 電場值與外加於本體記憶體單元電容器兩電極間之電場值 做成相同。並在電荷之重寫入時，將外加於虛擬記憶體單 元電容器兩電極間之電場值，作成小於外加於本體記憶體 單元電容器兩電極間之電場值；藉此設定來自虛擬記憶體 單元電容器之基準電者。第11圔為整體電路構成圖； 第12圖為第11圖之動#1_序圖。第13圖之曲線1爲本體記 憶醍單元強電介質電容器之磁滯特性；曲線13為虛擬記憶 體單元強電介質電容器之磁滯特性。 WLO〜WL255為字線，DWLO, DWL1為虛擬字線；BL，/ BL為位元線；CP為儲存元板極；DCP爲虛擬儲存元板極； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — ί ^---：----裝------訂-----—Ί. 0 { (請先閱讀背面之注意事項再填寫本頁) -24 - 經濟部中央標準局員工消費合作社印製 A7 B7 -------—- 五、發明説明（） BP為位元線預充電择制信號；DCRST，DCRST2爲虛擬記憶 體單元資料初期化甩控制信號；SAE為感應放大器控制信 號；VSS為接地電壓；VDD為電源電壓；SA爲感應放大器； C0〜C255爲本體記憶體單元電容器；DCO, DC1為虛擬記憶 體單元電容器；Qn〇〜Qn255、QnDO，QnBPO，QnBPl，QnC 101〜QnC105, QnRO〜QnR3為N通道型MOS電晶體；QL為本 體記憶體單元“L”資料讀出電荷量；QH為本體記憶體單 元資料讀出電荷量；QD爲虛擬記憶體單元資料讀出 電荷置。 首先就第11_之電路構成圖說明之。位元線BL，/ BL 係連接於感應放大器SA。該感應放大器SA係藉感應放大器 控制信號來控制。虛擬記憶體單元電容器之第一電極，係 透過閘門爲虛擬字線之虛擬記憶體單元電晶體而連接於位 元線，第二電極則連接於虛擬儲存元板極DCP。本體記憶 體單元電容器之第三電極，係透過閘門爲字線之本體記憶 醱單元電晶體而連接於位元線，第四電極則連接於儲存元 板極CP。又，虛擬記憶體單元電容器之第一電極，係透過 Μ虛擬記憶體單元資料初期化用控制信號DCRST為閘門之N 通道型M0S電晶體（JnRl，而連接於虛擬記憶體單元資料初 期化電壓即電源電壓VDD;並透過Μ控制信號DCRST2為闊 門之Ν通道型M0S電晶醱QnR3，而連接於虛擬記憶體單元資 料初期化電壓即接地電壓VSS。於此電路中，可將虛擬記 憶體單元電容器之第一電極，做為〔電源電壓VDD-Vtn(N 通道型M0S電晶體之闕值）〕。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ; IM· 11— n 訂— —~ ―線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（） 就此強電介質記憶裝置之電路之動作，一面參照第12 圖之動作時序圖及第13圖之本體記憶體單元電容器與虛擬 記憶髏單元強電介質電容器之磁滯特性圖，一面說明之。 於第13圖之強電介質電容器之磁滯特性圖中，横軸係顯示 施加於記憶體單元電容器之電場，而縱軸則表示其時之電 荷。曲線1為本體記憶體單元之強電介質電容器之磁滞特 性，而在強電介質之電容器，電場為零時也留有如點B1， 點E1所示之頑磁。曲線13為虛擬記憶體單元強電介質電容 器之磁滯特性；其被設成在初期狀態時電場不施加於強電 介質，而電場為零時在點B13。首先，為了讀出記憶體單 元之資料，而將虛擬記憶體單元資料初期化用控制信號 DCRST做成遢輯電壓“Hw ，並將DCRST2做成邐輯電壓“L ”，使虚擬記憶體單元成第13圖之曲線13之點A13之狀態 。又，將位元線預充電控制信號做成邏輯電壓“H”，藉 此使位元線BL，/ BL成邏輯電壓“L”。又，將字線WLO〜 WL255、虛擬字線DWLO, DWL1、儲存元板極CP、虛擬儲存 元板極DCP做成遢輯電壓‘L”。其次將虛擬記憶體單元資 料初期化用控制信號DCRST做成邏輯電壓“L”、將控制信 號DCRST2做成遛輯電壓“H” ，使虛擬記憶體單元初期化 成第13圔之曲線13之點B13之狀態。其次，將位元線預充 電控制信號BP做成邐輯電壓“L”，藉此使位元線BL，/ BL成浮動狀態；並將虛擬記憶體單元資料初期化用控制信 號DCRST2做成翅輯電壓“L” ，藉此使虛擬記憶體單元電 容器之第一電極成浮動狀態。其次，將字線WLO、虛擬字 (請先聞讀背面之注意事項再填寫本頁) •裝. 訂 -線 本紙浪尺度適用中國國家標準（CNS ) A4规格（2I0X297公釐） 經濟部中央標準局員工消費合作社印製 A7 一_____B7 __ 五、發明説明（） 線DWLO、儲存元板極CP、虛擬儲存元板極DCP做成邏輯電 壓“H” ，於位元線BL繽出本體記憶體單元之資料，並於 位元線/ BL讀出虛擬記憶體單元之資料。在此，本體記憶 體單元之狀態為：資料為“H”峙，自第13圖之點B1遷移 至點D1，於位元線BL讀出電荷QH，資料為“L”時自第13 圖之點E1遷移至點D1，於位元線BL讀出電荷QL ;而虛擬記 憶體單元之狀態則自第13圖之點B13遷移至點D13，於位元 線/ BL讀出電荷QD。其次，將感應放大器控制信號SAE做 成邏輯電壓“H”，使感應放大器SA動作。藉此，資料為 “ Hw時，本體記憶體單元之狀態為，自第13圖之點D1遷 移至點E1，而虛擬記憶曄單元狀態則保持第13圖之點D13 之狀態••資料爲"L”時，本體記憶體單元之狀態為保持 第13圖之D1之狀態，而虛擬記憶體單元之狀態則自第13圖 之點D13遷移至點E13。其次，使儲存元板極CP成邏輯電壓 “L” ，重寫入本體記憶體單元之資料。藉此，本髏記憶 體單元之狀態為：資料為“H”時，自第13圔之點E1遷移 至點A1，而資料為“L”時，自第13圖之點D1遷移至點E1 。其次將字線WLO及虛擬字線DWLO做成邏輯電壓w L” ，俥 使電場不施加於本體記憶體單元電容器及虛擬記憶體單元 電容器。其次也將虛擬儲存元板極DCP做成邏輯電壓“L” ，且將感應放大器控制信號SAE做成邏輯電壓“L”，使感 應放大器SA之動作停止。其次，將虚擬記憶體單元資料初 期化用控制信號DCRST、DCRST2做成邏輯電壓WH” ，使虛 擬記憶體單元之狀態自第13圖之點E13遷移至點A13。又， 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） I ^11ΙΊ n n ^^—^1 I n I 線 (請先聞讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 ff 五、發明説明（） 將位元線預充電控制信號BP做成邏輯電壓“H”，藉此使 位元線BL，/BL成邏輯電壓，以作為初期狀態。 在本第五實施例，於虛擬記憶體單元電容器之動作時 必使外加於兩電極間之電場在正負兩方動作，藉此，可使 虛擬記憶體單元電容器作成印記效果之影響少之動作，使 動作安全条數之減少消除，Μ及作成無誤動作之強電介質 記憶裝置。又，由於預先將本體記憶體單元電容器與虛擬 記憶體單元之大小作成大致相同，適當地設定施加於用來 纊出資料之虛擬記憶體單元之電容器兩電極間之電壓，藉 此設定基準電壓，因此幾乎沒有因記憶體單元之製造上之 偏差而造成的基準電壓之偏離。又，與第四實施一樣，由 於外加於虛擬記憶體單元電容器兩電極間之電場係小於電 源罨壓VDD，故可減少其部分之電力消耗。 其次，就本發明強電介質記憶裝置之第六實施例說明 之。第六實施例係與第四實施例一樣，將外加於虛擬記憶 體單元電容器兩電極間之電場值，設定成與外加於本體記 憶體單元電容器兩電極間之電場值不同之值，藉此設定從 虛擬記憶體單元縯出之電荷量者。此第六實施例為：電荷 之讀出時，将外加於虛擬記憶體單元電容器兩電極間之電 場值，作成大於外加於本體記憶體單元電容器兩電極間之 值，藉此設定來自虛擬記憶體單元電容器之基準 n。又，不進行電荷之重寫入，而僅使用資料之 侧。整體電路構成圖係與習知之第39圖一樣。第14圖為虛 擬儲存元板信號產生電路；第15圖第39圖之動作時序圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —i J— J— In n I ^ I —HI—Ji ^ . / _v (請先閱讀背面之注意事項再填寫本頁) 28 A7 B7 經濟部中央標準局員工消費合作社印製 j— 』 章務 信號為邏輯電壓“L” 時，節點Ν1401為VDD，電晶體Qnl402爲ON(接通），電晶體 QP1401為OFF (斷開〉，電極DCP之信號爲VSS。又，電晶體 Qnl402為ON，節點N1403成為VDD。其次，控制信號S1為遛 輯電壓“H”時，節點N1401爲VSS，電晶體Qnl402為OFF , QP1403爲ON，而將節點1403之電壓傳達給信號DCP。又， 五、發明説明（） 第16圖之曲線1為本體記憶體單元之強電介質電容器之磁 滯特性。曲線13為虛擬記憶體單元強電介質電容器之磁滞 特性。 WLO〜WL255為字線；DWLO，DWL1為虛擬字線；BL，/ BL為位元線；CP為儲存元板極；DCP為虛擬儲存元板極； BP為位元線預充電控制信號；DCRST為虛擬記憶體單元資 料初期化用控制信號；SAE為感應放大器控制信號·· S1為 控制信號；Ν14Ό1〜N1403為節點名；VSS為接地電壓；VDD 為電源電壓；SA為感應放大器；C0〜C255為本體記憶體單 元電容器；DCO, DC1為虛擬記憶體單元電容器；C1401為 電容器；QnO〜Qn255、QnO、QnDl、QnBPO、QnBPl、QnRO 、QnRl為N通道型MOS電晶體；QL為本體記憶體單元“L” 資料讀出電荷量；QH爲本體記憶體單元“Η”資料讀出電 荷量；QD爲虛擬記憶體單元資料讀出電荷量。 第39圖之整體電路圖係與習知者相同。首先，就供給 第39圖虛擬儲存元板極DCP之信號的第14圖虛擬儲存元板 信號產生電路，簡述之。虛擬儲存元板極DCP之信號係與 控制信號S1同相且產生振幅高電壓VSS及電源電壓 JJ- Ί ' VDD之電壓 <在此為2X VDD)。當& & 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —I ^ ~ n —訂— I I 線 (請先閱讀背面之注意事項再填寫本頁) 29 - A7 B7 經濟部中央標準局員工消費合作社印製 儲存元板極CP、虛擬儲存元板極DCP做成邏輯雷壓 接地電壓VSS。其次，將虛擬記憶體單元資料化用 章務· 五、發明説明（ 節點N1403之電壓，當初雖是VDD，但被電容器升壓，在理 想之狀態時成（2X VDD>。 就此強電介質記憶裝置之電路之動作，一面參照第15 圖之動作時序圖及第16圖之本體記憶體單元電容器與虛擬 記憶體單元強電介質電容器之磁滯特性圖，一面說明之° 於第16圖之強電介質電容器之磁滯特性圖中，横軸係顯示 施加於記憶體單元電容器之電場，而縱軸則表示其時之電 荷。曲線1為本體記憶體單元之強電介質電容器之磁滯特 性，而在強電介質之電容器，電場為零時也留有如點B1， 點E1所示之殘留分極。曲線16為虛擬記憶體單元強電介質 電容器之磁滞特性；其被設成在初期狀態時電場不施加於 強電介質，而電場為零時成點B16。首先，為了讀出記憶 體單元之資料，而將虛擬記憶體單元資料初期化用控制信 號DCRST做成邏輯電壓M IT，使虚擬記憶體單元成第16圖 之曲線16之點B16之狀態。又，將位元線預充電控制信號 做成邏輯電壓“H” ，藉此使位元線BL，/BL成邏輯電壓 。又，將字線WLO〜WL255、虛擬字線DWLO, DWL1、 L，，即 控制信號DCRST做成邏輯電壓“L” ，使虛擬記憶體單元第 一電極成浮動狀態。又，將位元線預充電控制信號做成邏 輯電壓“L” ，藉此使位元線BL，/BL成浮動狀態。其次 ，將字線WLO,虛擬字線DWLO、儲存元板極CP、虛擬儲存 元板極DCP做成邐輯電壓“H”，於位元線BL讀出本體記憶 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） .. ; 、1τ線 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） 體單元之資料，並於位元線/BL讀出虛擬記憶髏單元之資 料。在此將虚擬儲存元板極DCP做成邏輯電壓“Hw為自電 源電壓VDD升壓的電壓（2XVDD〉。在此，本體記憶體單元 之狀態為：資料為“ H”時，自第16圖之點B1遷移至點D1 ，於位元線BL讀出電荷QH，資料為“L”時自第16圖之點 E1遷移至點D1，於位元線BL諛出電荷QL;而虛擬記憶體單 元之狀態則自第16圖之點B16遷移至點D16,於位元線/BL 讀出電荷QD。其次，將感應放大器控制信號SAE做成蘧輯 電壓，使感應放大器SA動作。藉此，資料為“H”時 ，本體記憶體單元之狀態為，自第16圖之點D1遷移至點E1 ，而虛擬記憶體單元狀態則保持第16圖之點D16之狀態； 資料為“L”時，本體記憶體單元之狀態為保持第16圖之 D1之狀態，而虛擬記憶體單元之狀態則自第16圖之點D16 遷移至點次，使儲存元板極CP成邐輯電壓“L” ， 重寫入本體11¾體單元之資料。藉此，本體記億體單元之 狀態為：資料為“H”時，自第16圖之點E1遷移至點A1，

而資料為“L”時，自第16圖之點D1遷移至點E1。其次將 字線WLO及虛擬字線DWLO做成通輯電壓“ L” ，俾使電場不 施加於本體記憶體單元電容器及虛擬記憶體單元電容器。 其次也將虛擬儲存元板極DCP做成邏輯電壓“L” ，且將感 應放大器控制信號SAE做成邏輯電壓“L” ，使感應放大器 SA之動作。其次，將虛擬記憶體單元資料初期化用控制信 號DCRST做成邏輯電壓“H”，使虛擬記憶體單元之狀態成 第16圖之點B16之狀態。又，將位元線預充電控制信號BP 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

T 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） 做成邐輯電壓“H” ，藉此使位元線BL，/BL成通輯電壓 “L” ，Μ作為初期狀態。 在此第六實施例，由於於虛擬記憶體單元電容器之動 作時預先將本體記憶體單元電容器與虛擬記憶體單元電容 器之大小設成大致相同，將用來讀出資料的虛擬記憶體單 元電容器之兩電極之施加電壓，做成大於本體記憶體單元 電容器之兩電極之施加電壓，藉此製作基準電壓，因此具 有幾無因記憶體單元電容器之製造上之誤差而造成的基準 電壓之偏離等效果。 其次*就本發明強電介質記憶裝置之第t實施例說明 之。 第七實施例為本體記憶體單元之資料讓出時能多讀出 其讀出電荷量為目的之實施例，也就是，在資料之讀出時 將儲存元板極CP之電壓升高至大於電源電壓VDD，藉此增 大施加於本體記憶體單元電容器兩電極之電場值，使讀出 電赭量增多者。整體電路構成圔係與習知之第39圖相同， 儲存元板信號產生電路也同於第六實施例之第14圖，其中 第14_之虛擬儲存元瑕^號DCP成為儲存元板信號CP。第 17圓為動作時序圖。圖之曲線1為習知本體記憶體單 [« 元強電介質電容器之磁滯特性；而曲線18為本實施例之本 體記憶體單元強電介質電容器之磁滯特性。 WLO〜WL255為字線；DWLO, DWL1為虛擬字線；BL，/ BL為位元線；CP為儲存元板極；DCP為虛擬儲存元板極； BP為位元線預充電控制信號；DCRST為虛擬記憶體單元資 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、言 32 A7 B7 經濟部中央標率局員工消費合作杜印製 五、發明説明（) 料初期化用控制信號；SAE爲感驩放大器控制信號：S1為 控制信號；N1401〜N1403為節點名ί VSS為接地電壓；VDD 為電源電壓；SA為感應放大器；C0〜C255為本體記憶體單 元電容器；DCO, DC1為虛擬記憶體單元電容器；C1401為 電容器；QnO〜Qn255、QnDO、QnDl、QnBPO、QnBPl、QnRO、 QnRl為N通道型MOS電晶體；QL為習知本體記憶體單元“L ”資料讀出電荷量；QH為習知本體記憶體單元“Η”資料 讀出電荷量；QS為習知本體記憶體單元之“L”資料讀出 電荷QL與“Η”資料讀出電荷量QH之差；QL18為本賁施例 之本體記憶體單元“Η”資料讀出電荷量；QS18為本__ 實施例之本體記憶體單元“L: ”資料讀出電荷量QH18之差。 第39圖之整體電路構成圖係與習知者同。又，儲存元 板信號產生電路也是同於第六實施例之第14圖。就此強電 介質記憶裝置之電路之動作，一面參照第17圔之動作時序 圖及第18圖之本體記憶體單元強電介質電容器之磁滯特性 圔，一面說明之。在第18圖之強電介質電容器之磁滞特性 圖中，横軸爲施加於記憶體單元電容器之電場，而縱軸則 表示其時之轚荷。有關第17圖之動作時序，雖是與第40圖 之習知例大致相同，但儲存元板信號CP之邏輯電壓“H” 電平高於電源電壓VDD則為其特徽。第18圖中，曲線18為 本體記憶體單元強電介質電容器之磁滯特性，而在強電介 質之電容器中，電場為零時也如點B18，點E18所示留有頑 磁。首先，為了讀出記憶體單元之資料，而將虛擬記憶體 |所S] 讀出電荷重QL18與“ |章基 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) 裝· 訂 線 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） 單元資料初期化用控制信號DCRST做成邏輯電壓“ H” ，使 其成初期狀態Μ便電場不施加於虛擬記憶體單元。又，將 位元線預充電控制信號ΒΡ做成邏輯電壓，藉此使位 元線BL，/BL成邏輯電壓。又，將字線WLO〜WL255、虛擬 字線DWLO、DWL1、儲存元板極CP、虛擬儲存元板極DCP做 成邏輯電壓“L”即接地電壓VSS。其次，將虛擬記憶體單 元資料初期化用控制信號DCRST做成邏輯電壓“ L”，使虛 擬記憶體單元之第一電極成浮動狀態；又，將位元線預充 電控制信號ΒΡ做成邏輯電壓“L” ，藉此使位元線BL，/BL 成浮動狀態。其次，將字線WLO、虛擬字線DWLO、儲存元 板極CP虛擬及儲存元板極DCP做成邏輯電壓“Η” ，於位元 線BL讀出本體記憶體單元之資料，並於位元線/BL謫出虛 擬記憶體單元之資料。在此，將儲存元板極CP做成邏輯電 壓“Η”為自電源電壓VDD升壓的電壓即（2Χ VDD〉。本體記 憶體之狀態為：資料為“Η”時自第18圖之點Β18遷移至點 D18而於位元線BL讀出電荷QH ;而於資料為“L”時，自第 18圖之點Ε18遷移至點D18,於位元線BL讀出電荷QL。又 ，將虛擬記憶體單元設定成與習知一樣可自虛擬記憶體單 元讀出電荷（QH18+QL18)/2。其次，將感應放大器控制 信號SAE做成邏輯電壓“H” ，使感應放大器SA動作。藉此 ，資料為“H”時，本體記憶體單元之狀態為，自第18圖 之點D18遷移至點E18,而虛擬記憶體單元狀態則保持第18 圖之點D18之狀態；資料為“L”時，本體記憶體單元之狀 態為保持第18圖之D18之狀態，而虛擬記憶體單元之狀態 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） !| I, ；1!~. 1111 ~~ 訂 ~~ 線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ 則自第18圖之點D18遷移至點B18 °其次，使儲存元板極CP 成邏輯電壓“L，，，重寫入本體記憶體單元之資料。藉此 ，本體記憶體單元之狀態為：資料為“ H”時，自第18圖 之點E18遷移至點A18,而資料爲“L”時，自第18圔之點 D1遷移至點E18。其次將宇線WLO及虛擬字線DWLO做成邏輯 電壓“L” ，俥使電場不施加於本體記憶體單元電容器及 虛擬記憶體單元電容器。其次也將虛擬儲存元板極DCP做 成邏輯電壓“L”，且將感應放大器控制信號SAE做成邏 輯電壓，使感應放大器SA之動作停止。其次，將虛 擬記憶體單元資料初期化用控制信號DCRST做成邏輯電壓 “H” ，使虛擬記憶體單元之狀態成初期狀態。又，將位 元線預充電控制信號BP做成邏輯電壓“H”，藉此使位元 線BL，/BL成邏輯電壓“L”，M作為初期狀態。 在本第t實施例，於本體記憶體單元電容器之動作中 ，其主要特徴為：在資料讀出時將儲存元板極CP之電壓作 成高於電源電壓VDD，藉此增大施加於本體記憶體單元電 容器兩電極之電場值使電荷量增多，使讀出電位差增大， Μ實現穩定動作或低電壓動作者。具體而言，資料“H” 與資料“ L”之讓出電位差為：於第18圖中顯示，對於習 知之電位差為QS，本實施例之電位差為QS18，比起習知 者大約大20%。 其次就本發明強電介質記憶裝置之第八實施例說明之 第八實施例雖是與第t實施例一樣在本體記憶體單元 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -----.. .. P-/I~ 裝 訂 I I I 線 - (請先聞讀背面之注意事項再填寫本頁) 35 五、發明説明（） A7 B7 之資料讓出時能多讀出其讀出電荷量為目的之實施例，但 本實施例為，將資料重寫入時邐輯電壓成之位元線 之電壓電平，作成大於電源電壓VDD，藉此増多施加於本 醱記憶體單元電容器兩電極的電場值，使保持電荷量增多 者，整髅電路構成圖係與習知之第39圖同。在此，資料重 寫入時使保持電荷童增多之方法係採取將感應放大器SA之 電源電壓電平作成高於電源電壓VDD之電壓源VPP者。第19 爾爲將感應放大器SA之電壓源電平做成電壓源VPP之罨路 圖。第20圖為動作時序圖。第21圖之曲線1為習知本體記 憶體單元之強電介質電容器之磁滯特性，曲線21為本實施 例之本髏記憶體單元之強電介質電容器之磁滞特性。 WL0〜WL255為字線；DWLO, DWL1為虛擬字線；BL，/ BL為位元線；CP爲儲存元板極，DCP為虛擬儲存元板極； BP為位元線預充電控制信號；DCRST爲虛擬記憶體箪元資 |ι為 經濟部中央標準局員工消費合作社印製 料初期化用控制信號；SAE為感應放大器控制信號； 控制信號、N1401〜N1403、SAP、SAN為節點名； 源電壓；VSS為接地電壓；SAE為感應放大器；C0〜C255為 本體記憶體單元電容器；DCO、DC1為虛擬記憶體單元電容 器；C1401 為電容器；QnO 〜Qnl913、QnDO、QnDl、QnBPO 、QnBPl、QnRO、QnRl 為 N 通道型 MOS 電晶體；Qpl901 〜 QP1913為P通道型MOS電晶體；VLS為電壓漂移器；VPP為電 壓源；QL為習知本體記憶體單元“ ，資料讀出電極量； |正事QH為習知本體記憶體單元《Η”資料讀出電荷量；薦1習 知本體記憶體單元之“L”資料讀出電荷量QL與 資料 ―-；---；----裝------訂------^線 (請先鬩讀背面之注意事項再填寫本頁) A4規格（21 OX297公釐） 36 - 經濟部中央標隼局員工消費合作社印製 Α7 Β7 五、發明説明（） 讀出電荷量QH之差；QL21為本實施例之本體記憶體單元“ L«資料讀出電荷量；QH21為本實施例之本體記憶體單元 “H«資料讀出電荷量；QS21為本實施例之本體記憶體單 元“L”資料譲出電荷量QL21舆“H”資料纊出電荷量QH21 之差。 第39圖之整體電路構成圖係與習知者同。首先，就將 第19圖之感應放大器SA之電壓源電平做成電壓源VPP之電 路圔，簡單地說明之。此電路係Μ感應放大器控制信號SAE 為輸入，並由電壓罨平檷移器VLS(詼输入電壓電平輸出電 源電壓VDD之信號SAE;輪出電平則輸出電源電壓VCC之信 SAP及SAN〉，及感應放大器SA(由該信號SAP及SAN所控制且 電壓源為VPP>所構成。信號輯電壓與信號SAE同 丨章念丨 相之信號，而信號SAP則為其邐墼與信號SAE反相之信 號，信號S.AE邏輯電壓Η時感應放大器SA便動作起來。其次 ，就該強電介質記憶裝置之電路之動作，一面參照第20圖 之動作時序圖及第21圖之本體記憶體單元強電介質電容器 之磁滯特性圖，一面說明之。在第21圖之強電介質電容器 之磁滯特性圖中，横軸爲施加於記憶體單元之電場；而縱 軸則為其時之電荷。第20圖之動作時序雖是大致與第40圖 之習知例大致相同，但特徴為位元線BL，/ BL之邏輯電壓 電平係高於電源電壓VDD。第21圖中，曲線21爲本體 記憶體單元之強電介質電容器之磁滯特性；在強電介質之 電容器中，電場為零時也留有點Β21、點Ε21之頑磁。首先 ，為了讀出記憶體單元之資料，將虛擬記憶體單元資料初 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ~-n Hi n -裝 訂 線 (請先閔讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 Α7 Β7 五、發明説明（) 期化用控制信號DCRST作成邏輯電壓，使之成初期狀 態Μ便電場不施加於虛擬記憶體單元。又，將位元線預充 電控制信號ΒΡ作成邏輯電壓“ Η” ，藉此使位元線BL，/ BL 成邏輯電壓。又，將字線社0〜WL255、虛擬宇線DWLO ，DWL1、儲存元板極CP、虛擬儲存元板極DCP做成邏輯電 壓“ L”即接地電壓VSS。其次，將虛擬記憶體單元初期化 用控制信號DCRST做成邏輯電壓，使虛擬記憶體單元 之第一電極成浮動狀態••又，將位元線預充電控制信號ΒΡ 做成通輯電壓“L” ，藉此使位元線BL，/BL成浮動狀態 。其次，將字線WLO、虛擬字線DhILO、儲存元板極CP、虛 擬儲存元板極DCP做成邏輯電壓“H” ，於位元線BL讀出本 體記憶體單元之資料，並於位元線/B.L讀出虛擬記憶體單 元之資料。本體記憶體單元之狀態為：資料為“H”時， 自第21圖之點B21遷移至點D21，於位元線BL讀出電荷QH; 而資料為“L”時自第21圖之點E21遷移至點D21，於位元 線BL讀出電荷QL。又，設定虛擬記憶體單元，Μ便自虛擬 記憶體單元與習知一樣讀出電荷UH21+QL2U/2。其次 ，將感應放大器控制信號SAE做成邏輯電壓《Η” ，使感應 放大器SA動作。在此，由於感應放大器SA之電壓源為從電 源電壓VDD升壓的電壓VPP，因此感應放大器SA動作時之邏 輯電壓成為“Η”之位元線電壓電平也成VPP。藉此，資料 為“ Η”時，本體記憶體單元之狀態為自第21圖之點21遷 移至點Ε21,虛擬記憶體單元之狀態則保持第21圖之點D21 之狀態；當資料為“L”時，本體記憶體單元之狀態.爲保 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 38 ； ： n ΙΤΊΙ 11 n ^ I ϋ ;線 (請先閣讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 ----------- 五、發明説明（） 持第21圖之點D21之狀態，而虛擬記憶體單元之狀態則爲 自21圖之點D21遷移至點B21。其次，將儲存元板極CP做成 邏輯電壓“L” ，藉此重寫入本體記憶體單元之資料。因 而，本體記憶體單元之狀態爲：資料為“H”時，自第21 圖之點D21遷移至點A21，資料“L”時，則自第21圖之點 D21遷移至點E21。其次，將字線WLO及虛擬字線DWLO做成 邏輯電壓“L” ，使電場不施加於本體記憶體單元電容器 及虚擬記憶體單元電容器。其次，也將虛擬儲存元板極DCP 做成邏輯電壓“L” ，且，將感應放大器控制信號SAE作成 通輯電壓，使感應放大器SA之動作停止。其次，將 虛擬記憶體單元初期化用控制信號DCRST做成邏輯電壓“ Η ”，使虛擬記憶體單元之狀態成初期狀態。又，將位元線 預充電控制信號ΒΡ做成通輯電壓“Η”，藉此使位元線BL ，/BL成邏輯電壓“L” ，Μ作為初期狀態。 在本第八實施例，於本體記憶體單元之電容器之動作 中，其主要特撤為：在資料重寫入時將邏輯電壓成為wΗ ”位元線之電壓電平，做成高於電源電壓VDD，藉此使施 加於本體記憶體單元電容器兩電極之電場值增大，並使縯 出電荷置增多，Μ及使讀出電位差增大，以實現穩定動作 或低電壓動作。具體而言，資料與資料“L”之讀出 電位差為：於第21圖中顯示，對於習知之電位差QS，本實 施例之電位差為QS21，比起習知者大約大20%。 其次*就本發明強電介質記憶裝置之第9實施例說明 之。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 丨，---^---J----裝 訂 線 (. (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） 第九實施例雖是與第八實施例一樣在本體記憶體單元 之資料讀出時能多讀出其讀出電荷量為目的之實施例，但 本實施例爲*將資料重寫入時邋輯電壓成“H”之位元線 之電壓電平，作成大於電源電壓VDD，藉此增多施加於本 體記憶髏單元電容器兩電極的電場值，使保持電荷量增多 者，整體電路構成圖係第22圔。在此，資料重寫入時使保 持電荷量增多之方法係採取將感應放大器SA之電源電壓電 平作成高於電源電壓VDD之電壓源VPP者。第22圖整體電路 構成圖之感應放大器SA，不用像第八實施例所示的第19圖 之感應放大器SA那樣特別將電壓電源電平做成電壓源VPP 者也可。第23圖爲動作時序圖。強電介質電容器之磁滞特 性圔係與第八實施例一樣示於第21圖。第21圖之曲線1為 習知本體記慊體單元強電介質電容器之磁滯特性，曲線21 為本實施例之本體記憶體電容器之磁滯特性。 僅說明未見於第八實施例中之新符號。22為位元線升 壓電路；BBS為位元線升壓控制信號；CBO〜CB1為位元線 升壓用電容器。其次，就該強電介質記憶裝置之電路之動 作，一面參照第23圖之動作時序圔及第21圖之本體記憶體 單元強電介質電容器之磁滯特性圖，一面說明之。在第21 圖之強電介質電容器之磁滯特性圖中，横軸為施加於記憶 體單元之電場；而縱軸則為其時之電荷。第23圖之動作時 序雖是大致與第40圖之習知例大致相同，但特擞為位元線 升壓控制信號BPS成為邏輯電壓“H”時，位元線BL或/BL 之中邏輯電壓“H”之位元線之電壓電平被升壓而變為高 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） I 1^ ^ .1 訂 n I n 1 )線 (請先閱讀背面之注意事項再填寫本頁) A7 A7 經濟部中央標準局員工消費合作社印製 B7 一一一 - · ---------------------- 五、發明説明（) 於電源電壓VDD。於21圖中*曲線21為本體記憶體單元之 強電介質電容器之磁滞特性；在強電介質之電容器中，電 場為零時也留有如點B21、點E21之頑磁。首先，為了讀出 記憶體單元之資料，將虛擬記憶體單元資料初期化用控制 信號DCRST作成邏輯電壓“ H”，使之成初期狀態以便電場 不施加於虛擬記憶體單元。又，將位元線預充電控制信號 BP作成邏輯電壓“H” ，藉此使位元線BL，/BL成邏輯電 壓“L” 。位元線升壓控制信號BBS為邏輯電壓“L” 。又 ，將字線WLO〜WL255、虛擬字線DW0，DWL1、儲存元板極 CP、虛擬儲存元板極DCP做成邐輯電壓“L”即接地_霉壓 vss。其次，將虛擬記憶體單元初期化用控制信號!ώί^τ做

l£S 成邐輯電壓，使虛擬記憶髏單元之第一電極成浮動 狀態；又，將位元線預充電控制信號BP做成邏輯電壓“L ” *藉此使位元線BL，/BL成浮動狀態。其次，將字線 WLO、虛擬字線DWLO、儲存元板極CP、虛擬儲存元板極DCP 做成埋輯電壓“H” ，於位元線BL讀出本體記憶體單元之 資料，並於位元線/ BL讀出虛擬記憶體單元之資料。本體 記憶體單元之資料為：資料為“H”時，自第21圖之點B21 遷移至點D21，於位元線BL讀出電荷QH ;而資料為“ L”時 自第21圖之點E21遷移至點D21，於位元線BL讀出電荷QL。 又，設定虛擬記憶體單元，Μ便自虛擬記憶體單元與習知 一樣讀出電荷（QH21+QL21>/2。其次，將感應放大器控 制信號SAE做成邏輯罨壓“H” ，使感應放大器SA動作。藉 此，位元線BL，/ BL成為邏輯電壓“ L”及邏輯電壓 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I-I I J ^ —裝 I —訂— I 線 - (請先聞讀背面之注意事項再填寫本頁) -41 - 經濟部中央標準局員工消費合作社印製 A7 _______B7 _ j、發明説明（） 。其次，將儲存元板極CP做成邏輯電壓“L” ，重寫入本 體記憶體單元之資料。其次，將感應放大器控制信號SAE 做成邐輯電壓，使感應放大器SA停止，使位元線BL ,/ BL成浮動狀態。其次，將位元線升壓控制信號BBS作 成邏輯電臛“H”，使成邏輯電壓“H”之位元線升壓。藉 此，本體記憶體單元之狀態為：資料爲“H”時，自第21 圖之點D21遷移至點A21，資料“ L”時，則自第21圖之點 D21遷移至點E21。其次，將字線WLO及虛擬字線DWLO做成 遢輯電壓，使電場不施加於本體記憶體單元電容器 及虛擬記憶體單元電容器。其次，也將虛擬儲存元板極DCP 做成邏輯電壓“L” ，且，將位元線升壓控制信號BBS做成 邏輯電壓“L”。其次，將虚擬記憶體單元資料初期化用 控制信號DCRST做成邏輯電壓“H”，使虛擬記憶體單元 之狀態成初期狀態。又，將位元線預充電控制信號BP做成 邏輯電壓“H” ，藉此使位元線BL，/BL成邏輯電壓“L” ，以作為初期狀態。 在本第九實施例，於本體記憶體單元之電容器之動作 中，其主要特擞為：在資料重寫入時將邐輯電壓成為“Η ”位元線之電壓電平，做成高於電源電壓VDD，藉此使施 加於本體記憶體單元電容器兩電極之電場值增大，並使讀 出電荷量增多，Μ及使讀出電位差增大，以實現穩定動作 或低電壓動作。具體而言，資料“Η”與資料“L”之讀出 電位差為：於第21圖顯示，對於習知之電位差QS，本實施 例之電位差為QS21，比起習知者大約大20%。本實施例較 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） ^ . — τ- —- T" n^v^i 訂 I I I I I 線 (請先聞讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（） 之第八實施例並無特別需要電壓源VPP，電路構成較為簡 單0 其次就本發明強電介質記憶裝置之第十實施例說明之 。第十實施例係將第七實施例及第八實施例合成，而在資 料之讀出時能多讀出其讀出電荷量為目的之實施例者。即 ，於資料讓出時將儲存元板極CP之電壓作成高於電源電壓 VDD ，藉此使施加於本體記憶體單元電容器兩電極之電場 值，使保持電荷量増多者。整體電路構成圖，與習知一樣 為第39圖。將儲存元板極CP之電壓做成高於電源電壓VDD 之升壓電路為第14圖。資料重寫入時將邏輯電壓爲“H” 之位元線之電壓電平做成高於電源電壓VDD之感應放大器 電路，係第19圖。第24圖為動作時序圖。第25圖為強電介 質電容器之磁滞特性圖，曲線1為習知本體記憶體單元之 強電介質之磁滞特性，曲線25為本實施例本體記憶體單元 之強電介質電容器之磁滞特性。 其次，就前逑強電介質記憶裝置之電路之動作，一面 參照第24圖之動作時序圖及第25圖之本體記憶體單元之強 電介質電容器之磁滞特性圖，一面說明之。 首先，為了讀出記憶體單元之資料， 將虛擬記憶體單元資料初期化用控制信號DCRST 作成邏輯電壓“H” ，使之成初期狀態Μ便電場不施加於 虛擬記憶體單元。又，將位元線預充電控制信號ΒΡ作成邏 輯電壓“Η” ，藉此使位元線BL，/BL成邏輯電壓“L”。 又，將字線WLO〜WL255、虛擬宇線DWLO, DWL1、儲存元板 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 43 ：~ J-,!、~ 裝 n 訂 ~f. ^線 (請先鬩讀背面之注意事項再填寫本頁y 五、 發明説明（） A7 B7 經濟部中央標隼局員工消費合作社印製 極CP、虛擬儲存元板極DCP做成邏輯電壓“L”即接地電壓 VSS。其次，將虛擬記憶體單元初期化用控制信號DCRST做 成邏輯電壓，使虛擬記憶體單元之第一電極成浮動 狀態；又，將位元線預充電控制信號BP做成邏輯電壓“L ”，藉此使位元線BL，/BL成浮動狀態。其次，將字線 DWLO、虛擬字線DWLO、儲存元板極CP、虛擬儲存元板極DCP 做成邏輯電壓“ H” ，於位元線BL讀出本體記憶體單元之 資料，並於位元線/BL讀出虛擬記憶體單元之資料。在此 將儲存元板極CP作成邏輯電壓“H”為自電源電壓VDD升壓 之電壓。本體記憶體單元之狀態為：資料為“H”時，自 第25圖之點B25遷移至點D25,於位元線BL讓出電荷QH;而 資料爲“L”時自第21圖之點E25遷移至點D25,於位元線 BL讀出電荷QL。又，設定虛擬記憶體單元，Μ便自虛擬記 憶體單元與習知一樣讀出電荷（QH21+QL21)/2。其次， 將感應放大器控制信號SAE做成邏輯電壓“H” ，使感應放 大器SA動作。在此，由於感應放大器SA之電壓源為從電源 電壓VDD升壓的電壓。藉此，資料為“H”時，本體記憶體 單元之狀態為自第21圖之點25遷移至點E25,虛擬記憶體 單元之狀態則保持第25圖之點D25之狀態；當資料為“L” 時，本體記憶體單元之狀態為保持第25圖之點D25之狀態 ，而虛擬記憶體單元之狀態則為自25圖之點D25遷移至點 B25。其次，將儲存元板極CP做成邏輯電壓“L” ，藉此重 寫入本體記憶體單元之資料。因而 態為：資料為 時，自第25面之 m I記憶體單元之狀 5遷移至點A25, (請先閱讀背面之注意事項再填寫本頁) Γ 裝. 訂 線· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 44 經濟部中夬標準局員工消費合作社印製 Α7 Β7 五、發明説明（） 資料M L”時，則自第25圖之點D25遷移至點E25。其次， 將字線WLO及虛擬字線DWLO做成邏輯電壓“L”，使電場不 施加於本體記憶體單元電容器及虛擬記憶體單元電容器。 其次，也將虛擬儲存元板極DCP做成邏輯電壓“L” ，且， 將感應放大器控制信號SAE作成邏輯電壓，使感應放 大器SA之動作停止。其次，將虛擬記憶體單元初期化用控 制信號DCRST做成邏輯電壓“H” ，使虛擬記憶體單元之狀 態成初期狀態。又，將位元線預充電控制信號BP做成邏輯 電壓“H” ，藉此使位元線BL，/BL成邏輯電壓rtL” ，M 作爲初期狀態。 在本第十實施例，於本體記憶體單元電容器之動作中 ，特徽為：於資料讀出時使讀出電荷量增多，又資料重寫 入時使保持電荷量增多，使諛出電位差增大，以實現穩定 動作或低電壓動作。具體而言，資料“H”與資料“L”之 讀出電位差為：於第25圖中顯示，對於習知之電位差QS， 本實施例之電位差為QS25,比起習知者大約60%。卽，藉 第t實施例與第八實施例之合成而獲得頗大之效果。 其次，就本發明強電介質記憶裝置之第十一實施例說 明之。 第十一實施例為：將本體記憶體單元之字線做成邏輯 電壓“H”之後，使之成浮動狀態，當將儲存元板極CP做 成邏輯電壓“H”或者使感應放大器SA動作而令資料“H” 之位元線成邏輯電壓“H”時，Μ前述儲存元板極及前述 位元線與字線之容量升高字線之電壓者。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） I^i. —^n ^^^1 1^11*^i n * · (r) (請先閱讀背面之注意事項再填寫本頁) 訂 -線· 經濟部中央標準局員Η消費合作社印製 A7 B7 五、發明説明（） 整體電路構成圖係與習知之第39圔同。第26圖為第十 一實施例之字線驅動電路。第27匾為動作時序圖。WLO為 字線；CP為儲存元板電極；SAE為感應放大器控制信號； WLG1、WLS為控制信號；Qn2601爲N通道型MOS電晶體。字 線驅動電路為：於電晶體Qn2601之汲極連接有字線；於源 極連接一與控制信號WLS同相之信號；及於閘門連接控制 信號WLGl〇 就本第十一實施例之字線驅動電路之動作，簡單地說 明之。首先，在初期狀態時，控制信號WLS、SAE為邏輯電 壓“L” ，控制信號WLG1為邏輯電壓“H”，字線WL0,儲 存元板極CP為邏輯電壓“L”。其次，將控制信號WLS作成 邏輯電壓“H” 。其次，將控制信號WLG1作成更高電壓之 邏輯電壓之後*再作成與控制信號WLS之邏輯電壓“ H”之電壓相同之電壓的原來之邏輯電壓“H”。此時，字 線WL0為與控制信號WLS之邏輯電壓“H”之電壓相同之電 壓的邏辑電壓“H” ，由於電晶體Qn2601為OFF而成浮動狀 態。其次，如將儲存元板極CP做成邏輯電壓“H”時，由 於在儲存元板極CP與字線WL0間，透過記憶體單元電晶體 連接有由強電介質膜所構成之本體記憶體單元電容器，因 此因其容量之耦合而字線WL0之邏輯電壓“H”之電壓電平 則變高。其次，如將感應放大器控制信號SAE作成邏輯電 壓，使感應放大器SA動作，則位元線成為邏輯電壓 “H”時字線WL0之邏輯電壓“H”之電壓電平便變為更高 。其次，為了對本體記憶體單元電容器之資料重寫入而將 m In n ^^^1 —u ϋ— n * . ^), 0¾ (請先閱讀背面之注意事項再填寫本頁) 訂 線· 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -46 - 46 五、 發明説明（ A7 B7 經濟部中央標準局員工消費合作社印製 儲存元板極作成邏輯電壓“L” 。此時，字線WLO之邏輯電 壓“H”之電壓電平雖是同樣因耦合而降低，但卻是高於 原來之邏輯電壓“H”之電壓電平。如此，由於字線WLO之 邏輯電壓電平充份地升高，因而沒有導自記憶體單元電晶 體之閾值的電壓降低，電場將充份地施加於本體記憶體單 元電容器之兩電極，結果，可對本體記憶體單元電容器進 行充份之資料重寫入。此後，將控制信號WLS作成邏輯電 壓“L” ，使字線WLO成邏輯電壓“L” ，使感應放大器控 制信號SA成邏輯電壓“L” ，使之成初期狀態。 其次，就本發明強電介質記憶裝置之第十二實施例說 明之。 第十二實施例係與第十一實施例一樣，將本體記憶體 單元之字線做成邏輯電壓“H”之後，使之成浮動狀態， 當將儲存元板極CP做成邏輯電壓“H”時或者使感應放大 器SA動作而令資料“H”之位元線成邏輯電壓“H”時，Μ 前述儲存元板極及前述位元線與字線之容量來升高字線之 電壓者。與第十一實施例不同之地方係在於，最初使用升 壓電路，將字線成邏輯電壓“Η”時之電壓電平預先做成 高電壓者。 整體電路構成圖係與習知之第39圖同。第28麵為第十 二實施例之字線驅動電路。第29圖為動作時序圖，WLO爲 字線；CP為儲存元板極；SAE為感應放大器控制信號；WLG2 〜WLG3、WLS爲控制信號；Qn2801〜Qn2804爲Ν通道型MOS 電晶體；N2801〜N2804為節點名；字線驅動電路為：Μ控 制信號WLS之反轉信號為節點Ν2801; Μ節點Ν2801之反轉 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 47 (請先鬩讀背面之注意事項再填寫本頁) _裝· 經濟部中央標準局員工消費合作社印製 A7 B7 i、發明説明（） 信號為節點N2802 ; Μ與節點N2802同相且二段否定電路之 輪出為節點Ν2803 ;在節點Ν2803與節點Ν2804之間連接電 容器C2801;於節點Ν2804與字線WLO之間連接有電晶體 Qn2801;電晶體Qn2801之閘門，而第節點Ν2802與控制信 號WLG3之間連接有電晶體Qn2804 ;電晶體Qn2804之閘門為 控制信號WLG2，而字線WLO與接地電壓VSS之間連接有電晶 體Qn2803;電晶體Qn2803之閘門為節點N2801，而節點 N2804與電源電壓VDD之間連接有電晶體（Jn2802;電晶體 Qn2802之閘門為電源電壓VDD。 就此第十二實施例之字線驅動電路之動作，簡單地說 明之。有關動作大致與第十一實施例者同。即，將第十二 實施例之控制信號WLG2作為用第十一實施例之控制信號 WLG1之時序來動作就可。首先，在初期狀態時，控制信號 WLS、SAE為邏輯電壓“L”，控制信號WLG2爲饉輯電壓“H ”，字線WLO、儲存元板極CP為邏輯電壓“L”。其次，將 控制信號WLS作成邐輯電壓“ H”。其次，將控制信號WLG2 作成更高電壓之邏輯電壓“H”之後，再作成與控制信號 WLS之邏輯電壓“IT之電壓相同之電壓的原來之邐輯電壓 “ H”。此時，字線WLO為自電源電壓降低N通道型MOS電晶 體之闕值（Vt-r〇之電壓（VDD-Vtn>。其次，自控制信號WLS 之信號遷移延遲，使節點N2803自邏輯電壓“L”遷移至邏 輯電壓“H”。結果，節點N2804係藉由電容器C2801，自 電壓（VDD-Vtn)變為電壓（2X VDD-Vtn〉。又，此時之電晶 體Qn2801由於為OFF，故字線WLO為浮動狀態。其次，如將 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ! .. ^裝 訂 ^線 ί· (請先閱讀背面之注意事項再填寫本頁) A7 B7 五 經濟部中央標準局員工消費合作社印製 、發明説明（ 儲存元板極CP做成邏輯電壓“H”時，由於在儲存元板極 CP與字線WLO間，透遇記憶體單元電晶體連接有由強電介 質膜所構成之本龌記憶體單元電容器，因此因其容量之播 合而字線WLO之灞輯電壓“H”之電壓電平則變高。其次， 爲了對本體記憶鼸單元電容器進行資料重寫入而將儲存元 板極CP做成邏輯電壓“L”。此時，字線WLO之邏輯電壓“ H”之電壓電平雖是同樣因耦合而降低，但郤是高於原來 之邏輯電壓“ H”之電壓電平。如此，由於字線WLO之埋輯 電壓之電壓電平充份地升高，因而沒有導自記憶體 單元電晶體之閾值之降低，電場將充份施加於本體記憶體 單元之電容器之兩電極，結果，可對本體記憶體單元電容 器進行充份的資料重寫入。此後，將控制信號WLS做成遍 輯電壓“L” ，使字線WLO成邏輯電壓“L”，成初期狀態 0 其次，就本發明強電介質記憶裝置之第十三實施例說 明之。 第十三實施例係在於：電接於本體記憶體單元之資料 寫入時所選擇的本體記憶體單元電容器之位元線為邏輯電 壓“L”時，將字線做成邏輯電壓“L”之非選擇狀態之後 ，使儲存元板極成邏輯電壓“L” ，並使資料“L”重寫入 之電荷量增大，以便謓出時得以多饋出其籟出電荷量者。 整體電路構成圖係與習知之第39圖同。第30圔為：第 39圖之整體電路之^_驅動信號即WL之控制電路；或者儲 存元板極CP之控制量_。第31圖爲字線之驅動信號即WL及

I·表榜I 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ： ： 裝 訂 ^線 (請先聞讀背面之注意事項再填寫本頁) -49 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） 自位址信號A0產生字線WLO、WL1信號之控制電路。第32圖 為該等電路之動作時序圖。第33圖為本體記憶體單元之·強 電介質電容器之磁滞特性。 第39圖之整體電路構成圖係與習知者同，故不再赘述 。玆就第30圖與第31圖之控制電路說明之。WLCP為控制信 號；WL為字線之驅動信號；CP為儲存元板極及其信號； WL0〜WL1爲字線；A0為位址信號；BL為位元線及其信號； INV3001 〜INV3103 為杏定電路；NAND3001 〜NAND3102 為邐 輯稹之苔定電路；N0R3001〜N0R3002為邏輯和之否定電路 ;EXN0R3001為排他性邏輯和之吝定電路；N3001〜N3103 為節點名。在罨路構成中：排他性蘧輯和之杏定電路 EXN0R3001係以位元線信號BL及位址信號40為_入，Μ節 點Ν3001為輸出；杏定電路LNV3006係ΜΝ3001為輪入，節 點Ν3002為輸出，Μ控制信號WLCP為輸入，Μ杏定電路 INV3001〜INV3005之五段之杏定電路之輸出為Ν3003 ;玀 輯積之否定電路NAND300係Μ節點Ν3002及節點Ν3003爲輸 入，Μ節點Ν3004為輸出；邏輯積之否定電路NAND3002係 Μ節點Ν3001及節點Ν3003為輪入，Μ節點Ν3005為輸出； 埋輯和之否定電路N0R3001係Μ控制信號WLCP及節點Ν3004 爲输入，Μ節點Ν3006為輸出；邃輯和之否定電路NOR3002 係Μ控制信號WLCP與節點旧005為_入，Μ節點Ν3007為輸 出；否定電路INV3007係Μ節點Ν3006為輸入，Μ字線之驅 動信號WL為輸出；杏定電路INV3008係以Ν3007爲輸入，Μ 儲存元板極信號CP為輪出。又，於第31圖中，否定電路 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） - 5 0 _ fn m* fn .^1^1 ml n - (祷先閱讀背面之注意事項再填寫本頁) 訂 線 A7 B7 經濟部中夬標準局員工消費合作杜印製 i、發明説明（） INV3101俤Μ位址信號AO為輸入而Μ節點N3101爲輪出，邏 輯積之苔定電路NAND31001係Μ字線之驅動信號WL及節點 Ν3101為輸入，而Μ節點Ν3102爲輸出；邏輯積之否定電路 NAND3102係Μ字線之驅動信號WL位址信號Α0為輸入，而Μ 節^1|103爲輸出；否定電路INV3102係Μ節點Ν3102為輸 入，ΤΜ字線WL0為輸出；否定電路INV3103係Κ節點Ν3103 為輸入，而Μ字線WL1為輸出。此電路係在位址信號Α0為 邏輯電壓w L”時選擇字線WL0，而在位址信號Α0為通輯電 壓“H”時則選擇字線WL1。又，電接於資料重寫入時所選 擇的本髏記憶體單元電容器之位元線為邏輯電壓“L”時 ，將字線做成邐輯電壓“L”之非選擇狀態之後，使儲存 元板極成通輯電壓“L”。第32圖為動作時序圖，今一面 參照第33圖之本體記憶體單元強電介質電容器之磁滯特性 圖一面就動作說明之。P3201〜P3204為期間。期間3201為 :位址信號A0爲邐輯電壓“ L”，位元線BL之資料為L，而 字線WL0成邐輯電壓“L”之後儲存元板極CP始成邏輯電壓 “L”。此時，重寫入資料之本體記憶體單元之狀態為第 33_之點D1。期間P3202為：位址信號A0為邏輯電壓“L” ，位元線BL之資料為“H” ，而待儲存元板棰信號成邏輯 電壓“L”之後字線WL0始成邐辑電壓“L”。此時，重寫 入資料之本醱記憶龌單元之狀態為第33圖之點A1。期間 P3203為：位址信號A0為邏輯電壓“H”，位元線/BL之資 料為（位元線/BL之資料為“L”），而待儲存元板信 號CP成蘧輯電壓“L”之後字線WL1始成邏輯電壓“L”。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 「， -51 - ----^---：----"裝— (請先聞讀背面之注意事項再填寫本頁) 訂 -線· 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） . 此時，重寫入資料之本髏記憶體犟元之狀態爲第33圖之點 A1。期間3204為：位址信號A0為遍輯電壓，位元線 / BL之資料為w L”（位元線/ BL之資料為"H” >，而待字 線WL1成邏輯電壓“Lw之後儲存元板信號CP始成通輯電壓 “ L”。此時，重寫入資料之本體記憶體單元之狀態為第 33圖之點D1。 如此，在第十三實施例*其係藉字線與儲存元板極之 動作時序使重寫入之電荷童增大，於讀出時多讀出其讀出 電荷量，Μ實現穩定動作及低電壓動者。 其次，就本發明強電介質記憶裝置之第十四實施例說 明之。 第十四實施例黑：當電接於虛擬記憶體單元之資料重 寫時所選擇之虛擬記憶體單元電容器的位元線為邏輯電壓 “L”時，將虛擬儲存元板極做成遛輯電壓之非選擇 狀態之後始寧ί擬字線成邏輯電壓，藉此使虛擬記憶體單元 之狀態成初期狀態者。 第34圖為整體電路構成圖，是相當於習知之第39圖之 虛擬記憶體單元中未設初期化電路者。第35圖為第34圔之 虛擬字線之驅動信號DWL之控制電路，或虛擬儲存元板極 DCP之控制電路。第36圖為自虛擬字線之驅動信號DWL及位 址信號Α0產生虛擬字線DWLO、DWL1信號之控制電路。第37 圖為該等電路之動作時序圖。第38圖為虛擬記憶體單元之 強電介質電容器之磁滯特性圖。 第34圖之整體電路構成圖係與習知之第39圖大致相同 (諳先閔讀背面之注意事項再填寫本頁) πί 裝· 訂 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） Α7 Β7 經濟部央標隼局員工消費合作社印製 五、發明説明（） ,故其說明不再赘述。 就第35圖及第36圖之控制電路說明之。第35圖之電路 圖係與第30圖之電路圖同，而第36圖之電路圖則與第31圖 之電路圖相同。DWLDCP為控制信號；DWL為虛擬字線之驅 動信號；DCP為虛擬儲存元板極及其信號；DWL〇 ’ DWL1為 字線；A0為位址信號；BL為位元線及其信號；INV3501〜 INV3603為否定電路；NAND3501〜NAND3602為邏輯積之否 定電路；N0R3501〜N0R3502爲邏輯和之否定電路；EXN0R 3501為排他性邏輯和之否定電路；N3501〜N3603為節點名 。電路構成為：排他性邏輯和之否定電路EXN0R3501係以 位元線BL及位址信號為輸入，節點N3501為輸出；否定 電路INV3506係Μ節點N3501為輸入’ Μ節點N3502為輪出 ,Μ控制信號DWLDCP為輸入，Μ否定電路INV3501〜INV3505 之五段否定電路之輸出為節點Ν3503;邏輯積之否定電路 NAND3501係Μ節點Ν3502及節點Ν3503^輸入’ Μ節點Ν3504 為輸出；邏輯積之否定電路NAND3502*W節點Ν3501及節 點Ν3503為輸入’ Μ節點Ν3505為輸出；邏輯和之否定電路 N0R3501係Μ控制信號DWLDCP及節點Ν3504為輸入’而W節 點3506為輸出；運輯和之否定電路N0R3502係Μ控制彳S號 DWLDCP及節點Ν3505為輸入’而以節點Ν3507爲輸出；否定 電路INV3507係Μ節點Ν3506為輸入’而Μ虛擬字線之驅動 信號DWL爲輸出；吝定電路INV3508係Μ節點Ν3507為輸入 ，而Μ虛擬儲存元板極信號DCP爲輸出。又，否定電路 INV3601係Μ位址信號A0為輸入，而Μ節點3601為輸出； (請先鬩讀背面之注意事項再填寫本頁) .裝_ 訂 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -5 3 - 經濟部中央標準局員工消費合作社印製 A7 〜__ B7 五、發明説明（） 邏輯積之否定電路NAND3601係Μ虛擬字線之驅動信號DWL 及節點Ν3601為輸入，而Μ節點Ν3602為輸出；邏輯積之否 定電路NAND3602係Μ虛擬字線之驅動信號DWL及位址信號 Α0為輸入，而Μ節點Ν3603為輸出；否定電路INV3602係Μ 節點Ν3602為輸入，而Μ虛擬字線DWLO為輸出；否定電路 INV3603係Μ節點Ν3603為輸入，而Μ虛擬字線DWL1為輸出 。此電路爲：位址信號Α0為邏輯電壓“L”時選擇虛擬字 線DWLO,而位址信號Α0為邏輯電壓“Η”時則選擇虛擬字 線DWL1。又，當電接於資料重寫入時所選擇的虛擬記憶體 單元電容器之位元線為邏輯電壓“Η”時，將虛擬字線做 成邏輯電壓“L”之非選擇狀態之後使虛擬儲存元板極成 邏輯電壓“L”者。第37圖為動作時序圖，今一面參照第 38圖之本體記憶體單元強電介質電容器之磁滯特性画，一 面就動作簡單地說明之。Ρ3701〜Ρ3704為期間。其中，期 間Ρ3701時：位址信號Α0為邏輯電壓“L”，位元線BL之資 料為“L，，，待虛擬儲存元板信號DCP成邏輯電壓“L”之 後始使虛擬字線DWLO成邏輯電壓《L” 。期間3702時：位 址信號為邏輯電壓“L” ，位元線BL之資料為“Η” ，待虛 擬字線DWL0成邏輯電壓“L”之後使虛擬儲存元板信號DCP 使邏輯電壓“L” 。期間Ρ3703時：位址信號Α0為邏輯電壓 “Η” ，位元線/BL之資料為“Η”（位元線/BL之資料爲 “L”），待虛擬宇線DWL1成邏輯電壓“L”之後始虛擬儲 存元板信號DCP成邏輯電壓“L”。期間Ρ3704時：位址信 號ΑΟ為邏輯電壓“Η” ，位元線/BL之資料為“L”（位元 本紙張尺度適用中國國家標準（CNS ) Α4規格（210><297公釐） -54 - I I ^ νΊ— 11 11 I 111J- ^ (請先鬩讀背面之注意事項再填寫本頁) 五、 發明説明（） A7 B7 經濟部十央標車局員工消費合作社印製 線/BL之資料為“H”），待虛擬儲存元板信號DCP成邏輯 電壓“L”之後始使虛擬字線DWL1成邏輯電壓“L”。此期 間P3701〜P3704之任一期間，其虛擬記憶體單元之狀態 均成為第38圖之點0。 如此在第十四實施例，可藉虛擬字線及虛擬儲存元板 極之動作時序，使虛擬記憶體單元之狀態成初期化狀態， 因而電路構成變為簡單。 .〔發明之效果〕 如依本發明之強電介質記憶裝置，可將虛擬記憶體單 元電容器決定一將在印記效果考慮在内之最適宜容量值。 又，用面積大致與本體記憶體單元之電容相等之虛擬記憶 體單元電容器來構成，藉此可増大導自製造上之偏差的動 作安全条數。又，也可對電源電壓之降低確保充份之殘留 分極，可增大動作安全条數。又可防止邏輯電壓“ H”之 資料重寫入時之記憶體單元電晶髏之閾值降低，可消除動 作安全条數之減少，Μ及可做成無誤動作之強電介質記憶 裝置。 〔圖式之簡單說明〕 第1圖為本發明第一實施例之本體記憶體單元電容器 之磁滞特性圖； 第2圖為本發明第一實施例之虛擬記憶體單元電容器 之磁滯特性圖； 第3圖為本發明第二實施例之本體記憶體單元電容器 及虛擬記憶髏單元電容器之磁滞特性圖； (請先聞讀背面之注意事項再填寫本頁) •裝.

、ST '線_ 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 55 - 55 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（) 第4圖爲本發明第二實施例之本體記憶體單元電容器 及虛擬記憶體單元電容器之磁滯特性圖； 第5圖為本發明第三實施例之電路構成圖； 第6圖為本發明第三實施例之動作時序圖； 第7圖為本發明第四實施例之電路構成圖； 第8圖為本發明第四實施例之動作時序圖； 第9圖為本發明第四實施例之本體記憶體單元強電介 質電容器之磁滯特性圃； 第10圖為本發明第四實施例之信號產生電路函； 第11圖為本發明第五實施例之電路構成圖； 第12圔為本發明第五實施例之動作時序圖； 第13圖為本發明第五實施例之本體記憶體單元電容器 及虛擬記憶體單元之強電介質電容器之磁滞特性圖； 第14圖為本發明第六實施例之虛擬儲存元板信號產生 電路圖； 第15圖為本發明第六實施例之動作時序圖； 第16圖為本發明第六實施例之本體記憶體單元電容器 及虛擬記憶體單元之強電介質電容器之磁滞特性圖； 第17圖為本發明第七實施例之動作時序圔； 第18圖為本發明第七實施例之本體記憶體單元強電介 質電容器之磁滯特性圖； 第19圖為本發明第八實施例之感應放大器及其驅動電 路圖； 第20圖為本發明第八實施例之動作時序圖； (請先閔讀背面之注意事項再填寫本頁)

OI •裝. ,線- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（） 第21圔為本發明第八實施例之本體記憶體單元強電介 質電容器之磁滯特性圖； (請先閱讀背面之注意事項再填寫本頁) 第22圖為本發明第九實施例之電路構成圖； 第23圖為本發明第九實施例之動作時序圖； 第24圖為本發明第十實施例之動作時序圖； 第25_為本發明第十實施例之本體記憶體單元強電介 質電容器之磁滞特性圖； 第26圖為本發明第十一實施例之字線驅動電路圖； 第27圖為本發明第十一實施例之宇線驅動電路圖之動 作時序圖； 第28圖為本發明第十二實施例之字線驅動電路圖； 第29圖為本發明第十二實施例之宇線驅動電路圖之動 作時序圖； 第30圖爲本發明第十三實施例之字線驅動信號及儲存 元板極信號控制電路圖； 第31圖為本發明第十三實施例之字線信號控制電路圖 9 第32圖為本發明第十三實施例之動作時序圖； 經濟部中央標準局員工消費合作社印裝 第33圖為本發明第十三實施例之本體記憶體單元強電 介質之磁滞特性圖； 第34圖爲本發明第十四實施例之電路構成圖； 第35圖為本發明第十四實施例之虛擬字線驅動信號及 虛擬儲存元板極信號控制電路圖； 第36圖為本發明第十四實施例之虛擬字線信號控制電 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -57 -

經濟部4-央橾隼局員工消費合作社印製 i'發明説明（） 路圖； 第37圖為本發明第十四實施例之動作時序圖； 第38圖為本發明第十四實施例之虛擬記憶體單元強電 介質電容器之磁滞特性圖； 第39圖為習知強電介質.記憶裝置之電路構成圔； 第40圖爲習知強電介質記憶裝置之動作時序圖；及 第41圖為習知強電介質記憶裝置之本體記憶體單元電 容器及虛擬記憶體單元電容器之磁滯特性圖。 〔符號之說明〕 WL0〜WL255 字線 DWL0 » DWL1 虛擬字線 BL，/ BL 位元線及其信號 CP 儲存元板極及其信號 DCP 虛擬儲存元板極及其信號 BP 位元線預充電控制信號 DCRST 虛擬記憶體單元資料初期化用控制信號 SAE 感應放大器控制佶號 Sl、 WLG1〜 WLG3、WLS、WLCP、DWLDCP 控制信號 VSS 接地電壓 VCC 電源電壓 VPP 電壓源 SA 感應放大器 C〇〜C255 本體記憶體單元電容器 DC0〜DC1 虛擬記億體單元電容器 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（） C1401〜C2801 電容器 QnO〜Qn2804、 QnDO、 QnDl、 QnRO〜QnR3、 QnBPO、 QnBPl N通道型MOS電晶體 Qp、 QpRO〜QpRl、 Qpl40〜1〜Qpl913 P通道型M〇S電晶體 VLS 電壓電平漂移器 22 位元線升壓電路 BBS 位元線升壓控制信號 CB0〜CB1 位元線升壓用電容器 WL 字線驅動信號 DWL 虛擬宇線驅動信號 A0 位址信號 INV3001〜IMV3603 否定電路 NAND3001〜NAND3602 邏輯積之否定電路 N0R3001〜N0R3502 邏輯和之否定電路 EXNOR3501 排他性邏輯和之否定電路 SAP、SAN、N1401 〜N3603 節點名 H、QL18〜QL25 本體記憶體單元“ L”資料讀出電荷量 QH、QH18〜QH25 本體記憶體單元“ H”資料讀出電荷量 QD 虛擬記憶體單元資料讀出電荷量 RSTDT 虛擬記憶體單元電容器復位電壓 CPC 儲存元板極控制信號 DCPC 虛擬儲存元板極控制信號 QS、QS18〜QS21 本體記憶體單元“ L”資料諫出電荷量 本紙張尺度逍用中國國家標準（CNS ) A4規格（210X297公釐） 59 (請先鬩讀背面之注意事項再填寫本頁) ®! 裝. 訂-

A7 B7 五、發明説明（ 經濟部中央標準局員工消費合作社印製 與“H”資料讀出電荷量之差 P3201 〜P3704 期間 (請先鬩讀背面之注意事項再填寫本頁) ©! 裝. 訂 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 一 ρ·» I — 60

Claims (1)

1. A8 B8 C8 D8 申請專利範圍 第83110528號專㈣巾請專利範圍修正本 1. 年 ’ « μ r 〜.....一丨 87年2月修正 種強電介質記憶裝置，包含： 構成本體記憶體單元H電介f電容¥ . 構成虛擬記憶體單元之第二強電介質電容器； 連接至第一強電介質電楚 貝《谷器之第一電壓外加裝 及， 、 連接至第二強電介質電容器之第二電壓外加裝 置 置 逆任芏第 經濟部中央標準局員工消費合作社印製 攻电讣質電容器之第一電壓外加裝 =生第一電壓；連接至第二強電介質電容器之第二 1外加裝置，產生第二電壓，該 壓為不同者。 电坚/、弟一電 2.:申請專利範圍第1項所記载之強電介質記憶裝置，， I’讀出資料時之第—電壓外加裝置所產生之第―， 垄，較第二電壓外加裝置所產生之第二電塵高。 由月專利fen第！項所記載之強電介質記憶裝置，敌 寫入貝料時之第—電壓外加裝置所產生之第 屋’較第二電屋外加裂置所產生之第二電壓高。電 4.如申請專利範圍第1項所記載之強電介質記憶裝置 中項出貝料時之第—電塵外加裝置所產生之第. 壓，較第二電壓外加裂置所產生之第二電壓低。 5·—種強電介質記憶裝置，包含：構成本體5己憶單元之第-強電介質電容器； 其 電 --：IΊ---裝-------訂- (請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家 61 A8 B8 C8 D8 申請專利範圍 第83110528號專㈣巾請專利範圍修正本 1. 年 ’ « μ r 〜.....一丨 87年2月修正 種強電介質記憶裝置，包含： 構成本體記憶體單元H電介f電容¥ . 構成虛擬記憶體單元之第二強電介質電容器； 連接至第一強電介質電楚 貝《谷器之第一電壓外加裝 及， 、 連接至第二強電介質電容器之第二電壓外加裝 置 置 逆任芏第 經濟部中央標準局員工消費合作社印製 攻电讣質電容器之第一電壓外加裝 =生第一電壓；連接至第二強電介質電容器之第二 1外加裝置，產生第二電壓，該 壓為不同者。 电坚/、弟一電 2.:申請專利範圍第1項所記载之強電介質記憶裝置，， I’讀出資料時之第—電壓外加裝置所產生之第―， 垄，較第二電壓外加裝置所產生之第二電塵高。 由月專利fen第！項所記載之強電介質記憶裝置，敌 寫入貝料時之第—電壓外加裝置所產生之第 屋’較第二電屋外加裂置所產生之第二電壓高。電 4.如申請專利範圍第1項所記載之強電介質記憶裝置 中項出貝料時之第—電塵外加裝置所產生之第. 壓，較第二電壓外加裂置所產生之第二電壓低。 5·—種強電介質記憶裝置，包含：構成本體5己憶單元之第-強電介質電容器； 其 電 --：IΊ---裝-------訂- (請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家 61 連接至第一強雷么併 屬介貝電究哭夕勞· 反， 之第一電壓外力17袭置 連接至第一強電介麻 貝電容品之第二電壓外加裝置 經濟部中央標準局員工消費合作社印製

   連接至第—強電介拼+ ，在讀出資料時，產生貝/各器之第—電壓外加裳 質電容器之第二電_^電壓;連接至第—強電介 第二電壓，該第_電物：雷二寫入議:產生 6.如申請專利範圍第5項所 二為不同者。 令’讀出資料時之第強電介質記憶裝置’ 壓高。 垄，較寫入資料時之第二 7·如申請專利範圍第5項 令^之強電介質記憶裝置， 壓低。 電壓’較窝入資料時之第二 8. 範圍第7項所記载之強電介質記憶袭置 ::二電壓外加装置係放大器，更具有用以 該放大器之電壓源的裝置。 9. 2請㈣範圍第7項所記载之強電介質記憶裝置，在連接於第一強電介質 裝置。 1貝電谷盗之位元線上，連接昇 10. —種強電介質記憶裝置，包含： 構成本體記憶體單元之第-強電介質電容器； 連接至第一強電介質電容器之第一電壓外加裝 ;及， 置介 其 電 其 電 其 昇壓 更 壓 本紙張尺Μ财關家標iT^NS ) Α4W ^210^297¾^ 六、申請專利範圍 連接至第 Λ8 B8 C8 D8 強電介質電容器之第 電壓:外加裝置 置 介 連接至第一強雷人w ，在讀出資料時，產生;=之：，外加裝 質電容器之第-電^ ’，連接至第—強電 第-電屋外加袭置，在 第二電壓，該第—電壓盘笛。 貝”產生 高之電遷。 〜第—電壓，均係較電源電壓 11 ·如申请專利範圍第 包含： 員所記载之強電介質記憶裴置， 具有連接於字元線之閉極㈣晶體；及， 第-強電介質電容器具有第 該第-板極經由該電曰體、“ 及弟-板極， ,日日體，連接於位元線，該第二；fe $接於單元板線’以邏輯電壓“擇 .字元線後，使該字元線成為浮動狀態之裝置。^擇5亥 12. ΐ申睛專利範圍第11項所記載之強電介質記憶裝置， .當該字元線成為浮動狀態後， _ ,, 又长这早凡板線與該位 几線之間，具有電壓。 13. 一種強電介質記憶裝置’其特徵為： 一構成本體記憶體單元之第一強電介質電容器具有 第二板極及第四板極；前述第三板極，係透過第一電 晶_第一位元線’·前述第一電晶體之間極係連接 於第一子7G線；前述第四板極則連接於第—單元板 線；在寫入前述本體記憶體單元之資料時，以將電外 場外加於前述第一單元板線與前述第一位元線間之狀 國家標：i7^iTA4«F( 2 丨 裝 頁 訂 63 - 申請專利範圍 恶，使前述第一字元線成非選擇。 14. 如申明專利範圍第13項所記載之強電介質記憶裝置， 在寫入前述本體記憶體單元之資料時，藉由在前述第 一位元線令所讀出之資料之邏輯電壓，改變使前述第 -字元線成非選擇之時序，以及使前述第一單元板線 之邏輯電壓遷移之時序的輪流。 15. —種強電介質記憶裝置，其特徵為： 構成虛擬記憶體單元之第二強電介質電容器具有 第一板極及第二板極；前述第一板極係透過第二電晶 體連接前述第二位元線；前述第二電晶體之閑極係連 接於第-虛擬字疋線；而前述第二板極則連接於第— 虛擬單元板線；在寫入前述虛擬記憶體單元之資料時 ，以電場不外加於前述第—虛擬單元板線與前述第二 位元線狀耗，使前述第-虛財元線成非選擇者 第 第 擬 16. 如申請專利範圍第15項所記載之強電介質記憶袭置 在寫入前述虛擬記憶體單元之資料時，藉由在前述 二位元線中所讀出的資料之邏輯電壓，改變使前述 γ虛擬字元線成非選擇之時序，以及使前述第一虛 單元板線之邏輯電壓遷移之時序的輪流。 17, 一種強電介質記憶裝置之製造方法，係包含： 一對位元線；. 連接社id位域巾之m以構成本 體§己憶體單元之第一強電介質電容器，·及， 本紙張尺度適用中國國家標準(CNS ) 、申請專利範圍 ABCD 經濟部中央標準局員工消費合作社印製 ^ 、於上述一對位70線，以構成虛擬記憶體單元之 第一強電介質電容器，之強電介質記憶裝置之製造方 去’、特徵在於，包括：多次外加電壓於上述第二強 電介質電容器之製程。 8.如申明專利範圍第17項所記載之強電介質記憶裝置之 製造方法，其中，多次外加電壓於上述第二強電介質 電容器之外加電壓，僅為正或負中之一方向而已。 19·如申明專利範圍第丨7項所記載之強電介質記憶裝置之 製造方法，其中’多次外加電壓於上述第二強電介質 電容器之外加電壓，係正及負之二方向。 20·—種強電介質記憶裝置，包含： 電晶體’具有連接至字元線之閘極； 強電介質電容器’具有第1及第2板電極，該第1板 電極經由該電晶體連接至該一對位元線中之一位元線 ’且該第2板電極連接至單元板線，以與該電晶體構成 記憶體單元；及， 在再寫入該S己憶體早元之貧料時，在該單元板線 與上述之一位元線之間外加電壓之狀態下，使前述字 元線成非選擇之裝置。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 65 (請先聞讀背面之注意事項再填寫本頁) f—ί ill nn HJ~ In ί— m-n* (m ^^—^1 . 訂