CN105988958B - 半导体器件和包括半导体器件的半导体系统 - Google Patents

半导体器件和包括半导体器件的半导体系统 Download PDF

Info

Publication number
CN105988958B
CN105988958B CN201510062327.6A CN201510062327A CN105988958B CN 105988958 B CN105988958 B CN 105988958B CN 201510062327 A CN201510062327 A CN 201510062327A CN 105988958 B CN105988958 B CN 105988958B
Authority
CN
China
Prior art keywords
signal
input
pad
mode
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510062327.6A
Other languages
English (en)
Other versions
CN105988958A (zh
Inventor
尹荣俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105988958A publication Critical patent/CN105988958A/zh
Application granted granted Critical
Publication of CN105988958B publication Critical patent/CN105988958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种半导体器件可以包括第一输入/输出I/O单元和第二I/O单元。第一I/O单元可以包括：经由第一焊盘接收信号的第一输入路径、以及将信号输出至第一焊盘的第一输出路径和第一I/O控制器。第二I/O单元可以包括：经由第二焊盘接收信号的第二输入路径、以及将信号输出至第二焊盘的第二输出路径和第二I/O控制器。

Description

半导体器件和包括半导体器件的半导体系统
相关申请的交叉引用
本申请要求2014年9月22日向韩国知识产权局提交的申请号为10-2014-0126000的韩国专利申请的优先权，其全部内容通过引用合并于此，如同全文阐述。
技术领域
本公开的实施例总体而言涉及半导体器件和包括所述半导体器件的半导体系统。
背景技术
系统级封装(SiP)技术和芯片上芯片(CoC)技术已经被广泛地用作封装技术。这些封装技术涉及将大容量的存储器芯片和控制器芯片放在单个封装体中。系统级封装(SiP)技术可以利用引线接合工艺来将多个芯片彼此电连接。芯片上芯片(CoC)技术涉及适于增加单个封装体中的存储容量并且提高单个封装体中的存储器芯片与控制器芯片之间的数据传输速度的封装技术。这是因为在封装体中的存储器芯片和控制器芯片通过微型凸块焊盘彼此通信。
为了允许封装体以高频操作，微型凸块焊盘具有良好的电阻特性、良好的电感特性以及良好的寄生电容特性。因而，通过增加封装体中所采用的微型凸块焊盘的数目来提高数据传输速度。在芯片上芯片(CoC)封装体中，存储器芯片和控制器芯片中的每个可以被制造成包括微型凸块焊盘，并且存储器芯片和控制器芯片的微型凸块焊盘可以彼此连接，以产生包括存储器芯片和控制器芯片的单个统一的芯片。
在半导体存储器件中，可以执行测试操作以验证输入或输出数据的缓冲器或驱动器的功能。当半导体封装体利用芯片上芯片(CoC)技术来制造并且对半导体封装体进行测试时，可以经由半导体封装体的微型凸块焊盘来输入或输出数据。
发明内容
根据一个实施例，一种半导体器件可以包括第一输入/输出(I/O)单元和第二I/O单元。第一I/O单元可以包括第一输入路径、第一输出路径和第一I/O控制器。第一输入路径可以经由第一焊盘接收信号，以及第一输出路径和第一I/O控制器将信号输出至第一焊盘。第二I/O单元可以包括第二输入路径、第二输出路径和第二I/O控制器。第二输入路径可以经由第二焊盘接收信号，以及第二输出路径和第二I/O控制器将信号输出至第二焊盘。第二I/O控制器可以在第一模式中，经由第一输入路径接收第一信号，并且将第一信号经由第二输出路径输出，以及第一I/O控制器可以在第二模式中，经由第二输入路径接收第二信号，并且经由第一输出路径来输出第二信号。
根据一个实施例，一种半导体系统可以包括控制器和半导体器件。控制器可以输出模式设定信号、芯片选择信号和外部时钟信号。半导体器件可以包括第一焊盘和第二焊盘。如果半导体器件响应于模式设定信号而在第一模式中操作，则半导体器件可以将经由第一焊盘输入的信号通过第一输入路径、第二输入/输出(I/O)控制器和第二输出路径输出至第二焊盘。另外，如果半导体器件响应于模式设定信号而在第二模式中操作，则半导体器件可以将经由第二焊盘输入的信号通过第二输入路径、第一I/O控制器和第一输出路径输出至第一焊盘。
附图说明
图1是图示根据一个实施例的半导体系统的表示的框图。
图2是图示包括在图1的半导体系统中的第一输入/输出单元的示例和第二输入/输出单元的示例的表示的逻辑电路图。
图3至图6图示了用来解释在图2中所示的第一输入/输出单元和第二输入/输出单元中执行的各种模式的逻辑表和逻辑电路图的表示。
图7是图示可以包括在图1的半导体系统中的第一输入/输出单元的示例和第二输入/输出单元的示例的表示的逻辑电路图。
图8图示了采用根据结合上面图1至图7所讨论的实施例的半导体器件和/或半导体系统的系统的表示的示例的框图。
具体实施方式
在下文中，将参照附图来描述本公开的实施例。然而，本文中所述的实施例仅出于说明性的目的，并非旨在限制本公开的范围。
各种实施例可以针对提供测试模式的半导体器件和包括所述半导体器件的半导体系统。
参见图1，根据一个实施例的半导体系统可以包括：控制器10、第一半导体器件11和第二半导体器件14。第一半导体器件11可以包括：模式控制信号发生器111、第一输入/输出(I/O)单元112和第二I/O单元113。
控制器10可以施加模式设定信号SEN<3:1>、芯片选择信号SCS1和外部时钟信号SCK至第一半导体器件11的焊盘110。在测试模式中，控制器10可以施加测试输入信号BST_IN至第一半导体器件11的焊盘120，并且可以经由第一半导体器件11的焊盘131接收测试输出信号BST_OUT。控制器10可以经由第一半导体器件11的焊盘121来传送或接收第一传输信号TS1。控制器10可以经由第一半导体器件11的焊盘130传送或接收第二传输信号TS2。第一半导体器件11可以根据模式设定信号SEN<3:1>的逻辑电平组合来执行正常模式、测试模式、第一模式或第二模式。芯片选择信号SCS1可以被使能以选择第一半导体器件11。被使能以选择第二半导体器件14的另一个芯片选择信号(未示出)还可以从控制器10输出，并且可以被施加至第二半导体器件14。
模式控制信号发生器111可以经由焊盘110接收模式设定信号SEN<3:1>、芯片选择信号SCS1和外部时钟信号SCK，以产生第一测试使能信号BST_SFTB、测试时钟信号BST_SCK以及第一输出选择信号和第二输出选择信号BST_OEB<2:1>。模式控制信号发生器111可以经由焊盘110接收模式设定信号SEN<3:1>、芯片选择信号SCS1和外部时钟信号SCK，以产生第一输入选择信号和第二输入选择信号BST_RXEN<2:1>、以及第二测试使能信号BST_EN。第一测试使能信号BST_SFTB可以被使能成具有用于执行测试模式的逻辑“低”电平。测试时钟信号BST_SCK可以在执行正常模式或测试模式时从外部时钟信号SCK产生。第一输出选择信号BST_OEB<1>可以在执行第二模式时被使能成具有逻辑“低”电平。第二输出选择信号BST_OEB<2>可以在执行第一模式时被使能成具有逻辑“低”电平。第一输入选择信号BST_RXEN<1>可以在执行第一模式时被使能成具有逻辑“高”电平。第二输入选择信号BST_RXEN<2>可以在执行第二模式时被使能成具有逻辑“高”电平。第二测试使能信号BST_EN可以在执行第一模式或第二模式时被使能成具有逻辑“高”电平。
第一I/O单元112可以包括第一输入路径122、第一输出路径123和第一I/O控制器124。第一输入路径122可以经由焊盘121接收第一传输信号TS1。响应于第一输入路径122接收到第一输入选择信号BST_RXEN<1>、第一测试使能信号BST_SFTB和测试时钟信号BST_SCK，第一传输信号TS1可以被接收。第一输入路径123可以将第一I/O控制器124的输出信号经由焊盘121作为第一传输信号TS1输出。第一I/O控制器124可以接收来自第一输入路径122或第二输入路径132的信号，并且可以响应于第一输出选择信号BST_OEB<1>和第二测试使能信号BST_EN将信号输出到第一输出路径123或者第二输入路径132。第一传输信号TS1可以包括选自数据信号、命令信号和地址信号中的至少一个。
第二I/O单元113可以包括第二输入路径132、第二输出路径133、第二I/O控制器134和第三输出路径135。第二输入路径132可以经由焊盘130接收第二传输信号TS2。响应于第二输入路径132接收到第二输入选择信号BST_RXEN<2>、第一测试使能信号BST_SFTB和测试时钟信号BST_SCK，第二传输信号TS2可以被接收。第二输出路径133可以将第二I/O控制器134的输出信号经由焊盘130作为第二传输信号TS2输出。第二I/O控制器134可以接收来自第一输入路径122或第二输入路径132的信号，并且可以响应于第二输出选择信号BST_OEB<2>和第二测试使能信号BST_EN来将信号输出至第二输出路径133或第三输出路径135。第三输出路径135可以包括驱动信号的驱动器，并且可以将测试输出信号BST_OUT经由焊盘131传送至控制器10。第二传输信号TS2可以包括选自数据信号、命令信号和地址信号中的至少一个。
在下文中，将参照图2来描述包括在第一I/O单元112中的第一输入路径122、第一输出路径123和第一I/O控制器124的配置。此外，将参照图2来描述包括在第二I/O单元113中的第二输入路径132、第二输出路径133和第二I/O控制器134的配置。
第一输入路径122可以包括第一输入缓冲器211、第一选择器212和第一锁存单元213。例如如果在第一模式中被使能成具有逻辑“高”电平的第一输入选择信号BST_RXEN<1>被输入至第一输入缓冲器211中，则第一输入缓冲器211可以缓冲经由焊盘121输入的信号，以将缓冲的信号作为第一接收数据RX_D1输出。例如如果执行了测试模式，并且被使能成具有逻辑“低”电平的第一测试使能信号BST_SFTB被输入至第一选择器212中，则第一选择器212可以选择并输出经由焊盘120输入的信号。例如如果未执行测试模式，并且被禁止成具有逻辑“高”电平的第一测试使能信号BST_SFTB被输入至第一选择器212，则第一选择器212可以选择并输出第一输入缓冲器211的输出信号。第一锁存单元213可以与测试时钟信号BST_SCK同步地锁存并且输出第一选择器212的输出信号。当执行测试模式时产生测试时钟信号BST_SCK。第一输出路径123可以包括驱动信号的驱动器，并且可以经由焊盘121输出第一I/O控制器124的输出信号。第一接收数据RX_D1可以被储存在第一通道(未示出)的存储器单元中。
第一I/O控制器124可以包括第二选择器214和第三选择器215。例如如果执行了第一模式或第二模式，并且被使能成具有逻辑“高”电平的第二测试使能信号BST_EN被输入至第二选择器214中，则第二选择器214可以选择并输出从第二输入路径132输出的第二接收数据RX_D2。第二接收数据RX_D2可以被储存在第二通道(未示出)的存储器单元中。例如如果未执行第一模式和第二模式，并且被禁止成具有逻辑“低”电平的第二测试使能信号BST_EN被输入至第二选择器214，则第二选择器214可以选择并输出第一锁存单元213的输出信号。例如如果执行了第二模式，并且被使能成具有逻辑“低”电平的第一输出选择信号BST_OEB<1>被输入至第三选择器215，则第三选择器215可以选择并输出第二选择器214的输出信号。例如如果未执行第二模式，并且被禁止成具有逻辑“高”电平的第一输出选择信号BST_OEB<1>被输入至第三选择器215，则第三选择器215可以选择并输出从第一通道(未示出)的存储器单元输出的第一传输数据TX_D1。第一通道和第二通道可以经由单独的焊盘接收地址/命令信号。另外，第一通道和第二通道可以经由单独的焊盘接收并输出数据。
第二输入路径132可以包括第二输入缓冲器216、第四选择器217和第二锁存单元218。例如如果在第二模式中，被使能成具有逻辑“高”电平的第二输入选择信号BST_RXEN<2>被输入至第二输入缓冲器216，则第二输入缓冲器216可以缓冲经由焊盘130输入的信号，以将缓冲的信号作为第二接收数据RX_D2输出。如果执行了测试模式，并且被使能成具有逻辑“低”电平的第一测试使能信号BST_SFTB被输入至第四选择器217，则第四选择器217可以选择并输出从第二选择器214输出的信号。例如如果未执行测试模式，并且被禁止成具有逻辑“高”电平的第一测试使能信号BST_SFTB被输入至第四选择器217，则第四选择器217可以选择并输出第二输入缓冲器216的输出信号。第二锁存单元218可以与测试时钟信号BST_SCK同步地锁存并输出第四选择器217的输出信号。测试时钟信号BST_SCK在执行测试模式被时产生。第二输出路径133可以包括驱动信号的驱动器，并且可以将第二I/O控制器134的输出信号经由焊盘130输出。第二接收数据RX_D2可以被储存在第二通道(未示出)的存储器单元中。
第二I/O控制器134可以包括第五选择器219和第六选择器220。例如如果执行第一模式或第二模式，并且被使能成具有逻辑“高”电平的第二测试使能信号BST_EN被输入至第五选择器219，则第五选择器219可以选择并输出从第一输入路径122输出的第一接收数据RX_D1。第一接收数据RX_D1可以被储存在第一通道(未示出)的存储器单元中。例如如果未执行第一模式和第二模式，并且被禁止成具有逻辑“低”电平的第二测试使能信号BST_EN被输入至第五选择器219，则第五选择器219可以选择并输出第二锁存单元218的输出信号。例如如果执行第一模式，并且被使能成具有逻辑“低”电平的第二输出选择信号BST_OEB<2>被输入至第六选择器220，则第六选择器220可以选择并输出第五选择器219的输出信号。例如如果未执行第一模式，并且被禁止成具有逻辑“高”电平的第二输出选择信号BST_OEB<2>被输入至第六选择器220，则第六选择器220可以选择并输出从第二通道(未示出)的存储器单元输出的第二传输数据TX_D2。
参见图3，在芯片选择信号SCS1具有逻辑“高”电平(即，H)以选择第一半导体器件11时，第一输入选择信号和第二输入选择信号BST_RXEN<2:1>、第一测试使能信号BST_SFTB、测试时钟信号BST_SCK、第一输出选择信号和第二输出选择信号BST_OEB<2:1>、以及第二测试使能信号BST_EN的逻辑电平可以根据模式设定信号SEN<3:1>的逻辑电平组合而被设定成执行正常模式、测试模式、第一模式或第二模式。
如果模式设定信号SEN<3:1>具有‘000’的逻辑电平组合，则可以执行正常模式(即，NORMAL)。为了执行正常模式，第一输入选择信号和第二输入选择信号BST_RXEN<2:1>可以被使能成具有逻辑“高”电平，第一测试使能信号BST_SFTB可以被禁止成具有逻辑“高”电平，测试时钟信号BST_SCK可以被产生，第一输出选择信号和第二输出选择信号BST_OEB<2:1>可以被禁止成具有逻辑“高”电平，以及第二测试使能信号BST_EN可以被禁止成具有逻辑“低”电平(即，L)。在模式设定信号SEN<3:1>中，‘000’的逻辑电平组合意味着所有的模式设定信号SEN<3>、模式设定信号SEN<2>和模式设定信号SEN<1>被设定成具有逻辑“低”电平。在正常模式中，经由焊盘121接收的数据可以被储存在第一通道的存储器单元中以作为第一接收数据RX_D1，或者储存在第一通道的存储器单元中的数据可以经由焊盘121输出为第一传输数据TX_D1。另外，在正常模式中，经由焊盘130接收的数据可以被储存在第二通道的存储器单元中以作为第二接收数据RX_D2，或者储存在第二通道的存储器单元中的数据可以经由焊盘130输出为第二传输数据TX_D2。用于执行正常模式的模式设定信号SEN<3:1>的逻辑电平组合可以根据各种实施例被设定成不同。
如果模式设定信号SEN<3:1>具有‘001’的逻辑电平组合，则可以执行测试模式(即，TEST)。为了执行测试模式，第一输入选择信号和第二输入选择信号BST_RXEN<2:1>可以被禁止成逻辑“低”电平，第一测试使能信号BST_SFTB可以被使能成具有逻辑“低”电平，测试时钟信号BST_SCK可以被产生，以及第二测试使能信号BST_EN可以被禁止成具有逻辑“低”电平。在测试模式中，第一输出选择信号和第二输出选择信号BST_OEB<2:1>可以具有逻辑“高”电平或逻辑“低”电平。在模式设定信号SEN<3:1>中，‘001’的逻辑电平组合意味着模式设定信号SEN<3>和模式设定信号SEN<2>都被设定成具有逻辑“低”电平，而模式设定信号SEN<1>被设定成具有逻辑“高”电平。
如果模式设定信号SEN<3:1>具有‘100’的逻辑电平组合，则可以执行第一模式(即，FIRST)。为了执行第一模式，第一输入选择信号BST_RXEN<1>可以被使能成具有逻辑“高”电平，第二输入选择信号BST_RXEN<2>可以被禁止成具有逻辑“低”电平，第二测试使能信号BST_EN可以被使能成具有逻辑“高”电平，第一输出选择信号BST_OEB<1>可以被禁止成具有逻辑“高”电平，以及第二输出选择信号BST_OEB<2>可以被使能成具有逻辑“低”电平。可以执行第一模式，而与测试时钟信号BST_SCK的产生和第一测试使能信号BST_SFTB的逻辑电平无关。在模式设定信号SEN<3:1>中，‘100’的逻辑电平组合意味着模式设定信号SEN<3>被设定成具有逻辑“高”电平，而模式设定信号SEN<2>和模式设定信号SEN<1>都被设定成具有逻辑“低”电平。
如果模式设定信号SEN<3:1>具有‘101’的逻辑电平组合，则可以执行第二模式(即，SECOND)。为了执行第二模式，第一输入选择信号BST_RXEN<1>可以被禁止成具有逻辑“低”电平，第二输入选择信号BST_RXEN<2>可以被使能成具有逻辑“高”电平，第二测试使能信号BST_EN可以被使能成具有逻辑“高”电平，第一输出选择信号BST_OEB<1>可以被使能成具有逻辑“低”电平，以及第二输出选择信号BST_OEB<2>可以被禁止成具有逻辑“高”电平。可以执行第二模式，而与测试时钟信号BST_SCK的产生和第一测试使能信号BST_SFTB的逻辑电平(即，X)无关。在模式设定信号SEN<3:1>中，‘101’的逻辑电平组合意味着模式设定信号SEN<3>和模式设定信号SEN<1>都被设定成具有逻辑“高”电平，而模式设定信号SEN<2>被设定成具有逻辑“低”电平。
图4图示了根据一个实施例的在半导体系统中执行的测试模式的操作。参见图4，例如如果具有‘001’的逻辑电平组合的模式设定信号SEN<3:1>被施加至第一半导体器件11，则第一测试使能信号BST_SFTB可以被使能成具有逻辑“低”电平，测试时钟信号BST_SCK可以被产生，以及第二测试使能信号BST_EN可以被禁止成具有逻辑“低”电平。因而，经由焊盘120输入的信号可以经由第一选择器212、第一锁存单元213、第二选择器214、第四选择器217、第二锁存单元218、第五选择器219和第三输出路径135(即，见黑箭头线)被输出至焊盘131。如果执行了测试模式，则可以验证第一选择器212、第一锁存单元213、第二选择器214、第四选择器217、第二锁存单元218、第五选择器219以及第三输出路径135的接口的正常/异常。
图5图示了根据一个实施例的在半导体系统中执行的第一模式的操作。参见图5，例如如果具有‘100’的逻辑电平组合的模式设定信号SEN<3:1>被施加至第一半导体器件11，则第一输入选择信号BST_RXEN<1>可以被使能成具有逻辑“高”电平，第二测试使能信号BST_EN可以被使能成具有逻辑“高”电平，以及第二输出选择信号BST_OEB<2>可以被使能成具有逻辑“低”电平。因而，经由焊盘121输入的信号可以经由第一输入缓冲器211、第五选择器219、第六选择器220以及第二输出路径133(即，见黑色箭头线)被输出至焊盘130。如果执行了第一模式，则可以验证第一输入缓冲器211、第五选择器219、第六选择器220以及第二输出路径133的接口的正常/异常。
图6图示了根据一个实施例的在半导体系统中执行的第二模式的操作。参见图6，例如如果具有‘101’的逻辑电平组合的模式设定信号SEN<3:1>被施加至第一半导体器件11，则第二输入选择信号BST_RXEN<2>可以被使能成具有逻辑“高”电平，第二测试使能信号BST_EN可以被使能成具有逻辑“高”电平，以及第一输出选择信号BST_OEB<1>可以被使能成具有逻辑“低”电平。因而，经由焊盘130输入的信号可以经由第二输入缓冲器216、第二选择器214、第三选择器215以及第一输出路径123(即，见黑色箭头线)被输出至焊盘121。如果执行第二模式，则可以验证第二输入缓冲器216、第二选择器214、第三选择器215以及第一输出路径123的接口的正常/异常。
如上所述，根据一个实施例的半导体系统可以提供根据模式设定信号SEN<3:1>的逻辑电平组合经由各种I/O路径传送信号的各种模式。因而，可以容易地验证任意信号模式的接口的正常/异常。例如，可以在测试模式中验证第一选择器212、第一锁存单元213、第二选择器214、第四选择器217、第二锁存单元218、第五选择器219以及第三输出路径135的接口的正常/异常。另外，可以在第一模式中验证第一输入缓冲器211、第五选择器219、第六选择器220以及第二输出路径133的接口的正常/异常。此外，可以在第二模式中验证第二输入缓冲器216、第二选择器214、第三选择器215以及第一输出路径123的接口的正常/异常。
在下文中，将参照图7更加全面地描述根据一个实施例的包括在半导体系统中的第一I/O单元112a和第二I/O单元113a的配置。第一I/O单元112a可以包括第一输入路径122a、第一输出路径123和第一I/O控制器124a。第二I/O单元113a可以包括第二输入路径132a、第二输出路径133、第二I/O控制器134a以及第三输出路径135。在图7中，在图2中使用的相同的附图标记或者相同的参考指示符表示相同的元件。
第一输入路径122a可以包括第一输入缓冲器711、第一选择器712和第一锁存单元713。例如如果在第一模式中被使能成具有逻辑“高”电平的第一输入选择信号BST_RXEN<1>被输入至第一输入缓冲器711，则第一输入缓冲器711可以将经由焊盘121输入的信号缓冲，以将缓冲的信号作为命令/地址信号RX_CA输出。例如如果执行了测试模式，并且被使能成具有逻辑“低”电平的第一测试使能信号BST_SFTB被输入至第一选择器712，则第一选择器712可以选择并输出经由焊盘120输入的信号。例如如果未执行测试模式，并且被禁止成具有逻辑“高”电平的第一测试使能信号BST_SFTB被输入至第一选择器712，则第一选择器712可以选择并输出第一输入缓冲器711的输出信号。第一锁存单元713可以与产生测试时钟信号BST_SCK同步地锁存并输出第一选择器712的输出信号。测试时钟信号BST_SCK可以当执行测试模式时产生。命令/地址信号RX_CA可以包括用于操作第一通道(未示出)的存储器单元的命令和地址。可替选地，根据各种实施例，代替命令/地址信号RX_CA的数据可以从第一输入缓冲器711输出。
第一I/O控制器124a可以包括第二选择器714和第一传输门715。例如如果执行了第一模式或第二模式，并且被使能成具有逻辑“高”电平的第二测试使能信号BST_EN被输入至第二选择器714，则第二选择器714可以选择并输出从第二输入路径132a输出的接收数据RX_D。例如如果未执行第一模式和第二模式，并且被禁止成具有逻辑“低”电平的第二测试使能信号BST_EN被输入至第二选择器714，则第二选择器714可以选择并输出第一锁存单元713的输出信号。第一传输门715可以导通以将第二选择器714的输出信号传送至第一输出路径123。
第二输入路径132a可以包括：第二输入缓冲器716、第三选择器717和第二锁存单元718。例如如果在第二模式中被使能成具有逻辑“高”电平的第二输入选择信号BST_RXEN<2>被输入至第二输入缓冲器716，则第二输入缓冲器716可以缓冲经由焊盘130输入的信号，以将缓冲的信号作为接收数据RX_D输出。例如如果执行了测试模式，并且被使能成具有逻辑“低”电平的第一测试使能信号BST_SFTB被输入至第三选择器717，则第三选择器717可以选择并输出从第二选择器714输出的信号。例如如果未执行测试模式，并且被禁止成具有逻辑“高”电平的第一测试使能信号BST_SFTB被输入至第三选择器717，则第三选择器717可以选择并输出第二输入缓冲器716的输出信号。第二锁存单元718可以与测试时钟信号BST_SCK同步地锁存并输出第三选择器717的输出信号。测试时钟信号BST_SCK可以当执行测试模式时产生。接收数据RX_D可以被储存在第二通道(未示出)的存储器单元中。
第二I/O控制器134a可以包括第四选择器719和第五选择器720。例如如果执行了第一模式或第二模式，并且被使能成具有逻辑“高”电平的第二测试使能信号BST_EN被输入至第四选择器719，则第四选择器719可以选择并输出从第一输入路径122a输出的命令/地址信号RX_CA。例如如果未执行第一模式和第二模式，并且被禁止成具有逻辑“低”电平的第二测试使能信号BST_EN被输入至第四选择器719，则第四选择器719可以选择并输出第二锁存单元718的输出信号。例如如果执行了第一模式，并且被使能成具有逻辑“低”电平的第二输出选择信号BST_OEB<2>被输入至第五选择器720，则第五选择器720可以选择并输出第四选择器719的输出信号。例如如果未执行第一模式，并且被禁止成具有逻辑“高”电平的第二输出选择信号BST_OEB<2>被输入至第五选择器720，则第五选择器720可以选择并输出从第二通道(未示出)的存储器单元中输出的传输数据TX_D。
图7中所示的第一I/O单元112a可以具有与图2中所示的第一I/O单元112基本相同的配置，除了第一传输门715代替第三选择器215包括在第一I/O控制器124a中，并且命令/地址信号RX_CA代替第一接收数据data RX_D1经由第一输入路径122a输入。因而，将省略图7中所示的第一I/O单元112a的详细描述和操作。
如上所述，根据实施例中的任何一个的半导体系统可以提供经由各种I/O路径来传送信号的各种模式。因而，可以容易地验证任意信号模式的接口的正常/异常。
以上所述的半导体器件和/或半导体系统(见图1至图7)在存储器件、处理器和计算机系统的设计中特别有用。例如，参见图8，图示了使用根据实施例的半导体器件和/或半导体系统的框图，并且整体上通过附图标记1000来表示。系统1000可以包括一个或更多个处理器或中央处理器单元(“CPU”)1100。CPU 1100可以单独地使用或者与其它CPU组合使用。虽然CPU 1100将主要以单数形式提及，但是对于本领域的技术人员将理解的是，可以实现具有任何数目的物理CPU或逻辑CPU的系统。
芯片组1150在工作中可以与CPU 1100耦接。芯片组1150是CPU 1100与系统1000的其它部件之间的信号的通信路径，所述其它部件可以包括存储器控制器1200、输入/输出(“I/O”)总线1250和盘驱动器控制器1300。根据该系统的配置，可以经由芯片组1150来传送若干不同信号中的任何一个，并且本领域的技术人员将理解的是，在不改变该系统的基本性质的情况下，可以容易地调整信号贯穿系统1000的路由。
如上所述，存储器控制器1200在工作中可以与芯片组1150耦接。存储器控制器1200可以包括以上参照图1至图7所讨论的至少一种半导体器件和/或半导体系统。因而，存储器控制器1200可以经由芯片组1150接收从CPU 1100提供的请求。在可替选实施例中，存储器控制器1200可以被集成在芯片组1150中。存储器控制器1200在工作中可以与一个或更多个存储器件1350耦接。在一个实施例中，存储器件1350可以包括以上结合图1至图7所讨论的至少一种半导体器件和/或半导体系统，存储器件1350可以包括用于限定多个存储器单元的多个字线和多个位线。存储器件1350可以是若干工业标准存储器类型中的任何一种，包括但不限制于：单列直插式存储模块(“SIMM”)和双列直插式存储模块(“DIMM”)。此外，存储器件1350可以通过储存指令和数据这二者使外部数据储存设备的安全去除便利。
芯片组1150还可以与I/O总线1250耦接。I/O总线1250可以用作信号从芯片组1150至I/O设备1410、1420和1430的通信路径。I/O设备1410、1420和1430可以包括鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以利用若干通信协议中的任何一种与I/O设备1410、1420和1430通信。另外，I/O总线1250可以被集成在芯片组1150中。
盘驱动器控制器1450(即，内部盘驱动器)也可以在工作中与芯片组1150耦接。盘驱动器控制器1450可以用作芯片组1150与一个或更多个内部盘驱动器1450之间的通信路径。内部盘驱动器1450可以通过储存指令和数据这二者使外部数据储存设备的断开便利。盘驱动器控制器1300和内部盘驱动器1450可以彼此通信，或者实际上可以利用包括以上关于I/O总线1250所提及的所有通信协议中的任何类型与芯片组1150通信。
需要注意的是，以上结合图8所述的系统1000仅仅是利用以上结合图1至图7所讨论的半导体器件和/或半导体系统的一个示例。在诸如蜂窝电话或数码照相机之类的可替选实施例中，这些部件可以不同于图8中所示的实施例。
通过本发明的实施例可以看出，本发明提供了下面技术方案:
1.一种半导体器件，包括：
第一输入/输出(I/O)单元，其包括经由第一焊盘接收信号的第一输入路径、以及将信号输出至所述第一焊盘的第一输出路径和第一I/O控制器；以及
第二I/O单元，其包括经由第二焊盘接收信号的第二输入路径、以及将信号输出至所述第二焊盘的第二输出路径和第二I/O控制器，
其中，所述第二I/O控制器在第一模式中，经由所述第一输入路径接收第一信号，并且经由所述第二输出路径输出所述第一信号，以及所述第一I/O控制器在第二模式中，经由所述第二输入路径接收第二信号，并且经由所述第一输出路径输出所述第二信号。
2.如技术方案1所述的半导体器件，其中，所述第一输入路径包括第一输入缓冲器，其适于响应于第一输入选择信号来缓冲经由所述第一焊盘输入的信号，以及
其中，所述第一输入选择信号在所述第一模式中被使能。
3.如技术方案2所述的半导体器件，其中，所述第一I/O单元还包括：
第三焊盘，其与所述第一输入路径耦接，
其中，所述第一输入路径包括：
第一选择器，其适于响应于第一测试使能信号来选择性地将所述第一输入缓冲器的输出信号或者经由所述第三焊盘输入的信号输出；以及
第一锁存单元，其适于与测试时钟信号同步地锁存并输出所述第一选择器的输出信号。
4.如技术方案2所述的半导体器件，其中，所述第一I/O控制器包括：
第二选择器，其适于响应于第二测试使能信号来选择性将所述第一输入路径或者所述第二输入路径的输出信号输出，所述第二测试使能信号在所述第一模式或者所述第二模式中被使能；以及
第三选择器，其适于响应于第一输出选择信号来选择性地将所述第二选择器的输出信号或者第一传输信号输出至所述第一输出路径，所述第一输出选择信号在所述第二模式中被使能；
5.如技术方案1所述的半导体器件，其中，所述第二输入路径包括第二输入缓冲器，所述第二输入缓冲器适于响应于第二输入选择信号来缓冲经由所述第二焊盘输入的信号，以及
其中，所述第二输入选择信号在所述第二模式中被使能。
6.如技术方案5所述的半导体器件，其中，所述第二输入路径包括：
第四选择器，其适于响应于第二测试使能信号来选择性地将所述第二输入缓冲器的输出信号或者所述第一I/O控制器的输出信号输出；以及
第二锁存单元，其适于与测试时钟信号同步地锁存并输出所述第四选择器的输出信号。
7.如技术方案5所述的半导体器件，其中，所述第二I/O控制器包括：
第五选择器，其适于响应于第二测试使能信号来选择性地将所述第一输入路径或者所述第二输入路径的输出信号输出，所述第二测试使能信号在所述第一模式或者所述第二模式中被使能；以及
第六选择器，其适于响应于第二输出选择信号来选择性将所述第五选择器的输出信号或者第二传输信号输出至所述第二输出路径，所述第二输出选择信号在所述第一模式中被使能。
8.如技术方案7所述的半导体器件，其中，所述第二I/O单元包括：
第四焊盘；
第三输出路径，其包括与所述第四焊盘耦接的至少一个驱动器，并且适于将从所述第五选择器输出的数据输出至所述第四焊盘。
9.如技术方案1所述的半导体器件，还包括：
模式控制信号发生器，其适于接收模式设定信号和芯片选择信号，并且适于产生第一输入选择信号、第二输入选择信号、第一输出选择信号和第二输出选择信号，
其中，所述第一输入选择信号、所述第二输入选择信号、所述第一输出选择信号和所述第二输出选择信号中的至少一个根据在芯片选择信号被使能时所述模式设定信号的逻辑电平组合来使能或禁止。
10.如技术方案9所述的半导体器件，
其中，所述第一输入选择信号和所述第二输出选择信号在所述第一模式中被使能；以及
其中，所述第二输入选择信号和所述第一输出选择信号在所述第二模式中被使能。
11.如技术方案9所述的半导体器件，
其中，所述第一I/O单元包括与所述第一输入路径耦接的第三焊盘，
其中，所述第二I/O单元包括：
第四焊盘；以及
第三输出路径，其与所述第四焊盘和所述第二I/O控制器耦接，
其中，所述模式控制信号发生器适于产生第一测试使能信号，
其中，所述第一测试使能信号被使能以执行测试模式，以及
其中，如果执行了所述测试模式，则经由所述第三焊盘输入的信号经由所述第一输入路径、所述第一I/O控制器、所述第二输入路径、所述第二I/O控制器以及所述第三输出路径输出至所述第四焊盘。
12.如技术方案11所述的半导体器件，
其中，所述模式控制信号发生器适于在所述测试模式中从外部时钟信号产生测试时钟信号，并且适于产生第二测试使能信号，以及
其中，所述第二测试使能信号在所述第一模式或所述第二模式中被使能。
13.一种半导体系统，包括：
控制器，其适于输出模式设定信号、芯片选择信号和外部时钟信号；以及
半导体器件，其包括第一焊盘和第二焊盘，
其中，如果所述半导体器件响应于所述模式设定信号而在第一模式中操作，则所述半导体器件将经由所述第一焊盘输入的信号经由第一输入路径、第二输入/输出I/O控制器和第二输出路径输出至所述第二焊盘，以及
其中，如果所述半导体器件响应于所述模式设定信号而在第二模式中操作，则所述半导体器件将经由所述第二焊盘输入的信号经由第二输入路径、第一I/O控制器和第一输出路径输出至所述第一焊盘。
14.如技术方案13所述的半导体系统，
其中，所述半导体器件包括模式控制信号发生器，所述模式控制信号发生器适于接收所述模式设定信号和所述芯片选择信号，并且适于产生第一输入选择信号、第二输入选择信号、第一输出选择信号和第二输出选择信号，
其中，所述第一输入选择信号、所述第二输入选择信号、所述第一输出选择信号和所述第二输出选择信号中的至少一个根据在所述芯片选择信号被使能时所述模式设定信号的逻辑电平组合来使能或禁止，以及
其中，所述第一输入选择信号和所述第二输出选择信号在所述第一模式中被使能，以及所述第二输入选择信号和所述第一输出选择信号在所述第二模式中被使能。
15.如技术方案14所述的半导体系统，
其中，所述半导体器件包括：
第三焊盘，其与所述第一输入路径耦接；以及
第三输出路径，其与所述第二I/O控制器耦接；以及
第四焊盘，其与所述第三输出路径耦接，
其中，所述模式控制信号发生器适于产生第一测试使能信号，
其中，所述第一测试使能信号被使能以执行测试模式；以及
其中，如果执行了所述测试模式，则经由所述第三焊盘输入的信号经由所述第一输入路径、所述第一I/O控制器、所述第二输入路径、所述第二I/O控制器和所述第三输出路径被输出至所述第四焊盘。
16.如技术方案14所述的半导体系统，
其中，所述模式控制信号发生器适于在所述测试模式中从所述外部时钟信号产生测试时钟信号，并且适于产生第二测试使能信号，以及
其中，所述第二测试使能信号在所述第一模式或所述第二模式中被使能。
17.如技术方案13所述的半导体系统，其中，所述半导体器件包括：
第一I/O单元，其包括经由所述第一焊盘接收信号的所述第一输入路径、以及将信号输出至所述第一焊盘的所述第一I/O控制器和所述第一输出路径；以及
第二I/O单元，其包括经由所述第二焊盘接收信号的所述第二输入路径、以及将信号输出至所述第二焊盘的所述第二I/O控制器和所述第二输出路径。
18.如技术方案17所述的半导体系统，其中，所述第一输入路径包括：
第一输入缓冲器，其适于响应于第一输入选择信号来缓冲经由所述第一焊盘输入的信号；以及
第一选择器，其适于响应于第一测试使能信号来选择性地将所述第一输入缓冲器的输出信号或者经由第三焊盘输入的信号输出；以及
第一锁存单元，其适于与测试时钟信号同步地锁存并输出所述第一选择器的输出信号，
其中，所述第一输入选择信号在所述第一模式中被使能。
19.如技术方案18所述的半导体系统，其中，所述第一I/O控制器包括：
第二选择器，其适于响应于第二测试使能信号来选择性地将所述第一输入路径或者所述第二输入路径的输出信号输出；以及
第三选择器，其适于响应于第一输出选择信号来选择性地将所述第二选择器的输出信号或者第一传输信号输出至所述第一输出路径，
其中，所述第二测试使能信号在所述第一模式或者所述第二模式中被使能，以及
其中，所述第一输出选择信号在所述第二模式中被使能。
20.如技术方案17所述的半导体系统，其中，所述第二输入路径包括：
第二输入缓冲器，其适于响应于第二输入选择信号来缓冲经由所述第二焊盘输入的信号；
第四选择器，其适于响应于第二测试使能信号来选择性地将所述第二输入缓冲器的输出信号或者所述第一I/O控制器的输出信号输出；以及
第二锁存单元，其适于与测试时钟信号同步地锁存并且输出所述第四选择器的输出信号，
其中，所述第二输入选择信号在所述第二模式中被使能。

Claims (20)

1.一种半导体器件，包括：
第一输入/输出(I/O)单元，其包括经由第一焊盘接收信号的第一输入路径、以及将信号输出至所述第一焊盘的第一输出路径和第一I/O控制器；以及
第二I/O单元，其包括经由第二焊盘接收信号的第二输入路径、以及将信号输出至所述第二焊盘的第二输出路径和第二I/O控制器，
其中，所述第二I/O控制器在第一模式中，经由所述第一输入路径接收第一信号，并且经由所述第二输出路径输出所述第一信号，以及所述第一I/O控制器在第二模式中，经由所述第二输入路径接收第二信号，并且经由所述第一输出路径输出所述第二信号。
2.如权利要求1所述的半导体器件，其中，所述第一输入路径包括第一输入缓冲器，其适于响应于第一输入选择信号来缓冲经由所述第一焊盘输入的信号，以及
其中，所述第一输入选择信号在所述第一模式中被使能。
3.如权利要求2所述的半导体器件，其中，所述第一I/O单元还包括：
第三焊盘，其与所述第一输入路径耦接，
其中，所述第一输入路径包括：
第一选择器，其适于响应于第一测试使能信号来选择性地将所述第一输入缓冲器的输出信号或者经由所述第三焊盘输入的信号输出；以及
第一锁存单元，其适于与测试时钟信号同步地锁存并输出所述第一选择器的输出信号。
4.如权利要求2所述的半导体器件，其中，所述第一I/O控制器包括：
第二选择器，其适于响应于第二测试使能信号来选择性将所述第一输入路径或者所述第二输入路径的输出信号输出，所述第二测试使能信号在所述第一模式或者所述第二模式中被使能；以及
第三选择器，其适于响应于第一输出选择信号来选择性地将所述第二选择器的输出信号或者第一传输信号输出至所述第一输出路径，所述第一输出选择信号在所述第二模式中被使能。
5.如权利要求1所述的半导体器件，其中，所述第二输入路径包括第二输入缓冲器，所述第二输入缓冲器适于响应于第二输入选择信号来缓冲经由所述第二焊盘输入的信号，以及
其中，所述第二输入选择信号在所述第二模式中被使能。
6.如权利要求5所述的半导体器件，其中，所述第二输入路径包括：
第四选择器，其适于响应于第二测试使能信号来选择性地将所述第二输入缓冲器的输出信号或者所述第一I/O控制器的输出信号输出；以及
第二锁存单元，其适于与测试时钟信号同步地锁存并输出所述第四选择器的输出信号。
7.如权利要求5所述的半导体器件，其中，所述第二I/O控制器包括：
第五选择器，其适于响应于第二测试使能信号来选择性地将所述第一输入路径或者所述第二输入路径的输出信号输出，所述第二测试使能信号在所述第一模式或者所述第二模式中被使能；以及
第六选择器，其适于响应于第二输出选择信号来选择性将所述第五选择器的输出信号或者第二传输信号输出至所述第二输出路径，所述第二输出选择信号在所述第一模式中被使能。
8.如权利要求7所述的半导体器件，其中，所述第二I/O单元包括：
第四焊盘；
第三输出路径，其包括与所述第四焊盘耦接的至少一个驱动器，并且适于将从所述第五选择器输出的数据输出至所述第四焊盘。
9.如权利要求1所述的半导体器件，还包括：
模式控制信号发生器，其适于接收模式设定信号和芯片选择信号，并且适于产生第一输入选择信号、第二输入选择信号、第一输出选择信号和第二输出选择信号，
其中，所述第一输入选择信号、所述第二输入选择信号、所述第一输出选择信号和所述第二输出选择信号中的至少一个根据在芯片选择信号被使能时所述模式设定信号的逻辑电平组合来使能或禁止。
10.如权利要求9所述的半导体器件，
其中，所述第一输入选择信号和所述第二输出选择信号在所述第一模式中被使能；以及
其中，所述第二输入选择信号和所述第一输出选择信号在所述第二模式中被使能。
11.如权利要求9所述的半导体器件，
其中，所述第一I/O单元包括与所述第一输入路径耦接的第三焊盘，
其中，所述第二I/O单元包括：
第四焊盘；以及
第三输出路径，其与所述第四焊盘和所述第二I/O控制器耦接，
其中，所述模式控制信号发生器适于产生第一测试使能信号，
其中，所述第一测试使能信号被使能以执行测试模式，以及
其中，如果执行了所述测试模式，则经由所述第三焊盘输入的信号经由所述第一输入路径、所述第一I/O控制器、所述第二输入路径、所述第二I/O控制器以及所述第三输出路径输出至所述第四焊盘。
12.如权利要求11所述的半导体器件，
其中，所述模式控制信号发生器适于在所述测试模式中从外部时钟信号产生测试时钟信号，并且适于产生第二测试使能信号，以及
其中，所述第二测试使能信号在所述第一模式或所述第二模式中被使能。
13.一种半导体系统，包括：
控制器，其适于输出模式设定信号、芯片选择信号和外部时钟信号；以及
半导体器件，其包括第一焊盘和第二焊盘，
其中，如果所述半导体器件响应于所述模式设定信号而在第一模式中操作，则所述半导体器件将经由所述第一焊盘输入的信号经由第一输入路径、第二输入/输出I/O控制器和第二输出路径输出至所述第二焊盘，以及
其中，如果所述半导体器件响应于所述模式设定信号而在第二模式中操作，则所述半导体器件将经由所述第二焊盘输入的信号经由第二输入路径、第一I/O控制器和第一输出路径输出至所述第一焊盘。
14.如权利要求13所述的半导体系统，
其中，所述半导体器件包括模式控制信号发生器，所述模式控制信号发生器适于接收所述模式设定信号和所述芯片选择信号，并且适于产生第一输入选择信号、第二输入选择信号、第一输出选择信号和第二输出选择信号，
其中，所述第一输入选择信号、所述第二输入选择信号、所述第一输出选择信号和所述第二输出选择信号中的至少一个根据在所述芯片选择信号被使能时所述模式设定信号的逻辑电平组合来使能或禁止，以及
其中，所述第一输入选择信号和所述第二输出选择信号在所述第一模式中被使能，以及所述第二输入选择信号和所述第一输出选择信号在所述第二模式中被使能。
15.如权利要求14所述的半导体系统，
其中，所述半导体器件包括：
第三焊盘，其与所述第一输入路径耦接；以及
第三输出路径，其与所述第二I/O控制器耦接；以及
第四焊盘，其与所述第三输出路径耦接，
其中，所述模式控制信号发生器适于产生第一测试使能信号，
其中，所述第一测试使能信号被使能以执行测试模式；以及
其中，如果执行了所述测试模式，则经由所述第三焊盘输入的信号经由所述第一输入路径、所述第一I/O控制器、所述第二输入路径、所述第二I/O控制器和所述第三输出路径被输出至所述第四焊盘。
16.如权利要求14所述的半导体系统，
其中，所述模式控制信号发生器适于在测试模式中从所述外部时钟信号产生测试时钟信号，并且适于产生第二测试使能信号，以及
其中，所述第二测试使能信号在所述第一模式或所述第二模式中被使能。
17.如权利要求13所述的半导体系统，其中，所述半导体器件包括：
第一I/O单元，其包括经由所述第一焊盘接收信号的所述第一输入路径、以及将信号输出至所述第一焊盘的所述第一I/O控制器和所述第一输出路径；以及
第二I/O单元，其包括经由所述第二焊盘接收信号的所述第二输入路径、以及将信号输出至所述第二焊盘的所述第二I/O控制器和所述第二输出路径。
18.如权利要求17所述的半导体系统，其中，所述第一输入路径包括：
第一输入缓冲器，其适于响应于第一输入选择信号来缓冲经由所述第一焊盘输入的信号；以及
第一选择器，其适于响应于第一测试使能信号来选择性地将所述第一输入缓冲器的输出信号或者经由第三焊盘输入的信号输出；以及
第一锁存单元，其适于与测试时钟信号同步地锁存并输出所述第一选择器的输出信号，
其中，所述第一输入选择信号在所述第一模式中被使能。
19.如权利要求18所述的半导体系统，其中，所述第一I/O控制器包括：
第二选择器，其适于响应于第二测试使能信号来选择性地将所述第一输入路径或者所述第二输入路径的输出信号输出；以及
第三选择器，其适于响应于第一输出选择信号来选择性地将所述第二选择器的输出信号或者第一传输信号输出至所述第一输出路径，
其中，所述第二测试使能信号在所述第一模式或者所述第二模式中被使能，以及
其中，所述第一输出选择信号在所述第二模式中被使能。
20.如权利要求17所述的半导体系统，其中，所述第二输入路径包括：
第二输入缓冲器，其适于响应于第二输入选择信号来缓冲经由所述第二焊盘输入的信号；
第四选择器，其适于响应于第二测试使能信号来选择性地将所述第二输入缓冲器的输出信号或者所述第一I/O控制器的输出信号输出；以及
第二锁存单元，其适于与测试时钟信号同步地锁存并且输出所述第四选择器的输出信号，
其中，所述第二输入选择信号在所述第二模式中被使能。
CN201510062327.6A 2014-09-22 2015-02-05 半导体器件和包括半导体器件的半导体系统 Active CN105988958B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0126000 2014-09-22
KR1020140126000A KR20160034698A (ko) 2014-09-22 2014-09-22 반도체장치 및 이를 포함하는 반도체시스템

Publications (2)

Publication Number Publication Date
CN105988958A CN105988958A (zh) 2016-10-05
CN105988958B true CN105988958B (zh) 2019-11-19

Family

ID=55526457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510062327.6A Active CN105988958B (zh) 2014-09-22 2015-02-05 半导体器件和包括半导体器件的半导体系统

Country Status (3)

Country Link
US (1) US9502384B2 (zh)
KR (1) KR20160034698A (zh)
CN (1) CN105988958B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104716B (zh) 2011-04-19 2020-10-02 太阳专利托管公司 信号生成方法及装置、信号处理方法及装置
KR20160034698A (ko) * 2014-09-22 2016-03-30 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
KR20160146404A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 입출력라인 테스트 장치 및 방법
US10607977B2 (en) 2017-01-20 2020-03-31 Google Llc Integrated DRAM with low-voltage swing I/O
CN112882422B (zh) * 2021-01-26 2024-05-28 广州巨晟微电子股份有限公司 Mcu模式控制电路、控制方法及mcu

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694251A (zh) * 2004-04-30 2005-11-09 尔必达存储器株式会社 通过堆叠组合体内的丝焊与外部端子相连的半导体器件
CN101097905A (zh) * 2006-06-30 2008-01-02 富士通株式会社 半导体器件及其制造方法
CN101197298A (zh) * 2006-12-06 2008-06-11 索尼株式会社 半导体装置的制造方法和半导体装置
WO2009122867A1 (ja) * 2008-03-31 2009-10-08 日本電気株式会社 半導体装置、複合回路装置及びそれらの製造方法
JP2010146645A (ja) * 2008-12-19 2010-07-01 Fujitsu Microelectronics Ltd 半導体メモリおよびシステム
CN103377713A (zh) * 2012-04-20 2013-10-30 爱思开海力士有限公司 半导体器件和包括半导体器件的半导体系统

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920001082B1 (ko) * 1989-06-13 1992-02-01 삼성전자 주식회사 반도체 메모리장치에 있어서 메모리 테스트용 멀티바이트 광역 병렬 라이트회로
JPH0785655A (ja) * 1993-09-16 1995-03-31 Mitsubishi Electric Corp 半導体記憶装置
JP3607760B2 (ja) * 1995-10-13 2005-01-05 富士通株式会社 半導体集積回路装置
JP4201878B2 (ja) * 1998-05-07 2008-12-24 株式会社ルネサステクノロジ 半導体装置及び試験ボード
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
US6507117B1 (en) * 1999-01-29 2003-01-14 Rohm Co., Ltd. Semiconductor chip and multichip-type semiconductor device
JP4294159B2 (ja) * 1999-05-06 2009-07-08 株式会社ルネサステクノロジ 半導体集積回路装置
JP4002378B2 (ja) * 1999-12-27 2007-10-31 エルピーダメモリ株式会社 電子回路
JP2001202797A (ja) * 2000-01-20 2001-07-27 Mitsubishi Electric Corp 半導体記憶装置および半導体テスト方法
US7240254B2 (en) * 2000-09-21 2007-07-03 Inapac Technology, Inc Multiple power levels for a chip within a multi-chip semiconductor package
US6732304B1 (en) * 2000-09-21 2004-05-04 Inapac Technology, Inc. Chip testing within a multi-chip semiconductor package
JP2002269993A (ja) * 2001-03-13 2002-09-20 Mitsubishi Electric Corp 半導体記憶装置
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US6885212B2 (en) * 2002-06-25 2005-04-26 Fujitsu Limited Semiconductor device and test method for the same
JP4021898B2 (ja) * 2003-03-31 2007-12-12 富士通株式会社 半導体集積回路装置、および半導体集積回路装置の制御方法
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
JP4322827B2 (ja) * 2005-02-09 2009-09-02 エルピーダメモリ株式会社 半導体チップ
JP4949707B2 (ja) * 2006-03-22 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置及びそのテスト方法
JP5130792B2 (ja) * 2007-06-08 2013-01-30 富士通セミコンダクター株式会社 半導体集積回路およびシステム
JP5115090B2 (ja) * 2007-08-10 2013-01-09 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリのテスト方法およびシステム
JP4891892B2 (ja) * 2007-12-27 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置とそのテスト方法
JP2012078332A (ja) * 2009-10-09 2012-04-19 Elpida Memory Inc 半導体装置、半導体装置の試験方法、及びデータ処理システム。
KR101110818B1 (ko) * 2009-12-28 2012-02-24 주식회사 하이닉스반도체 반도체 집적회로
KR101036924B1 (ko) * 2009-12-28 2011-05-25 주식회사 하이닉스반도체 반도체 집적회로
KR101086499B1 (ko) * 2009-12-29 2011-11-25 주식회사 하이닉스반도체 반도체 집적 회로
JP5601842B2 (ja) * 2010-01-18 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体装置の試験方法、及びデータ処理システム
JP2012226794A (ja) * 2011-04-18 2012-11-15 Elpida Memory Inc 半導体装置、及び半導体装置の制御方法。
KR20120119532A (ko) * 2011-04-21 2012-10-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 테스트 방법
JP2013090100A (ja) * 2011-10-17 2013-05-13 Elpida Memory Inc 半導体装置
JP2014022652A (ja) * 2012-07-20 2014-02-03 Elpida Memory Inc 半導体装置及びそのテスト装置、並びに、半導体装置のテスト方法
KR101996967B1 (ko) * 2012-12-24 2019-07-08 에스케이하이닉스 주식회사 반도체 장치
KR20140137569A (ko) * 2013-05-23 2014-12-03 에스케이하이닉스 주식회사 반도체 장치
KR102032230B1 (ko) * 2013-08-01 2019-10-16 에스케이하이닉스 주식회사 반도체 장치
KR102103865B1 (ko) * 2013-11-05 2020-04-24 에스케이하이닉스 주식회사 반도체 시스템
KR102102341B1 (ko) * 2014-02-07 2020-04-21 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
KR20150097074A (ko) * 2014-02-18 2015-08-26 에스케이하이닉스 주식회사 테스트 회로 및 이를 포함하는 반도체 장치
KR20160034698A (ko) * 2014-09-22 2016-03-30 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
KR20160076889A (ko) * 2014-12-23 2016-07-01 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694251A (zh) * 2004-04-30 2005-11-09 尔必达存储器株式会社 通过堆叠组合体内的丝焊与外部端子相连的半导体器件
CN101097905A (zh) * 2006-06-30 2008-01-02 富士通株式会社 半导体器件及其制造方法
CN101197298A (zh) * 2006-12-06 2008-06-11 索尼株式会社 半导体装置的制造方法和半导体装置
WO2009122867A1 (ja) * 2008-03-31 2009-10-08 日本電気株式会社 半導体装置、複合回路装置及びそれらの製造方法
JP2010146645A (ja) * 2008-12-19 2010-07-01 Fujitsu Microelectronics Ltd 半導体メモリおよびシステム
CN103377713A (zh) * 2012-04-20 2013-10-30 爱思开海力士有限公司 半导体器件和包括半导体器件的半导体系统

Also Published As

Publication number Publication date
CN105988958A (zh) 2016-10-05
KR20160034698A (ko) 2016-03-30
US9502384B2 (en) 2016-11-22
US20160086920A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
CN105988958B (zh) 半导体器件和包括半导体器件的半导体系统
CN104916305B (zh) 能通过各种路径输入信号的层叠半导体装置和半导体系统
US9224722B2 (en) Semiconductor apparatus capable of detecting whether pad and bump are stacked
CN107431061A (zh) 用于多裸片封装中通信的方法和电路
JP2014501427A (ja) マルチダイｄｒａｍバンクの配置及び配線
CN110033798B (zh) 集成电路芯片
CN105659219B (zh) 用于存储器读取的接收机架构和用于传输数据的方法
US10553510B2 (en) Stacked semiconductor apparatus being electrically connected through through-via and monitoring method
CN110233148B (zh) 存储器封装
US10613128B2 (en) Testing device and testing method
CN103578564B (zh) 半导体装置
CN102081586A (zh) 多i2c插槽电路系统及传送i2c信号的方法
CN103377713B (zh) 半导体器件和包括半导体器件的半导体系统
US11264068B2 (en) Apparatuses and methods for semiconductor devices including clock signal lines
CN112652334A (zh) 存储器
US9559677B2 (en) Stacked semiconductor apparatus being electrically connected through through-via and monitoring method
US20160293229A1 (en) Memory device and operation method thereof
US20080116572A1 (en) Semiconductor memory modules, methods of arranging terminals therein, and methods of using thereof
US10311923B2 (en) Input circuit of three-dimensional semiconductor apparatus capable of enabling testing and direct access
KR20160146404A (ko) 입출력라인 테스트 장치 및 방법
CN104576577B (zh) 包括穿通孔的半导体装置
US9324390B2 (en) Semiconductor devices and semiconductor systems including the same
US8924803B2 (en) Boundary scan test interface circuit
CN103531251B (zh) 一种多芯片封装系统
CN110364195A (zh) 存储器件以及包括其的存储系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea

TR01 Transfer of patent right