CN103578564B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103578564B
CN103578564B CN201310068864.2A CN201310068864A CN103578564B CN 103578564 B CN103578564 B CN 103578564B CN 201310068864 A CN201310068864 A CN 201310068864A CN 103578564 B CN103578564 B CN 103578564B
Authority
CN
China
Prior art keywords
data
input
semiconductor device
pad
output module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310068864.2A
Other languages
English (en)
Other versions
CN103578564A (zh
Inventor
金荣柱
辛尚勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103578564A publication Critical patent/CN103578564A/zh
Application granted granted Critical
Publication of CN103578564B publication Critical patent/CN103578564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种半导体装置，所述半导体装置包括存储器芯片，所述存储器芯片包括：存储器区；数据输入/输出模块，所述数据输入/输出模块被配置成与存储器区通信；以及数据传送/接收模块，所述数据传送/接收模块被配置成将多个通道和焊盘中的一个与数据输入/输出模块连接，其中，所述多个通道被配置成将正常数据输入到另一个芯片和从另一个芯片输出正常数据，并且所述焊盘被配置成输入和输出测试数据。

Description

半导体装置
相关申请的交叉引用
本申请要求2012年8月8日向韩国知识产权局提交的申请号为10-2012-0086683的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明总体而言涉及一种半导体装置，更具体而言，涉及一种层叠有多个芯片的三维（3D）半导体装置。
背景技术
为了提高半导体装置的集成度，已经研究了层叠有和封装有多个芯片的3D半导体装置。包括沿着垂直方向层叠的两个或多个芯片的3D半导体装置可以在相同的空间中呈现出最大集成度。
为了实施3D半导体装置，可以应用各种方法。在其中的一种方法中，将具有相同结构的多个芯片层叠，并且经由诸如金属线的导线连接所述多个芯片，以便作为一个半导体来操作。
近来，已经利用了穿通硅通孔（TSV）方法，将多个层叠的芯片经由TSV电连接。在利用TSV的半导体装置中，多个芯片经由TSV垂直连接。因此，所述半导体装置相比于包括利用导线经由边缘互连连接的多个芯片的半导体装置，可以更加减小封装面积。
图1示意性地示出形成现有的半导体装置的存储器芯片10。在图1中，存储器芯片10包括存储器区11、数据输入/输出模块12、数据传送/接收单元13、多个通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1、测试焊盘14以及测试数据传送/接收单元15。存储器区11包括多个存储器单元。数据输入/输出模块12被配置成经由数据输入/输出线GIO来执行针对存储器区11的数据输入/输出操作。数据输入/输出模块12与数据传送/接收单元13和测试焊盘14连接。数据输入/输出模块12与数据传送/接收单元13连接，并且被配置成在正常操作期间，接收经由多个通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1输入的数据，或者将从数据输入/输出模块12输出的数据输出到多个通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1。此外，数据输入/输出模块12被配置成在测试操作期间，从测试焊盘14和测试数据传送/接收单元15接收数据TDQ<0:m>，或者将数据输出到测试数据传送/接收单元15和测试焊盘14。在测试操作期间，现有的半导体装置不利用数据传送/接收单元13而利用测试数据传送/接收单元15来执行测试操作。因此，现有的半导体装置不能验证在数据传送/接收单元13中是否存在缺陷。
发明内容
本文描述了如下一种半导体装置，所述半导体装置可以对形成存储器芯片的全部电路执行测试，而不管所述半导体装置的操作模式如何。
在一个实施例中，一种半导体装置包括一种存储器芯片，所述存储器芯片包括：存储器区；数据输入/输出模块，所述数据输入/输出模块被配置成与存储器区通信；以及数据传送/接收模块，所述数据传送/接收模块被配置成将多个通道和焊盘中的一个与数据输入/输出模块连接，其中，所述多个通道被配置成将正常数据输出到另一个芯片，并且从另一个芯片输入正常数据，而所述焊盘被配置成输入和输出测试数据。
在一个实施例中，一种半导体装置包括一种存储器芯片，所述存储器芯片包括：焊盘，所述焊盘被配置成输入和输出测试数据；多个通道，所述多个通道被配置成当存储器芯片与另一个芯片层叠时输入和输出正常数据，而当存储器芯片不与另一个芯片层叠时被浮置；数据传送和接收模块，所述数据传送和接收模块被配置成在测试操作期间从焊盘中接收测试数据，而在正常操作期间经由多个通道接收正常数据；以及数据输入/输出模块，所述数据输入/输出模块被配置成接收从数据传送/接收模块中传送的数据，并且与存储器区通信。
在一个实施例中，一种半导体装置包括一种存储器芯片，所述存储器芯片包括：数据输入/输出模块，所述数据输入/输出模块被配置成与存储器区通信；数据传送/接收单元，所述数据传送/接收单元被配置成经由所述数据传送/接收单元的一个端部与数据输入/输出模块通信；以及路径选择单元，所述路径选择单元被配置成响应于控制信号，而选择性地将数据传送/接收单元的另一个端部与焊盘和多个通道中的一个耦接。
附图说明
结合附图来描述本发明的特点、方面以及实施例，其中：
图1示意性地示出形成现有的半导体装置的存储器芯片；
图2示出根据一个实施例的半导体装置的配置；以及
图3示出图2的半导体装置的详细配置。
具体实施方式
在下文中，将通过实施例，参照附图来描述根据不同实施例的半导体装置。
图2说明根据一个实施例的半导体装置1的配置。参见图2，半导体装置1可以包括存储器芯片C1。存储器芯片C1可以在晶圆上制造并测试。此外，存储器芯片C1可以被切成小块，然后与另一个芯片层叠，以便构建层叠的半导体装置。
存储器芯片C1可以包括存储器区11、数据输入/输出模块100、数据传送/接收模块200、多个通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1以及焊盘300。存储器区11可以包括多个存储器单元阵列以储存数据。例如，存储器区11可以包括多个存储体和多个存储矩阵（mat）。每个存储体和存储矩阵与存储器单元阵列组相对应。
数据输入/输出模块100可以与存储器区11耦接，并且被配置成与存储器区11通信。例如，在写入操作期间，数据输入/输出模块100可以将数据传送到存储器区11，使得可以将数据储存在存储器区11。此外，在读取操作期间，数据输入/输出模块100可以接收储存在存储器区11中的数据，并且将接收的数据输出。因此，数据输入/输出模块100与执行存储器区11的数据输入/输出操作的电路相对应，并且可以包括输入/输出电路，诸如未示出的写入驱动器和读取感测放大器。
数据输入/输出模块100可以经由数据输入/输出线GIO与存储器区11通信。数据输入/输出线GIO可以包括与存储器芯片C1的IO数目相对应的多个数据线GIO，并且数据输入/输出线GIO和数据输入/输出模块100可以输入和输出多个并行数据。
数据传送/接收模块200可以与多个通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1、焊盘300以及数据输入/输出模块100耦接。数据传送/接收模块200将通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1和焊盘300中的一个与数据输入/输出模块100耦接。数据传送/接收模块200根据操作模式，将通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1和焊盘300中的一个与数据输入/输出模块100耦接。例如，数据传送/接收模块200在正常操作期间，将多个通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1与数据输入/输出模块100耦接，而在测试操作期间，将焊盘300与数据输入/输出模块100耦接。为了区分操作模式，数据传送/接收模块200可以响应于控制信号EN，选择性地将通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1和焊盘300中一个与数据输入/输出模块100耦接。
在图2中，数据传送/接收模块200可以包括路径选择单元210和数据传送/接收单元220。路径选择单元210被配置成响应于控制信号EN，而选择通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1和焊盘300中的一个作为数据路径。数据传送/接收单元220可以与路径选择单元210耦接。数据传送/接收单元220将经由路径选择单元210输入的数据传送到数据输入/输出模块100，或者将经由数据输入/输出模块100输入的数据输出到路径选择单元210。
控制信号EN可以包括用于区分测试操作和正常操作的任何信号。例如，可以利用测试模式信号。然而，控制信号EN不限制于此，但是可以利用当层叠存储器芯片C1时产生的层叠使能信号。
在正常操作期间，当路径选择单元210选择多个通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1作为数据路径时，数据传送/接收单元220可以接收经由通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1输入的数据，并且将接收的数据传送到数据输入/输出模块100。此外，数据传送/接收单元220可以从数据输入/输出模块100接收储存在存储器区11中的数据，并且将接收的数据输出到多个通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1。在测试操作期间，当路径选择单元210选择焊盘300作为数据路径时，数据传送/接收单元220可以接收经由焊盘300输入的数据，并且将接收的数据传送到数据输入/输出模块100。此外，数据传送/接收单元220可以从数据输入/输出模块100中接收储存在存储器区11中的数据，并且将接收的数据输出到焊盘300。
多个通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1用作传送正常数据的数据路径。当存储器芯片C1与另一个芯片层叠时，多个通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1与芯片耦接，以便从芯片中接收正常数据，或者将正常数据传送到芯片。通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1的一个端部与数据传送/接收模块200耦接。当存储器芯片C1在晶圆上时，通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1中的另一个端部被浮置。因此，当在晶圆上执行针对存储器芯片C1的测试操作时，通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1不用作数据路径。当存储器芯片C1被切成小块，然后与另一个芯片层叠时，通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1的另一个端部可以经由诸如通孔的连接元件与芯片形成电连接。当层叠存储器芯片C1并且执行正常操作时，通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1用作用于传送正常数据的数据路径。
由于焊盘300是传送测试数据TDQ<0:m>的数据路径，所以焊盘300可以包括测试焊盘。焊盘300可以与数据传送/接收模块200耦接，以及向控制器、测试器件或本身的半导体装置中输入测试数据TDQ<0:m>，和从控制器、测试器件或本身的半导体装置输出测试数据TDQ<0:m>。提供焊盘300，以当存储器芯片C1在晶圆上时，对存储器芯片C1执行测试。
以下将描述根据实施例的半导体装置1的操作。当存储器芯片C1位于晶圆上并且执行测试操作时，路径选择单元210响应于控制信号EN将焊盘300与数据传送/接收单元220耦接。因此，测试数据TDQ<0:m>可以经由焊盘300和数据传送/接收单元220而输入到数据输入/输出模块100。数据输入/输出模块100执行针对存储器区11的数据输入/输出操作，并且可以将经由数据输入/输出模块100输出的数据经由数据传送/接收单元220和焊盘300输出。
当存储器芯片C1与另一个芯片层叠并且执行正常操作时，路径选择单元210响应于控制信号EN将通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1和数据传送/接收单元220耦接。因此，可以将正常数据经由通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1和数据传送/接收单元220输入到数据输入/输出模块100。数据输入/输出模块100执行针对存储器区11的数据输入/输出操作，并且经由数据输入/输出模块100输出的数据可以经由数据传送/接收单元220和通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1输出。
在测试操作和正常操作中，测试数据TDQ<0:m>和正常数据可以经由数据传送/接收单元220、数据输入/输出模块100以及存储器区11输入或输出。即，测试数据TDQ<0:m>和正常数据传输经过全部的电路路径。因此，在存储器芯片C1的测试操作期间，经由设置在存储器芯片C1中的全部电路执行测试。因此，可以验证每个电路是否具有缺陷。
图3说明图2的半导体装置1的详细配置。参见图3，数据输入/输出模块100可以包括多个输入/输出电路（IO电路）。如上所述，每个输入/输出电路可以包括写入驱动器和读取感测放大器以执行存储器芯片C1的写入和读取操作。例如，数据输入/输出模块100可以包括与数据输入/输出线GIO的数目相对应的多个输入/输出电路。
数据传送/接收单元220可以包括多个接收器RX和传送器TX。数据传送/接收单元220可以包括与输入/输出电路的数目相对应的多个接收器RX和传送器TX。形成数据传送/接收单元220的接收器RX和传送器TX的一个端部与输入/输出电路耦接。接收器RX和传送器TX的另一个端部与路径选择单元210耦接。接收器RX将经由焊盘300和通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1输入的数据缓冲，并且将缓冲的数据输出到输入/输出电路，而传送器TX将从输入/输出电路输入的数据缓冲，并且将缓冲的数据输出到焊盘300和通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1。
路径选择单元210响应于控制信号EN而将焊盘300和通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1中的一个与数据传送/接收单元220耦接。具体地，路径选择单元210可以包括与控制信号EN相对应的多个开关SW。开关SW分别与形成数据传送/接收单元220的接收器RX和传送器TX的另一个端部耦接。每个开关SW在响应于控制信号EN导通时，将焊盘300与数据传送/接收单元220耦接，并且在响应于控制信号EN关断时，切断焊盘300与数据传送/接收单元220之间的连接。即，当开关SW关断时，通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1可以与数据传送/接收单元220耦接。
当存储器芯片C1与另一个芯片C2层叠时，存储器芯片C1可以经由诸如通孔30、31、32、…、3n-2以及3n-1的连接元件与芯片C2电连接。因此，当存储器芯片C1在晶圆上时，通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1中的被浮置的另一个端部与芯片C2的通道形成电连接。因此，可以将正常数据经由通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1和通孔30、31、32、…、3n-2以及3n-1，从存储器芯片C1传送到芯片C2，或者从芯片C2传送到第一存储器芯片C1。
尽管以上已经描述了各种实施例，但是对于本领域的技术人员将理解的是描述的实施例仅仅是示例性的。因此，不应基于所描述的实施例来限定本文描述的半导体装置。

Claims (13)

1.一种包括存储器芯片的半导体装置，所述存储器芯片包括：
存储器区；
数据输入/输出模块，所述数据输入/输出模块被配置成与所述存储器区通信；以及
数据传送/接收模块，所述数据传送/接收模块被配置成将多个通道和焊盘中的一个与所述数据输入/输出模块连接，
其中，所述多个通道被配置成将正常数据输入到另一个芯片和从另一个芯片输出正常数据，并且所述焊盘被配置成输入和输出测试数据。
2.如权利要求1所述的半导体装置，其中，所述数据传送/接收模块包括：
路径选择单元，所述路径选择单元被配置成选择所述多个通道和所述焊盘中的一个作为数据路径；以及
数据传送/接收单元，所述数据传送/接收单元被配置成将经由所述路径选择单元输入的数据输出到所述数据输入/输出模块，或者将从所述数据输入/输出模块中输入的数据输出到所述路径选择单元。
3.如权利要求2所述的半导体装置，其中，所述路径选择单元包括开关，所述开关响应于控制信号而与所述焊盘和所述多个通道中的一个连接。
4.如权利要求1所述的半导体装置，其中，所述存储器区包括多个存储矩阵和存储体。
5.一种包括存储器芯片的半导体装置，所述存储器芯片包括：
焊盘，所述焊盘被配置成输入和输出测试数据；
多个通道，所述多个通道被配置成当所述存储器芯片与另一个芯片层叠时输入和输出正常数据，而当所述存储器芯片不与另一个芯片层叠时被浮置；
数据传送和接收模块，所述数据传送和接收模块被配置成在测试操作期间从所述焊盘接收所述测试数据，而在正常操作期间经由所述多个通道接收所述正常数据；以及
数据输入/输出模块，所述数据输入/输出模块被配置成接收从所述数据传送/接收模块传送来的数据，并且与存储器区通信。
6.如权利要求5所述的半导体装置，其中，所述数据传送/接收模块包括：
路径选择单元，所述路径选择单元被配置成在所述测试操作期间选择所述焊盘作为数据路径，而在所述正常操作期间选择所述多个通道作为数据路径；以及
数据传送/接收单元，所述数据传送/接收单元被配置成将经由所述路径选择单元输入的数据输出到所述数据输入/输出模块。
7.如权利要求6所述的半导体装置，其中，所述路径选择单元包括开关，所述开关响应于控制信号而与所述焊盘和所述多个通道中的一个连接。
8.一种包括存储器芯片的半导体装置，所述存储器芯片包括：
数据输入/输出模块，所述数据输入/输出模块被配置成与存储器区通信；
数据传送/接收单元，所述数据传送/接收单元被配置成经由所述数据传送/接收单元的一个端部与所述数据输入/输出模块通信；以及
路径选择单元，所述路径选择单元被配置成响应于控制信号，而选择性地将所述数据传送/接收单元的另一个端部与焊盘和多个通道中的一个耦接。
9.如权利要求8所述的半导体装置，其中，所述焊盘在测试操作期间输入和输出测试数据。
10.如权利要求8所述的半导体装置，其中，所述多个通道在正常操作期间，从另一个芯片接收数据，或者将所述存储器芯片的数据传送到另一个芯片。
11.如权利要求10所述的半导体装置，其中，所述存储器芯片与所述另一个芯片层叠，并且经由通孔与所述另一个芯片电连接。
12.如权利要求8所述的半导体装置，其中，所述数据输入/输出模块包括写入驱动器和读取感测放大器。
13.如权利要求8所述的半导体装置，其中，所述数据传送/接收单元包括接收器和传送器。
CN201310068864.2A 2012-08-08 2013-03-05 半导体装置 Active CN103578564B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0086683 2012-08-08
KR1020120086683A KR101919415B1 (ko) 2012-08-08 2012-08-08 반도체 장치

Publications (2)

Publication Number Publication Date
CN103578564A CN103578564A (zh) 2014-02-12
CN103578564B true CN103578564B (zh) 2017-11-03

Family

ID=50050163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310068864.2A Active CN103578564B (zh) 2012-08-08 2013-03-05 半导体装置

Country Status (3)

Country Link
US (1) US9019778B2 (zh)
KR (1) KR101919415B1 (zh)
CN (1) CN103578564B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160119582A (ko) * 2015-04-06 2016-10-14 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20160146404A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 입출력라인 테스트 장치 및 방법
KR20180138472A (ko) * 2017-06-21 2018-12-31 에스케이하이닉스 주식회사 테스트 회로를 포함하는 반도체 장치
KR102476201B1 (ko) * 2018-07-24 2022-12-12 에스케이하이닉스 주식회사 메모리 장치 및 그의 테스트 회로
CN113192541B (zh) * 2020-01-14 2024-06-07 长鑫存储技术(上海)有限公司 集成电路结构和存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841551A (zh) * 2005-03-30 2006-10-04 尔必达存储器株式会社 具有多个层叠的存储芯片的半导体存储器件
CN102386172A (zh) * 2010-08-27 2012-03-21 海力士半导体有限公司 半导体集成电路
CN102467959A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 集成电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604710A (en) * 1994-05-20 1997-02-18 Mitsubishi Denki Kabushiki Kaisha Arrangement of power supply and data input/output pads in semiconductor memory device
JPH09282886A (ja) * 1996-01-19 1997-10-31 Sgs Thomson Microelectron Inc メモリセルへの書込の開始をトラッキングする回路及び方法
JPH10134022A (ja) * 1996-10-31 1998-05-22 Toshiba Corp 半導体集積回路
US6216240B1 (en) * 1997-06-26 2001-04-10 Samsung Electronics Co., Ltd. Merged memory and logic (MML) integrated circuits including memory test controlling circuits and methods
JP2000048570A (ja) * 1998-07-28 2000-02-18 Mitsubishi Electric Corp 半導体記憶装置
JP2003068098A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp テスト回路装置および半導体集積回路装置
JP4229652B2 (ja) * 2002-07-19 2009-02-25 株式会社ルネサステクノロジ 半導体回路装置
KR20050112972A (ko) * 2004-05-28 2005-12-01 삼성전자주식회사 스캔 플립-플롭 회로 및 그를 포함한 반도체 집적 회로 장치
KR100695436B1 (ko) * 2006-04-13 2007-03-16 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자 및그의 동작 모드 제어방법
US7864606B2 (en) * 2007-09-18 2011-01-04 Spansion Israel Ltd Method, device and system for regulating access to an integrated circuit (IC) device
JP2011082449A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置
KR101097447B1 (ko) * 2010-05-31 2011-12-23 주식회사 하이닉스반도체 데이터 전송 장치
KR101212777B1 (ko) 2011-04-27 2012-12-14 에스케이하이닉스 주식회사 반도체 집적회로의 테스트 회로 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841551A (zh) * 2005-03-30 2006-10-04 尔必达存储器株式会社 具有多个层叠的存储芯片的半导体存储器件
CN102386172A (zh) * 2010-08-27 2012-03-21 海力士半导体有限公司 半导体集成电路
CN102467959A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 集成电路

Also Published As

Publication number Publication date
KR101919415B1 (ko) 2018-11-16
KR20140020419A (ko) 2014-02-19
US20140043884A1 (en) 2014-02-13
US9019778B2 (en) 2015-04-28
CN103578564A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN103578564B (zh) 半导体装置
US7830692B2 (en) Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory
US8760181B2 (en) Semiconductor system and device for identifying stacked chips and method thereof
CN102646085B (zh) 半导体装置
CN104916305B (zh) 能通过各种路径输入信号的层叠半导体装置和半导体系统
US8564093B2 (en) Semiconductor device and manufacturing method therefor
CN106782665A (zh) 层叠存储器件及包括其的半导体存储系统
US8283944B2 (en) Electronic circuit device
KR20100114421A (ko) 적층 패키지
KR20110078189A (ko) 적층 구조의 반도체 칩들을 구비하는 메모리 카드 및 메모리 시스템
CN104183276B (zh) 集成电路芯片和包括其的多芯片系统
US8971108B2 (en) Semiconductor memory device and method for driving the same
CN107871513A (zh) 半导体器件
US20120326775A1 (en) Chip select circuit and semiconductor apparatus including the same
CN105988958B (zh) 半导体器件和包括半导体器件的半导体系统
CN102956258B (zh) 半导体装置及其数据传输方法
CN102054522A (zh) 数据输入/输出电路和具有该电路的半导体存储装置
CN103377713A (zh) 半导体器件和包括半导体器件的半导体系统
CN108701487A (zh) 堆叠型半导体装置及其制造方法
US9959184B2 (en) Input/output (I/O) line test device and method for controlling the same
KR20140082338A (ko) 반도체 집적회로
US20130241314A1 (en) Semiconductor apparatus
CN103886911B (zh) 半导体装置、利用它的测试方法以及多芯片系统
US20160064049A1 (en) Semiconductor devices and semiconductor systems including the same
CN108062964A (zh) 存储器件及包括该存储器件的半导体封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant