CN107871513A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN107871513A
CN107871513A CN201710893854.0A CN201710893854A CN107871513A CN 107871513 A CN107871513 A CN 107871513A CN 201710893854 A CN201710893854 A CN 201710893854A CN 107871513 A CN107871513 A CN 107871513A
Authority
CN
China
Prior art keywords
straight
signal
chip
silicon hole
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710893854.0A
Other languages
English (en)
Inventor
高桥弘行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107871513A publication Critical patent/CN107871513A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件，其能够降低功耗。在该半导体器件中，半导体芯片堆叠在基底芯片上。堆叠的芯片包括作为第一组的n个直通硅通孔以及作为第二组的m个直通硅通孔。在第一组和第二组的每个中，通过移位循环法耦合直通硅通孔，其中下部芯片的第1至第(n‑1)(第(m‑1))个直通硅通孔分别与上部芯片的第2至第n(第m)个直通硅通孔耦合，且下部芯片的第1至第n(第m)个直通硅通孔与上部芯片的第1个直通硅通孔耦合。n和m仅具有一个公约数。借助通过第一组的直通硅通孔传送的第一选择信号以及通过第二组的直通硅通孔传送的第二选择信号的组合控制堆叠半导体芯片的激活。

Description

半导体器件
相关申请的交叉引用
包括说明书、附图以及摘要的2016年9月28日提交的日本专利申请No.2016-189280的公开内容通过引用整体并入本文。
技术领域
本发明涉及一种半导体器件，且更特别地涉及一种在其中堆叠多个半导体芯片的半导体器件中使用的半导体芯片。
背景技术
近年来，已经提出使用其中堆叠的半导体芯片置于一个封装体中且堆叠的半导体芯片通过贯穿半导体衬底的直通硅通孔耦合的多层半导体器件。这种多层半导体器件的一个示例公开于日本专利No.5654855的公开本中。
日本专利No.5654855的公开本中描述的半导体器件包括多个堆叠的存储器芯片，其中每个存储器芯片包括多个存储体(bank)、分别分配给存储体的多个读取/写入总线、以及分别分配给读取/写入总线的贯穿存储器芯片的多个直通硅通孔。对于存储器芯片的直通硅通孔来说，从堆叠方向观察位于相同位置的直通硅通孔通常耦合在存储器芯片间，且响应于存取请求，存储器芯片每个同时激活在堆叠方向上观察位于不同位置处的存储体，因此通过从堆叠方向观察位于不同位置处的直通硅通孔同时执行数据的输入和输出。
发明内容
在多层半导体器件中，形成在每个芯片上方的驱动电路通过驱动堆叠方向上的信号路径中固有的寄生电容而在半导体芯片之间发送和接收信号。为此，在多层半导体器件中，根据堆叠方向上的信号路径中固有的寄生电容的幅值确定驱动电路的驱动能力和半导体器件的操作速度。换言之，为了提高多层半导体器件的各种性能方面，例如功耗和操作速度，必须减小堆叠方向上的信号路径中固有的寄生电容。本说明书和附图中的以下详细说明将使本发明的上述和进一步的目的和新颖特征更加全面地显露。
根据本发明的一个方面，提供一种具有堆叠在基底芯片上的半导体芯片的半导体器件，其中堆叠芯片包括作为第一组的n个直通硅通孔以及作为第二组的m个直通硅通孔。通过移位循环法耦合第一组的n个直通硅通孔，其中下部芯片的第1至第(n-1)个直通硅通孔分别与上部芯片的第2至第n个直通硅通孔耦合，以及下部芯片的第n个直通硅通孔与上部芯片的第1个直通硅通孔耦合，且通过移位循环法耦合第二组的m个直通硅通孔，其中下部芯片的第1至第(m-1)个直通硅通孔分别与上部芯片的第2至第m个直通硅通孔耦合，以及下部芯片的第m个直通硅通孔与上部芯片的第1个直通硅通孔耦合。n和m被设定为仅具有一个公约数。通过经由第一组的直通硅通孔传输的第一选择信号以及经由第二组的直通硅通孔传输的第二选择信号的组合控制堆叠半导体芯片的激活。
根据本发明，所述半导体器件可减小半导体芯片的堆叠方向上形成的信号路径中固有的寄生电容。
附图说明
图1是说明根据本发明第一实施例的半导体器件的堆叠的芯片的视图；
图2是说明根据第一实施例的存储器芯片的构成的框图；
图3是说明根据第一实施例的直通硅通孔怎样与存储器芯片中的焊盘耦合的存储器芯片的截面图；
图4是说明根据第一实施例的半导体器件中的信号路径的视图；
图5是说明在根据第一实施例的半导体器件中怎样选择要被激活的芯片的表；
图6是根据第一实施例的半导体器件的基底芯片的框图；
图7是说明根据第一实施例的半导体器件中的存储器芯片的芯片选择电路的框图；
图8是说明根据比较例的半导体器件中的信号路径的图；
图9是根据比较例的半导体器件中的基底芯片的框图；
图10是说明根据比较例的半导体器件中的存储器芯片的芯片选择电路的框图；
图11是说明根据本发明第二实施例的半导体器件中的信号路径的图；
图12是说明根据第二实施例的半导体器件的芯片选择电路的框图；以及
图13是说明根据本发明第三实施例的半导体器件中的信号路径的图。
具体实施方式
为了使得说明清楚，适当以简化或示意性形式对以下说明书和附图进行说明。在附图中，相同的元件由相同参考符号制定且根据需要省略相同元件的重复说明。
第一实施例
在根据第一实施例的半导体器件中，堆叠多个半导体芯片且堆叠的半导体芯片通过以贯穿半导体衬底形式形成的直通硅通孔耦合。堆叠的半导体芯片可以包括用于执行给定处理的功能性电路芯片，用于执行程序的处理电路芯片(例如，CPU核芯片)以及存储器芯片。在根据第一实施例的半导体器件中，位于最下部位置的基底芯片使用其上堆叠的半导体芯片的功能。在以下的说明中，假设基底芯片是CPU核芯片且其上堆叠的半导体芯片是存储器芯片。基底芯片和堆叠半导体芯片所具有的功能种类不限于以下说明的示例。
存储器芯片包括作为内部功能电路的包括存储器元件的存储电路以及用于对存储器元件执行具体读取和写入处理的控制电路。CPU核芯片包括作为内部功能电路的用于算数处理的CPU核电路，以及用于外部接口连接的接口电路。根据第一实施例的半导体器件使用多个存储器芯片以便提供较大的存储容量，其中由多个存储器芯片形成的存储器区被分成多个存储器空间，且其中存储器空间中的一个被分配给每个存储器芯片。以下说明给出示例，其中将作为存储器的分割部分的存储器空间中的每个被认为是存储体。但是替代地，作为存储器的分割部分的每个存储器空间也可不被认为是存储体。
图1是说明根据第一实施例的半导体器件的堆叠的芯片的视图。在根据图1中所示的第一实施例的半导体器件中，多个存储器芯片堆叠在基底芯片上。如图1中所示，以贯穿半导体衬底的方式在存储器芯片中提供直通硅通孔TSV。直通硅通孔位于从堆叠方向观察相同的位置处。在根据第一实施例的半导体器件中，基底芯片和最下部的存储器芯片的直通硅通孔TSV通过焊球电耦合，且每个晶片的直通硅通孔TSV以及另一芯片的直通硅通孔TSV通过焊球电耦合。
根据第一实施例的半导体器件的一个特征是通过位于下层的存储器芯片的直通硅通孔将待传送的信号传送至位于上层的存储器芯片的路径。在根据第一实施例的半导体器件中，下部焊盘、上部焊盘以及存储器芯片的内部布线构成信号传输路径。下部焊盘以接触半导体衬底的直通硅通孔的方式形成在存储器芯片中。形成在存储器芯片中并位于比下部焊盘高的层中的上部焊盘用作与位于更高的层中的存储器芯片的直通硅通孔耦合的端子。内部布线耦合下部焊盘和上部焊盘且还耦合下部焊盘和存储器芯片的内部电路。
图2是说明根据第一实施例的存储器芯片的构成的框图。如图2中所示，根据第一实施例的存储器芯片包括存储器区、控制电路区以及TSV耦合区。存储器区是其中形成用于存储数据的多个存储器元件的区域且控制电路区包括用于将数据写入存储器区的存储器元件以及从其读取数据的读取/写入电路。控制电路区包括在芯片被选择时通过给予读取/写入电路激活命令等而激活作为存储器芯片的芯片的功能的芯片选择电路。
在TSV耦合区中，形成直通硅通孔、上部焊盘以及下部焊盘。直通硅通孔从没有形成电路的半导体衬底背面贯穿半导体衬底至形成电路的半导体衬底的正面，且接触半导体衬底的正面上的下部焊盘。因为直通硅通孔位于下部焊盘之下且因此不可见，因此在图2中未示出直通硅通孔。在根据第一实施例的半导体器件中，为一个直通硅通孔提供一对焊盘，即上部焊盘和下部焊盘。直通硅通孔、彼此对应的上部焊盘和下部焊盘位于半导体芯片厚度方向上的相同位置。虽然图2示出了上部焊盘小于下部焊盘的一个示例，但是替代地，上部焊盘的尺寸可等于下部焊盘的尺寸或下部焊盘可小于上部焊盘。
在根据第一实施例的半导体器件中，直通硅通孔被分成两个以上的组。在与属于一组的直通硅通孔一样多的堆叠的芯片中，每个芯片中的上部焊盘和下部焊盘通过内部布线耦合，因此相同组中的直通硅通孔通过移位循环法耦合。在图2中所示的示例中，四个直通硅通孔属于一组。具体地，当属于一组的直通硅通孔被从1至n编号时，对应于第1至第(n-1)个直通硅通孔的下部焊盘分别与对应于第2至第n个直通硅通孔的上部焊盘耦合，且对应于第n个直通硅通孔的下部焊盘通过内部布线与对应于第1个直通硅通孔的上部焊盘耦合。因为每个存储器芯片中的上部焊盘和下部焊盘以此方式通过内部布线耦合，因此如果堆叠n个存储器芯片，则在信号被传送至n个存储器芯片的同时，已经进入一个直通硅通孔的信号穿过所有第1至第n个直通硅通孔。可在每n个存储器芯片中形成相同信号传输路径。在这种耦合方法中，可在每n个存储器芯片中重复形成相同信号传输路径，且在信号传送至n个存储器芯片的同时，信号通过第1至第n个直通硅通孔中的所有。以下，用于以此方式耦合直通硅通孔以形成信号路径的该方法被称为“移位循环耦合”。
在根据第一实施例的半导体器件中，仅属于一组的直通硅之一通孔与存储器芯片中的内部电路耦合。在图2中所示的示例中，仅通过第1直通硅通孔传送的信号被传送至存储器芯片的控制电路区中形成的电路。
接下来，将参考TSV区的截面图说明一组中的直通硅通孔以及相应的上部和下部焊盘。图3是说明根据第一实施例的直通硅通孔怎样与存储器芯片中的焊盘耦合的存储器芯片的截面图。在图3中所示的示例中，四个直通硅通孔构成一组，且该附图仅示出四个直通硅通孔以及相关部分。
如图3中所示，在根据第一实施例的半导体器件中，直通硅通孔TSV1至TSV4以贯穿半导体衬底的方式形成。下部焊盘形成在芯片正面侧上的每个直通硅通孔TSV1至TSV4的端部处。当从上观察存储器芯片时，上部焊盘形成在与下部焊盘相同的位置处。上部焊盘位于比下部焊盘更高的层中。
如图3中所示，对应于直通硅通孔TSV1至TSV3的下部焊盘通过内部布线与对应于直通硅通孔TSV2至TSV4的上部焊盘耦合。对应于直通硅通孔TSV4的下部焊盘通过内部布线与对应于直通硅通孔TSV1的上部焊盘耦合。已经进入直通硅通孔TSV1的信号通过内部布线发送至存储器芯片的内部电路。
接下来，将对根据其中多个存储器芯片堆叠在基底芯片上的第一实施例的信号路径进行说明。图4是说明根据第一实施例的半导体器件中的信号路径的视图。
如图4中所示，在根据第一实施例的半导体器件中，多个存储器芯片(例如，存储器芯片MD0至MD15)堆叠在基底芯片BD上。来自基底芯片的信号通过直通硅通孔给到存储器芯片MD0至MD15。而且，在根据第一实施例的半导体器件中，将通过为每个给定容量划分由存储器芯片MD0至MD15形成的整个存储器区而获得的存储器空间(例如存储体0至3)中的一个分配给存储器芯片MD0至MD15中的每个。在根据第一实施例的半导体器件中，定义存储器晶片组MDG0至MDG3，使得每个包括存储体0至3。换言之，一个存储器晶片组包括四个存储器芯片。
在根据第一实施例的半导体器件中，将存储体选择路径、公共控制路径、和主要传送与存储体相关的数据信号以及控制信号的数据IO路径(以下称为存储体存取路径)被定义为第一组直通硅通孔。而且，主要将信号给到每个存储器芯片的晶片选择路径以及测试路径(以下称为芯片存取路径)被定义为第二组直通硅通孔。随后，第一组的第一直通硅通孔的数量由n表示(n是指示第一直通硅通孔数量的整数)，且第二组的第二直通硅通孔的数量由m表示(m是指示第二直通硅通孔数量的整数)。随后，n和m被设定成仅具有一个公约数的值。在图4中所示的示例中，n是4且m是5。而且，n与存储体的数量相同。因为像这样第一组中的直通硅通孔的数量与一个存储器晶片组中的存储体数量相同，因此可使用第一组容易地对每个存储体进行存储器控制。
在图4中所示的示例中，在基底芯片上在端子处提供端口BP10至BP13用于通过第一组的第一直通硅通孔进行信号的输入/输出，且在基底芯片上的端子上提供端口BP20至BP24用于通过第二组的第二直通硅通孔的信号的输入/输出。而且，在存储器芯片上方在端子处提供端口P10至P13用于通过第一组的第一直通硅通孔进行信号的传送且，在存储器芯片上方在端子处提供端口P20至P24用于通过第二组的第二直通硅通孔的信号的传送。存储器芯片通过端口P10和端口P20接收和发送信号。
在根据第一实施例的半导体器件中，如图2和3中所示，堆叠在基底芯片上的存储器芯片每个的具有上部焊盘、下部焊盘以及内部布线。在根据第一实施例的半导体器件中，堆叠这些存储器芯片，使得：第一组的直通硅通孔在每个存储器晶片组中移位循环耦合，且第二组的直通硅通孔在每五个存储器芯片中移位循环耦合。
因为存储器芯片中的信号路径在图4中示出，因此可使用两个信号来选择特定芯片，即第一选择信号(例如存储体选择信号)和第二选择信号(例如芯片选择信号)。图5是说明在根据第一实施例的半导体器件中怎样选择要被激活的芯片的表。
如图5中所示，在根据第一实施例的半导体器件中，使用基底芯片上的用于输出存储体选择信号的端口以及基底芯片上的用于输出芯片选择信号的端口的仅一种组合用于激活芯片。例如，通过从端口BP10输出的存储体选择信号以及从端口BP24输出的芯片选择信号选择存储器芯片MD4。
如上所述，在根据第一实施例的半导体器件中，通过从基底芯片发出的第一选择信号(例如，存储体选择信号)以及第二选择信号(例如芯片选择信号)的组合选择位于特定芯片中的特定存储体。随后，将说明与基底芯片和存储器芯片中的存储器存取有关的电路构成。
图6是根据第一实施例的半导体器件的基底芯片的框图。如图6中所示，根据第一实施例的半导体器件包括CPU核40、输入/输出缓冲器41、以及存储器存取控制电路42。而且，根据第一实施例的半导体器件设置有用于存储器接收和发送信号的多个端口。在这些端口中，图6中仅示出对应于堆叠的存储器芯片的直通硅通孔的端口。
CPU核40是使用堆叠的存储器芯片作为存储区来处理各种数据的运算电路。输入/输出缓冲器41是将从CPU核40给出的存储体数据通过存储器存取控制电路42输出至存储器芯片、以及也将从存储器芯片读取的存储体数据通过存储器存取控制电路42给到CPU核40的电路。其包括多个输入/输出缓冲器电路。存储器存取控制电路42由CPU核40给出的存取命令生成将要给到存储器芯片的具体操作命令以及地址信息，且将所生成的操作命令和地址信息给到存储器芯片。具体地，存储器存取控制电路42输出指示将被激活的存储体的数量的激活命令作为操作命令，且输出包含指示诸如读取操作或写入操作的操作类型的操作命令的信号作为存储体控制信号。而且，存储器存取控制电路42输出将被访问的存储器元件上的地址信息。这种地址信息的高五位用于芯片选择信号，其中间四位用于存储体选择信号，且其低k位用于指示所选的存储体中的存储器地址的存储体内部选择地址。
如图6中所示，在根据第一实施例的基底芯片中，根据输出信号类型对多个端口进行分组。更具体地，对于存储体选择信号、存储体内部选择地址、存储体控制信号以及存储体数据，通过其中n个直通硅通孔(例如n＝4)被移位循环耦合的第一组的第一直通硅通孔发送和接收信号，且因此基底芯片上用于这些信号的输入/输出的端口的数量与第一组的直通硅通孔的数量相同。通过其中m个直通硅通孔(例如m＝4)被移位循环耦合的第二组的第二直通硅通孔发送和接收芯片选择信号，且因此基底芯片上的用于芯片选择信号的输入/输出的端口数量与第二组的直通硅通孔的数量相同。
对于芯片选择信号和存储体选择信号，一个端口用于一位的输入和输出，且因此用于这些信号的输入/输出端口每个具有一个端子。另一方面，对于存储体内部选择地址，存储体控制信号以及存储体数据来说，一个端口用于多位的输入和输出，且因此用于这些信号的输入/输出端口每个具有多个端子。为了仅阐明端口数量，图6示出端口，与每个端口具有多少端子无关。虽然图6示出CPU核40作为内部电路之一，但是替代地，CPU核40可位于另一芯片上。如果是这种情况，则输入/输出缓冲器41、存储器存取控制电路42以及相关端口形成在根据第一实施例的基底芯片上。
接下来，将说明形成在存储器芯片上的芯片选择电路。图7是说明根据第一实施例的半导体器件中的芯片选择电路的框图。在存储器芯片的电路中，图7示出存储器控制电路10、缓冲电路组11、芯片选择电路12、输入/输出缓冲器13以及与这些电路相关的直通硅通孔。在图7中，直通硅通孔以每端口一个通孔为基础示出，但实际上，向其传送多位信号的端口具有多个直通硅通孔。
在图7中所示的示例中，存储体数据、存储体内部选择地址、存储体控制信号以及存储体选择信号通过由上述方法耦合的第一组的直通硅通孔给到存储器芯片，且芯片选择信号通过由上述方法耦合的第二组的直通硅通孔给到存储器芯片。
在图7中所示的示例中，缓冲电路组11将通过直通硅通孔给出的信号传送至芯片选择电路12。缓冲电路组11包括针对将被传送的信号的缓冲电路21至24。芯片选择电路12包括门电路31和32以及AND电路33。AND电路33在存储体选择信号以及芯片选择信号都启动(例如，高)时输出为高的芯片启动信号CH_EN。门电路31在芯片启动信号CH_EN为高的时段内将存储体内部选择地址输出至存储器控制电路10。门电路32在芯片启动信号CH_EN为高的时段内将存储体控制信号输出至存储器控制电路10。这里，存储体内部选择地址是指示作为操作对象的存储体数据存储在存储器芯片中的位置的地址。存储体控制信号是存储器的操作命令，且例如其可以是诸如读取命令或写入命令的命令。
如果存储器芯片的命令是写入命令，则输入/输出缓冲器13将写入数据传送至存储器芯片以输入至该芯片。如果存储器芯片的命令是读取命令，则输入/输出缓冲器13将从存储器芯片的存储器区读取的读取数据输出至基底芯片。
随后将说明作为比较例的半导体器件。在比较例中，通过以如第一组的具体方式耦合的第一直通硅通孔给出用于存储体的控制和操作的存储体控制相关信号，且通过公共信号路径将用于芯片的控制和操作的芯片控制相关信号给到所有芯片。图8是说明根据比较例的半导体器件中的信号路径的图。在图8中，存储体选择路径以及数据I/O路径示出为存储体控制路径，且芯片公共信号路径示出为芯片控制路径。
如图8中所示，在根据比较例的半导体器件中，通过由与根据第一实施例的半导体器件中的第一组的第一直通硅通孔相同的方法耦合的直通硅通孔形成存储体控制路径。另一方面，在根据比较例的半导体器件中，通过串联耦合直通硅通孔形成芯片控制路径，其中在芯片堆叠方向上处于相同位置处的直通硅通孔被串联耦合。在一个时间将芯片控制相关信号通过串联耦合直通硅通孔传送至所有堆叠的芯片。对于芯片控制路径，采用两种类型的耦合方法。一组第一串联耦合直通硅通孔为每个存储器芯片给出通过直通硅通孔传送且分叉的信号。在图8中，由参考符号PO指定包括第一串联耦合直通硅通孔的端口，且由参考符号BPO指定基底芯片上的将信号输出至端口PO的端口。一组第二串联耦合直通硅通孔通过存储器芯片上提供的测试路径将信号传送至重叠芯片。在图8中，由参考符号P1指定由第二串联耦合直通硅通孔组成的端口，且由参考符号BP1指定基底芯片上的将信号输出至端口P1的端口。
图9是根据比较例的半导体器件中的基底芯片的框图。如图9中所示，根据比较例的半导体器件中的基底芯片包括CPU核40、输入/输出缓冲器41、存储器存取控制电路142、以及存储器设定电路143。CPU核40以及输入/输出缓冲器41与根据第一实施例的基底芯片中的相同。同样在图9中所示的示例中，CPU核40和输入/输出缓冲器41之间的数据输入和输出通过存储器存取控制电路142执行。与存储器存取控制电路42相同，存储器存取控制电路142从CPU核40给定的存取命令生成将给到存储器芯片的具体操作命令和地址信息，且将所生成的操作命令和地址信息给到存储器芯片。但是，由存储器存取控制电路142生成的地址信息和操作命令不同于存储器存取控制电路42生成的那些。具体地，存储器存取控制电路142向一个端口(例如端口BP0)输出高i位存取地址作为芯片选择地址的以及低k位存取地址作为存储体内部选择地址。而且，存储器存取控制电路142不仅生成存储体控制信号，而且还生成包含指示将被激活的芯片数量的命令的芯片控制信号。芯片控制信号通过端口BP0给到存储器芯片。存储器设定电路143输出用于设定芯片数量和每个芯片都彼此不同的芯片选择地址的芯片选择地址设定信号。芯片选择地址设定信号通过端口BP1给到存储器芯片。
图10是说明根据比较例的半导体器件中的存储器芯片的芯片选择电路的框图。如图10中所示，根据比较例的存储器芯片包括存储器控制电路10、缓冲电路组111、存储器选择电路112以及输入/输出缓冲器13。存储器控制电路10以及输入/输出缓冲器13与根据第一实施例的存储器芯片中的相同。在存储器芯片的电路中，图10示出存储器控制电路10、缓冲电路组111、芯片选择电路12、输入/输出缓冲器13以及与这些电路有关的直通硅通孔。在图10中，基于每端口一个通孔示出直通硅通孔，且一个端口仅示出一个直通硅通孔。然而，传送多位信号的端口具有若干直通硅通孔。
在图10中所示的示例中，存储体数据以及存储体内部选择地址通过上述第一组的直通硅通孔给到存储器芯片，且芯片选择地址、存储体内部选择地址、芯片控制信号、存储体控制信号以及芯片选择地址设定信号通过上述串联耦合的直通硅通孔给到存储器芯片。
在图10中所示的示例中，缓冲电路组111将通过直通硅通孔给出的信号传送至芯片选择电路112。缓冲电路组111包括对应于不同类型传送信号的缓冲电路121至126。芯片选择电路112包括门电路131和134、地址确定电路132、AND电路133和136、芯片控制值确定电路135、以及寄存器137和138。在菊链中的寄存器137和138存储芯片选择地址设定信号。芯片选择地址设定信号通过端口P1的直通硅通孔进入，且返回至端口P1。地址确定电路132根据寄存器138中存储的值设定芯片选择地址的值，且当设定值与芯片选择地址一致时，其输出多位信号以使所有信号为高。芯片控制值确定电路135根据存储在寄存器137中的值设定存储体控制信号的值，且当设定值与通过存储体控制信号指示的值一致时，其输出多位信号以使所有信号为高。
AND电路133输出在存储体选择信号以及地址确定电路132给出的信号都为高时变成高的地址启动信号ADD_EN。门电路131在存储体选择信号为高的时段内将存储体内部选择地址输出至存储器控制电路10.门电路134在存储体选择信号为高的时段内将存储体控制信号输出至存储器控制电路10。AND电路136在地址启动信号ADD_EN为高，且由芯片控制值确定电路135给出的信号都为高时，使芯片启动信号CH_EN为高。
在比较例中，每个存储器芯片不能识别其自身在堆叠的芯片中的的位置，除非在堆叠存储器芯片的初始化处理中通过芯片选择地址设定信号给出其中芯片堆叠的次序。此外，在根据比较例的半导体器件中，通过基底芯片访问的存储器芯片不能被适当激活，除非芯片选择地址和芯片控制信号给到所有堆叠的存储器芯片。因此，在根据比较例的半导体器件中，芯片控制相关信号必须通过串联耦合的直通硅通孔给到所有存储器芯片。
下文是根据第一实施例的半导体器件以及根据比较例的半导体器件之间的比较。在根据第一实施例的半导体器件中，存储器芯片包括：n个第一直通硅通孔(n是整数)，其传送指示待从基底芯片激活的存储体的第一选择信号并贯穿半导体衬底；m个第二直通硅通孔(m是整数)，其传送指示待从基底芯片激活的存储体的第二选择信号并贯穿半导体衬底；用于移位循环耦合的第一内部布线，其中下部芯片的第1至第(n-1)个第一直通硅通孔分别与上部芯片的第2至第n个第一直通硅通孔耦合，且下部芯片的第n个第一直通硅通孔与上部芯片的第1个第一直通硅通孔耦合；以及用于移位循环耦合的第二内部布线，其中下部芯片的第1至第(m-1)个第二直通硅通孔分别与上部芯片的第2至第m个第二直通硅通孔耦合，且下部芯片的第m个第二直通硅通孔与上部芯片的第1个第二直通硅通孔耦合。这里，n和m设定为仅具有一个公约数。在根据第一实施例的半导体器件中，堆叠具有上述布线的多个存储器芯片，使得信号循环传送至位于上层中的存储器芯片。在根据第一实施例的半导体器件中，通过第一选择信号以及第二选择信号的组合控制存储器芯片的激活。
换言之，根据第一实施例的半导体器件将芯片控制相关信号和存储体控制相关信号通过由移位循环法耦合的直通硅通孔同时给到存储器芯片。而且，在根据第一实施例的半导体器件中，存储器芯片上的特定端口通过内部布线与内部电路耦合。因此，在根据第一实施例的半导体器件中，从基底芯片的特定端口发出的信号仅传送至位于对应于移位循环耦合中的循环数的位置的存储器芯片。例如，参考图4，从基底芯片上的端口BP10发出的信号通过对应于循环数为4的信号路径传送至存储器芯片；具体地，其仅被传送至定义为存储体0的存储器芯片MD0、MD4、MD8、以及MD12。从端口BP20发出的信号通过对应于循环数为5的信号路径传送；具体地，其仅被传送至存储器芯片MD0、MD5、MD10、以及MD15。
因此，在根据第一实施例的半导体器件中，每个存储器芯片的堆叠位置可通过基底芯片上的端口数识别，且无需如在根据比较例的半导体器件中由初始化处理规定每个存储器芯片的堆叠位置。而且，在根据第一实施例的半导体器件中，可以将用于传送芯片控制相关信号的路径的循环数m以及用于传送存储体控制相关信号的路径的循环数n设定为仅具有一个公约数。因此，如果堆叠的芯片的数量小于n和m的公倍数，则特定芯片上的特定存储体可通过芯片选择信号和存储体选择信号的组合来规定。因此，在安装在根据第一实施例的半导体器件中的存储器芯片中，芯片选择电路在结构上比根据比较例的半导体器件中安装的存储器芯片更简单。
此外，在根据第一实施例的半导体器件中，用于传送芯片控制相关信号的路径以及用于传送存储体控制相关信号的路径都使用移位循环耦合法，因此用于传送芯片控制相关信号的路径中内部电路固有的寄生电容也可小于根据比较例的半导体器件中的情况。
从上述说明中显而易见，根据第一实施例的半导体器件减小了用于控制存储器芯片的信号传输路径中固有的寄生电容，且降低了信号传输所需的功耗。在根据第一实施例的半导体器件中，通过降低信号传输所需的功耗，可降低基底芯片和存储器芯片中的电源噪声以提高操作稳定性。具体地，电源噪声的降低可提高存储器的噪声余裕。而且，因为降低了信号传输所需的功耗，因此输出信号的晶体管的所需驱动能力可更小，且因此驱动电路的晶体管的尺寸可更小。
此外，在根据第一实施例的半导体器件中，因为传送信号的路径中固有的寄生电容较小，因此可提高半导体器件的操作速度。
此外，在根据第一实施例的半导体器件中，通过简单地将存储器芯片与相同的内部布线结构堆叠，可形成存储器芯片中循环传送信号的信号传输路径。简言之，在根据第一实施例的半导体器件中，简单地通过堆叠由相同制造工艺制造的存储器芯片而形成基于移位循环耦合法的信号传输路径，且因此存储器芯片的控制较容易。
此外，在根据第一实施例的半导体器件中，在存储器芯片上的芯片选择电路中，输出芯片启动信号CH_EN的电路仅通过一个AND电路形成，因此可减少芯片选择电路所需的电路数量。
此外，在根据第一实施例的半导体器件中，无需使用启动每个存储器芯片的芯片选择地址设定信号以识别初始化处理中其自身堆叠位置，因此可加速启动处理。
第二实施例
接下来，将说明本发明的第二实施例。图11是说明根据第二实施例的半导体器件中的信号路径的图。如图11中所示，根据第二实施例的半导体器件不仅包括在信号传输路径正常时使用的正常路径，而且也包括在信号传输路径中发生问题时使用的用作正常路径的冗余路径。冗余路径使用与通过它们取代的路径相同的耦合方法。
接下来，将说明包括冗余路径的存储器芯片构成。图12是说明根据第二实施例的半导体器件的芯片选择电路的框图。在图12中，没有表明传送至存储器芯片的信号是多位信号还是一位信号。
如图12中所示，根据第二实施例的存储器芯片包括存储器控制电路10、芯片选择电路12、输入/输出缓冲器13，以及还包括第一路径切换电路(例如，路径切换电路14)和第二路径切换电路(例如，路径切换电路15)。根据第二实施例的存储器芯片还包括替代缓冲电路组11的缓冲电路组11a。具有更多数量的缓冲电路以应对增加数量的接收信号的缓冲电路组11a基本上与缓冲电路组11相同。缓冲电路组11a包括缓冲电路21至28.
在图12中所示的示例中，传送存储体数据、存储体内部选择地址、存储体控制信号以及存储体选择信号的直通硅通孔是属于第一组的正常路径，且传送芯片选择信号的直通硅通孔是属于第二组的正常路径。根据第二实施例的存储器芯片除这些正常路径之外还包括第一冗余路径、第一冗余切换路径、第二冗余路径、以及第二冗余切换路径。
第一冗余路径构成具有与n个第一直通硅通孔(例如n＝4)以及第一内部布线形成的信号传输路径相同结构的信号传输路径。第一冗余切换路径构成具有与n个第一直通硅通孔以及第一内部布线形成的信号传输路径相同的结构的信号传输路径，且传送第一路径切换信号。第二冗余路径构成具有与m个第二直通硅通孔(例如，m＝3)以及第二内部布线形成的信号传输路径相同结构的信号传输路径。第二冗余切换路径构成具有与m个第二直通硅通孔以及第二内部布线形成的信号传输路径相同的结构的信号传输路径，且传送第二路径切换信号。
根据第一路径切换信号，路径切换电路14选择是通过第一直通硅通孔传送的信号被传送至存储器芯片中的内部电路(例如，存储器控制电路10)还是通过第一冗余路径传送的信号被传送至存储器芯片中的内部电路。根据第二路径切换信号，路径切换电路15选择是通过第二直通硅通孔传送的信号被传送至存储器芯片中的内部电路还是通过第二冗余路径传送的信号被传送至存储器芯片中的内部电路。
路径切换电路14包括开关SW1a至SW4a以及SW1b至SW4b。路径切换电路14根据第一路径切换信号选择接通开关SW1a至SW4a以及开关SW1b至SW4b中的哪些开关。例如，如果传送存储体控制信号的路径中出现断路等，则路径切换电路14根据第一路径切换信号接通开关SW1a、SW2a、SW3b和SW4b，且关断开关SW1b、SW2b、SW3a和SW4a。随后，基底芯片通过已经用于发送存储体选择信号的端口输出存储体控制信号，且通过对应于第一冗余路径的端口发送存储体选择信号，使得在不使用其中已经发生断路的路径的情况下将所有信号都传送至存储器芯片中的内部电路。
路径切换电路15包括开关SW5a和SW5b。根据第二路径切换信号，路径切换电路15接通开关SW5a或开关SW5b。例如，如果在传送芯片选择信号的路径中出现断路等，则路径切换电路15根据第二路径切换信号接通开关SW5b，且关断开关SW5a。随后，基底芯片通过对应于第二冗余路径的端口输出芯片选择信号，使得芯片选择信号传送至存储器芯片中的内部电路。
如从上述说明显而易见的，根据第二实施例的半导体器件提高了信号传输路径的可靠性，因为其除了正常路径之外还具有冗余路径。此外，在根据第二实施例的半导体器件中，可不仅对每个直通硅通孔组，而且可对一组中的每个直通硅通孔或对每个端口进行正常路径和冗余路径之间的切换。因此，根据第二实施例的半导体器件使用更少数量的直通硅通孔提供更高的冗余能力。
第三实施例
接下来，将说明本发明的第三实施例。图13是说明根据第三实施例的半导体器件中的信号路径的视图。如图13中所示，根据第三实施例的半导体器件提供基于移位循环耦合法的三种类型的信号传输路径，它们在循环数方面不同。具体地，根据第三实施例的半导体器件包括具有o个直通硅通孔(o是整数)的第三直通硅通孔组。
在图13中所示的示例中，三个数字，即3、4和5用于循环数。具体地，在根据图13中所示的第三实施例的半导体器件中，通过其中循环数为4的信号传输路径传送存储体控制相关信号，且通过两个信号传输路径传送芯片控制相关信号：其中循环数m为5的信号传输路径以及其中循环数o为3的信号传输路径。再一次，在根据第三实施例的半导体器件中，用于信号传输路径的循环数设定为仅具有一个公约数。
在根据第三实施例的存储器芯片中，对于对应于第三组直通硅通孔的多个下部焊盘以及多个上部焊盘来说，通过内部布线，第1至第(o-1)个下部焊盘与第2至第o个上部焊盘耦合，且第o个下部焊盘与第1个上部焊盘耦合。
因此，可以通过以循环数仅具有一个公约数的方式添加直通硅通孔组而增加可堆叠的存储器芯片的数量。例如，当根据第一实施例的半导体器件中的堆叠的芯片的最大数量是20时，根据第三实施例的半导体器件中的堆叠的芯片的最大数量是60。
至此已经参考其优选实施例具体说明了本发明人提出的本发明。但是，本发明不限于此，且显然可在不脱离其主旨的情况下以各种方式对这些细节做出改变。

Claims (11)

1.一种半导体器件，包括：
基底芯片，所述基底芯片具有存储器控制电路，以控制向存储数据的存储器区输入数据以及从所述存储器区输出数据；以及
多个存储器芯片，所述多个存储器芯片中的每个具有作为所述存储器区的一部分的存储器电路，并且以堆叠在所述基底芯片上方的方式布置，
多个存储器空间中的一个被分配到所述存储器芯片中的每个，所述多个存储器空间是通过针对每个给定的存储器容量来划分所述存储器区而获得的，所述存储器芯片中的每个包括：
n个第一直通硅通孔，所述n个第一直通硅通孔从所述基底芯片传送指示将被激活的所述存储器空间的第一选择信号，并且贯穿半导体衬底，其中n是整数；
m个第二直通硅通孔，所述m个第二直通硅通孔从所述基底芯片传送指示将被激活的所述存储器芯片的第二选择信号，并且贯穿所述半导体衬底，其中m是整数；
用于移位循环耦合的第一内部布线，其中，下部芯片的第1至第(n-1)第一直通硅通孔分别与上部芯片的第2至第n第一直通硅通孔耦合，并且所述下部芯片的第n第一直通硅通孔与所述上部芯片的第1第一直通硅通孔耦合；以及
用于移位循环耦合的第二内部布线，其中，所述下部芯片的第1至第(m-1)第二直通硅通孔分别与所述上部芯片的第2至第m第二直通硅通孔耦合，并且所述下部芯片的第m第二直通硅通孔与所述上部芯片的第1第二直通硅通孔耦合，
其中，n和m被设定为仅具有一个公约数，以及
其中，通过所述第一选择信号和所述第二选择信号的组合来控制所述存储器芯片的激活。
2.根据权利要求1所述的半导体器件，其中，n与所述存储器空间的数量相同。
3.根据权利要求1所述的半导体器件，其中，通过与由所述n个第一直通硅通孔和所述第一内部布线构成的信号路径具有相同结构的信号路径，来形成到所述存储器空间的存取路径。
4.根据权利要求1所述的半导体器件，其中，所述存储器芯片中的每个都具有芯片选择电路，当所述第一选择信号和所述第二选择信号都指示激活时，所述芯片选择电路激活被分配至所述芯片本身的所述存储器空间。
5.根据权利要求1所述的半导体器件，
其中，所述第一内部布线将通过所述第1第一直通硅通孔传送的信号传送至在所述存储器芯片中形成的内部电路，并且
其中，所述第二内部布线将通过所述第1第二直通硅通孔传送的信号传送至在所述存储器芯片中形成的所述内部电路。
6.根据权利要求1所述的半导体器件，还包括：
第一冗余路径，所述第一冗余路径构成与由所述n个第一直通硅通孔和所述第一内部布线形成的信号传输路径具有相同结构的信号传输路径；
第一冗余切换路径，所述第一冗余切换路径构成与由所述n个第一直通硅通孔和所述第一内部布线形成的所述信号传输路径具有相同结构的信号传输路径，并且传送第一路径切换信号；
第二冗余路径，所述第二冗余路径构成与由所述m个第二直通硅通孔和所述第二内部布线形成的信号传输路径具有相同结构的信号传输路径；
第二冗余切换路径，所述第二冗余切换路径构成与由所述m个第二直通硅通孔和所述第二内部布线形成的所述信号传输路径具有相同结构的信号传输路径，并且传送第二路径切换信号；
第一路径切换电路，所述第一路径切换电路根据所述第一路径切换信号，选择是通过所述第一直通硅通孔传送的信号被传送至在所述存储器芯片中形成的所述内部电路，还是通过所述第一冗余路径传送的信号被传送至在所述存储器芯片中形成的所述内部电路；以及
第二路径切换电路，所述第二路径切换电路根据所述第二路径切换信号，选择是通过所述第二直通硅通孔传送的信号被传送至在所述存储器芯片中形成的所述内部电路，还是通过所述第二冗余路径传送的信号被传送至在所述存储器芯片中形成的所述内部电路。
7.根据权利要求1所述的半导体器件，还包括：
o个第三直通硅通孔，所述o个第三直通硅通孔从所述基底芯片传送指示将被激活的所述存储器芯片的芯片选择子信号，并且贯穿所述存储器芯片，其中o是整数；以及
用于移位循环耦合的第三内部布线，其中，下部芯片中的第1至第(o-1)第三直通硅通孔与上部芯片中的第2至第o第三直通硅通孔耦合，并且所述下部芯片中的第o第三直通硅通孔与所述上部芯片中的第1第三直通硅通孔耦合，
其中，o、m以及n被设定为仅具有一个公约数。
8.一种半导体器件，包括：
内部功能电路，所述内部功能电路执行规定处理；
芯片选择电路，所述芯片选择电路输出启动信号以指示是否启动所述内部功能电路以有效地执行功能；
多个直通硅通孔，所述多个直通硅通孔贯穿半导体器件；
多个下部焊盘，所述多个下部焊盘形成在所述半导体衬底的形成所述内部功能电路的表面上，并且分别以接触所述直通硅通孔的方式设置；
多个上部焊盘，所述多个上部焊盘以面对所述下部焊盘的方式形成在所述下部焊盘上方的层中；以及
内部布线，所述内部布线耦合所述下部焊盘、所述上部焊盘、所述芯片选择电路以及所述内部功能电路，
其中，所述直通硅通孔包括作为第一组的n个直通硅通孔和作为第二组的m个直通硅通孔，其中n是整数，m是整数，
其中，对于对应于所述第一组的所述直通硅通孔的所述下部焊盘和所述上部焊盘，所述内部布线分别将第1至第(n-1)下部焊盘与第2至第n上部焊盘耦合，并且将第n下部焊盘与第1上部焊盘耦合，对于对应于所述第二组的所述直通硅通孔的所述下部焊盘和所述上部焊盘，所述内部布线分别将第1至第(m-1)下部焊盘与第2至第m上部焊盘耦合，并且将第m下部焊盘与第1上部焊盘耦合，
其中，n和m被设定为仅具有一个公约数，以及
其中，所述芯片选择电路根据通过所述第一组的所述直通硅通孔中的一个给出的第一选择信号与通过所述第二组的所述直通硅通孔中的一个给出的第二选择信号的逻辑乘积，来确定所述启动信号的逻辑电平。
9.根据权利要求8所述的半导体器件，其中，所述内部布线将通过所述第一组的所述直通硅通孔之中的所述第1直通硅通孔传送的信号传送至所述芯片选择电路，并且将通过所述第二组的所述直通硅通孔之中的所述第1直通硅通孔传送的信号传送至所述芯片选择电路。
10.根据权利要求8所述的半导体器件，还包括：
第一冗余路径，所述第一冗余路径构成与由所述第一组的所述直通硅通孔、对应于所述第一组的所述直通硅通孔的所述下部焊盘和所述上部焊盘、以及所述内部布线形成的信号传输路径具有相同结构的信号传输路径；
第一冗余切换路径，所述第一冗余切换路径构成与由所述第一组的所述直通硅通孔、对应于所述第一组的所述直通硅通孔的所述下部焊盘和所述上部焊盘、以及所述内部布线形成的所述信号传输路径具有相同结构的信号传输路径，并且传输第一路径切换信号；
第二冗余路径，所述第二冗余路径构成与由所述第二组的所述直通硅通孔、对应于所述第二组的所述直通硅通孔的所述下部焊盘和所述上部焊盘、以及所述内部布线形成的信号传输路径具有相同结构的信号传输路径；
第二冗余切换路径，所述第二冗余切换路径构成与由所述第二组的所述直通硅通孔、对应于所述第二组的所述直通硅通孔的所述下部焊盘和所述上部焊盘、以及所述内部布线形成的所述信号传输路径具有相同结构的信号传输路径，并且传输第二路径切换信号；
第一路径切换电路，所述第一路径切换电路根据所述第一路径切换信号，选择是通过所述第一组的所述直通硅通孔传送的信号被传送至所述内部功能电路，还是通过所述第一冗余路径传送的信号被传送至所述内部功能电路；以及
第二路径切换电路，所述第二路径切换电路根据所述第二路径切换信号，选择是通过所述第二组的所述直通硅通孔传送的信号被传送至所述内部功能电路，还是通过所述第二冗余路径传送的信号被传送至所述内部功能电路。
11.根据权利要求8所述的半导体器件，
其中，所述直通硅通孔包括作为第三组的o个直通硅通孔，其中o是整数，
其中，对于对应于所述第三组的所述直通硅通孔的所述下部焊盘和所述上部焊盘，所述内部布线将第1至第(o-1)下部焊盘与第2至第o上部焊盘耦合，且将第o下部焊盘与第1上部焊盘耦合，以及
其中，o、m以及n被设定为仅具有一个公约数。
CN201710893854.0A 2016-09-28 2017-09-27 半导体器件 Pending CN107871513A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016189280A JP6736441B2 (ja) 2016-09-28 2016-09-28 半導体装置
JP2016-189280 2016-09-28

Publications (1)

Publication Number Publication Date
CN107871513A true CN107871513A (zh) 2018-04-03

Family

ID=61686552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710893854.0A Pending CN107871513A (zh) 2016-09-28 2017-09-27 半导体器件

Country Status (5)

Country Link
US (1) US10283178B2 (zh)
JP (1) JP6736441B2 (zh)
KR (1) KR20180035175A (zh)
CN (1) CN107871513A (zh)
TW (1) TW201826472A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799230A (zh) * 2023-02-08 2023-03-14 深圳时识科技有限公司 堆叠芯片及电子设备
CN116613139A (zh) * 2023-07-17 2023-08-18 长鑫存储技术有限公司 芯片及芯片堆叠结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468386B1 (en) * 2018-11-08 2019-11-05 Micron Technology, Inc. TSV redundancy and TSV test select scheme
JP7222481B2 (ja) * 2019-03-18 2023-02-15 本田技研工業株式会社 半導体装置
JP7226055B2 (ja) * 2019-04-17 2023-02-21 富士通株式会社 半導体装置およびシステム
KR20210050966A (ko) 2019-10-29 2021-05-10 삼성전자주식회사 적층형 뉴로모픽 장치 및 뉴로모픽 컴퓨팅 장치
KR102431391B1 (ko) 2020-06-18 2022-08-09 변정훈 운행식 광범위 영농 복합 살포기
CN114115439A (zh) * 2020-08-26 2022-03-01 长鑫存储技术有限公司 存储器
CN114115437B (zh) 2020-08-26 2023-09-26 长鑫存储技术有限公司 存储器
KR20220097725A (ko) 2020-12-31 2022-07-08 삼성전자주식회사 반도체 패키지
JP2023095485A (ja) 2021-12-24 2023-07-06 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
US8565003B2 (en) * 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
JP4577688B2 (ja) * 2005-05-09 2010-11-10 エルピーダメモリ株式会社 半導体チップ選択方法、半導体チップ及び半導体集積回路装置
US7702874B2 (en) * 2005-06-22 2010-04-20 Intel Corporation Memory device identification
JP4708176B2 (ja) * 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
KR101430166B1 (ko) * 2007-08-06 2014-08-13 삼성전자주식회사 멀티 스택 메모리 장치
US8031505B2 (en) * 2008-07-25 2011-10-04 Samsung Electronics Co., Ltd. Stacked memory module and system
US8698321B2 (en) * 2009-10-07 2014-04-15 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
US8492905B2 (en) * 2009-10-07 2013-07-23 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
JP2011081885A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びその制御方法並びにデータ処理システム
JP5490482B2 (ja) * 2009-10-09 2014-05-14 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7982504B1 (en) * 2010-01-29 2011-07-19 Hewlett Packard Development Company, L.P. Interconnection architecture for multilayer circuits
KR20130007532A (ko) * 2010-03-12 2013-01-18 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 멤리스티브 메모리를 갖는 디바이스
KR101728067B1 (ko) * 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
US8253443B2 (en) * 2010-10-26 2012-08-28 Hewlett-Packard Development Company, L.P. Interconnection architectures for multilayer crossbar circuits
US8159265B1 (en) * 2010-11-16 2012-04-17 Raminda Udaya Madurawe Memory for metal configurable integrated circuits
JP5654855B2 (ja) * 2010-11-30 2015-01-14 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2013105512A (ja) * 2011-11-15 2013-05-30 Elpida Memory Inc 半導体装置
KR101662576B1 (ko) * 2011-12-02 2016-10-05 인텔 코포레이션 오프셋 상호접속들을 제공하는 인터페이스를 갖는 적층형 메모리 및 시스템
JP5968736B2 (ja) * 2012-09-14 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
US9070442B2 (en) * 2013-08-29 2015-06-30 Micron Technology, Inc. Memory devices with local and global devices at substantially the same level above stacked tiers of memory cells and methods
US9147438B2 (en) * 2013-10-23 2015-09-29 Qualcomm Incorporated Monolithic three dimensional (3D) integrated circuits (ICs) (3DICs) with vertical memory components, related systems and methods
US9558791B2 (en) * 2013-12-05 2017-01-31 Taiwan Semiconductor Manufacturing Company Limited Three-dimensional static random access memory device structures
JP6359332B2 (ja) * 2014-05-09 2018-07-18 ルネサスエレクトロニクス株式会社 半導体装置
JP6388350B2 (ja) * 2014-09-17 2018-09-12 東芝メモリ株式会社 半導体装置
US10044355B2 (en) * 2015-05-28 2018-08-07 Nec Corporation Reconfigurable circuit with crossbar switches including non-volatile resistive switches
KR20170009652A (ko) * 2015-07-17 2017-01-25 삼성전자주식회사 배선 기판 및 이를 포함하는 메모리 시스템
JP6509711B2 (ja) * 2015-10-29 2019-05-08 東芝メモリ株式会社 不揮発性半導体記憶装置及びメモリシステム
JP2017123208A (ja) * 2016-01-06 2017-07-13 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2018074065A (ja) * 2016-11-01 2018-05-10 富士通株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799230A (zh) * 2023-02-08 2023-03-14 深圳时识科技有限公司 堆叠芯片及电子设备
CN115799230B (zh) * 2023-02-08 2023-10-20 深圳时识科技有限公司 堆叠芯片及电子设备
CN116613139A (zh) * 2023-07-17 2023-08-18 长鑫存储技术有限公司 芯片及芯片堆叠结构
CN116613139B (zh) * 2023-07-17 2023-11-21 长鑫存储技术有限公司 芯片及芯片堆叠结构

Also Published As

Publication number Publication date
TW201826472A (zh) 2018-07-16
KR20180035175A (ko) 2018-04-05
JP6736441B2 (ja) 2020-08-05
US10283178B2 (en) 2019-05-07
US20180090193A1 (en) 2018-03-29
JP2018055740A (ja) 2018-04-05

Similar Documents

Publication Publication Date Title
CN107871513A (zh) 半导体器件
US7834450B2 (en) Semiconductor package having memory devices stacked on logic device
US8611125B2 (en) Multi-chip packages providing reduced signal skew and related methods of operation
US7558096B2 (en) Stacked memory
US7830692B2 (en) Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory
KR101104616B1 (ko) 멀티-다이 적층 장치에서 다이 적층 위치를 조정하는 시스템, 방법 및 장치
US11776584B2 (en) Bank and channel structure of stacked semiconductor device
KR100881622B1 (ko) 멀티칩 및 그것의 테스트 방법
US8564093B2 (en) Semiconductor device and manufacturing method therefor
CN106548807A (zh) 修复电路、使用它的半导体装置和半导体系统
JP2013504183A (ja) 積層に適合された集積回路における不連続Ｓｉ貫通電極の使用
CN101194318A (zh) 存储器件标识
CN110534500A (zh) 半导体器件和包括半导体器件的存储模块
CN107767912B (zh) 半导体装置
KR100874926B1 (ko) 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템
CN102956258B (zh) 半导体装置及其数据传输方法
CN103377713B (zh) 半导体器件和包括半导体器件的半导体系统
CN102237867A (zh) 包括模块控制电路的半导体模块及其控制方法
US11074947B2 (en) Semiconductor memory apparatus and data processing system
US9236295B2 (en) Semiconductor chip, semiconductor apparatus having the same and method of arranging the same
US11699683B2 (en) Semiconductor device in 3D stack with communication interface and managing method thereof
KR101047053B1 (ko) 반도체 집적회로
CN114582384A (zh) 具有用于多个目的的多条信号总线的半导体装置
CN116013387A (zh) 可重构智能存储芯片
KR20130071987A (ko) 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180403

WD01 Invention patent application deemed withdrawn after publication