JP2023095485A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2023095485A JP2023095485A JP2021211407A JP2021211407A JP2023095485A JP 2023095485 A JP2023095485 A JP 2023095485A JP 2021211407 A JP2021211407 A JP 2021211407A JP 2021211407 A JP2021211407 A JP 2021211407A JP 2023095485 A JP2023095485 A JP 2023095485A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bit
- stage
- arithmetic
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000000116 mitigating effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 8
- 238000010187 selection method Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 101100457838 Caenorhabditis elegans mod-1 gene Proteins 0.000 description 3
- 101150110972 ME1 gene Proteins 0.000 description 3
- 239000010410 layer Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000724291 Tobacco streak virus Species 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/607—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers number-of-ones counters, i.e. devices for counting the number of input lines set to ONE among a plurality of input lines, also called bit counters or parallel counters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/12—Apparatus or processes for interconnecting storage elements, e.g. for threading magnetic cores
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/02—Indexing scheme relating to groups G06F7/02 - G06F7/026
- G06F2207/025—String search, i.e. pattern matching, e.g. find identical word or best match in a string
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Memory System (AREA)
Abstract
【課題】積層型半導体装置において、面積オーバーヘッドを緩和するとともに、チップごとに固有の識別番号を必要としない。【解決手段】半導体装置において、入力されたNビット(N=4)の選択信号MFに対して第1段目のチップの演算回路20が所定の算術演算を行う。同様に、合計M段(M>N≧2、M=16)のチップCHIPのうち第2段目以降の各チップの演算回路20は、前段のチップの演算回路20の演算結果に対して所定の共通の算術演算を実行する。各チップに設けられた判定回路21は、対応する演算回路20の演算結果であるNビットの信号のビット列に対して所定の共通の論理演算を実行することにより、選択信号MFによって選択されたチップであるか否かを判定する。【選択図】図4
Description
本開示は、半導体装置に関し、たとえば、複数の半導体チップが積層された積層構造の半導体装置において好適に用いられる。
近年、積層された複数の半導体チップを1つのパッケージ内に納め、各半導体チップ間をSi貫通電極(Through Silicon Via:TSV)を介して接続する積層型半導体装置が開発されている。この種の半導体装置では、複数の半導体チップのうちでアクセスすべき半導体チップを選択する必要がある。
具体的に、特開2018-055740号公報(特許文献1)では、n個のメモリチップにチップ選択信号を伝送させるために、各メモリチップに形成されたn個の貫通電極が利用される。各メモリチップの内部配線により、1番目からn-1番目の貫通電極に対応する下側パッドが、2番目からn番目の貫通電極に対応する上側パッドに接続される。さらに、n番目の貫通電極に対応する下側パッドが1番目の貫通電極に対応する上側パッドに接続される。このようなシフト循環接続により、チップ選択信号がn個のメモリチップを伝送する間に1番目からn番目の貫通電極を全て通る。各メモリチップの内部回路には、特定番目の貫通電極のみが接続される。
特開2012-150565号公報(特許文献2)に開示された半導体装置は、それぞれ固有のチップアドレスを保持する複数のコアチップと、これらを制御するインターフェイスチップとを備える。インターフェイスチップは、モード信号に応じてアドレス信号およびチップ選択信号からチップ選択アドレスを生成する。各コアチップは、チップ選択アドレスと固有のチップアドレスとを比較し、両者が一致した場合にコマンドを通過させる比較回路を備える。
上記の特開2018-055740号公報(特許文献1)に開示されたチップ選択方式では、積層された半導体チップが倍増した場合には、チップ選択信号の伝送に用いられる貫通電極も倍増する。それに伴い、チップ選択信号の供給用の電源容量も増加するので、面積オーバーヘッドが増加するという問題がある。
上記の特開2012-150565号公報(特許文献2)に開示されたチップ選択方式では、半導体チップごとに予め固有のチップアドレスをメモリまたはレジスタなどに格納しておく必要がある。このためチップアドレスの管理に手間がかかり、実用的とは言えない。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施形態による半導体装置では、入力されたNビットの選択信号に対して第1段目のチップの演算回路が所定の算術演算を行う。この演算結果に対して第2段目のチップの演算回路が同じ算術演算を行う。このように合計M段(M>N≧2)のチップのうち2段目以降チップの演算回路は、前段のチップの演算回路の演算結果に対して所定の共通の算術演算を実行する。各チップに設けられた判定回路は、対応する演算回路の演算結果であるNビットの信号のビット列に対して所定の共通の論理演算を実行することにより、選択信号によって選択されたチップであるか否かを判定する。
上記の実施形態の半導体装置によれば、面積オーバーヘッドを緩和するとともに、チップごとに固有のチップアドレスを予めメモリなどに格納する必要がない。
以下、各実施形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
<第1の実施形態>
[半導体装置の概略構成]
図1は、第1の実施形態の半導体装置100の概略的構成を示す断面図である。図1の半導体装置100は、広帯域メモリ(HBM:High Bandwidth Memory)と呼ばれる半導体パッケージである。半導体装置100は、複数個のメモリチップ10と、ベースダイ11と、インターポーザ12と、システムオンチップ(SoC)102と、パッケージ基板13とを含む。以下、メモリチップ10を単にチップ10とも称する。
[半導体装置の概略構成]
図1は、第1の実施形態の半導体装置100の概略的構成を示す断面図である。図1の半導体装置100は、広帯域メモリ(HBM:High Bandwidth Memory)と呼ばれる半導体パッケージである。半導体装置100は、複数個のメモリチップ10と、ベースダイ11と、インターポーザ12と、システムオンチップ(SoC)102と、パッケージ基板13とを含む。以下、メモリチップ10を単にチップ10とも称する。
図1に示すように、半導体装置100では、TSVを利用して積層されたメモリチップ10およびベースダイ11の積層構造体101と、SoC102とが、インターポーザ12を介して接続される。具体的に、ベースダイ11およびSoC102は、インターポーザ12に形成された信号線17とバンプ14を介して接続される。
メモリチップ10およびベースダイ11の表面には、通常の半導体プロセスを利用して半導体集積回路が作り込まれる。メモリチップ10には、たとえば、DRAM(Dynamic Random Access Memory)コア回路などが形成される。ベースダイ11には、メモリコントローラなどのインタフェース(I/F)回路、ならびにSoC102と接続するための物理層(PHY)回路などが形成される。メモリチップ10に搭載されたDRAMコア回路などのメモリ回路は、SoC102に搭載されたプロセッサ(PROCESSOR)103によって制御される。
インターポーザ12は、Si半導体を用いて形成される。インターポーザ12には、半導体加工技術を利用して大量の微細な信号線17が形成される。さらに、インターポーザ12の表面のバンプ14と裏面バンプ15との間には、層間絶縁層を貫くコンタクトプラグ(不図示)および貫通電極(不図示)などが形成される。
パッケージ基板13は、プリント配線基板(PCB:Printed Circuit Board)によって形成される。パッケージ基板13の下面には、外部接続端子としてBGA(Ball Grid Array)と呼ばれる複数のはんだボール16が形成される。
[チップ選択方式の原理]
次に、図2および図3を参照して、本実施形態の半導体装置におけるチップ選択方式の原理について説明する。以下では、より一般的に、半導体装置200が縦続接続されたM個のモジュールMOD_0~MOD_M-1を備える場合に、モジュールを選択する方法について説明する。この場合、M個のモジュールは、積層構造に限定されないし、メモリチップにも限定されない。
次に、図2および図3を参照して、本実施形態の半導体装置におけるチップ選択方式の原理について説明する。以下では、より一般的に、半導体装置200が縦続接続されたM個のモジュールMOD_0~MOD_M-1を備える場合に、モジュールを選択する方法について説明する。この場合、M個のモジュールは、積層構造に限定されないし、メモリチップにも限定されない。
図2は、モジュール選択方式について説明するための図である。図2を参照して、半導体装置200は、各々が共通の回路構成を有する縦続接続されたM段のモジュールMOD_0~MOD_M-1を備える。以下、M段のモジュールMOD_0~MOD_M-1のうちの任意の1つを示す場合にモジュールMODと記載する。
各モジュールMODは、演算回路(ARITHMETIC CIRCUIT)20および判定回路(DETERMINATION CIRCUIT)21を備える。これらの回路は、モジュール選択のために用いられ、各モジュールMODで共通である。
図2に示すように、1段目のモジュールMOD_0の演算回路20には、インタフェース回路(I/F)23からNビットの選択信号MF[0:N-1]が入力される。MおよびNに関して、M>N≧2の関係がある。通常はM=2Nに設定される。選択信号MFは、M段のモジュールMOD_0~MOD_M-1のうちのいずれかを選択するための信号である。
第1段目のモジュールMOD_0の演算回路20は、入力されたNビットの選択信号MFに対してNビットの算術演算を行う。この算術演算の結果として生成されたNビットの信号は、判定信号MB[0:N-1]として第1段目のモジュールMOD_0の判定回路21に入力される。
第2段目のモジュールMOD_1の演算回路20には、第1段目のモジュールMOD_0の演算回路20の演算結果であるNビットの信号が入力される。第2段目のモジュールMOD_1の演算回路20は、入力されたNビットの信号に対して第1段目のモジュールMOD_0の演算回路20と同じ算術演算を実行する。この算術演算の結果として生成されたNビットの信号は、判定信号MB[0:N-1]として第2段目のモジュールMOD_1の判定回路21に入力される。
第3段目から第M段目までの各モジュールMODの演算回路20についても同様である。すなわち、各演算回路20は、前段のモジュールMODの演算回路20の演算結果であるNビットの信号に対して、第1段目のモジュールMOD_0の演算回路20と同じ算術演算を実行する。すなわち、各演算回路20で実行される算術演算は、M段のモジュールMOD_0~MOD_M-1で共通に定められた同じ算術演算である。各モジュールMODにおいて、演算回路20の演算結果であるNビットの信号は、判定信号MB[0:N-1]として判定回路21に入力される。
ここで、M段のモジュールMOD_0~MOD_M-1の各々の演算回路20の演算結果が異なるようにNビットの算術演算を定めることができる。たとえば、入力されたNビットの信号に“1”を加算する算術演算は、最初に入力される選択信号MFによらず、モジュールMODごとに異なる演算結果を生成する。すなわち、各演算回路20は、“1”を加算するNビット加算器であってもよい。これを拡張すると、各演算回路20は、“11”または“101”など、定められた奇数を加算するNビット加算器であってもよいことが容易に理解できる。
同様に、入力されたNビットの信号から“1”を減算する算術演算は、最初に入力される選択信号MFによらず、モジュールMODごとに異なる演算結果を生成する。すなわち、各演算回路20は、“1”を減算するNビット減算器であってもよい。これを拡張すると、各演算回路20は、定められた奇数を減算するNビット減算器であってもよいことが容易に理解できる。
次に、各判定回路21は、入力された判定信号MB[0:N-1]のビット列が、特定ビット列に一致するか否かを判定する。特定のビット列は、M段のモジュールMOD_0~MOD_M-1で共通に定められている。より詳細には、各判定回路21は、入力された判定信号MB[0:N-1]の各ビットの値を用いて論理演算を行うことによりイネーブル信号(EN SIGNAL)22を生成する。この論理演算は、M段のモジュールMOD_0~MOD_M-1で共通に定められている。入力された判定信号MB[0:N-1]のビット列が特定ビット列に一致する場合に、イネーブル信号22はアサートされる。
各モジュールMODの内部回路は、アサートされたイネーブル信号22を受けることにより動作可能になる。たとえば、半導体装置200に設けられたコントローラ(不図示、図1のプロセッサ103に対応)が、ある選択したモジュールMODの内部回路を動作させる場合について説明する。この場合、コントローラは、当該選択したモジュールMODの判定回路21によって生成されるイネーブル信号22がアサートされるように選択信号MFを決定する。そして、コントローラは、決定した選択信号MFを、インタフェース回路23によって第1段目のモジュールMOD_0に入力させる。
図3は、図2のモジュール選択方式の変形例を説明するための図である。図3の場合、第1段目のモジュールMOD_0の判定回路21には、第1段目のモジュールMOD_0の演算回路20の演算結果ではなく、インタフェース回路23からNビットの選択信号MFが入力される。同様に、第2段目から第M段目の各モジュールMODの判定回路21には、前段のモジュールMODの演算回路20の演算結果であるNビットの信号が入力される。このように、図3の半導体装置200は、各判定回路21に入力される判定信号MB[0:N-1]が図2の半導体装置200の場合と異なる。さらに、図3の場合、最終段である第M-1番目のモジュールMOD_M-1には、演算回路20が設けられていなくてもよい。
図3のその他の点は図2の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。図3の場合も、インタフェース回路23から出力される選択信号MFを変更することにより、所望のチップ10によって生成されるイネーブル信号22をアサートできる。
[演算回路およびイネーブル信号生成回路の具体例(その1)]
次に、図2および図3の演算回路20および判定回路21の具体例について説明する。図4は、図2の演算回路20および判定回路21の具体例を示す図である。
次に、図2および図3の演算回路20および判定回路21の具体例について説明する。図4は、図2の演算回路20および判定回路21の具体例を示す図である。
図4の例では、半導体装置100の積層構造体101として16段のメモリチップ10が設けられる場合が示されている。図4において、16段のメモリチップ10をCHIP_0~CHIP_15と記載している。メモリチップCHIP_0~CHIP_15は、図2のモジュールMOD_0~MOD_15(ただし、M=16)にそれぞれ対応する。
これらのメモリチップCHIP_0~CHIP_15のうちのいずれか1つを選択するために4ビットの選択信号MF[0:3]が用いられる。選択信号MF[0:3]の最下位ビット(第1ビット)をMF0と記載する。第2ビットをMF1と記載する。第3ビットを選択信号MF2と記載する。最上位ビット(第4ビット)を選択信号MF3と記載する。判定信号MB[0:3]についても同様である。
図4に示すように、隣り合うメモリチップCHIPに設けられた演算回路20同士は、選択信号MFのビット数Nに等しい4本の信号線で接続される。したがって、図4の例では、Nビットの信号がビットごとにパラレルに伝送される。各信号線はTSVを含む。
各演算回路20は、入力されたNビットの信号に“1”を加算する4ビット加算器として構成される。具体的に演算回路20は、否定回路30と、排他的論理和回路31~33と、論理積回路34,35とを含む。第1ビットの出力を得るために、否定回路30が第1ビットの入力を反転する。第2ビットの出力を得るために、排他的論理和回路31が第1ビットの入力と第2ビットの入力との排他的論理和を演算する。第3ビットの出力を得るために、まず、論理積回路34が第1ビットの入力と第2ビットの入力との論理積を演算する。次に、排他的論理和回路32が論理積回路34の出力と第3ビットの入力との排他的論理和を演算することによって、第3ビットの出力が生成される。第4ビットの出力を得るために、まず、論理積回路35が第1ビットの入力と第2ビットの入力と第3ビットの入力との論理積を演算する。次に、排他的論理和回路33が論理積回路35の出力と第4ビットの入力との排他的論理和を演算することによって、第4ビットの出力が生成される。
各判定回路21は、対応する演算回路20から出力された判定信号MB[0:3]について、各ビットの論理積を演算する論理積回路36を含む。したがって、対応する演算回路20から判定信号MBとして“1111”が出力された場合に、判定回路21から出力されるイネーブル信号22は“1”にアサートされる。対応する演算回路20からその他の値の判定信号MBが出力された場合に、判定回路21から出力されるイネーブル信号22は“0”にネゲートされる。
図5は、図4の演算回路の具体的動作を説明するための図である。図5では、ベースダイ(BASE DIE)11から選択信号MF[0:3]として“1111”が入力された場合において、各チップCHIPの判定回路21に入力される判定信号MBが表形式で示されている。図解を容易にするために、ビット“1”の箇所にハッチングを付している。
図5に示すように、第16段目のチップCHIP_15の判定回路21に入力される判定信号MBが“1111”になる。したがって、第16段目のチップCHIP_15の判定回路21から出力されるイネーブル信号22は“1”にアサートされる。言い替えると、ベースダイ11から選択信号MF[0:3]として“1111”が入力された場合に、第16段目のチップCHIP_15が選択される。
図6は、図4の各チップを選択するためにベースダイ11から入力されるべき選択信号MFを表形式で示す図である。図6に示すように、ベースダイ11から入力する選択信号MF[0:3]を変更することによって、それぞれのチップ10を一意的に選択できる。選択信号MF[0:3]と選択されるチップ10との対応関係は、当該チップ10の積層順によって決まる。したがって、本実施の形態の場合には、各チップ10に固有の識別番号を格納しておくためのレジスタまたはメモリなどを必要としない。
[演算回路およびイネーブル信号生成回路の具体例(その2)]
図7は、図3の演算回路20および判定回路21の具体例を示す図である。図7の積層構造体101の場合、判定回路21に入力される判定信号MBは、同じメモリチップ10の対応する演算回路20の演算結果ではない。第1番目のメモリチップCHIP_0の判定回路21には、ベースダイ11のインタフェース回路23から、選択信号MFが判定信号MBとして入力される。第2番目以降のメモリチップCHIPの判定回路21には、前段のメモリチップCHIPの演算回路20の演算結果が判定信号MBとして入力される。この点で、図7の積層構造体101は図4の積層構造体101と異なる。図7のその他の点は図4の場合と同様であるので,同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
図7は、図3の演算回路20および判定回路21の具体例を示す図である。図7の積層構造体101の場合、判定回路21に入力される判定信号MBは、同じメモリチップ10の対応する演算回路20の演算結果ではない。第1番目のメモリチップCHIP_0の判定回路21には、ベースダイ11のインタフェース回路23から、選択信号MFが判定信号MBとして入力される。第2番目以降のメモリチップCHIPの判定回路21には、前段のメモリチップCHIPの演算回路20の演算結果が判定信号MBとして入力される。この点で、図7の積層構造体101は図4の積層構造体101と異なる。図7のその他の点は図4の場合と同様であるので,同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
図8は、図7の各チップを選択するためにベースダイ11から入力されるべき選択信号MFを表形式で示す図である。図8に示すように、ベースダイ11から入力する選択信号MFを変更することによって、それぞれのチップ10を一意的に選択できる。
[演算回路およびイネーブル信号生成回路の具体例(その3)]
次に、図4~図6で説明した具体例(その1)において、メモリチップ10の個数を16から32に拡張した場合について説明する。この場合、選択信号MFおよび判定信号MBは5ビットの信号に変更される。各演算回路20は、入力された5ビットの信号に“1”を加算する5ビット加算器として構成される。
次に、図4~図6で説明した具体例(その1)において、メモリチップ10の個数を16から32に拡張した場合について説明する。この場合、選択信号MFおよび判定信号MBは5ビットの信号に変更される。各演算回路20は、入力された5ビットの信号に“1”を加算する5ビット加算器として構成される。
図9は、図4のチップ数を32に拡張した場合において、演算回路の具体的動作を説明するための図である。図9では、ベースダイ(BASE DIE)11から選択信号MF[0:4]として“11111”が入力された場合に、各チップ10の判定回路21に入力される判定信号MBが表形式で示されている。図5の場合と同様に、図解を容易にするために、ビット“1”の箇所にハッチングを付している。また、選択信号MF[0:4]の第1~第4ビットをMF0~MF3と記載し、最上位ビット(第5ビット)をMF4と記載する。判定信号MB[0:4]についても同様である。
図9に示すように、第32段目のチップCHIP_31(CHIP 31)の演算回路20の演算結果が“11111”になる。したがって、第32段目のチップCHIP_31の判定回路21の出力が“1”にアサートされる。言い替えると、ベースダイ11から選択信号MF[0:4]として“11111”が入力された場合に、第31段目のチップCHIP_31が選択される。
図10は、図4のチップ数を32に拡張した場合において、各チップを選択するためにベースダイ11から入力されるべき選択信号MFを表形式で示す図である。図10に示すように、ベースダイ11から入力する選択信号MF[0:4]を変更することによって、それぞれのチップ10を一意的に選択できる。したがって、図6の場合と比較して、チップ数が2倍になったとしても選択信号MFのビット数は1ビット増加するだけである。これにより、チップ選択のための回路の面積増大を抑制できる。
[第1の実施形態の効果]
上記のとおり、第1の実施形態の半導体装置100によれば、積層されたメモリチップ10を選択するために、各チップ10に演算回路20および判定回路21が設けられる。演算回路20および判定回路21の回路構成は、チップ10によらず同一である。演算回路20は、入力されたNビットの信号に対してNビットの算術演算を実行する。たとえば、演算回路20は、入力されたNビットの信号に奇数を加算するNビット加算器として構成される。第1段目のメモリチップ10の演算回路20には、Nビットの選択信号MFが入力される。第2段目以降のメモリチップ10の演算回路20には、前段のメモリチップ10の演算回路20の演算結果が入力される。判定回路21には、対応する演算回路20の演算結果が判定信号MBとして入力される。判定回路21は、判定信号MBの各ビットの値を用いた論理演算を実行し、判定信号MBのビット列が定められた特定のビット列に等しいときに、イネーブル信号22をアサートする。
上記のとおり、第1の実施形態の半導体装置100によれば、積層されたメモリチップ10を選択するために、各チップ10に演算回路20および判定回路21が設けられる。演算回路20および判定回路21の回路構成は、チップ10によらず同一である。演算回路20は、入力されたNビットの信号に対してNビットの算術演算を実行する。たとえば、演算回路20は、入力されたNビットの信号に奇数を加算するNビット加算器として構成される。第1段目のメモリチップ10の演算回路20には、Nビットの選択信号MFが入力される。第2段目以降のメモリチップ10の演算回路20には、前段のメモリチップ10の演算回路20の演算結果が入力される。判定回路21には、対応する演算回路20の演算結果が判定信号MBとして入力される。判定回路21は、判定信号MBの各ビットの値を用いた論理演算を実行し、判定信号MBのビット列が定められた特定のビット列に等しいときに、イネーブル信号22をアサートする。
このような構成によれば、メモリチップ10ごとに固有の識別番号を定めておく必要はない。メモリチップ10の積層順に基づいて選択信号MFを入力することにより、いずれかのメモリチップ10を一意に選択できる。また、M段のメモリチップ10のうちの1つを選択するのに、M本の信号線を必要としない。Nビットの選択信号MF(M>N≧2)を用いるので、チップ選択のために必要な回路面積を削減できる。
図11は、本実施形態の半導体装置における面積削減効果について説明するための図である。具体的に、図11のグラフは、背景技術で説明した特開2018-055740号公報(特許文献1)に開示した方法と比較した場合において、チップ選択に必要な回路部分の面積削減効果を示す。図11の横軸はチップサイズ(CHIP SIZE)[mm2]を示し、縦軸は面積削減割合(AREA REDUCTION RATIO)[%]を示す。
図11を参照して、積層チップ数を16とし、チップサイズを100mm2とした場合、従来技術と比較して約3%の面積削減効果がある。将来、半導体プロセスの最小線幅が縮小されることによりチップサイズが70%に縮小されたとすると、約4%の面積削減効果が見込める。また、面積削減効果は、積層チップ数が16から32に増加するとさらに高まる。
<第2の実施形態>
第2の実施形態では、各チップ10に設けられた演算回路20を、加算回路に代えて減算回路で構成した場合について説明する。
第2の実施形態では、各チップ10に設けられた演算回路20を、加算回路に代えて減算回路で構成した場合について説明する。
図12は、第2の実施形態の積層型半導体装置において、チップ選択のための回路の具体例を示す図である。図12の積層構造体101では、各演算回路20は、入力されたNビット(N=4)の信号から“1”を減算するNビット減算器として構成される。この点で、図12の積層構造体101は図4の積層構造体101と異なる。図12のその他の点は図4の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
図13は、図12の演算回路の具体的動作を説明するための図である。図13では、ベースダイ(BASE DIE)11から選択信号MF[0:3]として“1111”が入力された場合に、各チップCHIPの判定回路21に入力される判定信号MBが表形式で示されている。図解を容易にするために、ビット“1”の箇所にハッチングを付している。
図13に示すように、第16段目のチップCHIP_15の演算回路20の演算結果である“1111”が、判定信号MBとして判定回路21に入力される。したがって、第16段目のチップCHIP_15の判定回路21から出力されるイネーブル信号22が“1”にアサートされる。言い替えると、ベースダイ11から選択信号MF[0:3]として“1111”が入力された場合に、第16段目のチップCHIP_15が選択される。
図14は、図12の各チップを選択するためにベースダイ11から入力されるべき選択信号MFを表形式で示す図である。図14に示すように、ベースダイ11から入力する選択信号MF[0:3]を変更することによって、それぞれのチップCHIPを一意的に選択できる。選択信号MF[0:3]とチップCHIPとの対応関係は、当該チップCHIPの積層順によって決まる。したがって、各チップCHIPに固有の識別番号を格納しておくためのレジスタまたはメモリなどを必要としない。
[第2の実施形態の効果]
上記のとおり、第2の実施形態の半導体装置100においても、第1の実施形態の場合と同様に、メモリチップ10ごとに固有の識別番号を定めておく必要はない。メモリチップ10の積層順に基づいて選択信号MFを入力することにより、いずれかのメモリチップ10を一意に選択できる。また、M段のメモリチップ10のうちの1つを選択するのに、Nビットの選択信号MF(M>N≧2)を用いるので、チップ選択のために必要な回路面積を削減できる。
上記のとおり、第2の実施形態の半導体装置100においても、第1の実施形態の場合と同様に、メモリチップ10ごとに固有の識別番号を定めておく必要はない。メモリチップ10の積層順に基づいて選択信号MFを入力することにより、いずれかのメモリチップ10を一意に選択できる。また、M段のメモリチップ10のうちの1つを選択するのに、Nビットの選択信号MF(M>N≧2)を用いるので、チップ選択のために必要な回路面積を削減できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
10,CHIP メモリチップ、11 ベースダイ、12 インターポーザ、13 パッケージ基板、14 バンプ、15 裏面バンプ、16 はんだボール、17 信号線、20 演算回路、21 判定回路、22 イネーブル信号、23 インタフェース回路、30 否定回路、31~33 排他的論理和回路、34~36 論理積回路、100,200 半導体装置、101 積層構造体、MF 選択信号、MB 判定信号、MOD モジュール。
Claims (11)
- 各々が演算回路および判定回路を含む縦続接続されたM段のモジュールと、
第1段目のモジュールの前記演算回路に、前記M段のモジュールのうちのいずれかを選択するためのNビットの選択信号(M>N≧2)を入力するインタフェース回路とを備え、
第1段目のモジュールの前記演算回路は、前記Nビットの選択信号に対してNビットの算術演算を行い、
第2段目から第M段目までの各モジュールの前記演算回路は、それぞれの前段のモジュールの前記演算回路の演算結果であるNビットの信号に対して、第1段目のモジュールの前記演算回路と同一のNビットの算術演算を行い、前記M段のモジュールの各々の前記演算回路の演算結果は互いに異なっており、
前記M段のモジュールの各々において、前記判定回路は、前記演算回路の演算結果であるNビットの信号の入力を受け、入力されたNビットの信号のビット列が前記M段のモジュールで共通に定められた特定のビット列に一致するか否かを判定する、半導体装置。 - 半導体装置であって、
縦続接続されたM段のモジュールを備え、
第1段目から第M-1段目までの各モジュールは演算回路を含み、
前記M段のモジュールの各々は判定回路を含み、
前記半導体装置は、さらに、
第1段目のモジュールの前記演算回路および前記判定回路に、前記M段のモジュールのうちのいずれかを選択するためのNビットの選択信号(M>N≧2)を入力するインタフェース回路を備え、
第1段目のモジュールの前記演算回路は、入力されたNビットの前記選択信号に対してNビットの算術演算を行い、
第2段目から第M-1段目までの各モジュールの前記演算回路は、それぞれの前段のモジュールの前記演算回路の演算結果であるNビットの信号に対して、第1段目のモジュールの前記演算回路と同一のNビットの算術演算を行い、各モジュールの前記演算回路の演算結果は互いに異なっており、
第1段目のモジュールの前記判定回路は、入力されたNビットの前記選択信号のビット列が、特定のビット列に一致するか否かを判定し、
第2段目から第M段目までの各モジュールの前記判定回路は、前段のモジュールの前記演算回路の演算結果であるNビットの信号の入力を受け、入力されたNビットの信号のビット列が前記特定のビット列に一致するか否かを判定する、半導体装置。 - 各前記演算回路は、入力されたNビットの信号に予め定められた奇数を加算するNビットの加算器、または入力されたNビットの信号から予め定められた奇数を減算するNビットの減算器である、請求項1または2に記載の半導体装置。
- 前記予め定められた奇数は1である、請求項3に記載の半導体装置。
- 前記Mは2Nである、請求項1または2に記載の半導体装置。
- 隣り合う2つのモジュールのそれぞれの前記演算回路は、N本の信号線を介して接続される、請求項1または2に記載の半導体装置。
- 前記M段のモジュールの各々において、前記判定回路は、入力されたNビットの信号の各ビットの値を用いて、前記M段のモジュールで共通の論理演算を行うことによりイネーブル信号を生成し、前記判定回路に入力されたNビットの信号のビット列が前記特定のビット列に一致する場合に、前記イネーブル信号がアサートされる、請求項1または2に記載の半導体装置。
- 前記M段のモジュールの各々の内部回路は、アサートされた前記イネーブル信号を受けることにより動作可能になる、請求項7に記載の半導体装置。
- 前記半導体装置は、積層されたM個のチップを含む積層型半導体装置であり、
前記M段のモジュールは、前記M個のチップにそれぞれ対応する、請求項7に記載の半導体装置。 - 前記M個のチップの各々は、メモリ回路を搭載し、各チップ間は複数のTSV(Through Silicon Via)を介して接続される、請求項9に記載の半導体装置。
- 前記M個のチップにそれぞれ搭載された前記メモリ回路にアクセスするプロセッサを搭載したチップをさらに備え、
前記プロセッサは、前記M個のチップのうち選択されたチップの前記メモリ回路にアクセスする場合に、前記選択されたチップの前記判定回路によって生成された前記イネーブル信号がアサートするように前記選択信号を決定し、決定した前記選択信号を、前記インタフェース回路によって第1段目のモジュールの前記演算回路に入力させる、請求項10に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021211407A JP2023095485A (ja) | 2021-12-24 | 2021-12-24 | 半導体装置 |
US18/062,689 US20230206968A1 (en) | 2021-12-24 | 2022-12-07 | Semiconductor device |
KR1020220174788A KR20230098019A (ko) | 2021-12-24 | 2022-12-14 | 반도체 장치 |
CN202211669167.8A CN116343844A (zh) | 2021-12-24 | 2022-12-23 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021211407A JP2023095485A (ja) | 2021-12-24 | 2021-12-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023095485A true JP2023095485A (ja) | 2023-07-06 |
Family
ID=86878062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021211407A Pending JP2023095485A (ja) | 2021-12-24 | 2021-12-24 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230206968A1 (ja) |
JP (1) | JP2023095485A (ja) |
KR (1) | KR20230098019A (ja) |
CN (1) | CN116343844A (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5647014B2 (ja) | 2011-01-17 | 2014-12-24 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
JP6736441B2 (ja) | 2016-09-28 | 2020-08-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2021
- 2021-12-24 JP JP2021211407A patent/JP2023095485A/ja active Pending
-
2022
- 2022-12-07 US US18/062,689 patent/US20230206968A1/en active Pending
- 2022-12-14 KR KR1020220174788A patent/KR20230098019A/ko unknown
- 2022-12-23 CN CN202211669167.8A patent/CN116343844A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230206968A1 (en) | 2023-06-29 |
KR20230098019A (ko) | 2023-07-03 |
CN116343844A (zh) | 2023-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7999367B2 (en) | Stacked memory device | |
US10644826B2 (en) | Flexibile interfaces using through-silicon via technology | |
US10037971B2 (en) | Semiconductor device having plural memory chip | |
US8709871B2 (en) | Stacked type semiconductor memory device and chip selection circuit | |
US9001548B2 (en) | Memory device interface methods, apparatus, and systems | |
KR101109562B1 (ko) | 초고대역폭 메모리 다이 스택 | |
CN111492477A (zh) | 具有高密度z轴互连的3d计算电路 | |
JP2009200101A (ja) | 半導体チップ及び半導体装置 | |
US20070290315A1 (en) | Chip system architecture for performance enhancement, power reduction and cost reduction | |
US20110057310A1 (en) | Semiconductor package having memory devices stacked on logic device | |
US7549033B2 (en) | Dual edge command | |
JP2003060053A (ja) | 半導体チップ及びそれを用いた半導体集積回路装置及び半導体チップ選択方法 | |
JP2006278805A (ja) | 半導体装置 | |
US20200219582A1 (en) | Integrated circuit chip and die test without cell array | |
US9830956B2 (en) | Latch circuit and semiconductor apparatus including the same | |
US8705262B1 (en) | Stacked memory device for a configurable bandwidth memory interface | |
JP2023095485A (ja) | 半導体装置 | |
US11416425B2 (en) | Memory | |
CN113987991A (zh) | 信号传输装置及电子设备 | |
Tam et al. | Breaking the memory wall for AI chip with a new dimension | |
JPH0714002B2 (ja) | チップへの信号供給方法 | |
JP2007213654A (ja) | 半導体装置 | |
US20170133299A1 (en) | Semiconductor device having repairable penetration electrode | |
WO2023108439A1 (zh) | 一种存储器、其使用方法、制作方法和电子设备 | |
US20090043917A1 (en) | Electronic Circuit and Method for Selecting an Electronic Circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240425 |