CN103886911B - 半导体装置、利用它的测试方法以及多芯片系统 - Google Patents

半导体装置、利用它的测试方法以及多芯片系统 Download PDF

Info

Publication number
CN103886911B
CN103886911B CN201310208410.0A CN201310208410A CN103886911B CN 103886911 B CN103886911 B CN 103886911B CN 201310208410 A CN201310208410 A CN 201310208410A CN 103886911 B CN103886911 B CN 103886911B
Authority
CN
China
Prior art keywords
nude film
memory
test
signal
tsv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310208410.0A
Other languages
English (en)
Other versions
CN103886911A (zh
Inventor
金大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103886911A publication Critical patent/CN103886911A/zh
Application granted granted Critical
Publication of CN103886911B publication Critical patent/CN103886911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种半导体装置包括测试单元，所述测试单元包括：数据判断单元，所述数据判断单元被配置成接收多个数据，判断多个数据是否相同，以及将判断结果输出为压缩信号；以及输出控制单元，所述输出控制单元被配置成响应于测试模式信号和裸片激活信号，而将压缩信号输出作为测试结果。

Description

半导体装置、利用它的测试方法以及多芯片系统
相关申请的交叉引用
本申请要求2012年12月20日向韩国知识产权局提交的申请号为10-2012-0149910的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例涉及一种半导体集成电路，更具体而言，涉及一种半导体装置以及利用半导体装置的测试方法。
背景技术
一般的半导体装置，例如半导体存储装置被配置成储存数据并且输出储存的数据。为了增加半导体装置的数据储存容量，已经使用了层叠有用于储存数据的存储器裸片的半导体装置。
参见图1，现有的半导体装置包括顺序层叠的第一存储器裸片10至第三存储器裸片30。
层叠的第一存储器裸片10至第三存储器裸片30经由穿通硅通孔（through-silicon via，TSV）而彼此耦接。例如，现有的半导体装置可以包括如图1中所示的多个数据输入/输出TSV DQ_TSV1、DQ_TSV2以及DQ_TSV3。
根据通过测试各个存储器裸片10至30是否正常地储存并输出数据而获得的结果，采用这种方式配置的半导体装置被商业化并在市场上推出。
一种用于测试各个存储器裸片10至30是否正常地储存并输出数据的方法执行如下。首先，将相同的数据储存在各个存储器裸片10至30中，选中第一存储器裸片10至第三存储器裸片30中的一个，以及将储存在选中的存储器裸片中的数据输出。然后，选中另一个存储器裸片，并且将储存在选中的存储器裸片中的数据输出。
例如，将高电平数据储存在第一存储器裸片10至第三存储器裸片30中。然后，从第一存储器裸片10至第三存储器裸片30之中选中第一存储器裸片10，并且将储存在第一存储器裸片10中的数据经由第一至第三数据输入/输出TSV DQ_TSV1、DQ_TSV2以及DQ_TSV3输出。然后，检查从第一存储器裸片10输出的全部数据是否处于高电平。在针对第一存储器裸片10的测试结束之后，选中第二存储器裸片20。将储存在第二存储器裸片20中的数据经由第一至第三数据输入/输出TSV DQ_TSV1、DQ_TSV2以及DQ_TSV3输出。然后，检查从第二存储器裸片20输出的全部数据是否处于高电平。在针对第二存储器裸片20的测试结束之后，选中第三存储器裸片30。将储存在第三存储器裸片30中的数据经由第一至第三数据输入/输出TSV DQ_TSV1、DQ_TSV2以及DQ_TSV3输出。然后，检查从第三存储器裸片30输出的全部数据是否处于高电平。
在现有的半导体装置中，其中层叠的各个存储器裸片如上所述来测试。因此，要执行测试的次数根据层叠在半导体装置中的存储器裸片的数目来确定。因此，当半导体装置的测试次数增加时，半导体装置的生产率降低。
发明内容
在本发明的一个实施例中，一种包括测试单元的半导体装置，所述测试单元包括：数据判断单元，所述数据判断单元被配置成接收多个数据，判断所述多个数据是否相同，以及输出判断结果为压缩信号；以及输出控制单元，所述输出控制单元被配置成响应于测试模式信号和裸片激活信号来将压缩信号输出作为测试结果。
在本发明的一个实施例中，一种半导体装置包括：第一存储器裸片，所述第一存储器裸片被配置成响应于第一存储器裸片激活码而被使能；第二存储器裸片，所述第二存储器裸片被配置成响应于第二存储器裸片激活码而被使能；第一TSV，所述第一TSV被配置成将第一存储器裸片和第二存储器裸片耦接；以及第二TSV，所述第二TSV被配置成将第一存储器裸片和第二存储器裸片耦接，其中，第一存储器裸片包括第一测试单元和第二测试单元，第一存储器裸片响应于第一存储器裸片激活码将第一测试单元和第二测试单元中的一个激活，以及经由第一TSV将第一存储器裸片的测试结果输出，并且第二存储器裸片包括第三测试单元和第四测试单元，第二存储器裸片响应于第二存储器裸片激活码将第三测试单元和第四测试单元中的一个激活，以及经由第二TSV将第二存储器裸片的测试结果输出。
在本发明的一个实施例中，一种半导体装置的测试方法包括以下步骤：在测试期间将相同的数据储存在第一存储器裸片和第二存储器裸片中；将第一存储器裸片激活码输入给第一存储器裸片，并且将第二存储器裸片激活码输入给第二存储器裸片，以便将第一存储器裸片和第二存储器裸片都激活；响应于第一存储器裸片激活码将包括在第一存储器裸片中的多个测试单元中的一个激活；响应于第二存储器裸片激活码将包括在第二存储器裸片中的多个测试单元中的一个激活；经由包括在第一存储器裸片中激活的测试单元来判断从第一存储器裸片输出的数据是否全部相同，并且经由第一数据输入/输出TSV将判断结果输出；以及经由包括在第二存储器裸片中激活的测试单元来判断从第二存储器裸片输出的数据是否全部相同，并且经由第二输入/输出TSV将判断结果输出。
在本发明的一个实施例中，一种多芯片系统包括：多个芯片，所述多个芯片被配置成层叠；多个TSV，所述多个TSV被配置成形成为穿通所述多个芯片；以及多个测试单元，所述多个测试单元被配置成形成在每个芯片中，并且分别与所述多个TSV耦接，其中，形成在同一芯片中的多个测试单元中的一个被配置成在每个芯片中选择来产生测试结果，并且测试结果经由与选中的测试单元耦接的选中的TSV输出。
附图说明
结合附图来描述本发明的特点、方面和实施例，其中：
图1是现有的半导体装置的截面图；
图2是根据本发明的一个实施例的测试单元的电路图；以及
图3是包括根据本发明的实施例的测试单元的半导体装置的框图。
具体实施方式
在下文中，将经由示例性实施例，参照附图来描述根据本发明的半导体装置以及利用本发明的半导体装置的测试方法。
参见图2，根据本发明的一个实施例，设置在半导体装置中的测试单元100可以包括：数据判断单元110和输出控制单元120。
数据判断单元110可以被配置成接收多个数据Data_out<0:n>，判断全部的数据Data_out<0:n>是否相同，以及将判断结果输出为压缩信号COMP_signal。例如，数据判断单元110可以包括异或非（XNOR）门EX_nor。XNOR门EX_nor可以被配置成接收多个数据Data_out<0:n>并且输出压缩信号COMP_signal。数据判断单元110可以在所述多个数据Data_out<0:n>全部都相同时将压缩信号COMP_signal使能，而在所述多个数据Data_out<0:n>不相同时将压缩信号COMP_signal禁止。
输出控制单元120可以被配置成响应于测试模式信号Test_multi和裸片激活信号Die_act来将压缩信号COMP_signal输出作为测试结果。例如，输出控制单元120可以被配置成当测试模式信号Test_multi和裸片激活信号Die_act都被使能时，将压缩信号COMP_signal输出到与输出控制单元120的输出端子相对应的数据输入/输出TSVDQ_TSV。即，数据输入/输出TSV DQ_TSV可以与输出控制单元120耦接。
因此，当测试模式信号Test_multi和裸片激活信号Die_act都被使能时，测试单元100可以输出关于数据Data_out<0:n>是否全部相同的结果。
例如，输出控制单元120可以被配置成包括与非门ND1、反相器IV1、以及第一至第四晶体管P1、P2、N1以及N2。与非门ND1可以接收测试模式信号Test_multi和裸片激活信号Die_act。反相器IV1可以接收压缩信号COMP_signal。第一晶体管P1可以具有被输入外部电压VDD的源极、以及接收与非门ND1的输出的栅极。第二晶体管P2可以具有接收反相器IV1的输出的栅极、以及与第一晶体管P1的漏极耦接的源极。第三晶体管N1可以具有接收反相器IV1的输出的栅极、以及与第二晶体管P2的漏极耦接的漏极。第四晶体管N2可以具有被输入测试模式信号Test_multi的栅极、与第三晶体管N1的源极耦接的漏极、以及与接地端子耦接的源极。输出端子可以与将第二晶体管P2和第三晶体管N1耦接的节点相耦接。因而，可以在所述节点处产生数据输入/输出TSV DQ_TSV。
参见图3，测试单元可以分别包括在多个存储器裸片1000、2000以及3000中。另外，所述多个存储器裸片1000至3000可以层叠。第一存储器裸片1000可以包括多个测试单元，例如第一测试单元1100至第三测试单元1300。第一存储器裸片1000可以响应于第一存储器裸片激活码Die_act0_1、Die_act0_2以及Die_act0_3而被激活。第一存储器裸片激活码Die_act0_1、Die_act0_2以及Die_act0_3可以包括第一裸片激活信号Die_act0_1、第二裸片激活信号Die_act0_2以及第三裸片激活信号Die_act0_3。例如，第一存储器裸片激活码Die_act0_1可以表达成（Die_act0_1，Die_act0_2，Die_act0_3）。
第一测试单元1100可以被配置成响应于第一裸片激活信号Die_act0_1和测试模式信号Test_multi来判断多个第一数据Data_out0<0:n>是否全部相同，并且将判断结果输出到第一数据输入/输出TSV DQ_TSV1。例如，第一测试单元1100可以判断第一数据Data_out0<0:n>是否全部相同，并且当第一裸片激活信号Die_act0_1和测试模式信号Test_multi都被使能时，将判断结果输出到第一数据输入/输出TSV DQ_TSV1。
第二测试单元1200可以被配置成响应于第二裸片激活信号Die_act0_2和测试模式信号Test_multi来判断第一数据Data_out0<0:n>是否全部相同，并且将判断结果输出到第二数据输入/输出TSV DQ_TSV2。例如，第二测试单元1200可以判断第一数据Data_out0<0:n>是否全部相同，并且当第二裸片激活信号Die_act0_2和测试模式信号Test_multi都被使能时，将判断结果输出到第二数据输入/输出TSV DQ_TSV2。
第三测试单元1300可以被配置成响应于第三裸片激活信号Die_act0_3和测试模式信号Test_multi来判断第一数据Data_out0<0:n>是否全部相同，并且将判断结果输出到第三数据输入/输出TSV DQ_TSV3。例如，第三测试单元1300可以判断第一数据Data_out0<0:n>是否全部相同，并且当第三裸片激活信号Die_act0_3和测试模式信号Test_multi都被使能时，将判断结果输出到第三数据输入/输出TSV DQ_TSV3。
第二存储器裸片2000可以包括第四测试单元2100至第六测试单元2300。第二存储器裸片2000可以响应于第二存储器裸片激活码Die_act1_1、Die_act1_2、以及Die_act1_3而被激活。第二存储器裸片激活码Die_act1_1、Die_act1_2、以及Die_act1_3可以包括第四裸片激活信号Die_act1_1、第五裸片激活信号Die_act1_2以及第六裸片激活信号Die_act1_3。
第四测试单元2100可以被配置成响应于第四裸片激活信号Die_act1_1和测试模式信号Test_multi来判断多个第二数据Data_out1<0:m>是否全部相同，并且将判断结果输出到第一数据输入/输出TSV DQ_TSV1。例如，第四测试单元2100可以判断多个第二数据Data_out1<0:m>是否全部相同，并且当第四裸片激活信号Die_act1_1和测试模式信号Test_multi都被使能时，将判断结果输出到第一数据输入/输出TSV DQ_TSV1。
第五测试单元2200可以被配置成响应于第五裸片激活信号Die_act1_2和测试模式信号Test_multi来判断多个第二数据Data_out1<0:m>是否全部相同，并且将判断结果输出到第二数据输入/输出TSV DQ_TSV2。例如，第五测试单元2200可以判断多个第二数据Data_out1<0:m>是否全部相同，并且当第五裸片激活信号Die_act1_2和测试模式信号Test_multi都被使能时，将判断结果输出到第二数据输入/输出TSV DQ_TSV2。
第六测试单元2300可以被配置成响应于第六裸片激活信号Die_act1_3和测试模式信号Test_multi来判断多个第二数据Data_out1<0:m>是否全部相同，并且将判断结果输出到第三数据输入/输出TSV DQ_TSV3。例如，第六测试单元2300可以判断多个第二数据Data_out1<0:m>是否全部相同，并且当第六裸片激活信号Die_act1_3和测试模式信号Test_multi都被使能时，将判断结果输出到第三数据输入/输出TSV DQ_TSV3。
第三存储器裸片3000可以包括第七测试单元3100至第九测试单元3300。第三存储器裸片3000可以响应于第三存储器裸片激活码Die_act2_1、Die_act2_2以及Die_act2_3而被激活。第三存储器裸片激活码Die_act2_1,Die_act2_2以及Die_act2_3可以包括第七裸片激活信号Die_act2_1、第八裸片激活信号Die_act2_2以及第九裸片激活信号Die_act2_3。
第七测试单元3100可以被配置成响应于第七裸片激活信号Die_act2_1和测试模式信号Test_multi来判断多个第三数据Data_out2<0:j>是否全部相同，并且将判断结果输出到第一数据输入/输出TSV DQ_TSV1。例如，第七测试单元3100可以判断第三数据Data_out2<0:j>是否全部相同，并且当第七裸片激活信号Die_act2_1和测试模式信号Test_multi都被使能时，将判断结果输出到第一数据输入/输出TSV DQ_TSV1。
第八测试单元3200可以被配置成响应于第八裸片激活信号Die_act2_2和测试模式信号Test_multi来判断第三数据Data_out2<0:j>是否全部相同，并且将判断结果输出到第二数据输入/输出TSV DQ_TSV2。例如，第八测试单元3200可以判断第三数据Data_out2<0:j>是否全部相同，并且当第八裸片激活信号Die_act2_2和测试模式信号Test_multi都被使能时，将判断结果输出到第二数据输入/输出TSV DQ_TSV2。
第九测试单元3300可以被配置成响应于第九裸片激活信号Die_act2_3和测试模式信号Test_multi来判断第三数据Data_out2<0:j>是否全部相同，并且将判断结果输出到第三数据输入/输出TSV DQ_TSV3。例如，第九测试单元3300可以判断第三数据Data_out2<0:j>是否全部相同，并且当第九裸片激活信号Die_act2_3和测试模式信号Test_multi都被使能时，将判断结果输出到第三数据输入/输出TSV DQ_TSV3。
根据本发明的本实施例的半导体装置操作如下。此外，将以层叠有三个存储器裸片——即第一存储器裸片1000至第三存储器裸片3000——的半导体装置作为一个实例来展开描述。
在测试操作期间，即，当测试模式信号Test_multi被使能时，处于特定电平的数据被储存在第一存储器裸片1000至第三存储器裸片3000中，并且储存的数据经由输入/输出TSV DQ_TSV1至DQ_TSV3来输出。当储存在第一存储器裸片1000中的数据输出时，从第一存储器裸片1000输出的数据可以是多个第一数据Data_out0<0:n>。此外，当储存在第二存储器裸片2000中的数据输出时，从第二存储器裸片2000输出的数据可以是多个第二数据Data_out1<0:m>。当储存在第三存储器裸片3000中的数据输出时，从第三存储器裸片3000输出的数据可以是多个第三数据Data_out2<0:j>。
可以将第一存储器裸片1000至第三存储器裸片3000激活，以输出储存在各个存储器裸片1000至3000中的数据。用于激活第一存储器裸片1000的第一存储器裸片激活码Die_act0_1、Die_act0_2以及Die_act0_3可以提供给第一存储器裸片1000，用于激活第二存储器裸片2000的第二存储器裸片激活码Die_act1_1、Die_act1_2以及Die_act1_3可以提供给第二存储器裸片2000，以及用于激活第三存储器裸片3000的第三存储器裸片激活码Die_act2_1、Die_act2_2以及Die_act2_3可以提供给第三存储器裸片3000。例如，用于激活第一存储器裸片1000的第一存储器裸片激活码Die_act0_1、Die_act0_2以及Die_act0_3可以与（1，0，0）相对应，用于激活第二存储器裸片2000的第二存储器裸片激活码Die_act1_1、Die_act1_2以及Die_act1_3可以与（0，1，0）相对应，以及用于激活第三存储器裸片3000的第三存储器裸片激活码Die_act2_1、Die_act2_2以及Die_act2_3可以与（0，0，1）相对应。即，在第一存储器裸片激活码Die_act0_1、Die_act0_2以及Die_act0_3中所包括的第一至第三裸片激活信号Die_act0_1、Die_act0_2以及Die_act0_3，仅第一裸片激活信号Die_act0_1可以被使能，而其它的裸片激活信号Die_act0_2和Die_act0_3会被禁止。在第二存储器裸片激活码Die_act1_1、Die_act1_2以及Die_act1_3中所包括的第四至第六裸片激活信号Die_act1_1、Die_act1_2以及Die_act1_3之中，仅第五裸片激活信号Die_act1_2可以被使能，而其它的裸片激活信号Die_act1_1和Die_act1_3会被禁止。在第三存储器裸片激活码Die_act2_1、Die_act2_2以及Die_act2_3中所包括的第七至第九裸片激活信号Die_act2_1、Die_act2_2以及Die_act2_3之中，仅第九裸片激活信号Die_act2_3可以被使能，而其它的裸片激活信号Die_act2_1和Die_act2_2会被禁止。因而，每一个存储器裸片1000至3000可以使能测试单元1100至3300中的一个。
即，第一存储器裸片1000可以包括第一测试单元1100至第三测试单元1300。此外，第一测试单元1100可以接收第一裸片激活信号Die_act0_1和测试模式信号Test_multi。第二测试单元1200可以接收第二裸片激活信号Die_act0_2和测试模式信号Test_multi。第三测试单元1300可以接收第三裸片激活信号Die_act0_3和测试模式信号Test_multi。因此，在第一测试单元1000至第三测试单元3000之中的第一测试单元1100可以经由第一数据输入/输出TSV DQ_TSV1，来输出关于从第一存储器裸片1000输出的第一数据Data_out0<0:n>是否全部相同的测试结果。
第二存储器裸片2000可以包括第四测试单元2100至第六测试单元2300。第四测试单元2100可以接收第四裸片激活信号Die_act1_1和测试模式信号Test_multi。第五测试单元2200可以接收第五裸片激活信号Die_act1_2和测试模式信号Test_multi。第六测试单元2300可以接收第六裸片激活信号Die_act1_3和测试模式信号Test_multi。因此，在第四测试单元2100至第六测试单元2300之中的第五测试单元2200可以经由第二数据输入/输出TSV DQ_TSV2，来输出关于从第二存储器裸片2000输出的第二数据Data_out1<0:m>是否全部相同的测试结果。
第三存储器裸片3000可以包括第七测试单元3100至第九测试单元3300。第七测试单元3100可以接收第七裸片激活信号Die_act2_1和测试模式信号Test_multi。第八测试单元3200可以接收第八裸片激活信号Die_act2_2和测试模式信号Test_multi。第九测试单元3300可以接收第九裸片激活信号Die_act2_3和测试模式信号Test_multi。因此，在第七测试单元3100至第九测试单元3300之中的第九测试单元3300可以经由第三数据输入/输出TSV DQ_TSV3，来输出关于从第三存储器裸片3000输出的第三数据Data_out2<0:j>是否全部相同的测试结果。
根据本发明的实施例的半导体装置可以在多个存储器裸片层叠时，将不同的存储器裸片的测试结果输出到将所述多个存储器裸片耦接的TSV。因此，即使当所述多个存储器裸片层叠时，根据本发明的实施例的半导体装置可以经由一次测试来判断所述多个存储器裸片是否具有缺陷。因此，可以减少半导体装置的测试时间。因此，当半导体装置的测试时间减少时，半导体装置的生产成本可以降低，由此提高半导体装置的生产率。
尽管以上已经描述了某些实施例，但是对于本领域的技术人员将会理解的是描述的实施例仅仅是示例性的。因此，不应基于所描述的实施例来限定本文描述的半导体装置。更确切地说，应当仅根据所附权利要求并结合以上描述和附图来限定本文描述的半导体装置。

Claims (14)

1.一种具有测试单元的半导体装置，其中，所述测试单元包括：
数据判断单元，所述数据判断单元被配置成接收多个数据，判断所述多个数据是否相同，以及将所述判断结果输出为压缩信号；以及
输出控制单元，所述输出控制单元被配置成响应于测试模式信号和裸片激活信号，而将所述压缩信号输出作为测试结果，
其中，存储器裸片响应于所述裸片激活信号而被激活。
2.如权利要求1所述的半导体装置，其中，所述数据判断单元被配置成当所述数据全部彼此相等时将所述压缩信号使能，而当所述数据中的任意一个具有不同值时将所述压缩信号禁止。
3.如权利要求1所述的半导体装置，其中，所述输出控制单元被配置成当所述测试模式信号和所述裸片激活信号都被使能时，将所述压缩信号输出作为所述测试结果，而当所述测试模式信号和所述裸片激活信号中的任意一个被禁止时，阻断所述压缩信号输出作为所述测试结果。
4.一种半导体装置，包括：
存储器裸片，所述存储器裸片包括多个测试单元和与所述各个测试单元耦接的多个穿通硅通孔TSV，
其中，所述存储器裸片响应于存储器裸片激活码而被激活，并且所述测试单元中的一个测试单元响应于测试模式信号和所述存储器裸片激活码，经由与所述一个测试单元耦接的TSV来输出测试结果。
5.如权利要求4所述的半导体装置，其中，所述存储器裸片激活码包括第一裸片激活信号和第二裸片激活信号，所述多个测试单元包括第一测试单元和第二测试单元，以及所述多个TSV包括第一TSV和第二TSV，
所述第一测试单元在所述第一裸片激活信号和所述测试模式信号都被使能时，将所述测试结果输出到所述第一TSV，以及
所述第二测试单元在所述第二裸片激活信号和所述测试模式信号都被使能时，将所述测试结果输出到所述第二TSV。
6.如权利要求5所述的半导体装置，其中，所述第一测试单元包括：
数据判断单元，所述数据判断单元被配置成判断从所述存储器裸片输出的多个第一数据是否全部相同，并且产生第一压缩信号；以及
输出控制单元，所述输出控制单元被配置成当所述第一裸片激活信号和所述测试模式信号被使能时，经由所述第一TSV来输出所述第一压缩信号。
7.如权利要求5所述的半导体装置，其中，所述第二测试单元包括：
数据判断单元，所述数据判断单元被配置成判断多个第一数据是否全部相同，并且产生第二压缩信号；以及
输出控制单元，所述输出控制单元被配置成当所述第二裸片激活信号和所述测试模式信号都被使能时，经由所述第二TSV来输出所述第二压缩信号。
8.一种半导体装置，包括：
第一存储器裸片，所述第一存储器裸片被配置成响应于第一存储器裸片激活码而被使能；
第二存储器裸片，所述第二存储器裸片被配置成响应于第二存储器裸片激活码而被使能，并且布置在所述第一存储器裸片上；
第一TSV，所述第一TSV被配置成将所述第一存储器裸片和所述第二存储器裸片耦接；以及
第二TSV，所述第二TSV被配置成将所述第一存储器裸片和所述第二存储器裸片耦接，
其中，所述第一存储器裸片包括第一测试单元和第二测试单元，所述第一存储器裸片响应于所述第一存储器裸片激活码来将所述第一测试单元和所述第二测试单元中的一个激活，并且经由所述第一TSV来输出所述第一存储器裸片的测试结果，以及
所述第二存储器裸片包括第三测试单元和第四测试单元，所述第二存储器裸片响应于所述第二存储器裸片激活码来将所述第三测试单元和所述第四测试单元中的一个激活，并且经由所述第二TSV来输出所述第二存储器裸片的测试结果。
9.如权利要求8所述的半导体装置，其中，所述第一存储器裸片激活码包括第一裸片激活信号和第二裸片激活信号，
所述第一测试单元被配置成判断从所述第一存储器裸片输出的多个第一数据是否全部相同，将判断结果产生为第一压缩信号，并且当所述第一裸片激活信号和测试模式信号都被使能时经由所述第一TSV输出所述第一压缩信号，以及
所述第二测试单元被配置成判断从所述第一存储器裸片输出的所述多个第一数据是否全部相同，将判断结果产生为第二压缩信号，并且当所述第二裸片激活信号和所述测试模式信号都被使能时经由所述第二TSV输出所述第二压缩信号。
10.如权利要求9所述的半导体装置，其中，所述第二存储器裸片激活码包括第三裸片激活信号和第四裸片激活信号，
所述第三测试单元被配置成判断从所述第二存储器裸片输出的多个第二数据是否全部相同，将判断结果产生为第三压缩信号，并且当所述第三裸片激活信号和所述测试模式信号都被使能时经由所述第一TSV输出所述第三压缩信号，以及
所述第四测试单元被配置成判断从所述第二存储器裸片输出的所述多个第二数据是否全部相同，将判断结果产生为第四压缩信号，并且当所述第四裸片激活信号和所述测试模式信号都被使能时经由所述第二TSV输出所述第四压缩信号。
11.如权利要求10所述的半导体装置，其中，所述第一存储器裸片激活码和第二存储器裸片激活码具有不同的码值，
包括在所述第一存储器裸片激活码中的所述第一裸片激活信号和所述第二裸片激活信号中的一个被使能，以及
包括在所述第二存储器裸片激活码中的所述第三裸片激活信号和所述第四裸片激活信号中的一个被使能。
12.一种半导体装置的测试方法，包括以下步骤：
在测试期间，将相同的数据储存在第一存储器裸片和第二存储器裸片中；
将第一存储器裸片激活码提供给所述第一存储器裸片，并且将第二存储器裸片激活码提供给所述第二存储器裸片，以将所述第一存储器裸片和所述第二存储器裸片都激活；
响应于所述第一存储器裸片激活码而将包括在所述第一存储器裸片中的多个测试单元中的一个激活；
响应于所述第二存储器裸片激活码而将包括在所述第二存储器裸片中的多个测试单元中的一个激活；
经由包括在所述第一存储器裸片中的激活的测试单元，来判断从所述第一存储器裸片输出的数据是否全部相同，并且经由第一数据输入/输出TSV来输出判断结果；以及
经由包括在所述第二存储器裸片中的激活的测试单元，来判断从所述第二存储器裸片输出的数据是否全部相同，并且经由第二数据输入/输出TSV来输出判断结果。
13.如权利要求12所述的测试方法，其中，所述第一数据输入/输出TSV和第二数据输入/输出TSV将所述第一存储器裸片和所述第二存储器裸片耦接。
14.一种多芯片系统，包括：
多个芯片，所述多个芯片被配置成层叠；
多个TSV，所述多个TSV被配置成形成为穿通所述多个芯片；以及
多个测试单元，所述多个测试单元被配置成形成在每个芯片中，并且分别与多个TSV耦接，
其中，所述多个芯片中的每一个都响应于存储器裸片激活码而被激活，形成在同一芯片中的所述多个测试单元中的一个被配置成响应于所述存储器裸片激活码和一测试模式信号而在每个芯片中被选择来产生测试结果，并且测试结果经由与选中的测试单元耦接的选中的TSV输出。
CN201310208410.0A 2012-12-20 2013-05-30 半导体装置、利用它的测试方法以及多芯片系统 Active CN103886911B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0149910 2012-12-20
KR1020120149910A KR20140080894A (ko) 2012-12-20 2012-12-20 반도체 장치 및 이를 이용한 테스트 방법

Publications (2)

Publication Number Publication Date
CN103886911A CN103886911A (zh) 2014-06-25
CN103886911B true CN103886911B (zh) 2018-05-01

Family

ID=50955764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310208410.0A Active CN103886911B (zh) 2012-12-20 2013-05-30 半导体装置、利用它的测试方法以及多芯片系统

Country Status (4)

Country Link
US (1) US9001547B2 (zh)
KR (1) KR20140080894A (zh)
CN (1) CN103886911B (zh)
TW (1) TWI593975B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101208960B1 (ko) * 2010-11-26 2012-12-06 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 방법
KR20200056639A (ko) 2018-11-15 2020-05-25 에스케이하이닉스 주식회사 적층형 반도체 장치 및 그의 테스트 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1758382A (zh) * 2004-03-23 2006-04-12 三星电子株式会社 具有并行测试的存储器模块
CN102110479A (zh) * 2009-12-28 2011-06-29 海力士半导体有限公司 包括数据压缩测试电路的半导体存储装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781973B1 (ko) * 2006-05-08 2007-12-06 삼성전자주식회사 반도체 메모리 장치 및 그의 테스트 방법
US8717057B2 (en) * 2008-06-27 2014-05-06 Qualcomm Incorporated Integrated tester chip using die packaging technologies
KR101605747B1 (ko) 2009-06-11 2016-03-23 삼성전자주식회사 물리적으로 공유된 데이터 패스를 구비하는 반도체 메모리 장치 및 이에 대한 테스트 장치
US8315068B2 (en) * 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
US8648615B2 (en) * 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework
JP2012083243A (ja) * 2010-10-13 2012-04-26 Elpida Memory Inc 半導体装置及びそのテスト方法
KR101223540B1 (ko) 2011-01-14 2013-01-21 에스케이하이닉스 주식회사 반도체 장치, 그의 칩 아이디 부여 방법 및 그의 설정 방법
JP5635924B2 (ja) * 2011-02-22 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその試験方法
KR20130042076A (ko) * 2011-10-18 2013-04-26 에스케이하이닉스 주식회사 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1758382A (zh) * 2004-03-23 2006-04-12 三星电子株式会社 具有并行测试的存储器模块
CN102110479A (zh) * 2009-12-28 2011-06-29 海力士半导体有限公司 包括数据压缩测试电路的半导体存储装置

Also Published As

Publication number Publication date
TWI593975B (zh) 2017-08-01
US9001547B2 (en) 2015-04-07
TW201425955A (zh) 2014-07-01
US20140177365A1 (en) 2014-06-26
CN103886911A (zh) 2014-06-25
KR20140080894A (ko) 2014-07-01

Similar Documents

Publication Publication Date Title
CN102110479B (zh) 包括数据压缩测试电路的半导体存储装置
CN106782665A (zh) 层叠存储器件及包括其的半导体存储系统
CN104183276B (zh) 集成电路芯片和包括其的多芯片系统
CN102759700B (zh) 半导体集成电路的测试电路和测试方法
KR102449022B1 (ko) 적층형 반도체 메모리 및 이를 포함하는 반도체 시스템
US8803597B2 (en) Semiconductor integraged circuit having compatible mode selection circuit
US9082469B2 (en) Semiconductor memory device and writing method of ID codes and upper addresses
CN102592647A (zh) 半导体装置、分配芯片id的方法和设置芯片id的方法
US8817547B2 (en) Apparatuses and methods for unit identification in a master/slave memory stack
KR20130000241A (ko) 칩 선택 회로 및 이를 포함하는 반도체 장치
CN103886911B (zh) 半导体装置、利用它的测试方法以及多芯片系统
CN103377713B (zh) 半导体器件和包括半导体器件的半导体系统
US10247778B2 (en) Semiconductor apparatus and test method thereof
CN102956258B (zh) 半导体装置及其数据传输方法
US8872322B2 (en) Stacked chip module with integrated circuit chips having integratable built-in self-maintenance blocks
JP2012003797A (ja) 半導体記憶装置
CN103578564B (zh) 半导体装置
US9959184B2 (en) Input/output (I/O) line test device and method for controlling the same
KR102236578B1 (ko) 반도체 칩 및 이를 이용한 적층형 반도체 장치
KR20130002672A (ko) 반도체 장치
US8982599B2 (en) Chip die and semiconductor memory device including the same
CN103116123A (zh) 集成电路及其测试方法
KR20120129653A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant