CN110364195A - 存储器件以及包括其的存储系统 - Google Patents

存储器件以及包括其的存储系统 Download PDF

Info

Publication number
CN110364195A
CN110364195A CN201811638331.2A CN201811638331A CN110364195A CN 110364195 A CN110364195 A CN 110364195A CN 201811638331 A CN201811638331 A CN 201811638331A CN 110364195 A CN110364195 A CN 110364195A
Authority
CN
China
Prior art keywords
data
interface
control signal
signal
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811638331.2A
Other languages
English (en)
Other versions
CN110364195B (zh
Inventor
崔永栽
崔锡佑
朴明宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110364195A publication Critical patent/CN110364195A/zh
Application granted granted Critical
Publication of CN110364195B publication Critical patent/CN110364195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Dram (AREA)

Abstract

本申请涉及一种存储器件以及包括其的存储系统。一种存储器件包括：多个第一控制信号接口，其分别与多个通道相对应，并且适用于从主机接收控制信号；多个第一数据接口，其分别与多个通道相对应，并且适用于与主机交换数据和数据选通信号；第二控制信号接口，其适用于：在监控模式下，通过第一控制信号接口中的选中的一个第一控制信号接口以及通道中的选中的一个通道来接收控制信号以及输出所接收的控制信号；以及第二数据接口，其适用于：在监控模式下，接收通过第一数据接口中的被选中的一个第一数据接口和被选中的通道交换的数据和数据选通信号的一部分以及输出所接收的数据和数据选通信号的一部分。

Description

存储器件以及包括其的存储系统
相关申请的交叉引用
本申请要求于2018年3月26日提交的申请号为10-2018-0034369的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例涉及一种存储器件以及包括其的存储系统。
背景技术
随着半导体存储器技术的快速发展，用于半导体器件的封装技术也逐渐需要高集成度和高性能。因此，已经开发了用于三维(3D)结构的各种技术来代替二维(2D)结构。根据2D结构，集成电路芯片通过导线或凸块来二维地布置在印刷电路板(PCB)上。根据3D结构，集成电路芯片垂直层叠。
这样的3D结构可以通过其中存储器芯片垂直层叠的层叠存储器件来实现。在垂直方向上层叠的存储器芯片被安装在半导体封装件的衬底上，同时通过穿通硅通孔(TSV)彼此电连接。
发明内容
各种实施例涉及一种能够监控存储器件的操作的技术。
在一个实施例中，一种存储器件可以包括：多个第一控制信号接口，其分别与多个通道相对应，并且适用于从主机接收控制信号；多个第一数据接口，其分别与所述多个通道相对应，并且适用于与所述主机交换数据和数据选通信号；第二控制信号接口，其适用于：在监控模式下，通过所述第一控制信号接口中的被选中的一个第一控制信号接口以及所述通道中的被选中的一个通道来接收控制信号以及输出所接收的控制信号；以及第二数据接口，其适用于：在所述监控模式下，接收通过所述第一数据接口中的被选中的一个第一数据接口和被选中的通道交换的所述数据和数据选通信号的一部分以及输出所接收的所述数据和数据选通信号的一部分。
在一个实施例中，一种存储系统可以包括：存储器件，其包括多个通道、物理PHY接口和直接访问DA接口；存储器控制器，其包括物理PHY接口，所述物理PHY接口适用于将控制信号发送到所述多个通道并且通过所述多个通道来交换数据；以及中介层，其适用于在所述存储器控制器与所述存储器件之间传输控制信号，其中，所述存储器件的所述PHY接口适用于：接收从所述存储器控制器传输来的所述控制信号并且与所述存储器控制器交换数据；以及所述DA接口适用于：在监控模式下，接收通过所述存储器件的所述PHY接口接收的所述控制信号之中的穿过所述通道中的被选中的一个通道的控制信号，并且接收通过所述存储器件的所述PHY接口交换的所述数据之中的穿过被选中的通道的所述数据的一部分，以及输出所接收的控制信号和所接收的所述数据的一部分；以及其中，所述中介层在所述存储器控制器的所述PHY接口与所述存储器件的所述PHY接口之间传输所述控制信号和数据。
在另一个实施例中，一种存储器件可以包括：多个第一控制信号接口，其适用于从主机接收控制信号；多个第一数据接口，其分别与所述多个第一控制信号接口相对应，并且适用于与所述主机交换数据和数据选通信号；第二控制信号接口，其适用于：在监控模式下，通过所述第一控制信号接口中的被选中的一个第一控制信号接口来接收控制信号以及输出所接收的控制信号；以及第二数据接口，其适用于：在所述监控模式下，接收通过所述第一数据接口中的被选中的一个第一数据接口交换的所述数据和数据选通信号的一部分以及输出所接收的所述数据和数据选通信号的一部分。
附图说明
图1示出了根据一个实施例的存储系统的配置。
图2示出了根据一个实施例的存储器件的基底裸片(base die)中的与PHY接口和直接访问(DA)接口相关的组件。
具体实施方式
下面结合附图更详细地描述各种实施例。然而，本发明可以以不同的形式来体现，因而不限于本文中所阐述的实施例。相反，提供这些实施例使本公开全面且完整，并且这些实施例将本发明的范围充分地传达给本领域技术人员。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记表示相同的部件。此外，贯穿此说明书，提及的“一个实施例”、“另一个实施例”等不一定表示仅一个实施例，且不同之处提及的任何这样的短语不一定指的是相同的实施例。
图1示出了根据一个实施例的存储系统100的配置。
参考图1，存储系统100可以包括存储器件110、存储器控制器120、中介层(interposer)130和封装衬底140。
中介层130可以形成在封装衬底140之上。存储器件110和存储器控制器120可以形成在中介层130之上。由于存储器控制器120通常被包括在诸如中央处理单元(CPU)、图形处理单元(GPU)和应用处理器(AP)的各种处理器中，因此在图1中，存储器控制器120由处理器(PROCESSOR)表示。存储器件110的物理(PHY)接口116与存储器控制器120的物理(PHY)接口122可以通过中介层130耦接。PHY接口116可以用作用于在存储器件110与存储器控制器120之间通信的接口。
存储器件110可以包括层叠于其中的多个集成电路芯片。集成电路芯片可以通过穿通硅通孔(TSV)来彼此电耦接。多个集成电路芯片可以包括基底裸片114和多个核心裸片(core die)112。每个核心裸片112可以包括用于储存数据的单元阵列以及用于将数据写入单元阵列和从单元阵列读取数据的电路。基底裸片114可以包括用于使核心裸片112与基底裸片114交互的电路以及用于使基底裸片114与存储器控制器120交互的电路。当以上述方式配置存储器件110时，输入/输出单元的数量可以显著增大，这可以增大带宽。具有这种配置的存储器件110的示例可以包括被联合电子设备工程委员会(JEDEC)采用为行业标准的高带宽存储器(HBM)。HBM可以包括各种版本的HBM，诸如HBM2和HBM3以及HBM1。
PHY接口116可以用作用于在基底裸片114与存储器控制器120之间通信的接口。直接访问(DA)接口118可以用作用于测试存储器件110的接口。PHY接口116可以通过微凸块来耦接到中介层130。微凸块可以具有非常小的物理尺寸，且微凸块的数量超过1000。因此，使用PHY接口116来测试存储器件110是非常困难的。另外，由于存储器件110与存储器控制器120在封装件(诸如系统级封装件)中进行通信，因此使用PHY接口116来测试存储器件更加困难。为此，通过比微凸块具有更大的物理尺寸并且比微凸块少的DA焊盘交互的DA接口118可以用于测试存储器件110。
图2示出了根据一个实施例的基底裸片。例如，图2示出了图1中的存储器件110的基底裸片114中的与PHY接口116和DA接口118相关的组件。
参考图2，存储器件110可以包括多个通道CH0至CH7。通道CH0至CH7可以由各自的单独控制信号来控制，并且发送和接收单独数据。存储器件110的通道CH0至CH7可以同时执行不同操作。例如，当在通道CH1中执行读取操作时，可以在通道CH5中执行写入操作，且可以在通道CH6中执行激活操作。
PHY接口116可以包括多个第一控制信号接口211_CH0至211_CH7以及多个第一数据接口212_CH0至212_CH7。在各种实施例中，PHY接口116可以在任务模式(mission mode)和监控模式(monitoring mode)中的一个模式下被使用。
多个第一控制信号接口211_CH0至211_CH7可以与相应的通道CH0至CH7相对应，并且接收用于相应通道的控制信号。例如，第一控制信号接口211_CH0可以接收用于通道CH0的控制信号PHY_CH0_CA<0:7>、PHY_CH0_RA<0:5>、PHY_CH0_CKE、PHY_CH0_CLKt和PHY_CH0_CLKc。第一控制信号接口211_CH5可以接收用于通道CH5的控制信号PHY_CH5_CA<0:7>、PHY_CH5_RA<0:5>、PHY_CH5_CKE、PHY_CH5_CLKt和PHY_CH5_CLKc。
第一控制信号接口211_CH0至211_CH7中的每一个可以包括用于接收控制信号的接收器和多个微凸块。例如，第一控制信号接口211_CH3可以包括用于接收控制信号PHY_CH3_CA<0:7>、PHY_CH3_RA<0:5>、PHY_CH3_CKE、PHY_CH3_CLKt和PHY_CH3_CLKc的17个接收器和17个微凸块。为清晰起见，图2示出了每个第一控制信号接口仅包括一个微凸块和一个接收器。控制信号被定义如下：PHY_CHN_CA<0:7>表示包括列命令和列地址的八个信号，PHY_CHN_RA<0:5>表示包括行命令和行地址的六个信号，PHY_CHN_CKE表示时钟使能信号，以及PHY_CHN_CLKt和PHY_CHN_CLKc表示以不同方式输入的时钟信号，其中N为从0到7(包括0和7)的整数。
多个第一数据接口212_CH0至212_CH7可以与相应的通道CH0至CH7相对应，并且接收用于相应通道的数据和数据相关信号(data-related signal)。例如，第一数据接口212_CH1可以发送和接收用于通道CH1的数据PHY_CH1_DQ<0:127>、数据选通信号PHY_CH1_DQS<0:15>、数据总线反相信号PHY_CH1_DBI<0:15>和数据掩蔽信号PHY_CH1_DM<0:15>。第一数据接口212_CH7可以发送并接收用于通道CH7的数据PHY_CH7_DQ<0:127>、数据选通信号PHY_CH7_DQS<0:15>、数据总线反相信号PHY_CH7_DBI<0:15>和数据掩蔽信号PHY_CH7_DM<0:15>。
第一数据接口212_CH0至212_CH7中的每一个可以包括用于接收数据和数据相关信号的接收器和多个微凸块。例如，第一数据接口212_CH6可以包括176个微凸块、176个接收器和176个发送器。176个微凸块可以包括用于DQ(即，数据)的128个微凸块、用于DQS(即，数据选通信号)的16个微凸块、用于DBI(即，数据总线反相信号)的16个微凸块和用于DM(即，数据掩蔽信号)的16个微凸块。为清晰起见，图2示出了每个第一数据接口仅包括一个微凸块、一个接收器和一个发送器。
DA接口118可以包括第二控制信号接口221和第二数据接口222。在各种实施例中，DA接口118可以在直接访问(DA)模式和监控模式中的一个模式下被使用。
在DA模式下，第二控制信号接口221可以接收控制信号DA_CA<0:7>、DA_RA<0:5>、DA_CKE、DA_CLKt和DA_CLKc。在监控模式下，第二控制信号接口221可以接收用于通道CH0至CH7之中的被选中的通道的控制信号，并且输出所接收的控制信号。在各种实施例中，第二控制信号接口221可以包括17个DA焊盘、17个接收器和17个发送器。为清晰起见，图2示出了第二控制信号接口221仅包括一个DA焊盘、一个接收器和一个发送器。
在DA模式下，第二数据接口222可以发送和接收数据DA_DQ<0:7>以及数据相关信号DA_DQS、DA_DBI和DA_DM。在监控模式下，第二数据接口222可以接收用于通道CH0至CH7之中的被选中的通道的数据和数据相关信号的一部分，以及输出所接收的数据和数据相关信号。
选择电路231_CH0至231_CH7可以响应于模式信号MODE而选择用于对应通道的通过第一控制信号接口211_CH0至211_CH7接收的控制信号或通过第二控制信号接口221接收的控制信号。由选择电路231_CH0至231_CH7选中的控制信号可以用作用于控制对应通道的控制信号。例如，用于控制通道CH3的控制信号可以包括由选择电路231_CH3选中的控制信号CH3_CA<0:7>、CH3_RA<0:5>、CH3_CKE、CH3_CLKt和CH3_CLKc。模式信号MODE可以包括多比特位信号，并且包括表示存储器件110的操作模式的信息。例如，模式信号MODE可以表示任务模式、DA模式和监控模式之中的一个操作模式。选择电路231_CH0至231_CH7可以在任务模式和监控模式下选择通过第一控制信号接口211_CH0至211_CH7接收的控制信号，而在DA模式下选择通过第二控制信号接口221接收的控制信号。
选择电路232_CH0至232_CH7可以响应于模式信号MODE而选择用于对应通道的通过第一数据接口212_CH0至212_CH7接收的数据和数据相关信号或者选择通过第二数据接口222接收的数据和数据相关信号。由选择电路232_CH0至232_CH7选中的数据和数据相关信号可以与通过对应通道接收的数据和数据相关信号相对应。例如，通过通道CH2接收的数据和数据相关信号可以与由选择电路232_CH2选中的数据CH2_DQ<0:127>以及数据相关信号CH2_DQS<0:15>、CH2_DBI<0:15>和CH2_DM<0:15>相对应。选择电路232_CH0至232_CH7可以在任务模式和监控模式下选择来自第一数据接口212_CH0至212_CH7的数据和数据相关信号，而在DA模式下选择来自第二数据接口222的数据和数据相关信号。
第二数据接口222可以仅发送和接收通过第一数据接口212_CH0至212_CH7发送和接收的数据和数据相关信号的一部分(例如，1/16)。因此，当从第二数据接口222接收的数据DA_DQ<0:7>以及数据相关信号DA_DQS、DA_DBI和DA_DM由选择电路232_CH0至232_CH7选中时，数据DA_DQ<0:7>和数据相关信号DA_DQS、DA_DBI和DA_DM可以被复制16次并被传输到通道CH0至CH7。例如，选择电路232_CH7可以在DA模式下将数据DA_DQ<0:7>复制16次并将所复制的数据作为数据CH7_DQ<0:127>传输。因此，选择电路232_CH7的操作可以被表示为：DA_DQ<0:7>＝CH7_DQ<0:7>，DA_DQ<0:7>＝CH7_DQ<8:15>，……DA_DQ<0:7>＝CH7_DQ<120:127>。另外，选择电路232_CH7可以将数据相关信号DA_DQS、DA_DBI和DA_DM复制16次，并且将所复制的信号分别作为CH7_DQS<0:15>、CH7_DBI<0:15>和CH7_DM<0:15>传输。因此，选择电路232_CH7的操作可以被表示为：DA_DQS＝CH7_DQS<0:15>，DA_DBI＝CH7_DBI<0:15>和DA_DM＝CH7_DM<0:15>。
选择电路233_CH0至233_CH7可以响应于模式信号MODE和选择信号SEL而选择对应通道的数据和数据相关信号之中要通过第二数据接口222输出的信号。选择电路233_CH0至233_CH7可以在DA模式和监控模式下被使能。当选择电路233_CH0至233_CH7被使能时，选择电路233_CH0至233_CH7可以响应于选择信号SEL而选择对应通道中的128个数据(即，DQ)中的八个数据、16个数据选通信号(即，DQS)中的一个、16个数据总线反相信号(即，DBI)中的一个和16个数据掩蔽信号(即，DM)中的一个。在各种实施例中，选择信号SEL可以包括多比特位信号，并且可以包括表示选择电路233_CH0至233_CH7需要选择的信号的信息。
选择电路234可以响应于模式信号MODE和通道选择信号CH_SEL而选择通道CH0至CH7之中的一个通道的控制信号，并且将选中的控制信号传输到第二控制信号接口221。选择电路234可以在监控模式下被使能。当选择电路234被使能时，选择电路234可以选择八个通道CH0至CH7之中由通道选择信号CH_SEL选中的通道的控制信号，并且将选中的控制信号传输到第二控制信号接口221。在各种实施例中，通道选择信号CH_SEL可以包括多比特位信号，并且包括表示通道CH0至CH7之中要被选择的通道的信息。
选择电路235可以响应于模式信号MODE和通道选择信号CH_SEL而选择由选择电路233_CH0至233_CH7之中的被选中的通道的选择电路选中的数据和数据相关信号，并且将选中的数据和数据相关信号传输到第二数据接口222。选择电路235可以在DA模式和监控模式下被使能。当选择电路235被使能时，选择电路235可以选择通道CH0至CH7之中由通道选择信号CH_SEL指定的通道。
现在，将描述在各个模式下的存储器件110的操作。
在任务模式下的操作
任务模式可以表示图1的存储器件110使用PHY接口116来与主机(即，存储器控制器120)进行通信的正常模式。在任务模式期间，图2的选择电路231_CH0至231_CH7可以选择通过第一控制信号接口211_CH0至211_CH7接收的控制信号，而选择电路232_CH0至232_CH7可以选择第一数据接口212_CH0至212_CH7。因此，在任务模式下，存储器件110的通道CH0至CH7可以使用第一控制信号接口211_CH0至211_CH7来接收对应通道的控制信号，并且使用第一数据接口212_CH0至212_CH7来接收对应通道的数据和数据相关信号。
在DA模式下的操作
DA模式可以表示用于使用图1的DA接口118测试存储器件110的测试模式。在DA模式期间，图2的选择电路231_CH0至231_CH7可以选择第二控制信号接口221。因此，在DA模式下，存储器件110的通道CH0至CH7可以由相同的控制信号来控制。在DA模式期间，选择电路232_CH0至232_CH7可以选择数据和数据相关信号的一部分。另外，选择电路235可以将由选择电路232_CH0至232_CH7之中的被选中的通道的选择电路选中的数据和数据相关信号传输到第二数据接口222。因此，通道CH0至CH7之中的被选中的通道的数据和数据相关信号的一部分可以通过第二数据接口222输出。
在监控模式下的操作
监控模式可以表示用于当存储器件110在任务模式下操作时使用图1的DA接口118来监控PHY接口116的控制信号以及数据和数据相关信号的模式。在存储器件110的任务模式操作期间，可能出现各种缺陷。在这种情况下，仅使用DA模式很难正确分析任务模式中的缺陷。为了确定任务模式中的各种缺陷的类型以及出现缺陷的情况，重要的是监控存储器件110在任务模式下使用PHY接口116直接传输到存储器控制器120的和从存储器控制器120接收的控制信号以及数据和数据相关信号。监控模式可以允许监控操作。
在监控模式下，图2的选择电路234可以将通过通道CH0至CH7之中的被选中的通道的第一控制信号接口接收的控制信号传输到第二控制信号接口221。第二控制信号接口221可以将从选择电路234接收的控制信号输出到DA焊盘。在监控模式期间，选择电路232_CH0至232_CH7可以选择数据和数据相关信号的一部分。另外，选择电路235可以将由选择电路232_CH0至232_CH7之中的被选中的通道的选择电路选中的数据和数据相关信号传输到第二数据接口222。因此，通道CH0至CH7之中的被选中的通道的数据和数据相关信号的一部分可以通过第二数据接口222输出。即，在监控模式下，通道CH0至CH7之中的被选中的通道从存储器控制器120接收的控制信号可以通过第二控制信号接口221输出，且被选中的通道传输到存储器控制器120的和从存储器控制器120接收的数据和数据相关信号的一部分可以通过第二数据接口222输出。因此，使用通过第二控制信号接口221和第二数据接口222输出的信号，可以监控存储器件110通过PHY接口116传输到存储器控制器120的和从存储器控制器120接收的信号。
当使用监控模式时，可以容易地分析出在存储器件110的任务模式操作期间的特定情况下出现哪个错误。
根据实施例，可以有效地监控存储器件的操作。
虽然已经描述并示出了各种实施例，但是对于本领域技术人员明显的是，在不偏离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (16)

1.一种存储器件，包括：
多个第一控制信号接口，其分别与多个通道相对应，并且适用于从主机接收控制信号；
多个第一数据接口，其分别与所述多个通道相对应，并且适用于与所述主机交换数据和数据选通信号；
第二控制信号接口，其适用于：在监控模式下，通过所述第一控制信号接口中的被选中的一个第一控制信号接口以及所述通道中的被选中的一个通道来接收控制信号，以及输出所接收的控制信号；以及
第二数据接口，其适用于：在所述监控模式下，接收通过所述第一数据接口中的被选中的一个第一数据接口和被选中的通道交换的所述数据和数据选通信号的一部分，以及输出所接收的所述数据和数据选通信号中的一部分。
2.根据权利要求1所述的存储器件，其中，在直接访问DA模式下通过所述第二控制信号接口接收的所述控制信号由所述多个通道共享，以及
在所述DA模式下通过所述第二数据接口接收的所述数据和数据选通信号由所述多个通道共享。
3.根据权利要求1所述的存储器件，其中，所述第一控制信号接口中的每个以及所述第一数据接口中的每个包括多个微凸块。
4.根据权利要求3所述的存储器件，其中，所述第二控制信号接口和所述第二数据接口中的每个包括多个直接访问DA焊盘。
5.根据权利要求4所述的存储器件，其中，所述存储器件包括高带宽存储器HBM，
所述多个第一控制信号接口和所述多个第一数据接口被包括在物理PHY接口中，以及
所述第二控制信号接口和所述第二数据接口被包括在DA接口中。
6.根据权利要求1所述的存储器件，还包括：
第一选择电路，其适用于：选择通过所述多个第一控制信号接口接收的所述控制信号之中的通过被选中的第一控制信号接口接收的所述控制信号；
多个第二选择电路，其分别与所述多个第一数据接口相对应，并且适用于：选择分别通过所述第一数据接口交换的所述数据和数据选通信号的一部分；以及
第三选择电路，其适用于：选择所述多个第二选择电路之中的与被选中的通道相对应的所述第二选择电路的选择结果。
7.根据权利要求1所述的存储器件，其中，所述多个第一数据接口还接收数据掩蔽信号和数据总线反相信号，以及
所述第二数据接口还通过被选中的第一数据接口和被选中的通道来接收所述数据掩蔽信号和所述数据总线反相信号的一部分，以及输出所接收的所述数据掩蔽信号和所述数据总线反相信号的一部分。
8.一种存储系统，包括：
存储器件，其包括多个通道、物理PHY接口和直接访问DA接口；
存储器控制器，其包括物理PHY接口，所述物理PHY接口适用于将控制信号发送到所述多个通道并且通过所述多个通道来交换数据；以及
中介层，其适用于在所述存储器控制器与所述存储器件之间传输控制信号，其中，所述存储器件的所述PHY接口适用于：接收从所述存储器控制器传输来的所述控制信号并且与所述存储器控制器交换数据；以及所述DA接口适用于：在监控模式下，接收通过所述存储器件的所述PHY接口接收的所述控制信号之中的穿过所述通道中的被选中的一个通道的控制信号，并且接收通过所述存储器件的所述PHY接口交换的所述数据之中的穿过被选中的通道的所述数据的一部分，以及输出所接收的控制信号和所接收的所述数据的一部分；以及
其中，所述中介层在所述存储器控制器的所述PHY接口与所述存储器件的所述PHY接口之间传输所述控制信号和数据。
9.根据权利要求8所述的存储系统，其中，所述存储器件的所述PHY接口包括：
多个第一控制信号接口，其分别与所述多个通道相对应，并且适用于接收从所述存储器控制器接收的所述控制信号；以及
多个第一数据接口，其分别与所述多个通道相对应，并且适用于与所述存储器控制器交换数据和数据选通信号。
10.根据权利要求9所述的存储系统，其中，所述存储器件的所述DA接口包括：
第二控制信号接口，其适用于：在所述监控模式下，通过被选中的第一控制信号接口和所述被选中的通道来接收控制信号，以及输出所接收的控制信号；以及
第二数据接口，其适用于：在所述监控模式下，接收通过所述第一数据接口中的被选中的一个第一数据接口和所述被选中的通道交换的所述数据和数据选通信号的一部分，以及输出所接收的所述数据和数据选通信号的一部分。
11.根据权利要求10所述的存储系统，其中，在DA模式下通过所述第二控制信号接口接收的所述控制信号由所述多个通道共享，以及
在所述DA模式下通过所述第二数据接口接收的所述数据和数据选通信号由所述多个通道共享。
12.根据权利要求10所述的存储系统，其中，所述第一控制信号接口中的每个以及所述第一数据接口中的每个包括多个微凸块，以及
所述第二控制信号接口和所述第二数据接口中的每个包括多个DA焊盘。
13.根据权利要求10所述的存储系统，其中，所述存储器件还包括：
第一选择电路，其适用于：选择通过所述多个第一控制信号接口接收的所述控制信号之中的通过所述被选中的第一控制信号接口接收的所述控制信号，以及将被选中的控制信号传输到所述第二控制信号接口；
多个第二选择电路，其分别与所述第一数据接口相对应，并且适用于：选择通过对应的第一数据接口交换的所述数据和数据选通信号的一部分；以及
第三选择电路，其适用于：选择所述多个第二选择电路之中的与所述被选中的通道相对应的所述第二选择电路的选择结果，以及将所述选择结果传输到所述第二数据接口。
14.根据权利要求8所述的存储系统，其中，所述存储器件包括高带宽存储器HBM。
15.根据权利要求8所述的存储系统，其中，所述存储器控制器被包括在处理器中。
16.一种存储器件，包括：
多个第一控制信号接口，其适用于从主机接收控制信号；
多个第一数据接口，其分别与所述多个第一控制信号接口相对应，并且适用于与所述主机交换数据和数据选通信号；
第二控制信号接口，其适用于：在监控模式下，通过所述第一控制信号接口中的被选中的一个第一控制信号接口来接收控制信号以及输出所接收的控制信号；以及
第二数据接口，其适用于：在所述监控模式下，接收通过所述第一数据接口中的被选中的一个第一数据接口交换的所述数据和数据选通信号的一部分，以及输出所接收的所述数据和数据选通信号的一部分。
CN201811638331.2A 2018-03-26 2018-12-29 存储器件以及包括其的存储系统 Active CN110364195B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180034369A KR102532995B1 (ko) 2018-03-26 2018-03-26 메모리 장치 및 이를 포함하는 메모리 시스템
KR10-2018-0034369 2018-03-26

Publications (2)

Publication Number Publication Date
CN110364195A true CN110364195A (zh) 2019-10-22
CN110364195B CN110364195B (zh) 2023-06-16

Family

ID=67985067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811638331.2A Active CN110364195B (zh) 2018-03-26 2018-12-29 存储器件以及包括其的存储系统

Country Status (3)

Country Link
US (1) US10678716B2 (zh)
KR (1) KR102532995B1 (zh)
CN (1) CN110364195B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855057B2 (en) * 2021-07-08 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060031620A1 (en) * 2004-07-03 2006-02-09 Andreas Jakobs Memory controller with a plurality of parallel transfer blocks
US20080239843A1 (en) * 2007-03-30 2008-10-02 Fujitisu Limited Interface circuit, memory interface system, and data reception method
JP2009277334A (ja) * 2008-04-14 2009-11-26 Hitachi Ltd 情報処理装置および半導体記憶装置
CN104183256A (zh) * 2013-05-28 2014-12-03 爱思开海力士有限公司 存储器芯片和包括存储器芯片的半导体封装体
US20150255131A1 (en) * 2014-03-10 2015-09-10 SK Hynix Inc. Stacked semiconductor apparatus and semiconductor system capable of inputting signals through various paths
US20170093400A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Programmable on-die termination timing in a multi-rank system
CN106782665A (zh) * 2015-11-23 2017-05-31 爱思开海力士有限公司 层叠存储器件及包括其的半导体存储系统
CN106815177A (zh) * 2015-12-02 2017-06-09 爱思开海力士有限公司 具有多列的半导体装置
CN107591174A (zh) * 2016-07-08 2018-01-16 三星电子株式会社 半导体存储器封装、存储器件和半导体存储器系统
CN107766173A (zh) * 2016-08-16 2018-03-06 爱思开海力士有限公司 半导体器件和半导体系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030110344A1 (en) * 1996-09-18 2003-06-12 Andre Szczepanek Communications systems, apparatus and methods
KR20080026725A (ko) 2006-09-21 2008-03-26 주식회사 하이닉스반도체 반도체 메모리 장치의 내부신호 모니터장치 및 모니터방법
US20100162037A1 (en) * 2008-12-22 2010-06-24 International Business Machines Corporation Memory System having Spare Memory Devices Attached to a Local Interface Bus
EP3025238A4 (en) 2013-07-25 2017-04-19 Hewlett-Packard Enterprise Development LP Response control for memory modules that include or interface with non-compliant memory technologies
KR102449022B1 (ko) * 2015-11-05 2022-09-29 에스케이하이닉스 주식회사 적층형 반도체 메모리 및 이를 포함하는 반도체 시스템
KR102557310B1 (ko) * 2016-08-09 2023-07-20 에스케이하이닉스 주식회사 반도체 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060031620A1 (en) * 2004-07-03 2006-02-09 Andreas Jakobs Memory controller with a plurality of parallel transfer blocks
US20080239843A1 (en) * 2007-03-30 2008-10-02 Fujitisu Limited Interface circuit, memory interface system, and data reception method
JP2009277334A (ja) * 2008-04-14 2009-11-26 Hitachi Ltd 情報処理装置および半導体記憶装置
CN104183256A (zh) * 2013-05-28 2014-12-03 爱思开海力士有限公司 存储器芯片和包括存储器芯片的半导体封装体
US20150255131A1 (en) * 2014-03-10 2015-09-10 SK Hynix Inc. Stacked semiconductor apparatus and semiconductor system capable of inputting signals through various paths
US20170093400A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Programmable on-die termination timing in a multi-rank system
CN106782665A (zh) * 2015-11-23 2017-05-31 爱思开海力士有限公司 层叠存储器件及包括其的半导体存储系统
CN106815177A (zh) * 2015-12-02 2017-06-09 爱思开海力士有限公司 具有多列的半导体装置
CN107591174A (zh) * 2016-07-08 2018-01-16 三星电子株式会社 半导体存储器封装、存储器件和半导体存储器系统
CN107766173A (zh) * 2016-08-16 2018-03-06 爱思开海力士有限公司 半导体器件和半导体系统

Also Published As

Publication number Publication date
US20190294566A1 (en) 2019-09-26
CN110364195B (zh) 2023-06-16
US10678716B2 (en) 2020-06-09
KR20190112411A (ko) 2019-10-07
KR102532995B1 (ko) 2023-05-17

Similar Documents

Publication Publication Date Title
CN111149162B (zh) 半导体存储器装置
CN107591174B (zh) 半导体存储器封装、存储器件和半导体存储器系统
KR101543488B1 (ko) 네트워크 온 칩 방법들, 장치들, 및 시스템들을 갖는 메모리 디바이스
US9773569B2 (en) Stack type semiconductor memory and semiconductor system using the same
US9324380B2 (en) Stacked semiconductor apparatus and semiconductor system capable of inputting signals through various paths
CN110033798B (zh) 集成电路芯片
KR20070061196A (ko) 가변 시리얼 정합 방식의 메모리 시스템 및 그 메모리액세스 방법
CN103377713B (zh) 半导体器件和包括半导体器件的半导体系统
JP2012099162A (ja) 半導体装置
CN110364195A (zh) 存储器件以及包括其的存储系统
KR20210080928A (ko) 적층형 반도체 장치 및 이의 테스트 방법
US11074947B2 (en) Semiconductor memory apparatus and data processing system
US9570120B2 (en) Memory device and operation method thereof
WO2021142816A1 (zh) 晶圆堆叠结构及其测试方法、高宽带内存及其制备方法
CN112652334A (zh) 存储器
CN110246526B (zh) 存储器件
US11886376B2 (en) Apparatus including reconfigurable interface and methods of manufacturing the same
US20230298631A1 (en) Stacked semiconductor device
KR20220146216A (ko) 멀티 칩 시스템 및 메모리 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant