CN103187398A

CN103187398A - 硅通孔检测结构及检测方法

Info

Publication number: CN103187398A
Application number: CN2011104569982A
Authority: CN
Inventors: 冯军宏; 甘正浩
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-12-30
Filing date: 2011-12-30
Publication date: 2013-07-03
Anticipated expiration: 2031-12-30
Also published as: CN103187398B

Abstract

一种硅通孔检测结构及检测方法，所述硅通孔检测结构包括：半导体基底，位于所述半导体基底内的硅通孔；位于所述半导体基底和硅通孔表面的层间介质层；位于所述层间介质层表面的检测金属层，所述检测金属层位于所述硅通孔的正上方。利用所述检测电压检测所述硅通孔和检测金属层之间的击穿电压，所述检测金属层的电阻值，从而判断所述硅通孔表面是否存在铜突起，检测敏感、方便。

Description

硅通孔检测结构及检测方法

技术领域

本发明涉及半导体制造技术，特别涉及一种硅通孔检测结构及检测方法。

背景技术

随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(Through Silicon Via，TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。

目前形成硅通孔的主要方法包括：利用干法刻蚀在硅衬底的第一表面形成通孔；在所述通孔侧壁和底部表面形成绝缘层；采用电镀的方法将铜填充满所述通孔，并用化学机械抛光移除多余的铜电镀层；对所述硅衬底的与第一表面相对的第二表面进行化学机械抛光，直到暴露出填充满铜的通孔，形成硅通孔。更多关于硅通孔的形成工艺请参考公开号为US2011/0034027A1的美国专利文献。

在现有技术中，所述绝缘层的材料通常为氧化硅，硅衬底的材料为硅。由于后续形成互连层的温度通常都比较高，铜、硅、氧化硅都会发生热膨胀，但由于所述三种材料的热膨胀系数各不相同，铜的热膨胀系数最大，铜的体积增幅最大，而位于所述半导体基底、绝缘层内的硅通孔的容积的增幅不足以满足铜的体积增幅，请参考图1，硅通孔01内的铜从硅通孔的开口处挤出，形成铜突起02，所述铜突起02会使得后续形成的金属层03和层间介质层04表面不平整，可能产生缺陷，影响互连结构的电学性能。当所述硅通孔表面已经形成有互连结构时，所述铜突起更会影响所述互连结构的电学性能，甚至可能会导致金属层短路或断路。即使所述硅通孔的温度从形成互连层时的高温降到室温，铜发生收缩，但由于铜在热膨胀时晶格的排列发生了变化，所述硅通孔中铜的形状很难完全复原，仍会形成较小的铜突起，影响互连结构的电学性能。

发明内容

本发明解决的问题是提供一种硅通孔检测结构及检测方法，可以很方便的检测所述硅通孔表面是否存在铜突起。

为解决上述问题，本发明技术方案提供了一种硅通孔检测结构，包括：

半导体基底，位于所述半导体基底内的硅通孔；

位于所述半导体基底和硅通孔表面的层间介质层；

位于所述层间介质层表面的检测金属层，所述检测金属层位于所述硅通孔的正上方。

可选的，所述检测金属层的形状为S型。

可选的，一个硅通孔正上方具有一个检测金属层。

可选的，一个硅通孔上方具有至少两个检测金属层。

可选的，至少两个硅通孔上方具有同一个检测金属层。

可选的，所述检测金属层的尺寸大于或等于所述硅通孔的尺寸。

可选的，还包括，位于所述硅通孔和部分半导体基底表面的金属互连层。

本发明技术方案还提供了一种利用上述的硅通孔检测结构的检测方法，包括：

将检测电压施加在所述硅通孔和检测金属层两端；

利用所述检测电压检测所述硅通孔和检测金属层之间的击穿电压，从而判断所述硅通孔表面是否存在铜突起。

可选的，所述硅通孔检测结构中的一个硅通孔上方具有至少两个检测金属层，分别在每一个检测金属层和硅通孔两端施加检测电压，从而判断所述硅通孔对应区域的表面是否存在铜突起。

可选的，当所述击穿电压小于所述参考击穿电压时，判断出所述硅通孔表面存在铜突起。

本发明技术方案还提供了一种利用所述硅通孔检测结构的检测方法，包括：

将检测电压施加在所述检测金属层两端；

利用所述检测电压检测所述检测金属层的电阻值，从而判断所述硅通孔表面是否存在铜突起。

可选的，当所述电阻值大于所述参考电阻值时，判断出所述硅通孔表面存在铜突起。

与现有技术相比，本发明技术方案具有以下优点：

本发明实施例的硅通孔检测结构中的检测金属层位于硅通孔的正上方。当利用所述检测电压检测所述硅通孔和检测金属层之间的击穿电压，所述检测金属层的电阻值，从而判断所述硅通孔表面是否存在铜突起，检测敏感、方便。

附图说明

图1是现有的在硅通孔表面形成铜突起的结构示意图；

图2至图5为本发明实施例的硅通孔检测结构的结构示意图。

具体实施方式

在背景技术中已经提到，由于受热膨胀，硅通孔内的铜可能会从硅通孔的开口处挤出，形成铜突起，使得硅通孔上方的互连结构中存在缺陷，影响互连结构的电学性能。因此，需要对所述硅通孔的表面进行检测，尽早淘汰具有缺陷的半导体结构，避免硅通孔表面形成有铜突起的半导体结构进入后端制造工艺，影响最终产品的良率。

发明人经过研究，提出了一种硅通孔检测结构，包括：半导体基底，位于所述半导体基底内的硅通孔；位于所述半导体基底和硅通孔表面的层间介质层；位于所述层间介质层表面的检测金属层，所述检测金属层位于所述硅通孔的正上方。当检测电压施加在硅通孔和检测金属层两端时，利用所述检测电压检测所述硅通孔和检测金属层之间的击穿电压，将所述击穿电压与参考击穿电压进行比较，从而判断所述硅通孔表面是否存在铜突起，检测敏感、方便。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明实施例首先提供了一种硅通孔检测结构，请一并参考图2和图3，图2为本实施例的硅通孔检测结构的俯视视角的结构示意图，图3为本实施例的硅通孔检测结构在图2中AA′线的剖面结构示意图，具体包括：半导体基底100，位于所述半导体基底100内的硅通孔110；位于所述半导体基底100和硅通孔110表面的层间介质层120；位于所述层间介质层120表面的检测金属层130，所述检测金属层130位于所述硅通孔110的正上方，所述检测金属层130的图形为S型。

具体的，所述半导体基底100为单层结构或多层堆叠结构。当所述半导体基底100为单层结构时，所述半导体基底100为半导体衬底，例如硅衬底、锗衬底、锗硅衬底等。当所述半导体基底100为多层堆叠结构时，所述半导体基底100包括半导体衬底和位于所述半导体衬底表面的互连层。所述互连层可以只包括一层层间介质层，也可以包括多层金属互连层和多层层间介质层。

所述硅通孔110位于所述半导体基底100内且所述硅通孔110的表面暴露在所述半导体基底100的表面。所述硅通孔110可以贯穿所述半导体基底100，也可以不贯穿所述半导体基底100。所述硅通孔在形成工艺中采用化学机械研磨工艺对多余的铜进行研磨，直到暴露出所述半导体基底，以保证所述硅通孔的表面与半导体基底的表面持平，有利于提高后续形成的互连层的质量。所述硅通孔110包括位于所述半导体基底100内的通孔，位于所述通孔侧壁和底部表面的绝缘层(未图示)，位于所述绝缘层表面且填充满所述通孔的导电材料(未图示)。所述导电材料为铜，所述绝缘层的材料为氧化硅或氮化硅。在其他实施例中，在所述绝缘层和导电材料之间，还形成有扩散阻挡层，以防止铜金属扩散到绝缘层、半导体基底内，影响硅通孔的电学性能。由于铜、半导体基底、绝缘层、扩散阻挡层的热膨胀系数各不相同，铜的热膨胀系数最大，在高温的环境中，容易使得铜从硅通孔的开口处挤出，形成铜突起。所述铜突起会使得后续形成的互连层表面不平整，影响互连层的电学性能。当所述硅通孔表面已经形成有互连层时，所述铜突起更会影响所述互连层的电学性能，可能使得层间介质层中产生缺陷，或使得金属互连线断裂，导致互连层之间发生短路或断路。

本实施例中，在所述半导体基底100和硅通孔110的表面形成有层间介质层120，所述层间介质层的材料为氧化硅或低K介质材料。由于随着半导体器件集成度变得越来越高，为了降低互连结构的电阻-电容延迟，需要降低层间介质层的K值，越来越多的半导体结构采用低K介质材料作为层间介质层的材料。但由于现有的低K介质材料大多为质地较为疏松的材料，铜突起更容易使得低K介质材料形成的层间介质层产生缺陷。因此，非常有必要对所述硅通孔的表面是否有铜突起进行检测，尽早淘汰有缺陷的半导体结构，避免硅通孔表面形成有铜突起的半导体结构进入后端制造工艺，影响最终产品的良率。

在其他实施例中，在所述硅通孔和部分半导体基底的表面还形成有金属互连层。由于当所述硅通孔表面形成有铜突起时，也会将金属互连层顶起，也会对位于硅通孔上方的层间介质层造成损伤。

在本实施例中，所述检测金属层130的形状为S型，所述检测金属层130位于所述硅通孔110的正上方。由于S型的检测金属层130较细，对层间介质层有突起、层间介质层中存在缺陷等情况更敏感，更容易检测出层间介质层内是否有缺陷，且当硅通孔110表面的铜突起较大，较细的检测金属层130更容易断开，使得检测更灵敏。由于所述S型的检测金属层130的长度和宽度都大于所述硅通孔110的直径，使得所述检测金属层130的尺寸大于所述硅通孔110的尺寸，保证所述检测金属层130完全位于所述硅通孔110的上方，可检测整个硅通孔110的表面是否形成有铜突起。在本实施例中，一个硅通孔正上方具有一个检测金属层。

在本实施例中，所述检测金属层130为第一金属层，所述层间介质层120内没有金属互连层。在其他实施例中，所述检测金属层130和半导体基底100之间的层间介质层120内还具有若干金属互连层和介质层的堆叠结构。

在另一个实施例中，请参考图4，所述一个硅通孔110上方具有至少两个检测金属层130′，所述检测金属层130′之间相互电学隔离，且所述至少两个检测金属层130′完全位于所述硅通孔110的上方。其中所述不同的检测金属层130′之间的间距大于最小设计尺寸，使得相邻的检测金属层130′不会互相影响。在本实施例中，所述检测金属层130′的数量为四个，每一个检测金属层130′的形状为S型，所述四个检测金属层130′均匀地分布于所述硅通孔110的上方，每一个检测金属层130′对应的硅通孔的面积都相等，且每一个检测金属层130′的长度和宽度都大于所述硅通孔110的半径，使得四个检测金属层130′的总尺寸大于所述硅通孔110的尺寸，使得所述四个检测金属层130′整体完全位于所述硅通孔110的上方。由于所述检测金属层130′完全位于所述硅通孔110的上方，可检测整个硅通孔110的表面是否形成有铜突起。而且由于所述至少两个检测金属层130′分布于所述硅通孔110的上方，可分别检测对应区域的硅通孔表面，从而判断所述硅通孔对应区域的表面是否存在铜突起，从而可以确定所述铜突起在硅通孔表面的相对位置。

在另一实施例中，请参考图5，至少两个硅通孔110上方具有同一个检测金属层130″。所述检测金属层130″的形状为S型所述检测金属层130″的长度和宽度大于所述至少两个硅通孔110之间的距离，使得所述检测金属层130″完全位于所述硅通孔110的上方，可检测所有的硅通孔110的表面是否形成有铜突起。

本发明实施例还提供了一种利用上述实施例的硅通孔检测结构的检测方法，包括：将检测电压施加在所述硅通孔和检测金属层两端；利用所述检测电压检测所述硅通孔和检测金属层之间的击穿电压，从而判断所述硅通孔表面是否存在铜突起。

具体的，当所述硅通孔检测结构为一个硅通孔110正上方具有一个检测金属层130，请参考图2，将检测电压施加在硅通孔110和检测金属层130两端。利用所述检测电压检测所述硅通孔110和检测金属层130之间的击穿电压，并将所述测得的击穿电压与参考击穿电压进行比较，如果所述击穿电压小于参考击穿电压，表明硅通孔110上方的层间介质层120受到损伤，所述硅通孔110表面形成有铜突起。其中，所述参考击穿电压为所述硅通孔检测结构的硅通孔表面未形成有铜突起时，所述硅通孔与检测金属层之间的击穿电压。

当所述硅通孔检测结构为一个硅通孔110正上方具有至少两个检测金属层130′，请参考图4，将检测电压施加在硅通孔110和其中一个检测金属层130′两端。利用所述检测电压检测所述硅通孔110和其中一个检测金属层130′之间的击穿电压，并将所述测得的击穿电压与参考击穿电压进行比较，如果所述击穿电压小于参考击穿电压，表明所述检测金属层130′对应的层间介质层120受到损伤，所述检测金属层130′对应的硅通孔110表面形成有铜突起，从而可以确定所述铜突起在硅通孔表面的相对位置。

当所述硅通孔检测结构为至少两个硅通孔110正上方具有一个检测金属层130″，请参考图5，将检测电压施加在其中一个硅通孔110和检测金属层130″两端。利用所述检测电压检测所述其中一个硅通孔110和检测金属层130″之间的击穿电压，并将所述测得的击穿电压与参考击穿电压进行比较，如果所述击穿电压小于参考击穿电压，表明对应的硅通孔110表面的层间介质层120受到损伤，对应的硅通孔110表面形成有铜突起。

本发明实施例还提供了另一种利用上述实施例的硅通孔检测结构的检测方法，包括：将检测电压施加在所述检测金属层的两端；利用所述检测电压检测所述检测金属层两端的电阻值，从而判断所述硅通孔表面是否存在铜突起。

由于当所述硅通孔表面的铜突起太大时，可能会造成检测金属层受损或断裂，从而所述检测金属层的电阻发生变化，通过检测所述检测金属层130、130′、130″两端的导通电流，获得对应的电阻值，并将所述电阻值与参考电阻值进行比较，如果所述电阻值大于参考电阻值，表明硅通孔上方的层间介质层受到损伤，所述硅通孔表面形成有铜突起。其中，所述参考电阻值为所述硅通孔检测结构的硅通孔表面未形成有铜突起时，所述检测金属层的电阻值。

综上，本发明实施例的硅通孔检测结构中的检测金属层位于硅通孔的正上方。利用所述检测电压检测所述硅通孔和检测金属层之间的击穿电压，所述检测金属层的电阻值，从而判断所述硅通孔表面是否存在铜突起，检测敏感、方便。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种硅通孔检测结构，其特征在于，包括：

半导体基底，位于所述半导体基底内的硅通孔；

位于所述半导体基底和硅通孔表面的层间介质层；

2.如权利要求1所述的硅通孔检测结构，其特征在于，所述检测金属层的形状为S型。

3.如权利要求1所述的硅通孔检测结构，其特征在于，一个硅通孔正上方具有一个检测金属层。

4.如权利要求1所述的硅通孔检测结构，其特征在于，一个硅通孔上方具有至少两个检测金属层。

5.如权利要求1所述的硅通孔检测结构，其特征在于，至少两个硅通孔上方具有同一个检测金属层。

6.如权利要求1所述的硅通孔检测结构，其特征在于，所述检测金属层的尺寸大于或等于所述硅通孔的尺寸。

7.如权利要求1所述的硅通孔检测结构，其特征在于，还包括，位于所述硅通孔和部分半导体基底表面的金属互连层。

8.一种利用权利要求1所述的硅通孔检测结构的检测方法，其特征在于，包括：

将检测电压施加在所述硅通孔和检测金属层两端；

9.如权利要求8所述的硅通孔检测结构的检测方法，其特征在于，所述硅通孔检测结构中的一个硅通孔上方具有至少两个检测金属层，分别在每一个检测金属层和硅通孔两端施加检测电压，从而判断所述硅通孔对应区域的表面是否存在铜突起。

10.如权利要求8所述的硅通孔检测结构的检测方法，其特征在于，当所述击穿电压小于所述参考击穿电压时，判断出所述硅通孔表面存在铜突起。

11.一种利用权利要求1所述的硅通孔检测结构的检测方法，其特征在于，包括：

将检测电压施加在所述检测金属层两端；

12.如权利要求11所述的硅通孔检测结构的检测方法，其特征在于，当所述电阻值大于所述参考电阻值时，判断出所述硅通孔表面存在铜突起。