JP2013546229A - 高速入出力デバイスの試験 - Google Patents
高速入出力デバイスの試験 Download PDFInfo
- Publication number
- JP2013546229A JP2013546229A JP2013532929A JP2013532929A JP2013546229A JP 2013546229 A JP2013546229 A JP 2013546229A JP 2013532929 A JP2013532929 A JP 2013532929A JP 2013532929 A JP2013532929 A JP 2013532929A JP 2013546229 A JP2013546229 A JP 2013546229A
- Authority
- JP
- Japan
- Prior art keywords
- test
- terminal
- inductor
- transmitter
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 440
- 238000005259 measurement Methods 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 58
- 238000001514 detection method Methods 0.000 claims description 22
- 230000007547 defect Effects 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims 5
- 230000008569 process Effects 0.000 description 30
- 238000007667 floating Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 13
- 230000007850 degeneration Effects 0.000 description 12
- 238000010998 test method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000006399 behavior Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000485 direct current amperometry Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000006266 hibernation Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31716—Testing of input or output with loop-back
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【選択図】 図4
Description
表1−TXドライバ電流試験(DC結合)
1.TXをオンにしてRXをオフにする
2.TAP[k,1:0]=AVCC
3.D+=0、D−=1を設定
4.D[1]=D+、D[0]=D−
5.TAP[k,1:0]における電流IT[k,1:0]を測定
6.(0≦j≦1)の場合、(IT[k,j]≒IS*D[j])でなければ不合格とし、式中、*は乗算を示す
7.D+=1、D−=0を設定
8.ステップ4、5及び6を繰り返す。
9.終了
表2−RX終端抵抗試験
1.TXをオフにしてRXをオンにする
2.TAP[k,1:0]=AVCC−IspecRT[k,1:0]
3.IT[k,1:0]、TAP[k,1:0]における電圧をそれぞれ測定
4.(IT[k,1:0]≒ISpec)でなければ不合格とする
5.終了
表3−TXドライバ電流及びRX終端抵抗器(AC結合)の並列試験
1.TX及びRXをいずれもオンにする
2.TAP[k,1]=AVCC1−ISRS[k,1]及びTAP[k,0]=AVCC1
3.TAP[k,3:2]=AVCC−ISpecRT[k,1:0]
4.D+=0、D−=1を設定
5.TAP[k,3:0]において電流IT[k,3:0]を測定
6.(IT[k,3:2]≒ISpec及びIT〔k,1:0〕≒IS)でなければ不合格とする
7.TAP[k,1]=AVCC1及びTAP[k,0]=AVCC1−ISRS[k,1]
8.D+=1、D−=0を設定
9.ステップ5及び6を繰り返す
10.終了
表4−DC電流測定を使用した開放故障試験
1.TX駆動試験を実行
2.終端抵抗試験を実行
表5−DC電流測定を使用した開放故障試験
1.TX及びRXをいずれもオンにする
2.D+=1、D−=0を設定//初期化
3.D+=0、D−=1を設定
4.D[1]=D+、D[0]=D−
5.TAP[k,1:0]においてそれぞれ電圧V[k,1:0]を測定
6.(V[k,1:0]≒(AVCC−(ISRT)*D[j])でなければ不合格とする
7.D+=1、D−=0を設定
8.ステップ4、5及び6を繰り返す
9.終了
表6−DC電流測定値を使用した縮退試験
1.TX及びRXをいずれもオフにする
2.TAP[k,1:0]=AVCC
3.TAP[k,1:0]においてそれぞれ電流IT[k,1:0]を測定
4.(\IT[k,1:0]\≒0)でなければ不合格とする
5.TAP[k,1:0]=GND
6.ステップ3及び4を繰り返す
7.終了
表7−DC電流測定を使用した代替の縮退試験
1,TX及びRXをいずれもオフにする
2.TAP[k,1:0]=1/2AVCC
3.TAP[k,1:0]においてそれぞれ電流IT[k,1:0]を測定
4.(\IT[k,1:0]\≒0)でなければ不合格とする(式中、\x\はxの絶対値を示す)
5.終了
Δ(sa−x)=Vlimit-x−(AVCC−Vsa-x)
式中、Vsa-xは、x縮退故障の対応する電圧レベルを示し、Vlimit-xは、x縮退の試験限界を示す。なお、0<Vlimit-x<AVCCの場合には、Δ(sa−1)>0(電圧上昇)及びΔ(sa−0)<0(電圧降下)である。x縮退故障の存在時に所与のRCで予充電した浮遊ループバック接続部においてΔ(sa−x)の電圧変化が生じ得る持続時間をt(sa−x)とする。t(sa−x)は、RC時間定数の単位で表され、t(sa−x)=M*RC又は単純にMとすることができる(M>0)。同様に、故障が存在しない場合にΔ(sa−x)の電圧変化が生じ得る持続時間をt(no−f)とする。t(no−f)=N*RC又は単純にNとなる(N>0)。従って、以下のタイミングウィンドウ内で電圧の測定を実施することができる。
t(sa−x)<t(mea−x)<<t(no−f)
式中、記号<<は、「大幅に下回る」ことを示す。一般に、t(sa−x)は、t(no−f)よりも大幅に小さい。1縮退故障では、GNDに予充電された浮遊ループバック接続部を単独でAVCCに充電することはできないので、t(no−f)は無限大又は極めて大きくなり得る。むしろ、この接続には、存在しない外部電圧源が必要である。0縮退故障では、0縮退故障(又はGNDへの短絡)により電圧降下が加速されることがあるので、t(sa−0)は、やはりt(no−f)よりも大幅に小さくなり得る。t(sa−x)に掛かる時間は、オフになった時の送信機及び受信機の漏れ電流に依存することができる。従って、この漏れ電流を数マイクロアンペア未満と仮定した場合、これらの寄与は、縮退故障に比べて取るに足らないものと見なすことができる。従って、例えばt(sa−x)=5及びt(no−f)=100である場合、50×RC後に電圧を測定して縮退故障を検出することができる。
表8−DC電流測定を使用した縮退試験
1.TX及びRXをいずれもオフにする
2.TAP[k,1:0]=AVCC//0縮退試験のためにAVCCに予充電
3.TAP[k,1:0]において電圧V[k,1:0]を測定
4.(V[k,1:0]≒GND)である場合は不合格とする
5.TAP[k,1:0]=GND//1縮退試験のためにGNDに予充電
6.TAP[k,1:0]において電圧V[k,1:0]を測定
7.(V[k,1:0]=AVCC)である場合は不合格とする
8.終了
とすることができ、この場合、Nは、試験アクセスポートの数を示し、下付き演算子
は、y=0の場合には
=x、そうでない場合には
=x+1と定義され、x及びyは整数であるとともにx,y≧0である。例えば、
=1であり、
=2である。
変数の2進値の全ての可能な組み合わせの組を考慮することにより、試験構成の組を取得することができる。図19には、TC[2:0]として示す、8つの試験アクセスポートの全ての試験構成の組を要約している。この図では、図19に示す表内の論理0及び論理1のエントリを、試験アクセスポートの活動として解釈することができる。論理「0」及び「1」の解釈は、何を測定しているかによって異なる場合がある。例えば、図16のように、論理1を、force(AVCC,V)&mea(A)として解釈し、論理「0」を、force(GND,V)として解釈することができ、逆もまた可能である。一方、図17では、論理「1」及び「0」を、force(AVCC,V)及びmea(V)として解釈することができる。TC[2:0]内の値の各列は、対象の平行測定に関する各TAPの活動を指定する。いくつかの実施形態では、可能な組み合わせを制限することにより、少ない数の試験アクセスポートの試験構成を生成することができる。例えば、4つの試験アクセスポート(N=4)が存在する場合には、2つの(log24=2)試験構成が存在することができる。2ビットの2進値の4つの可能な組み合わせを強調表示しており、TC[1:0]に4ビットの2つの列が割り当てられる。TC[1:0]の各列は、上述した活動を指定する。従って、規定電圧が強制されて、これが0≦n≦1とするTC[n]に従って測定され、測定された電流又は電圧の少なくとも一方が試験限界を上回る場合、ブリッジ故障が存在すると結論付けることができる。
表9−DC電流測定を使用したブリッジ試験
1.TX及びRXをいずれもオフにする
2.全ての試験構成(TC[x]、0≦x≦X)について以下を行う
2.1.TC[x]に指定されるようにAVCC及びGNDを強制する
2.2. TC[x]に指定されるように電流を測定する
2.3. 試験限界を越える電圧測定値が存在する場合は不合格とする
3.終了
表10−DC電圧測定を使用したブリッジ試験
1.TX及びRXをいずれもオフにする
2.全ての試験構成(TC[x]、0≦x≦X)について以下を行う
2.1.TAPを介した全ての浮遊ループバック接続部にGNDを強制する
2.2.TC[x]に指定されるようにAVCCを強制する
2.3.TC[x]に指定されるように電圧を測定する
2.4.試験限界を越える電圧測定値が存在する場合は不合格とする
3.終了
410:送信機
412:TX BIST要素
420:受信機
422:RX BIST要素
430:インダクタ又はインダクタネットワーク
450:ループバックコネクタ
480:試験装置又は試験ユニット(テスタ)
Claims (34)
- 高速入出力装置であって、
送信機及び受信機と、
差動信号を送信するための第1のコネクタ及び第2のコネクタを含む、前記送信機の出力部から前記受信機の入力部までのループバック接続部と、
第1の端子及び第2の端子を有する第1のインダクタと、第1の端子及び第2の端子を有する第2のインダクタと、
を備え、前記第1のインダクタの前記第1の端子は前記第1のコネクタに接続され、前記第2のインダクタの前記第1の端子は前記第2のコネクタに接続され、前記第1のインダクタの前記第2の端子及び前記第2のインダクタの前記第2の端子は、前記装置の直流試験のための試験アクセスポートを形成する、
ことを特徴とする装置。 - 前記試験アクセスポートが、試験装置に信号を供給する、
ことを特徴とする請求項1に記載の装置。 - 受信機内蔵型自己試験(BIST)及び送信機BISTをさらに含む、
ことを特徴とする請求項1に記載の装置。 - 前記受信機BIST及び前記送信機BISTが、前記装置の高速ループバック試験及び直流試験を可能にする、
ことを特徴とする請求項3に記載の装置。 - 前記直流試験が、前記装置のパラメータ試験及び前記装置のボンディングワイヤ欠陥試験を含む、
ことを特徴とする請求項4に記載の装置。 - 前記第1のインダクタの前記第2の端子と接地との間に接続された第1の絶縁抵抗と、前記第2のインダクタの前記第2の端子と接地との間に接続された第2の絶縁抵抗とを接続することをさらに含む、
ことを特徴とする請求項1に記載の装置。 - 高速入出力デバイスを試験する方法であって、
高速入出力デバイスの送信機の出力部と前記デバイスの受信機の入力部との間の、第1のコネクタ及び第2のコネクタを含むループバック接続部を有効にするステップと、
前記ループバック接続部のための試験アクセスポートを介して試験データを受け取ることを含む直流試験を前記デバイスに対して行うステップと、
を含み、第1の端子及び第2の端子を有する第1のインダクタが、前記第1の端子によって各ループバック接続部の前記第1のコネクタに接続され、第1の端子及び第2の端子を有する第2のインダクタが、前記第1の端子によって各ループバック接続部の前記第2のコネクタに接続され、前記ループバック接続部のための前記試験アクセスポートが、前記第1のインダクタの前記第2の端子及び前記第2のインダクタの前記第2の端子を含む、
ことを特徴とする方法。 - 前記直流試験が、前記デバイスのパラメータ試験及び前記デバイスのボンディングワイヤ試験を含む、
ことを特徴とする請求項7に記載の方法。 - 前記デバイスの前記パラメータ試験が、送信機駆動電流の測定及び受信機抵抗の測定の一方又は両方を含む、
ことを特徴とする請求項8に記載の方法。 - 前記デバイスの前記ボンディングワイヤ試験が、開放型ボンディングワイヤ欠陥のための試験、縮退型ボンディングワイヤ欠陥のための試験、及びブリッジ型ボンディングワイヤ欠陥のための試験のうちの1又はそれ以上を含む、
ことを特徴とする請求項8に記載の方法。 - 前記試験アクセスポートが、前記第1のインダクタの前記第2の端子と接地との間に接続された第1の絶縁抵抗と、前記第2のインダクタの前記第2の端子と接地との間に接続された第2の絶縁抵抗とをさらに含む、
ことを特徴とする請求項7に記載の方法。 - 前記ループバック接続部を使用して、前記第1のコネクタ及び前記第2のコネクタを介した差動信号の送信を含む、前記デバイスの能動的高速試験を行うステップをさらに含む、
ことを特徴とする請求項7に記載の方法。 - 前記デバイスの前記能動的高速試験の実行中、前記試験アクセスポートが、前記ループバック接続部に結合されたままである、
ことを特徴とする請求項12に記載の方法。 - 試験下のデバイスの故障を識別する方法であって、
前記デバイスのためのループバック接続部を有効にするステップを含み、前記デバイスは、複数の送信機及び複数の受信機を含み、前記複数の送信機のうちの1又はそれ以上は、前記ループバック接続部によって前記受信機の1又はそれ以上に結合され、第1のループバック接続部によって第1の受信機に結合された第1の送信機を含み、各ループバック接続部は、試験出力ポートを含み、前記方法は、
前記ループバック接続部への前記試験アクセスポートを利用して、ボンディングワイヤ故障がないかどうか前記試験下のデバイスを試験するステップをさらに含み、
各ループバック接続部は、第1のコネクタ及び第2のコネクタを含み、第1の端子及び第2の端子を有する第1のインダクタが、前記第1の端子によって前記第1のコネクタに接続され、第1の端子及び第2の端子を有する第2のインダクタが、前記第1の端子によって前記第2のコネクタに接続され、前記試験アクセスポートは、前記第1のインダクタの前記第2の端子及び前記第2のインダクタの前記第2の端子を含む、
ことを特徴とする方法。 - ボンディングワイヤ故障の場所を特定することが、
前記第1の送信機の開放故障の場所に関しては、場所を特定することが、前記第1の受信機の出力を下げて、前記第1の送信機及び受信機の前記試験アクセスポートにおける電流又は電圧を測定することを含むこと、
前記第1の受信機の開放故障の場所に関しては、場所を特定することが、前記第1の送信機の出力を下げて、前記第1の試験アクセスポートにおける電流又は電圧を測定することを含むこと、
によって前記第1のループバック接続部の開放故障の場所を特定することを含む、
ことを特徴とする請求項14に記載の方法。 - 他の各ループバック接続部に関して開放故障の検出を繰り返すステップをさらに含む、
ことを特徴とする請求項15に記載の方法。 - ボンディングワイヤ故障の場所を特定することが、
前記接続された送信機及び受信機をオフにし、
0縮退故障がないかどうかを試験するために前記第1の試験アクセスポートを第1の電圧電位に強制し、
他の各試験アクセスポートにおける電流又は電圧を測定し、
1縮退故障がないかどうかを試験するために前記第1のアクセスポートを接地電位に強制し、
各試験アクセスポートにおける電流又は電圧を測定し、
前記他の試験アクセスポートのいずれかにおける電流又は電圧測定値が、1又はそれ以上の閾値を満たす必要がある場合に、縮退故障の場所を特定する、
ことによって縮退故障の場所を特定する、
ことを含むことを特徴とする請求項14に記載の方法。 - 他の各ループバック接続部に関して縮退故障の検出を繰り返すステップをさらに含む、
ことを特徴とする請求項17に記載の方法。 - ボンディングワイヤ故障の場所を特定することが、
前記接続された送信機及び受信機をオフにし、
前記第1の試験アクセスポートが一定の電圧電位及び接地電位に強制される試験構成を確立し、
前記他の試験アクセスポイントの各々における電圧又は電流を測定し、
電圧又は電流測定値が閾値外である場合にブリッジ欠陥の場所を特定する、
ことによってブリッジ故障の場所を特定する、
ことを含むことを特徴とする請求項14に記載の方法。 - 他の各ループバック接続部に関してブリッジ故障の場所特定を繰り返すステップをさらに含む、
ことを特徴とする請求項19に記載の方法。 - 試験システムであって、
複数の送信機及び受信機と、
差動信号を送信するための第1のコネクタ及び第2のコネクタを含む、各送信機の出力部から対応する受信機の入力部までのループバック接続部と、
前記ループバック接続部の前記第1のコネクタに結合された第1のインダクタと、前記ループバック接続部の前記第2のコネクタに結合された第2のインダクタとを各々が含むとともに、各々がループバック接続部に結合された複数の試験アクセスポートと、
を含む試験下のデバイスのためのインターフェイスと、
前記複数の試験アクセスポートに接続される試験ユニットと、
を備え、前記試験ユニットは、前記試験アクセスポートにおける電圧又は電流を測定するとともに、前記試験アクセスポートにおいて電圧又は電流を印加するように動作可能であり、
前記試験システムは、前記試験下のデバイスに対して、前記ループバック接続部のための前記試験アクセスポートを介して前記試験ユニットにおいて試験データを受け取ることを含む前記直流試験を行う、
ことを特徴とする試験システム。 - 前記直流試験が、前記試験下のデバイスのパラメータ試験及び前記試験下のデバイスのボンディングワイヤ試験を含む、
ことを特徴とする請求項21に記載の試験システム。 - 前記試験下のデバイスの前記パラメータ試験が、送信機駆動電流の測定及び受信機抵抗の測定の一方又は両方を含む、
ことを特徴とする請求項22に記載の試験システム。 - 前記試験下のデバイスの前記ボンディングワイヤ試験が、開放型ボンディングワイヤ欠陥のための試験、縮退型ボンディングワイヤ欠陥のための試験、及びブリッジ型ボンディングワイヤ欠陥のための試験のうちの1又はそれ以上を含む、
ことを特徴とする請求項22に記載の試験システム。 - 前記試験システムが、前記ループバック接続部を使用して、各ループバック接続部の前記第1のコネクタ及び前記第2のコネクタを介した差動信号の送信を含む、前記試験下のデバイスの能動的高速試験をさらに行う、
ことを特徴とする請求項21に記載の試験システム。 - 命令シーケンスを表すデータを記憶するコンピュータ可読記憶媒体であって、前記命令シーケンスは、プロセッサによる実行時に、該プロセッサに、
高速入出力デバイスの送信機の出力部と前記デバイスの受信機の入力部との間の、第1のコネクタ及び第2のコネクタを含むループバック接続部を有効にすることと、
前記ループバック接続部のための試験アクセスポートを介して試験データを受け取ることを含む直流試験を前記デバイスに対して行うことと、
を含む動作を行わせ、第1の端子及び第2の端子を有する第1のインダクタが、前記第1の端子によって各ループバック接続部の前記第1のコネクタに接続され、第1の端子及び第2の端子を有する第2のインダクタが、前記第1の端子によって各ループバック接続部の前記第2のコネクタに接続され、前記ループバック接続部のための前記試験アクセスポートが、前記第1のインダクタの前記第2の端子及び前記第2のインダクタの前記第2の端子を含む、
ことを特徴とする媒体。 - 前記直流試験が、前記デバイスのパラメータ試験及び前記デバイスのボンディングワイヤ試験を含む、
ことを特徴とする請求項26に記載の媒体。 - 前記デバイスの前記パラメータ試験が、送信機駆動電流の測定及び受信機抵抗の測定の一方又は両方を含む、
ことを特徴とする請求項27に記載の媒体。 - 前記デバイスの前記ボンディングワイヤ試験が、開放型ボンディングワイヤ欠陥のための試験、縮退型ボンディングワイヤ欠陥のための試験、及びブリッジ型ボンディングワイヤ欠陥のための試験のうちの1又はそれ以上を含む、
ことを特徴とする請求項27に記載の媒体。 - 前記プロセッサによる実行時に、該プロセッサに、前記ループバック接続部を使用して、前記第1のコネクタ及び前記第2のコネクタを介した差動信号の送信を含む、前記デバイスの能動的高速試験を行うことを含む動作を行わせる命令をさらに含む、
ことを特徴とする請求項26に記載の媒体。 - 命令シーケンスを表すデータを記憶するコンピュータ可読記憶媒体であって、前記命令シーケンスは、プロセッサによる実行時に、該プロセッサに、
前記デバイスのためのループバック接続部を有効にすることを含む動作を行わせ、前記デバイスは、複数の送信機及び複数の受信機を含み、前記複数の送信機のうちの1又はそれ以上は、前記ループバック接続部によって前記受信機の1又はそれ以上に結合され、第1のループバック接続部によって第1の受信機に結合された第1の送信機を含み、各ループバック接続部は、試験出力ポートを含み、前記動作は、
前記ループバック接続部への前記試験アクセスポートを利用して、ボンディングワイヤ故障がないかどうか前記試験下のデバイスを試験することをさらに含み、
各ループバック接続部は、第1のコネクタ及び第2のコネクタを含み、第1の端子及び第2の端子を有する第1のインダクタが、前記第1の端子によって前記第1のコネクタに接続され、第1の端子及び第2の端子を有する第2のインダクタが、前記第1の端子によって前記第2のコネクタに接続され、前記試験アクセスポートは、前記第1のインダクタの前記第2の端子及び前記第2のインダクタの前記第2の端子を含む、
ことを特徴とする媒体。 - ボンディングワイヤ故障の場所を特定することが、
前記第1の送信機の開放故障の場所に関しては、場所を特定することが、前記第1の受信機の出力を下げて、前記第1の送信機及び受信機の前記試験アクセスポートにおける電流又は電圧を測定することを含むこと、
前記第1の受信機の開放故障の場所に関しては、場所を特定することが、前記第1の送信機の出力を下げて、前記第1の試験アクセスポートにおける電流又は電圧を測定することを含むこと、
によって前記第1のループバック接続部の開放故障の場所を特定することを含む、
ことを特徴とする請求項31に記載の媒体。 - ボンディングワイヤ故障の場所を特定することが、
前記接続された送信機及び受信機をオフにし、
0縮退故障がないかどうかを試験するために前記第1の試験アクセスポートを第1の電圧電位に強制し、
他の各試験アクセスポートにおける電流又は電圧を測定し、
1縮退故障がないかどうかを試験するために前記第1のアクセスポートを接地電位に強制し、
各試験アクセスポートにおける電流又は電圧を測定し、
前記他の試験アクセスポートのいずれかにおける電流又は電圧測定値が、1又はそれ以上の閾値を満たす必要がある場合に、縮退故障の場所を特定する、
ことによって縮退故障の場所を特定する、
ことを含むことを特徴とする請求項31に記載の媒体。 - ボンディングワイヤ故障の場所を特定することが、
前記接続された送信機及び受信機をオフにし、
前記第1の試験アクセスポートが一定の電圧電位及び接地電位に強制される試験構成を確立し、
前記他の試験アクセスポイントの各々における電圧又は電流を測定し、
電圧又は電流測定値が閾値外である場合にブリッジ欠陥の場所を特定する、
ことによってブリッジ故障の場所を特定する、
ことを含むことを特徴とする請求項31に記載の媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/898,528 | 2010-10-05 | ||
US12/898,528 US8598898B2 (en) | 2010-10-05 | 2010-10-05 | Testing of high-speed input-output devices |
PCT/US2011/054990 WO2012048049A2 (en) | 2010-10-05 | 2011-10-05 | Testing high-speed input-output devices |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013546229A true JP2013546229A (ja) | 2013-12-26 |
JP2013546229A5 JP2013546229A5 (ja) | 2014-11-20 |
JP5745075B2 JP5745075B2 (ja) | 2015-07-08 |
Family
ID=45889263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013532929A Expired - Fee Related JP5745075B2 (ja) | 2010-10-05 | 2011-10-05 | 高速入出力デバイスの試験 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8598898B2 (ja) |
EP (1) | EP2625538B1 (ja) |
JP (1) | JP5745075B2 (ja) |
KR (1) | KR101762768B1 (ja) |
CN (1) | CN103154753B (ja) |
WO (1) | WO2012048049A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017528713A (ja) * | 2014-08-29 | 2017-09-28 | アール アンド ディー サーキッツ インコーポレイテッドR & D Circuits Inc. | プリント回路基板内で被試験装置の直下に存在する埋込みシリアルデータ試験ループバックを実装する構造および実行方法 |
JP2020153812A (ja) * | 2019-03-20 | 2020-09-24 | Necプラットフォームズ株式会社 | 信号検出装置及び信号検出方法 |
KR20210079348A (ko) * | 2019-01-22 | 2021-06-29 | 주식회사 아도반테스토 | 커맨드 오류 처리를 위해 하나 이상의 테스트 대상 디바이스를 테스트하기 위한 자동 테스트 장비, 하나 이상의 테스트 대상 디바이스의 자동 테스트를 위한 방법 및 컴퓨터 프로그램 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8782477B2 (en) * | 2011-05-11 | 2014-07-15 | Jabil Circuit, Inc. | High-speed serial interface bridge adapter for signal integrity verification |
EP2719098B1 (en) * | 2011-06-06 | 2016-11-02 | BlackBerry Limited | Systems and methods for testing radio-based devices |
WO2013095418A1 (en) * | 2011-12-21 | 2013-06-27 | Intel Corporation | Core-driven translation and loopback test |
DE102012208454A1 (de) * | 2012-05-21 | 2013-11-21 | Robert Bosch Gmbh | Konditionierungsvorrichtung und Verfahren zum zum Konditionieren eines Datenkanals einer Zelle eines elektrischen Energiespeichers |
CN102841273A (zh) * | 2012-07-10 | 2012-12-26 | 深圳众为兴技术股份有限公司 | 一种设备输入输出测试方法 |
KR102095565B1 (ko) | 2013-11-01 | 2020-03-31 | 현대모비스 주식회사 | 운전석 에어백 |
US10396840B2 (en) * | 2013-12-27 | 2019-08-27 | Intel Corporation | High speed short reach input/output (I/O) |
US20160216317A1 (en) * | 2015-01-22 | 2016-07-28 | Qualcomm, Incorporated | Built-in test structure for a receiver |
JP6445883B2 (ja) * | 2015-01-30 | 2018-12-26 | 東芝メモリ株式会社 | 受信回路及び通信システム |
TWI589892B (zh) | 2015-04-22 | 2017-07-01 | 威盛電子股份有限公司 | 傳輸介面晶片以及內建式傳輸介面晶片測試方法 |
CN106291312A (zh) * | 2015-06-12 | 2017-01-04 | 超威半导体(上海)有限公司 | 一种用于加速芯片仿真和调试的方法和芯片测试系统 |
CN105207839B (zh) * | 2015-08-17 | 2018-09-07 | 浪潮(北京)电子信息产业有限公司 | 一种网络重传设计的自动测试方法及装置 |
CN109217248B (zh) * | 2017-07-05 | 2021-11-05 | 台达电子企业管理(上海)有限公司 | 一种连接器的故障处理方法和系统 |
WO2020251090A1 (ko) * | 2019-06-13 | 2020-12-17 | 엘지전자 주식회사 | 송수신 회로 모듈들의 성능 점검을 수행하는 전자 기기 |
TWI719563B (zh) * | 2019-07-12 | 2021-02-21 | 瑞昱半導體股份有限公司 | 能夠於交流耦合模式下執行複數種測試的測試系統、傳送器、與接收器 |
CN110635948B (zh) * | 2019-09-23 | 2022-01-18 | 中国航空综合技术研究所 | 用于制冷系统电脑板间通信的故障检测与隔离方法 |
CN112763935B (zh) * | 2019-10-21 | 2024-05-14 | 瑞昱半导体股份有限公司 | 执行多种测试的测试系统、传送器与接收器 |
US11313904B2 (en) * | 2019-11-24 | 2022-04-26 | Global Unichip Corporation | Testing device and testing method |
TWI744920B (zh) * | 2020-05-28 | 2021-11-01 | 力成科技股份有限公司 | 測試裝置 |
KR20220083914A (ko) | 2020-12-11 | 2022-06-21 | 삼성전자주식회사 | 내부 루프백 테스트를 수행하는 송수신기 및 그것의 동작 방법 |
WO2022160098A1 (zh) * | 2021-01-26 | 2022-08-04 | 华为技术有限公司 | 芯片测试装置及芯片测试方法 |
US11662381B2 (en) | 2021-08-18 | 2023-05-30 | International Business Machines Corporation | Self-contained built-in self-test circuit with phase-shifting abilities for high-speed receivers |
US11528102B1 (en) | 2021-08-18 | 2022-12-13 | International Business Machines Corporation | Built-in-self-test and characterization of a high speed serial link receiver |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040123197A1 (en) * | 2002-12-18 | 2004-06-24 | Sunter Stephen K. | Circuit and method for testing high speed data circuits |
JP2004525546A (ja) * | 2000-12-29 | 2004-08-19 | テラダイン・インコーポレーテッド | シリアル・デバイスのループバック検査の改良 |
JP2007271496A (ja) * | 2006-03-31 | 2007-10-18 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
US7388424B2 (en) * | 2004-04-07 | 2008-06-17 | Formfactor, Inc. | Apparatus for providing a high frequency loop back with a DC path for a parametric test |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4271433A (en) * | 1979-11-23 | 1981-06-02 | Rca Corporation | SAW Filter preamplifier |
US7200170B1 (en) * | 2002-07-12 | 2007-04-03 | Pmc-Sierra, Inc. | High speed I-O loopback testing with low speed DC test capability |
US7343279B2 (en) * | 2002-08-01 | 2008-03-11 | Teradyne, Inc. | Universal approach for simulating, emulating, and testing a variety of serial bus types |
US7002365B2 (en) * | 2003-12-30 | 2006-02-21 | Intel Corporation | Method and an apparatus for testing transmitter and receiver |
JP2005337740A (ja) | 2004-05-24 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 高速インターフェース回路検査モジュール、高速インターフェース回路検査対象モジュールおよび高速インターフェース回路検査方法 |
US7409618B2 (en) * | 2004-10-06 | 2008-08-05 | Lsi Corporation | Self verifying communications testing |
US7519130B2 (en) * | 2005-01-18 | 2009-04-14 | International Business Machines Corporation | Front end interface for data receiver |
WO2006121882A2 (en) * | 2005-05-05 | 2006-11-16 | Cypress Semiconductor Corporation | Parallel input/output self-test circuit and method |
US7535242B2 (en) * | 2006-05-03 | 2009-05-19 | Rambus Inc. | Interface test circuit |
US8386867B2 (en) | 2009-07-02 | 2013-02-26 | Silicon Image, Inc. | Computer memory test structure |
US8543873B2 (en) | 2010-01-06 | 2013-09-24 | Silicon Image, Inc. | Multi-site testing of computer memory devices and serial IO ports |
-
2010
- 2010-10-05 US US12/898,528 patent/US8598898B2/en active Active
-
2011
- 2011-10-05 EP EP11831551.4A patent/EP2625538B1/en not_active Not-in-force
- 2011-10-05 CN CN201180048196.6A patent/CN103154753B/zh not_active Expired - Fee Related
- 2011-10-05 KR KR1020137011472A patent/KR101762768B1/ko active IP Right Grant
- 2011-10-05 JP JP2013532929A patent/JP5745075B2/ja not_active Expired - Fee Related
- 2011-10-05 WO PCT/US2011/054990 patent/WO2012048049A2/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004525546A (ja) * | 2000-12-29 | 2004-08-19 | テラダイン・インコーポレーテッド | シリアル・デバイスのループバック検査の改良 |
US20040123197A1 (en) * | 2002-12-18 | 2004-06-24 | Sunter Stephen K. | Circuit and method for testing high speed data circuits |
US7388424B2 (en) * | 2004-04-07 | 2008-06-17 | Formfactor, Inc. | Apparatus for providing a high frequency loop back with a DC path for a parametric test |
JP2007271496A (ja) * | 2006-03-31 | 2007-10-18 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017528713A (ja) * | 2014-08-29 | 2017-09-28 | アール アンド ディー サーキッツ インコーポレイテッドR & D Circuits Inc. | プリント回路基板内で被試験装置の直下に存在する埋込みシリアルデータ試験ループバックを実装する構造および実行方法 |
KR20210079348A (ko) * | 2019-01-22 | 2021-06-29 | 주식회사 아도반테스토 | 커맨드 오류 처리를 위해 하나 이상의 테스트 대상 디바이스를 테스트하기 위한 자동 테스트 장비, 하나 이상의 테스트 대상 디바이스의 자동 테스트를 위한 방법 및 컴퓨터 프로그램 |
KR102569335B1 (ko) | 2019-01-22 | 2023-08-22 | 주식회사 아도반테스토 | 커맨드 오류 처리를 위해 하나 이상의 테스트 대상 디바이스를 테스트하기 위한 자동 테스트 장비, 하나 이상의 테스트 대상 디바이스의 자동 테스트를 위한 방법 및 컴퓨터 프로그램 |
JP2020153812A (ja) * | 2019-03-20 | 2020-09-24 | Necプラットフォームズ株式会社 | 信号検出装置及び信号検出方法 |
JP7025026B2 (ja) | 2019-03-20 | 2022-02-24 | Necプラットフォームズ株式会社 | 論理信号検出装置及び論理信号検出方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2012048049A3 (en) | 2012-06-21 |
CN103154753B (zh) | 2016-05-25 |
KR101762768B1 (ko) | 2017-07-28 |
EP2625538B1 (en) | 2017-12-06 |
EP2625538A4 (en) | 2015-12-16 |
JP5745075B2 (ja) | 2015-07-08 |
CN103154753A (zh) | 2013-06-12 |
KR20130132426A (ko) | 2013-12-04 |
WO2012048049A2 (en) | 2012-04-12 |
EP2625538A2 (en) | 2013-08-14 |
US20120081138A1 (en) | 2012-04-05 |
US8598898B2 (en) | 2013-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5745075B2 (ja) | 高速入出力デバイスの試験 | |
KR101094916B1 (ko) | 반도체 장치의 테스트 회로 및 방법 | |
EP2389596B1 (en) | Fault testing for interconnections | |
US9335370B2 (en) | On-chip test for integrated AC coupling capacitors | |
US20060103407A1 (en) | Method and an apparatus for testing transmitter and receiver | |
CN101512361B (zh) | 可测试集成电路和ic测试方法 | |
JP2000504830A (ja) | 集積回路デバイスを試験する組立体および方法 | |
US9588174B1 (en) | Method for testing through silicon vias in 3D integrated circuits | |
JP2009523229A (ja) | テスト可能な集積回路およびicテスト法 | |
US9551741B2 (en) | Current tests for I/O interface connectors | |
JPS6321154B2 (ja) | ||
CN108181570A (zh) | 芯片接地引脚连通性测试方法及装置、可读存储介质 | |
TW201839418A (zh) | 電容式感測裝置及對應的短路測試方法 | |
KR20050008829A (ko) | 메모리의 소프트 결함 검출 방법 및 장치 | |
JPH1183952A (ja) | 電子回路の試験方法及び試験装置 | |
US7688100B2 (en) | Integrated circuit and a method for measuring a quiescent current of a module | |
TWI507702B (zh) | 測試系統、識別待測裝置中缺陷之方法、電腦可讀儲存媒體、高速輸出入裝置及其測試方法 | |
CN112447261A (zh) | 用以检测外部端子处的测试探测接触的方法和设备 | |
WO2009024172A1 (en) | Chip tester, chip test system, chip test setup, method for identifying an open-line failure and computer program | |
JP2004530243A (ja) | メモリセルの構造試験 | |
CN116736059B (zh) | 硅通孔检测电路及方法 | |
JP3945641B2 (ja) | 半導体装置 | |
KR20080046919A (ko) | Odt회로의 테스트 장치 | |
JP2012230035A (ja) | ラッチアップ試験装置およびラッチアップ試験方法 | |
KR20090097556A (ko) | 데이터 입출력 라인 테스트 회로 및 그의 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140228 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141002 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141002 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20141002 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20141117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5745075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |