CN103154753A

CN103154753A - 高速输入输出装置的测试

Info

Publication number: CN103154753A
Application number: CN2011800481966A
Authority: CN
Inventors: 薛真成; M·金; S·恩古耶
Original assignee: Silicon Image Inc
Current assignee: Lattice Semiconductor Corp
Priority date: 2010-10-05
Filing date: 2011-10-05
Publication date: 2013-06-12
Anticipated expiration: 2031-10-05
Also published as: CN103154753B; JP5745075B2; KR20130132426A; JP2013546229A; WO2012048049A3; KR101762768B1; WO2012048049A2; US8598898B2; EP2625538A4; US20120081138A1; EP2625538A2; EP2625538B1

Abstract

本发明的实施例一般针对高速输入输出装置的测试。高速输入输出装置的实施例包含传送器及接收器，以及从传送器的输出至接收器的输入的回归连结，回归连结包含第一连接器以及第二连接器以用于传输差分信号。装置更包含第一电感，具有第一终端及第二终端，以及第二电感，具有第一终端及第二终端。第一电感的第一终端连接至第一连接器，第二电感的第一终端连接至第二连接器，第一电感的第二终端及第二电感的第二终端提供测试存取端口，以用于该装置的直流电流测试。

Description

高速输入输出装置的测试

技术领域

本发明的实施例一般涉及电子装置的领域，尤其涉及高速输入输出装置的测试。

背景

商用集成电路的价格持续承受竞争压力。虽制造成本可通过许多方法减少，但测试集成电路的成本以目前成本水平而言，假若不增加则持平，故仍有困难。许多集成电路缺陷难以精确地且可靠地检测出，并且当集成电路持续变小且以更高速度运作时，此类缺陷的测试会变得更加越趋复杂。

需要复杂的测试方法的集成电路中，其中一者为高速输入输出装置(high-speed input-output，HSIO)。因为要使高速输入输出装置测试能够适当地运作更加地困难，且因为这种测试通常会利用额外的专业高端自动测试设备(high-end ATE(automatic test equipment))，故高速输入输出装置的测试成本与传统的数字相似装置相比更高。尤其，高速输入输出装置的不同接合导线(bondingwires)中的缺陷难以检测。

在高速输入输出装置的测试中，高速输入输出装置回归测试(loop-back test)可提供有用的测试选择方案，以降低高速输入输出装置测试的成本。传统的高速输入输出装置回归测试中的一个或以上的传送器(transmitter)输出回归，以传送测试信号至一个或以上的接收器(receiver)输入，如此的传统高速输入输出装置回归测试可使得测试得以在不需要专用于高速输入输出装置测试的高效能自动测试设备下进行。

高速输入输出装置通常会通过二位线(two-bit wires)使用差分发信(differential signaling)，且具有容错(fault-tolerant)特性。因此，回归测试可能会让有缺陷的高速输入输出装置通过，而该高速输入输出装置接着可能会在领域应用中失效。为维持回归测试的低成本优势，此测试质量缺口可利用补充测试方法来填满，上述补充测试方法需要对回归测试环境进行测试存取。

然而，藉由将测试设备连接至装置的高速线路中的差分线路来提供测试存取通常会与待测装置(devices under test)的运作产生干扰，因而复杂化测试程序。

附图简述

本发明的各实施例在各附图中是以示例方式而非限定方式示出的，在附图中相似的附图标记指代相似的要素。

图1是装置的回归测试的图示。

图2显示直流耦合高速输入输出装置。

图3显示交流耦合高速输入输出装置。

图4是用于高速装置的测试存取端口的一实施例的图示。

图5显示利用至直流耦合高速输入输出装置的电感输入所产生的测试存取端口的实施例。

图6是包含电流源测量的测试的实施例的图示。

图7是包含终端电阻测量的测试的实施例的图示。

图8及图9描绘用于交流耦合高速输入输出装置的测试存取的实施例。

图10是并行直流参数测量的实施例的图示。

图11是接合导线缺陷的图示，该接合导线缺陷利用测试装置或系统的实施例加以检测。

图12显示传送器上的开路缺陷的示例，该开路缺陷利用测试装置或系统的实施例加以检测。

图13显示接收器上的开路缺陷的示例，该开路缺陷利用测试装置或系统的实施例加以检测。

图14显示利用直流电压测量进行开路缺陷检测的实施例。

图15显示利用直流电流测量来检测固定型缺陷的实施例。

图16显示利用直流电压测量来检测固定型缺陷的实施例。

图17显示利用测量直流电流检测桥接缺陷的实施例。

图18显示利用测量直流电压检测桥接缺陷的实施例。

图19是测试配置的实施例的图示。

图20显示用以测试高速装置的过程的实施例。

图21显示用于高速装置的参数测试的过程的实施例。

图22显示高速装置的接合导线测试的过程的实施例。

图23是用以测试高速装置的装置或系统的实施例的图示。

发明内容

本发明的实施例一般针对高速输入输出装置的测试。

于本发明的第一方面中，高速输入输出装置的实施例包含传送器及接收器，以及回归连结，其从传送器的输出至接收器的输入，回归连结包含第一连接器以及第二连接器以用于传输差分信号。该装置更包含第一电感，具有第一终端及第二终端；以及第二电感，具有第一终端及第二终端。第一电感的第一终端系连接至第一连接器，第二电感的第一终端连接至第二连接器，其中第一电感的第二终端及第二电感的第二终端提供测试存取端口，以用于该装置的直流电流测试。

于本发明的第二方面中，用以测试高速输入输出装置的方法包含启用回归连结，该回归连结在高速输入输出装置的传送器的输出与该装置的接收器的输入之间，该回归连结包含第一连接器及第二连接器，以及利用回归连结实施该装置的主动高速测试，该高速测试包含经由第一连接器及第二连接器传输差分信号。本方法更包含实施该装置的直流电流测试，其中实施直流电流测试包含经由用于回归连结的测试存取端口接收测试数据。具有第一终端及第二终端的第一电感藉由第一终端连接至第一连接器，具有第一终端及第二终端的第二电感系藉由第一终端连接至第二连接器，测试存取端口包含第一电感的第二终端以及第二电感的第二终端。

实施方式

本发明的实施例一般针对高速输入输出装置的测试。

在某些实施例中，本发明提供用以测试高速输入输出装置的方法、装置或系统。某些实施例中，测试包含测试存取端口(test access port)，用以提供参数测试(parameter testing)，而不会与回归测试(loop-back testing)相干扰。于某些实施例中，测试可包含错误检测(fault detection)，以用于高速装置的接合导线(bonding wires)。

差分发信(differential signaling)常利用于高速输入输出装置及系统中，高速输入输出装置及系统的容错(fault-tolerance)特性可运作成在有错误的情况下通过功能性回归测试(functional loop-back test)，藉此防止检测到此样错误。于某些实施例中，提供一系统用以检测高速装置中的错误，该错误于功能性回归测试中可能不会被检测出。

于某些实施例中，方法、装置或系统提供用以在回归测试环境中提供用于高速输入输出装置差分接合导线测试的过程，在该回归测试环境中测试存取(test access)被限制。于某些实施例中，由于高速输入输出装置连结对于电容负载(capacitive loading)敏感，方法、装置或系统利用非侵入性(non-intrusive)测试存取概念来提供测试高速装置，而不会大幅影响回归功能性测试的表现。于某些实施例中，测试可被应用来测试高速输入输出装置的若干标准，例如高清多媒体接口(High-Definition Multimedia Interface，HDMI)、串行高级技术附件(Serial ATA(Advanced Technology Attachment))、PCI-express(第三代外围装置组件互连(Peripheral Component Interconnect))及其它，且可用以改良广泛利用于低成本高速输入输出装置测试的传统回归测试的可测试性(testability)。

于某些实施例中，测试方法、装置或方法包含利用电感(inductors)进入回归连结(loop-back connections)。于某些实施例中，电感网络(inductance networks)有助于减少对回归测试之影响，且同时提供直流参数测试。

图1是装置的回归测试的图示。于此图示中，待测装置100为高速输入输出装置，其包含传送器(TX)110及接收器(RX)120，标示成TX[k]及RX[k]，其中对于输出及输入而言k=0及1，被假设为二位差分端口装置。差分高速输入输出装置端口可分别对于非反向(正)端口及反向(负)端口而言标示成端口[k,1]及端口[k,0]。正及负端口可简洁地写成端口[k,1:0]。因此，于此实施例中，用于测试的回归连接器150分别从TX[k,1:0]设置至RX[k,1:0]，回归连接器可为导线、迹线或其它连接器。内建测试硬件可标示成TX BIST(内建自测试(built-inself-test))及RX BIST。于此图示中，测试图样由TX BIST产生并透过传送器传送。经传送的测试图样接着于接收器处还原并由RX BIST检查以检测错误。于某些实施例中，方法、装置或系统系提供测试存取端口(test access port)至回归连接器，藉此提供待测装置100的有效参数测试。

经常使用的高速输入输出装置连结方案包含直流(DC，direct current)耦合及交流(alternating current)耦合连结。图2显示直流耦合的高速输入输出装置，而图3显示交流耦合的高速输入输出装置。在图2所示的直流耦合高速输入输出装置中，传送器210及接收器220由用于测试的差分线回归连接器250连接。传送器210可视为具有一对开关(switches)(D-,D+)215的电流源(currentsource)，该开关215由数据位及其逻辑互补所控制。接收器220可视为电压感测单元(voltage sensing unit)，该电压感测单元透过连接至直流电模拟供电电压(AVCC，analog supply voltage)的终端电阻(termination resistor)225来实施。经常使用的终端电阻(R_T[k,j],j=0或1)为50欧姆(Ω)电阻。于此图示中，开关的功能是将电流源连接至差分线或与其断开，藉此可控制于接收器处的电压。电压电平于接收器处感测，并解译成正要被传送的数据组件。为正确地传递数据，于传送器处的电流源及于接收器处的终端电阻的精确度在设计、验证及测试上极端地重要。

如图3所示，交流耦合的高速输入输出装置连结在每一传送器310-315与接收器320-325连结之间含有电容360。电容360的功用是阻挡直流信号并允许交流信号(或过渡信号(transitions))被传播。由于没有直流信号通过电容360，故传送器315必需含有连接至直流电来源AVCC1的独立的来源终端电阻(source termination resistor)，用以产生数据传输所需的电压摆幅(voltage swing)。经常使用的传送器来源终端电阻(R_S[k,j],j=0或1)亦为50欧姆(Ω)的电阻。由于电容360阻挡直流信号，故AVCC不需要与AVCC1相同电压。

于某些实施例中，测试存取端口将用于参数测试的存取提供给图2所示的直流耦合高速输入输出装置或图3所示的交流耦合装置。

图4是用于高速装置的测试存取端口的一实施例的图示。于该图示中，待测装置400包含具有TX BIST(传送器内建自测试)组件412的传送器410，传送器410的输出经由回归连接器(loop-back connectors)450连接至具有RXBIST(接收器内建自测试)组件422的接收器420。于某些实施例中，测试存取端口(test access port，TAP)藉由将测试通道(tester channel)连接至每一回归连接器而产生，藉此由测试通道及从ATE至TAP的导线所引入的电容负载不会显著地与回归测试相干扰。于某些实施例中，TAP包含电感或电感网络430，其允许直流信号传输至测试设备或测试单元(亦称为测试器)480，且因此允许透过测试存取端口进行直流参数的测量。

于某些实施例中，测试通道透过电感或电感网络连接至回归连接器。电感可用以在高速运行(一般例如大为超过100兆赫(MHz))的回归测试期间隔离电容负载，且接着可作为当传送器保持不作用时用以传输直流数值的导线。图5显示利用至直流耦合高速输入输出装置的电感输入所产生的测试存取端口的实施例。于该图示中，装置500包含传送器510，其透过回归差分导线、迹线或其它连接器550连接至接收器520，且具有至差分导线550的测试端口连结，该测试端口连结透过利用电感例如电感网络530而产生，用以由测试器580提供用于测试的信号。于某些实施例中，电感被设置成邻近于差分导线550，用以将电路板导线或其它连结组件所产生的电容最小化。

期望电感的最小值可藉由电感的阻抗方程式Z=2πfL来确定，其中Z、f及L分别代表阻抗、频率及电感。例如，若1000欧姆或1KΩ的阻抗足以在以100兆赫(MHz)的频率运行的回归测试期间隔离电容负载，则最小所需电感可确定为L=Z/(2πf)=1000/(2π×10⁸)=1.6×10^-6亨利(H)或1.6微亨利(μH)。因此，例如若使用L=10微亨利的电感，则回归测试可在不会与所产生的测试存取端口发生显著干扰下运行。若传送器不作用，即f=0赫兹(Hz)，则只要没有交流信号从测试端口引入，Z=0欧姆(Ω)且电感作用为导线。于某些实施例中，测试存取端口提供用于直流参数测量的连结。

于某些实施例中，大电阻540，于图5中标示为R_L[k,1:0]且指定为例如10千欧姆(KΩ)的电阻，可合并入电感网络530的接口中，以进一步隔离电路板导线的电容负载，该电路板导线被制造成用以产生来自于自动测试设备的测试存取。R_L[k,1:0]可设置于在实施上能尽量接近电感之处，以进一步限制电容。R_L[k,1:0]电阻的并入可利用于任何应用，因此虽R_L[k,1:0]电阻并未明确地绘制于下述附图中，但此类电阻可包含于测试架构的每一实施例中。

于某些实施例中，电感的导线特性亦可利用于数字测试例如结构测试中，用以提供在测试期间不会改变的测试模式信号(test mode signals)。于测试结构的各个实施例中实施测试模式信号可用来让更多的非高速输入输出装置接脚可用于非高速输入输出装置测试，因此于某些实例中使得整体测试时间得以降低。

于某些实施例中，利用图5中的测试存取架构可测量直流设计参数，例如传送器驱动电流或电流源I_S与接收器终端电阻(R_T[k,1:0])，而不会显著影响回归测试的有效性及表现。于某些实施例中，差分接合导线缺陷的检测亦可藉由应用并测量测试器(或自动测试设备)处的直流信号而利用相同的测试存取加以测试。

电流源I_S的测量可用以测试传送器驱动电流的规格及数据位D+及D-所控制的开关功能。图6是包含电流源测量的测试的实施例的图示。于该图示中，装置600包含传送器610，其透过回归差分导线650连接至接收器620，且具有至差分导线650的测试端口连结，该测试端口连结通过利用电感例如电感网络630而产生，用以由测试器680提供用于测试的信号。对于传送器驱动电流测试而言，如图6所提供的，接收器被禁用或终端电阻被关闭，藉此没有电流从接收器提供。传送器驱动电流测试路径可藉由传送器中的互补数据位D+及D-建立。若传送器启用，则图6中显示为N型场效晶体管(N-FET transistors)的开关中的一个被开启，用以将电流源连接至二个差分路径之一。图6描绘数据位D+=1(以及D-=1)。此可藉由例如提供仅由逻辑‘1’数值所组成的测试图样至传送器而达成。对于传送器驱动电流测试而言，AVCC的电压施加于TAP[k,1:0](其标示TAP[k,0]及TAP[k,1])，而电流通过每一TAP测量。为了免于错误，若源电流被连接，则于ATE处测量的电流I_T[k,1]应接近I_S的特定数值，否则为0。于此确定中，方程式x≒y定义为对于某些测试限值lim_L及lim_R而言，y–lim_L≤x≤y+lim_R。于图6中，例如I_T[k,1]≒I_S及I_T[k,0]≒0。于某些实施例中，电流测量可进一步用以检测有缺陷之开关(本图示中的N型场效晶体管(N-FET transistors))。例如，若I_T[k,j]超过测试限值，其中j=0或1，则可推定对应的N型场效晶体管有缺陷(即开启、关闭或两种操作都没有完全地起作用)。互补逻辑数值可予以提供至数据位D+及D-，用以测量I_T[k,1:0]。

于某些实施例中，传送器驱动电流测试可总结成下述表1所列：

表1：传送器驱动电流测试(直流耦合)

1.开启传送器并关闭接收器；

2.TAP[k,1:0]=AVCC；

3.设定D+=0;D-=1；

4.D[1]=D+;D[0]=D-；

5.于TAP[k,1:0]测量电流I_T[k,1:0]；

6.对于(0≤j≤1)，若(I_T[k,j]≒I_S*D[j])不成立则失败，其中*表示乘法；

7.设定D+=1;D-=0；

8.重复步骤4、5及6；

9.结束。

于某些实施例中，终端电阻R_T[k,1:0]的测量可类似地利用相同的测试存取过程加以实行。图7是包含终端电阻测量的测试的实施例的图示。于该图示中，装置700包含传送器710，其经由回归差分导线750连接至接收器720，且具有至差分导线750的测试端口连结，该测试端口连结透过利用电感例如电感网络730而产生，用以由测试器780提供用于测试的信号。于某些实施例中，为进行终端电阻测试，如图7所示传送器710被关闭，没有电流流向传送器。当AVCC–I_SpecR_T的电压施加于测试存取端口时，终端电阻可藉由测量电流I_T[k,1:0]而决定。为免于错误，测量所得的电流应接近电流I_T[k,1:0]≒I_Spec。电流I_Spec的数值可从终端电阻的规格加以决定，亦即可流经终端电阻的最大电流。通常情况为I_Spec=I_S。

另则，于某些实施例中，终端电阻可透过利用欧姆定律(Ohm’s law)从测量所得电流加以决定，该欧姆定律为R_T’[k,j]=(AVCC–V[k,j])/I_T[k,j]，其中j=0或1，其中R_T’[k,j]表示经决定的终端电阻。因此，若差值(R_T[j]–R_T’[j])例如于R_T[j]的±20%内，则待测装置通过终端电阻测试。

于某些实施例中，接收器终端电阻测试过程可总结成下述表2所列：

表2：接收器终端电阻测试

1.关闭传送器并开启接收器；

2.TAP[k,1:0]=AVCC–I_SpecR_T[k,1:0]；

3.分别于TAP[k,1:0]测量电流I_T[k,1:0]；

4.若(I_T[k,1:0]≒I_Spec)不成立则失败；

5.结束。

于某些实施例中，用于交流耦合高速输入输出装置的测试存取方案可类似地加以实行。图8及图9描绘用于交流耦合高速输入输出装置的测试存取的实施例。由于回归连结中的传送器与传送器之间的电容会阻挡从传送器流动至接收器的直流信号，反之亦然，故图8所示的平行测试存取(parallel test access)及图9所示的共享测试存取(shared test access)可加以引入。于图8中，装置800包含传送器810，其经由回归差分导线850连接至接收器820，且具有由电容840所提供的交流耦合，并具有至差分导线850的测试端口连结，该测试端口连结通过利用电感例如于电容840的传送器侧的第一电感网络830以及于电容840的接收器侧的第二电感网络835而产生，用以由测试器880提供用于测试的信号。在图9中，装置900包含传送器910，其经由回归差分导线950连接至接收器920，且具有由电容940所提供的交流耦合，并具有至差分导线950的测试端口连结，该测试端口连结通过利用电感例如于电容940的传送器侧的第一电感网络930以及于电容940的接收器侧的第二电感网络935而产生，其中电容的每一侧的电感均被连接，用以由测试器980提供用于测试的信号。

于某些实施例中，传送器及接收器之直流参数测量可利用平行测试存取(parallel test access)同时实行。图10是并行直流参数测量的实施例的图示。于图10中，装置1000包含传送器1010，其透过回归差分导线1050连接至接收器1020，且具有由电容1040所提供的交流耦合，并具有至差分导线1050的测试端口连结，该测试端口连结透过利用电感（例如于电容1040的传送器侧的第一电感网络1030以及于电容1040的接收器侧的第二电感网络1035）而产生，用以由测试器1080提供用于测试的信号。于某些实施例中，数据位配置成启用指定的电流路径。于图10中，数据位D+=1启用电流路径，且传送器驱动电流系于TAP[k,1]测量出。TAP[k,1]的电压设定为AVCC1，用以消除来自电压源通过源终端电阻R_S[k,1]的电流贡献。除TAP[k,1]以外的所有其它测试存取端口加以设定成对与其连接之终端电阻进行测试。于图式所显示的测试中，适当的电压强行施加于该些端口上，以使特定的最大电流得以产生。例如，强行施加的电压为V[k,0]=(AVCC1–I_SR_S)以及V[k,2:3]=(AVCC–I_SpecR_T)。为通过直流参数测试，必须满足I_T[k,1:0]≒I_S，以及I_T[k,2:3]≒I_Spec。

于某些实施例中，传送器驱动电流及接收器终端电阻的平行测试可总结成以下所列：

表3：传送器驱动电流及接收器终端电阻的平行测试(交流耦合)

1.开启传送器及接收器；

2.TAP[k,1]=AVCC1–I_SR_S[k,1]及TAP[k,0]=AVCC1；

3.TAP[k,3:2]=AVCC–I_SpecR_T[k,1:0]；

4.设定D+=0;D–=1；

5.于TAP[k,3:0]测量电流I_T[k,3:0]；

6.若(I_T[k,3:2]≒I_Spec&I_T[k,1:0]≒I_S)不成立则失败；

7.TAP[k,1]=AVCC1以及TAP[k,0]=AVCC1–I_SR_S[k,1]；

8.设定D+=1;D–=0；

9.重复步骤5及6；

10.结束。

于某些实施例中，相同直流参数测试可藉由利用图9所示的共享测试存取来使其它的测试不作用而一次实施其中一者。若欲测试传送器，则可切断接收器之电源或关闭终端电阻，反之亦然。从程序观点(procedural standpoint)，利用共享测试存取的直流参数测量除了来源终端电阻R_S[k,1:0]的测试以外相同于图6及图7所示的直流耦合高速输入输出装置的测试方法。例如，当传送器驱动电流源正透过图10所示的TAP[k,1]进行测试时，来源电阻R_S[k,0]可透过TAP[k,0]进行测试，或反之亦然，如图10中所讨论。

于某些实施例中，差分高速输入输出装置上的接合导线缺陷可利用直流参数测量加以检测。利用差分发信(differential signaling)的高速输入输出装置上的接合导线缺陷通常在传统之回归测试期间未被检测出来。这是因为差分发信具有容错特性，因为二条差分导线中的一者的缺陷所造成的失真可由其余无缺陷导线所携带的信号所容许。

图11是接合导线缺陷的图示，该接合导线缺陷利用测试装置或系统的实施例加以检测。于本图示中，装置1100可包含复数个接收器端口1120以及复数个传送器端口1110，其藉由接合导线1170连接至集成电路1190。接合导电1170例如可能有破损、短路至电源或接地连结，或彼此短路。此类缺陷可建模成最常使用的缺陷模型(fault models)，该最常使用的缺陷模型为开路(open)、固定型(stuck-at)及桥接缺陷(bridging faults)。开路缺陷(open fault)的表现类似于被切断的导线，固定1(stuck-at-1)缺陷及固定0(stuck-at-0)缺陷分别类似于短路至电源及短路至接地，而桥接缺陷类似于差分接合导线之间的短路。于某些实施例中，接合导线测试利用此类缺陷模型加以发展。

缺陷可发生于传送器及接收器两者的接合导线上。于某些实施例中，此缺陷透过利用直流电流及电压测量加以检测出。由于接合导线缺陷以类似的方式作用于直流耦合及交流耦合高速输入输出装置，故为了简化本发明，利用直流耦合高速输入输出装置说明相关概念。图12显示传送器上的开路缺陷的示例，上述开路缺陷系利用测试装置或系统的实施例加以检测。于本图示中，装置1200包含传送器1210，其透过回归差分导线1250连接至接收器1220，且具有至差分导线1250的测试端口连结，上述测试端口连结透过利用电感（例如电感网络1230）而产生，用以由测试器1280提供用于测试的信号。于本图示中，传送器及接收器包含开路缺陷。于某些实施例中，为利用直流电流测量来检测传送器1210上的开路缺陷，可切断接收器的电源，假定没有电流(或微量电流)从接收器贡献出。当接收器被切断电源时，接收器上所存在的开路缺陷没有影响，传送器接合导线测试可以类似于传送器驱动电流测试的方式加以实施。若不存在开路缺陷，则传送器电流源基于数据位状态予以启用，且可安全地测量电流。以此方式，用于开路缺陷的传送器接合导线测试可与传送器驱动电流测试部份重迭。

图13显示接收器上开路缺陷的示例，上述开路缺陷利用测试装置或系统的实施例加以检测。于本图示中，装置1300包含传送器1310，其透过回归差分导线1350连接至接收器1320，且具有至差分导线1350的测试端口连结，上述测试端口连结透过利用电感（例如电感网络1330）而产生，用以由测试器1380提供用于测试的信号。于本图示中，传送器及接收器包含开路缺陷。类似于图12所示的传送器上的开路缺陷检测，于某些实施例中，当传送器正被切断电源，因此没有电流流入传送器时，接收器上的开路缺陷可藉由测量来自于接收器的直流电流而检测出。接收器中的开路缺陷检测可以类似于终端电阻测试方式加以实行。电压AVCC–I_SpecR_T可施加于测试存取端口，藉此若不存在开路缺陷，则可预期电流I_T[k,1:0]≒I_Spec。因此，接收器开路测试可与终端电阻测试部份重迭。

于某些实施例中，开路测试程序可总结成下述表4所列：

表4：利用直流电流测量的开路缺陷测试

1.实施传送器驱动测试；

2.实施终端电阻测试。

于某些实施例中，相同的开路缺陷可藉由直流电压测量加以检测。为进行开路缺陷测试，传送器及接收器两者均开启。可针对数据位的可能数值而进行两个直流电压测量。传送器中的数据位在电压测量期间固定为逻辑‘0’或‘1’常数。

图14显示利用直流电压测量进行开路缺陷检测的实施例。于本图示中，装置1400包含传送器1410，其透过回归差分导线1450连接至接收器1420，且具有至差分导线1450的测试端口连结，上述测试端口连结透过利用电感（例如电感网络1430）而产生，用以由测试器1480提供用于测试的信号。于本图示中，传送器及接收器包含开路缺陷。若数据位D+=0(及D-=1)，且若从传送器至接收器的路径中不存在开路缺陷，则于测试存取端口测量到的电压为V[k,0]=AVCC–I_SR_T[k,0]及V[k,1]=AVCC。电压降I_SR_T[k,1]由启用电流源所造成。若传送器接合导线中存在开路缺陷，则将不能观察到预期的电压降，且所造成的电压可为V[k,0]=AVCC。同样地，若数据位互补，即D+=0(及D-=1)，则测量所得的电压将会反向。例如，若接收器中的差分接合导线中的一者开路，则当传送器电流源被连接时，将不会观察到预期的电压降。若图14所示接收器中存在有开路缺陷，且数据位设定为D+=1(及D-=0)，则传送器电流源的电压源会浮置(floating)。由于电流源尝试排出尽可能多的电荷，而降低浮置导线的电压，故于浮置节点测量到的电压可能低于预期值。于某些实施例中，为提升测试结果并减少测试时间，互补数据可在测试数据之前加以应用。互补数据可用以将浮置节点的信号状态初始化至相反状态，其有助于使得测试判断(test decision)较为容易。

于某些实施例中，基于电压测量的开路测试可总结成以下所列：

表5：利用直流电压测量的开路缺陷测试

1.开启传送器及接收器；

2.设定D+=1;D-=0//初始化；

3.设定D+=0;D-=1；

4.D[1]=D+;D[0]=D-；

5.分别于TAP[k,1:0]测量电压V[k,1:0]；

6.若(V[k,1:0]≒(AVCC–(I_SR_T)*D[j])不成立则失败；

7.设定D+=1;D-=0；

8.重复步骤4、5及6；

9.结束。

固定型缺陷(stuck-at faults)可造成接合导线表现为电源供应或接地。于某些实施例中，当传送器及接收器两者均被切断电源时，固定型缺陷可藉由测量电流或电压而观察出。于替代实施例中，电压可藉由适当地启用传送器、接收器或传送器及接收器两者而测量出。于某些实施例中，由于接合导线可固定于电源电位(或逻辑‘1’)或接地电位(或逻辑‘0’)，故固定型测试可分割成固定1测试(stuck-at-1test)及固定0测试(stuck-at-0test)。

图15显示利用直流电流测量来检测固定型缺陷的实施例。于本实施例中，装置1500包含传送器1510，其透过回归差分导线1550连接至接收器1520，且具有至差分导线1550的测试端口连结，上述测试端口连结透过利用电感（例如电感网络1530）而产生，用以由测试器1580提供用于测试的信号。于本图示中，传送器1510包含固定0缺陷(stuck-at-0fault)，而接收器1520包含固定1缺陷(stuck-at-1fault)。于某些实施例中，为利用直流电流测量来检测固定型缺陷，传送器1510及接收器1520两者均被切断电源，藉此透过传送器及接收器接合导线的回归连结会浮置。对于图15所示的固定0缺陷及固定1缺陷，AVCC及接地(GND)分别透过测试端口施加于缺陷处，而造成电流从AVCC流至固定0缺陷处以及从固定1缺陷处流至接地。

于某些实施例中，固定型测试程序可总结成以下所列：

表6：利用直流电流测量的固定型测试

1.关闭传送器及接收器；

2.TAP[k,1:0]=AVCC；

3.分别于TAP[k,1:0]测量电流I_T[k,1:0]；

4.若(|I_T[k,1:0]|≒0)不成立则失败；

5.TAP[k,1:0]=GND；

6.重复步骤3及4；

7.结束。

于替代实施例中，若在步骤2中AVCC的一半可施加于TAP[k,1:0]，即TAP[k,1:0]=1/2AVCC，且电流I_T[k,1:0]的数值在不需考虑其方向下进行测量，则固定型测试程序可加以缩短。于此样情况中，步骤5及6可被删除。于某些实施例中，替代性的固定型测试程序可因而总结成以下所列：

表7：利用直流电流测量的替代性固定型测试

1.关闭传送器及接收器；

2.TAP[k,1:0]=1/2AVCC；

3.分别于TAP[k,1:0]测量电流I_T[k,1:0]；

4.若(|I_T[k,1:0]|≒0)不成立则失败，其中|x|表示x之绝对值；

5.结束。

图16显示利用直流电压测量检测固定型缺陷的实施例。于本图示中，装置1600包含传送器1610，其透过回归差分导线1650连接至接收器1620，且具有至差分导线1650的测试端口连结，上述测试端口连结透过利用电感（例如电感网络1630）而产生，用以由测试器1680提供用于测试的信号。于本图示中，传送器1610包含固定0缺陷(stuck-at-0fault)，而接收器1620包含固定1缺陷(stuck-at-1fault)。于某些实施例中，固定型测试可在传送器及接收器两者均关闭之下实施，而造成回归连结浮置。于某些实施例中，检测固定型缺陷的测试基于以下概念：建模至电源(AVCC)及接地(GND)的短路的固定型缺陷可显著地增加在浮置回归连结处的电压改变相对于时间的比率，标示为dV/dt。于此样测试中，固定0缺陷及固定1缺陷可分别造成dV/dt≤0及dV/dt≥0。于某些实施例中，固定型缺陷所造成的dV/dt的范围可意味浮置回归连结会在测试之前预充电(pre-charged)至目标固定型缺陷的相反的逻辑状态，以确保测试有效性。因此，若固定0缺陷及固定1缺陷被锁定为目标，则浮置回归连结可分别预充电至AVCC及GND，藉此可观察到dV/dt。于此样程序中，电压可在t秒后测量，并与预期电压改变相比较，以做出关于缺陷的判断。因此，若测量所得电压为电压被预先充电时所到达的数值的相反，则可得到存在有固定型缺陷的结论。

于某些实施例中，时间t可从回归连结的时间常数RC及固定x缺陷的测试限值(test limit)决定。因此，令t(mea-x)成为固定x缺陷进行电压测量的时间，其中x=0或1。令Δ(sa-x)成为固定x缺陷的测试限值与浮置回归连结之间的电压差值，上述浮置回归连结如上所述地预充电用于目标固定x，其中x=0或1。Δ(sa-x)可描述如下：

△(sa-x)=V_limit-x-(AVCC-V_sa-x)

其中V_sa-x表示固定x缺陷的对应电压电平，而V_limit-x表示固定x缺陷的测试限值。应注意者为，若0<V_limit-x<AVCC，则Δ(sa-1)>0(电压升)且Δ(sa-0)<0(电压降)。令t(sa-x)为存在固定x缺陷的情况下以给定的RC电压改变Δ(sa-x)可发生的持续时间。t(sa-x)以RC时间常数为单位加以描述，且可为t(sa-x)=M*RC或单纯为M，M>0。同样地，令t(no-f)为于不存在缺陷的情况下电压改变Δ(sa-x)可发生的持续时间。t(no-f)=N*RC或单纯为N，N>0。因此，电压测量可于下述时间窗(timing window)内实施：

t(sa-x)＜t(mea-x)＜＜t(no-f)

其中符号<<表示“显著小于”。一般而言，t(sa-x)显著小于t(no-f)。对于固定1缺陷，由于预充电至GND的浮置回归连结不能自行充电至AVCC，故t(no-f)可为无限大或极端地大。更确切地说，连结需要缺少的外部电压源。对于固定0缺陷，由于固定0缺陷(或短路至GND)可增加电压降，故t(sa-0)仍可显著小于t(no-f)。t(sa-x)所占时间可取决于当传送器及接收器关闭时两者的漏电流(leakage currents)。若假定漏电流小于几微安培(microamps)，则其贡献与固定型缺陷的贡献相比可因此视为微不足道。是故，例如若t(sa-x)=5且t(no-f)=100，则电压可于50倍RC之后进行测量，以检测固定型缺陷。

于某些实施例中，固定型测试程序可总结成下述表8所列。于步骤2及5中，浮置回归连结在测试之前为了固定0缺陷及固定1缺陷分别预先充电至AVCC及GND。

表8：利用直流电压测量的固定型测试

1.关闭传送器及接收器；

2.TAP[k,1:0]=AVCC//为固定0测试预先充电至AVCC；

3.于TAP[k,1:0]测量电压V[k,1:0]；

4.若(V[k,1:0]≒GND)不成立则失败；

5.TAP[k,1:0]=GND//为固定1测试预先充电至GND；

6.于TAP[k,1:0]测量电压V[k,1:0]；

7.若(V[k,1:0]≒AVCC)不成立则失败；

8.结束。

于某些实施例中，若传送器及接收器两者均开启，则固定0缺陷的检测可立即进行。这是因为当传送器及接收器两者均开启时，回归测试连结的最小电压为(AVCC–I_SR_T[k,j]，其中j=D+)。于交流耦合高速输入输出装置中，最小电压为(AVCC–I_SR_S[k,j]。最小电压显著地高于接地电位，上述接地电位是固定0缺陷所造成的电压。于某些实施例中，此固定0缺陷检测方法可并入固定型测试程序中，上述固定型测试程序利用以上所讨论的电压测量。若期望，固定0缺陷可在传送器及接收器均切换成开启之下进行锁定，而固定1缺陷可在传送器及接收器均切换成关闭之下进行锁定。

桥接缺陷可产生在装置的原本设计中并未预定的额外信号路径。例如，若差分接合导线彼此桥接，则短路的接合导线间可有信号路径，所产生的信号路径存留于回归连结中。于某些实施例中，桥接缺陷可藉由利用直流电流及电压使桥接缺陷所形成的额外信号路径变得敏感而加以锁定。传送器及接收器两者在此桥接测试期间被切断电源。

图17显示利用直流电流测量检测桥接缺陷的实施例，而图18显示利用直流电压测量检测桥接缺陷的实施例。于图17中，装置1700包含第一传送器1710，其透过第一回归差分导线1750耦合至第一接收器，其显示为第一终端电阻1720，以及第二传送器1715，其透过第二回归差分导线1755耦合至第二接收器，其显示为第二终端电阻1725，测试器1780透过第一电感1730连接至第一回归差分导线1750，且透过第二电感1735连接至第二回归差分导线1755。于本图示中，桥接缺陷1790存在于第一回归差分导线1750与第二回归差分导线1755之间。于某些实施例中，对于图17所示的基于电流的检测，AVCC电压电位强行施加于一个或以上的测试存取端口，而接地电位强行施加于其它。于某些实施例中，由于传送器及接收器两者均被切断电源，故一般而言若不存在桥接缺陷，则没有电流或最小之电流流动。然而，若于测试存取端口的任一者所测量而得的电流大于某个测试限值，则可做出存在有一个或以上的桥接缺陷的判断。

于图18中，装置1800包含第一传送器1810，其透过第一回归差分导线1850耦合至第一接收器，其显示为第一终端电阻1820，以及第二传送器1815，其透过第二回归差分导线1855耦合至第二接收器，其显示为第二终端电阻1825。测试器1880透过第一电感1830连接至第一回归差分导线1850，且透过第二电感1835连接至第二回归差分导线1855。于本图示中，桥接缺陷1890存在于第一回归差分导线1850与第二回归差分导线1855之间。对于图18所示的基于电压的检测，AVCC电位强行施加于一个或某些测试存取端口，而所产生的电压于其它测试存取端口测量而得。若测量所得电压的任一者大于测试限值，则可做出存在有一个或以上的桥接缺陷的判断。

测试成本可取决于完成预定测试所需的平行测量数量，上述测试成本藉由所需测量时间量测量而得。为减少测试时间，平行测量的数量应加以最小化或减少。于某些实施例中，于某个时间提供一刺激输入(stimulus input)至任一测试存取端口并于其它测试存取端口测量直流电流或电压以做出测试判断系为可能。例如，于图17中，AVCC电压电位可一次强行施加于一个测试存取端口(TAP)，且在其余之测试存取端口或在强行施加AVCC之测试存取端口平行地进行测量电流。同样地，于图18中，AVCC可一次强行施加于一个测试存取端口(TAP)，而在其余测试存取端口平行地进行测量。于某些实施例中，此样测试程序可能需要高达N(N=4)个平行测量以完成测试。于某些实施例中，对于某些制造测试可能偏好较快的测试方法。

于某些实施例中，用于测试实现的平行电流或电压测量的数量可为

其中N表示测试存取端口的数量，其中底部运算符(bottomoperator)

定义为若y=0则

否则

其中x及y为整数且x,y≥0。例如，

以及

于某些实施例中，所有测试存取端口在直流测量期间均参与的活动定义为测试配置(test configuration，TC)。测试存取端口的活动可由动作所组成，上述动作例如强行施加AVCC或强行施加GND、测量电流或测量电压。电压或电流x的强行施加标示为force(x,unit)，而测量直流信号y标示为mea(type(y))。由于所关注的信号类型为电流及电压，故电流单位(安培(A))及电压单位(伏特(V))予以利用。例如，图17中测试存取端口的活动可为force(AVCC,V)&mea(A)或force(GND,V)。于图18中，上述活动可为force(AVCC,V)或mea(V)。

图19是测试配置的实施例的图示。于某些实施例中，测试配置集合可藉由考虑

变量的二进制数值的所有可能结合的集合而获得。八个测试存取端口的所有测试配置的集合，标示为TC[2:0]，总结于图19中。于本图示中，图19所示的表格中逻辑0及逻辑1的条目可解译成测试存取端口的一个活动。逻辑‘0’及逻辑‘1’之解译依据被测量者为何而不同。例如，如图16所示，逻辑1可解译为force(AVCC,V)&mea(A)，而逻辑‘0’可解译为force(GND,V)，或反之亦然。于图17中，于另一方面，逻辑‘1’及‘0’可解译为force(AVCC,V)及mea(V)。TC[2:0]中的数值的每一列具体说明用于目标平行测量的每一测试存取端口的活动。于某些实施例中，用于较小数量的测试存取端口的测试配置可藉由限制可能结合而产生。例如，若有四个测试存取端口(N=4)，则可有二个(log₂4=2)测试配置。二位(2-bit)二进制数值的四个可能结合被强调出，且四位中的两列分配至TC[1:0]。TC[1:0]的每一列具体说明先前所讨论的活动。因此，若指定的电压根据TC[n]，其中0≤n≤1，而被强行施加并测量，且若测量所得的电流或电压中至少一者超过测试限值，则可做出存在有桥接缺陷的结论。

于某些实施例中，桥接测试可总结成表9及表10所列。测试程序假定测试配置系在测试之前加以计算且可用于测试。

表9：利用直流电流测量的桥接测试

1.关闭传送器及接收器两者；

2.对于所有测试配置(TC[x],0≤x≤X)，进行下列：

2.1.如TC[x]中所指定，强行施加AVCC及GND；

2.2.如TC[x]中所指定，测量电流；

2.3.若存在有超过测试限值的电流测量则失败；

3.结束。

表10：利用直流电压测量的桥接测试

1.关闭传送器及接收器两者；

2.对于所有测试配置(TC[x],0≤x≤X)，进行下列：

2.1.透过测试存取端口对所有浮置回归连结强行施加GND；

2.2.如TC[x]中所指定，强行施加AVCC；

2.3.如TC[x]中所指定，测量电压；

2.4.若存在有超过测试限值的电压测量则失败；

3.结束。

于某些实施例中，提供用以定位待测装置中的缺陷的过程。为加速制造的量产并促进装置上市时程，缺陷定位的效率在装置生产中重要。表1至表10所示的实施例可用以在缺陷测试期间协助判断缺陷的位置。于某些实施例中，当存在有或不存在预期的电压或电流时，缺陷被锁定并定位。

当开路缺陷如上所讨论被检测到时可予以定位。于某些实施例中，固定型缺陷藉由识别出有被观察到缺陷所引起的电流或电压的测试存取端口而加以定位。缺陷所引起的电流的相位或方向可辨别固定1缺陷及固定0缺陷。例如，固定0缺陷表现为电流吸收(current sink)，而固定1缺陷表现为电流源(currentsource)。

于某些实施例中，桥接缺陷藉由表10所提供的基于电压的方法加以定位。于某些实施例中，表10中的测试配置以一位有效(one-hot)测试配置加以替代，于上述一位热码测试配置中仅有一个测试存取端口被一次强行施加AVCC。所强行施加的电压透过其余测试存取端口观察到。若电压于任何进行观察的测试存取端口的子集合观察到，则可做出来源测试存取端口与观察到缺陷引起的电压的用以观察的测试存取端口之间存在有桥接缺陷之结论。

于某些实施例中，缺陷定位利用表9所提供的基于电流的方法实施。藉由观察到一位有效(one-hot)测试配置中存在缺陷引起之电流，可判断出与基于电压的测试中所判断者相同的缺陷定位。于某些实施例中，于强行施加有AVCC的测试存取端口处的缺陷引起的电流表现为电流源(current source)，而于进行观察的测试存取端口处的缺陷引起的电流表现为电流吸收(current sink)。于某些实施例中，电流源及电流吸收之间的电流比率系表示与来源测试存取端口短路的接合导线的数量。

图20显示用以测试高速装置的过程的实施例。于本图示中，高速装置的测试2000包含于步骤2005中启用从高速输入输出装置的传送器输出至高速输入输出装置的接收器输入的回归连结。于此样测试中，于步骤2010中测试存取端口存在于回归连结的差分线上，其中测试存取端口包含电感连结以在回归测试的高速操作期间阻挡至测试存取端口的传输。于某些实施例中。于步骤2015中，回归测试可包含由传送器内建自测试(transmitter BIST)所进行的传送器测试信号的产生以及此信号的传输。于步骤2020中，测试信号接收于接收器并由接收器内建自测试(receiver BIST)所评估。于某些实施例中，于步骤2025中，传送器可接着设置成不作用状态以用于直流参数测试，且于步骤2030中实施参数测试，如图21所进一步显示，此参数测试实施包含传送器电流及接收器终端电阻的测量。于某些实施例中，于步骤2035中，测试可进一步包含实施接合导线缺陷测试，如图22所进一步显示。

虽然图20、图21及图22呈现某个测试顺序，用以简化说明，然而本发明的实施例并不限于任何特定的实施测试顺序。于某些实施例中，例如，相较于回归测试(以步骤2005开始)可能需要较少测试时间的参数测试(以步骤2030开始)可先予以实施，而若装置成功地通过参数测试则实施回归测试。此外，某个测试可与其它测试并行实施。

图21显示用于高速装置的参数测试的程序的实施例。于某些实施例中，对于直流耦合电路而言，高速输入输出装置之参数测试2100可包含于步骤2105中的传送器驱动电流测试，其可包含表1所述的过程。于本图示中，测试可包含于步骤2110中开启传送器并关闭接收器，以及于步骤2115中利用测试存取端口为每一路径测量电流。于某些实施例中，测试可进一步包含终端电阻测试，其可包含表2所述的过程。于本图示中，测试可包含于步骤2125中关闭传送器并开启接收器，以及于步骤2130中于测试存取端口测量电压以决定终端电阻。于某些实施例中，用于交流耦合的测试可包含平行传送器驱动电流及接收器终端电阻测试，其包含表3所述的过程。于本图示中，测试可包含将传送器及接收器切换成开启并于测量通过每一路径的电流。

图22显示高速装置的接合导线测试过程的实施例。于某些实施例中，接合导线测试可包含于步骤2205中用于开路缺陷的测试。于某些实施例中，于步骤2210中开路缺陷测试可包含利用直流电流测量的测试，其包含实施传送器驱动测试以及实施终端电阻测试。此样测试可包含表4所述的过程。于某些实施例中，开路缺陷可替代性地利用直流电压测量加以检测，其包含将传送器及接收器切换成开启并于测试存取端口测量电压。此样测试可包含表5所述的过程。

于某些实施例中，接合导线测试可包含于步骤2220中用于固定型缺陷的测试。于某些实施例中，固定型测试可包含利用直流电流测量的测试，其包含于步骤2225中强行施加AVCC及接地于测试存取端口并于每一情况测量电流。此样测试可包含表6所述的过程。于某些实施例中，固定型测试可包含替代性的直流电流测试，例如于步骤2230中强行施加1/2AVCC于测试存取端口并于测试存取端口测量电流。此样测试可包含表7所述的过程。于某些实施例中，固定型缺陷可替代性地利用直流电压测量加以检测，其包含于步骤2235中将传送器及接收器切换成关闭，强行施加AVCC及接地于测试存取端口并于测试存取端口测量电压。此样测试可包含表8所述的过程。

于某些实施例中，接合导线测试可包含于步骤2240中用于桥接缺陷之测试。于某些实施例中，桥接缺陷测试可包含利用直流电流测量的测试，其包含于步骤2245中将传送器及接收器切换成关闭，强行施加AVCC或GND于一个或以上之测试存取端口，于每一其它测试存取端口测量电流。此样测试可包含表9所述的过程。于某些实施例中，桥接缺陷可替代性地利用直流电压测量加以检测，其包含于步骤2250中将传送器及接收器切换成关闭，强行施加AVCC于一个测试存取端口并于每一其它测试存取端口测量电压。此样测试可包含表10所述的过程。

本发明之实施例并不限于实施表1至表10所述的过程的任何特定顺序，且表1至表10所述的过程可为了待测装置的传送器接收器对的每一者或任一子群连续地或平行地加以实施。

图23是用以测试高速装置的装置或系统的实施例。于本图示中，并未显示对本发明并无密切关系的某个标准且广为人知的组件。于某些实施例中，装置或系统2300用以评估测试数据的系统，上述测试数据包含用于高速装置（包含高速输入输出装置）的直流参数测试及接合导线缺陷测试的直流电流及电压测量。

于某些实施例中，装置或系统2300包含互连(interconnect)或横跨结构(crossbar)2305或其它用以传输数据的通信手段。上述数据可包含音频-视频数据及相关控制数据。装置或系统2300可包含处理手段例如一个或以上的处理器2310，其与互连2305耦合以用于处理信息。处理器2310可包含一个或以上的物理处理器(physical processors)及一个或以上的逻辑处理器(logicalprocessors)。再者，处理器2310中的每一者可包含多处理器核心(multipleprocessor cores)。互连2305显示为单一互连，以用于简化，但可代表多个不同的互连或总线，且至这种互连的组件连结可改变。图23所示的互连2305由适当桥接器(bridges)、适配器(adapter)或控制器所连接的任何一个或以上的独立物理总线、点对点连结或两者之抽象概念。互连2305可包含例如系统总线、外围组件互连(PCI，peripheral component interconnect)或第三代外围组件互连(PCIExpress，PCIe)总线、HT总线(HyperTransport)或工业标准架构(industry standardarchitecture，ISA)总线、小型计算机系统接口(small computer system interface，SCSI)总线、内部集成电路(inter integrated circuit，IIC，I2C)总线，或电气及电子工程师协会(Institute of Electrical and Electronics Engineers，IEEE)标准1394总线，有时称为“火线”(美国电机及电子工程师协会(IEEE)于1996年8月30日所发行之“Standard for a High Performance Serial Bus”1394-1995，及其增刊(supplements))。装置或系统2300更可包含串行总线(serial bus)，例如通用串行总线(universal serial bus，USB)，一个或以上的通用串行总线兼容连结可附接于其上。

于某些实施例中，装置或系统2300更包含随机存取存储器(random accessmemory，RAM)或其它动态储存装置以作为存储器2315，用以储存信息及欲由处理器2310执行的指令。存储器2315亦可用以储存用于数据流(data streams)或子数据流(data sub-streams)的数据。随机存取存储器包含例如动态随机存取存储器(dynamic random access memory，DRAM)，其需要刷新存储器内容，以及静态随机存取存储器(static random access memory，SRAM)，其不需要更新内容但其成本会增加。动态随机存取存储器(DRAM)可包含同步动态随机存取存储器(synchronous dynamic random access memory，SDRAM)，其包含时钟信号以控制信号，以及扩展式数据输出动态随机存取存储器(extended data outdynamic random access memory，EDO DRAM)。于某些实施例中，系统的存储器可内含某些寄存器或其它特定目的的存储器。装置或系统2300亦可包含只读存储器(read only memory，ROM)2330或其它静态储存装置，用以储存静态信息及用于处理器2310的指令。装置或系统2300可包含一个或以上非易失性存储器组件(non-volatile memory elements)2335，用以储存某些组件。

于某些实施例中，数据储存2320可耦合至装置或系统2300的互连2305，用以储存信息及指令。数据储存2320可包含磁盘、光盘及其对应的驱动器，或其它存储器装置。此样组件可彼此结合或可为独立组件，并可利用装置或系统2300的部份其它组件。

装置或系统2300亦可透过互连2305耦合至多视图显示装置或组件2340。于某些实施例中，显示器可包含液晶显示器(LCD，liquid crystal display)、等离子体显示器(plasma display)或任何其它显示技术，用以显示信息或内容至终端使用者。

于某些实施例中，输入装置2360可耦合至装置或系统2300或与其通信，用以传达信息及/或命令选择至处理器2310。于若干实现中，输入装置2360可为远程控制装置、键盘、微型键盘、触摸屏幕、声音辅助输入系统(voice activatedsystem)或其它输入装置或此类装置的组合。于某些实施例中，装置或系统2300更可包含光标控制装置2365，例如鼠标、轨迹球、触控板或其它装置，以用于传达方向信息及命令选择至一个或以上的处理器2310，并用以控制显示装置2340上的光标移动。

一个或以上的传送器或接收器2370亦可耦合至互连2305。于某些实施例中，装置或系统2300可包含一个或以上的端口2375，用以接收或传送数据。所接收或传送的数据可包含从高速待测装置2390接收的测试数据2380，其中测试存取端口（TAP）包含电感2395用以在通过用于直流参数测试的直流电流的同时阻挡在高速回归测试期间的信号。虽然图式中显示单一测试存取端口连接至单一端口，然而待测装置可包含多个测试存取端口，且装置或系统2300可包含多个端口用以接收测试数据。装置或系统2300亦可包含电源装置或系统2385，其可包含电源供应器、电池、太阳电池、燃料电池或其它用以提供或产生电力的系统或装置。电源装置或系统2385所提供的电力可依需求分配至装置或系统2300的组件。

在以上描述中，出于说明目的阐述了众多具体细节以便提供对本发明的全面理解。然而，对本领域技术人员将显而易见的是，没有这些具体细节中的一些也可实践本发明。在其他情况下，公知结构和设备以框图的形式示出。在所示组件之间可能存在中间结构。本文描述或示出的组件可具有未示出或描述的附加输入或输出。所示元件或组件还能以不同的排列或次序来安排，包括对任何字段重新排序或修改字段大小。

本发明可包括各种过程。本发明的过程可由硬件组件来执行或可以用计算机可执行指令来包含，这可被用于使得用这些指令编程的通用或专用处理器或逻辑电路执行这些过程。或者，这些过程可由硬件和软件的组合来执行。

本发明的各部分可以作为计算机程序产品来提供，计算机程序产品可包括其上存储有计算机程序指令的计算机可读介质，计算机程序指令可被用来对计算机（或其他电子设备）进行编程来执行根据本发明的过程。机器可读介质可包括，但不限于，软盘、光盘、CD-ROM（压缩盘只读存储器）、以及磁光盘、ROM（只读存储器）、RAM（随机存取存储器）、EPROM（可擦除可编程只读存储器）、EEPROM（电可擦除可编程只读存储器）、磁卡或光卡、闪存、或适于存储电子指令的其它类型的介质/机器可读介质。此外，本发明还可作为计算机程序产品来下载，其中该程序可以从远程计算机传送到作出请求的计算机。

许多方法是以其最基本的形式来描述的，但可以向这些方法中的任一个添加或从中删除过程，并且可以向所描述的消息中的任一个添加或从中减去信息，而不背离本发明的基本范围。对本领域技术人员而言显而易见的是，还可以作出许多修改和改编。各具体实施例不是为了限制本发明而是为了说明本发明来提供的。

如果说要素“A”耦合至或耦合于要素“B”，则要素A可直接耦合于要素B或例如通过要素C间接耦合。当说明书和权利要求书声称某一组件、特征、结构、过程或特性A“致使”某一组件、特征、结构、过程或特性B，这表示“A”是“B”的至少部分成因但也可以有至少一个其它组件、特征、结构、过程或特性帮助致使“B”。如果说明书指出“可”、“可以”或“可能”包含某一组件、特征、结构、过程或特性，则不是必须包括该具体组件、特征、结构、过程或特性。如果说明书或权利要求书提到“一”或“一个”要素，这不表示所描述要素只有一个。

一个实施例是本发明的一种实现或示例。说明书中对“一实施例”、“一个实施例”、“一些实施例”或“其它实施例”的引用表示结合这些实施例描述的具体特征、结构或特性包含在至少一些实施例中，但不一定包含在全部实施例中。各处出现的“一实施例”、“一个实施例”或“一些实施例”不一定全部表示相同的实施例。应当理解，在对本发明的示例性实施例的以上描述中，出于流水线化本发明以及帮助理解各发明性方面中的一个或多个的目的，本发明的各个特征有时被一起分组在单个实施例、附图、或对实施例或附图的描述中。

Claims

1.一种高速输入输出装置，包含：

传送器及接收器；

回归连结，所述回归连接从所述传送器的输出至所述接收器的输入，所述回归连结包含第一连接器以及第二连接器以用于传输差分信号；以及

第一电感，具有第一终端及第二终端，以及第二电感，具有第一终端及第二终端，所述第一电感的第一终端连接至所述第一连接器，所述第二电感的第一终端连接至所述第二连接器，所述第一电感的第二终端及所述第二电感的第二终端提供测试存取端口，以用于所述装置的直流电流测试。

2.如权利要求1所述的装置，其特征在于，所述测试存取端口提供信号至测试装置。

3.如权利要求1所述的装置，更包含接收器内建自测试（BIST）以及传送器BIST。

4.如权利要求3所述的装置，其特征在于，所述接收器BIST及所述传送器BIST提供所述装置的高速回归测试及直流电流测试。

5.如权利要求4所述的装置，其特征在于，所述直流电流测试包含所述装置的参数测试及所述装置的接合导线缺陷测试。

6.如权利要求1所述的装置，更包含连接第一隔离电阻，其连接于所述第一电感的第二终端与接地之间，以及第二隔离电阻，其连接于所述第二电感的第二终端与接地之间。

7.一种用以测试高速输入输出装置的方法，包含：

启用回归连结，所述回归连结在高速输入输出装置的传送器的输出与所述装置的接收器的输入之间，所述回归连结包含第一连接器及第二连接器；以及

于所述装置上实施直流电流测试，实施所述直流电流测试包含透过用于所述回归连结的测试存取端口接收测试数据；

其中具有第一终端及第二终端的第一电感藉由第一终端连接至每个回归连结的第一连接器，具有第一终端及第二终端的第二电感藉由第一终端连接至每个回归连结的第二连接器，用于回归连结的测试存取端口包含所述第一电感的第二终端以及所述第二电感的第二终端。

8.如权利要求7所述的方法，其特征在于，该直流电流测试包含所述装置的参数测试及所述装置的接合导线测试。

9.如权利要求8所述的方法，其特征在于，所述装置的参数测试包含下列之一或多个：测量传送器驱动电流；以及测量接收器电阻。

10.如权利要求8所述的方法，其特征在于，所述装置的接合导线测试包含下列之一或多个：用于开路接合导线缺陷的测试；用于固定型接合导线缺陷的测试；以及用于桥接接合导线缺陷的测试。

11.如权利要求7所述的方法，其特征在于，所述测试存取端口更包含第一隔离电阻，其连接于所述第一电感的第二终端与接地之间，以及第二隔离电阻，其连接于所述第二电感的第二终端与接地之间。

12.如权利要求7所述的方法，更包含利用所述回归连结实施所述装置的主动式高速测试，所述主动式高速测试包含透过所述第一连接器及所述第二连接器传输差分信号。

13.如权利要求12所述是方法，其特征在于，在实施所述装置的主动式高速测试期间所述测试存取端口保持耦合至所述回归连结。

14.一种用以识别待测装置中的缺陷的方法，包含：

启用用于所述装置的回归连结，其中所述装置包含复数个传送器及复数个接收器，该复数个传送器之一或多个藉由所述回归连结耦合至复数个接收器之一或多个，其包含第一传送器藉由第一回归连结耦合至第一接收器，其中每一回归连结包含测试输出端口；以及

利用至所述回归连结的测试存取端口针对接合导线缺陷对所述装置进行测试；

其中每一回归连结包含第一连接器及第二连接器，其中具有第一终端及第二终端的第一电感藉由第一终端连接至所述第一连接器，具有第一终端及第二终端的第二电感藉由第一终端连接至所述第二连接器，所述测试存取端口包含第一电感的第二终端以及第二电感的第二终端。

15.如权利要求14所述的方法，其特征在于，定位结合导线缺陷包含以下列方法定位该第一回归连结中的开路缺陷：

对于定位所述第一传送器中的开路缺陷，定位包含切断所述第一接收器的电源并于所述第一传送器及所述第一接收器测试存取端口测量电流或电压；以及

对于定位所述第一接收器中的开路缺陷，定位包含切断所述第一传送器电源并于所述第一测试存取端口测量电流或电压。

16.如权利要求15所述的方法，更包含为每一其它回归连结重复检测开路缺陷。

17.如权利要求14所述的方法，其特征在于，定位结合导线缺陷包括以下列方法定位固定型缺陷：

关闭经连接的传送器及接收器；

对所述第一测试存取端口强行施加第一电压电位以测试固定0缺陷；

于每一其它测试存取端口测量电流或电压；

对所述第一测试存取端口强行施加接地电位以测试固定1缺陷；

于每一测试存取端口测量电流或电压；以及

若于其它测试存取端口中的任一者的电流或电压测量不满足一个或多个阈值，则定位固定型缺陷。

18.如权利要求17所述的方法，更包含为每一其它回归连结重复检测固定型缺陷。

19.如权利要求14所述的方法，其特征在于，定位接合导线缺陷包括以下列方法定位桥接缺陷：

关闭经连接的传送器及接收器；

建立测试配置，其中第一测试存取端口被强行施加特定电压电位及接地电位；

于其它测试存取点中的每一个测量电压或电流；以及

若电压或电流测量在阈值以外，则定位桥接缺陷。

20.如权利要求19所述的方法，更包含为每一其它回归连结重复定位桥接缺陷。

21.一种测试系统，包含：

接口，用于待测装置，其中所述待测装置包含：

复数个传送器及复数个接收器；

回归连结，从每一传送器的输出至对应的接收器的输入，所述回归连结包含第一连接器及第二连接器以用于传输差分信号；

复数个测试存取端口，每一测试存取端口耦合至回归连结，每一测试存取端口包含第一电感，其耦合至回归连结的第一连接器，以及第二电感，其耦合至回归连结的第二连接器；以及

测试单元，所述测试单元连接至所述复数个测试存取端口，所述测试单元操作成于所述测试存取端口测量电压或电流并施加电压或电流至所述测试存取端口；

其中所述测试系统于所述待测装置上实施直流电流测试，实施所述直流电流测试包含透过用于所述回归连结的测试存取端口于所述测试单元处接收测试数据。

22.如权利要求21所述的测试系统，其特征在于，所述直流电流测试包含所述待测装置的参数测试以及所述待测装置的接合导线测试。

23.如权利要求22所述的测试系统，其特征在于，所述待测装置的参数测试包含下列之一或多个：测量传送器驱动电流；以及测量接收器电阻。

24.如权利要求22所述的测试系统，其特征在于，所述待测装置的接合导线测试包含下列之一或多个：用于开路接合导线缺陷的测试；用于固定型接合导线缺陷的测试；以及用于桥接接合导线缺陷的测试。

25.如权利要求21所述的测试系统，其特征在于，所述测试系统进一步利用所述回归连结实施所述待测装置的主动式高速测试，所述高速测试包含透过每一回归连结的第一连接器及第二连接器传输差分信号。

26.一种计算机可读储存媒体，其储存有数据于其上，所述数据代表指令之序列，当所述指令由处理器执行时会使得所述处理器实施下列步骤：

其中具有第一终端及第二终端的第一电感藉由第一终端连接至每个回归连结的第一连接器，且具有第一终端及第二终端的第二电感藉由第一终端连接至每个回归连结的第二连接器，用于所述回归连结的测试存取端口包含所述第一电感的第二终端以及所述第二电感的第二终端。

27.如权利要求26所述的媒体，其特征在于，所述直流电流测试包含所述装置的参数测试及所述装置的接合导线测试。

28.如权利要求27所述的媒体，其特征在于，所述装置是参数测试包含下列之一或多个：测量传送器驱动电流；以及测量接收器电阻。

29.如权利要求27所述的媒体，其特征在于，所述装置的接合导线测试包含下列之一或多个：用于开路接合导线缺陷的测试；用于固定型接合导线缺陷的测试；以及用于桥接接合导线缺陷的测试。

30.如权利要求26所述的媒体，更包含指令，当所述指令由所述处理器所执行时会使得所述处理器实施下列步骤：

利用所述回归连结实施所述装置的主动式高速测试，所述高速测试包含透过所述第一连接器及所述第二连接器传输差分信号。

31.一种计算机可读储存媒体，其储存有数据于其上，所述数据代表指令序列，当所述指令由处理器所执行时会使得所述处理器实施下列步骤：

启用用于装置的回归连结，其中所述装置包含复数个传送器及复数个接收器，所述复数个传送器之一或多个藉由所述回归连结耦合至所述接收器之一或多个，其包含第一传送器藉由第一回归连结耦合至第一接收器，其中每一回归连结包含测试输出端口；以及

利用至所述回归连结的测试存取端口针对接合导线缺陷对待测装置进行测试；

其中每一回归连结包含第一连接器及第二连接器，其中具有第一终端及第二终端的第一电感藉由第一终端连接至第一连接器，具有第一终端及第二终端的第二电感藉由第一终端连接至第二连接器，所述测试存取端口包含第一电感的第二终端以及第二电感的第二终端。

32.如权利要求31所述的媒体，其特征在于，定位接合导线缺陷包含以下列方法定位所述第一回归连结中的开路缺陷：

对于定位所述第一传送器中的开路缺陷，定位包含切断所述第一接收器的电源并于所述第一传送器及第一接收器的测试存取端口测量电流或电压；以及

对于定位第一接收器中的开路缺陷，定位包含切断第一传送器的电源并于测试存取端口测量电流或电压。

33.如权利要求31所述的媒体，其特征在于，定位接合导线缺陷包含以下列方法定位固定型缺陷：

关闭经连接的传送器及接收器；

于每一其它测试存取端口处测量电流或电压；

于每一其它测试存取端口处测量电流或电压；以及

34.如权利要求31所述的媒体，其特征在于，定位接合导线缺陷包含以下列方法定位桥接缺陷：

关闭经连接的传送器及接收器；

建立测试配置，其中所述第一测试存取端口被强行施加特定电压电位及接地电位；

于其它测试存取端口中的每一个处测量电压或电流；以及

若电压或电流测量在阈值以外，则定位桥接缺陷。