TWI476425B - 自動測試設備 - Google Patents

自動測試設備 Download PDF

Info

Publication number
TWI476425B
TWI476425B TW101138441A TW101138441A TWI476425B TW I476425 B TWI476425 B TW I476425B TW 101138441 A TW101138441 A TW 101138441A TW 101138441 A TW101138441 A TW 101138441A TW I476425 B TWI476425 B TW I476425B
Authority
TW
Taiwan
Prior art keywords
memory
input signal
automatic test
test
device under
Prior art date
Application number
TW101138441A
Other languages
English (en)
Other versions
TW201337296A (zh
Inventor
Jochen Rueter
Simone Rehm
Joerg-Walter Mohr
Frank Hensel
Original Assignee
Advantest Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Singapore Pte Ltd filed Critical Advantest Singapore Pte Ltd
Publication of TW201337296A publication Critical patent/TW201337296A/zh
Application granted granted Critical
Publication of TWI476425B publication Critical patent/TWI476425B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory

Description

自動測試設備
本發明之實施例係有關一種自動測試設備。本發明之一些實施例係有關藉由基於記憶體之擷取與重播之一BIST(built-in self test，內建自測試)回送。
回送被用於在生產時測試串聯以及並聯的鏈路。從而，一種最簡單的回送是基於一纜線回送或一負載板回送。這具有低初始成本以及能夠來利用DFT(Design for Test，可測試性設計)/BIST測試。而且，一更佳的故障範圍可藉著使用一種在大多數ATE(Automatic Test Equipment，自動測試設備)方案提供之參數化回送而達成。幾乎所有新的高速標準皆定義一DFT/BIST模式，其使ATE能夠利用那些使用回送的能力。
回送方案的動機是測試一種DUT(Device Under Test，受測試裝置)內部的BIST引擎具有一更高的測試覆蓋度之時間，以及測試DUT內部的BIST引擎可控制該測試之時間，例如，不需要花費工程工作量來設置ATE中的樣式(pattern)。另外，由於鏈路的類比特性，一參數化回送測試是可行的，比如DC(Direct Current，直流)測量、高速等級的驗證、以及信號抖動容忍度測試。
與一負載板回送相較，一參數化回送的優點係類似那些由一ATE通道提供之較大或增強的測試能力，信號調節及/或強調(stressing)以及較高的故障範圍，例如抖動注 入、DC高速等級的驗證以及信號抖動容忍度測試。
圖1顯示一DUT 10以及一習知基於負載板12之用以測試該DUT 10之回送14的一種方塊圖。該DUT 10包含一BIST單元16(輸入輸出胞元(cell)DFT)、一驅動器18以及一接收器20。該BIST單元16包含一樣式產生器22(PATGEN)以及一BERT(Bit Error Rate Test，位元誤差率測試)單元24。
在如圖1顯示之回送路徑14中，沒有ATE測試器26的涉入。在負載板12上的回送14被用來連接DUT 10的驅動器18以及接收器20。從而，DUT 10中的BIST電路16被用來共同測試DUT 10的驅動器18以及接收器20。
圖2顯示該DUT 10以及一習知用以測試DUT 10之參數化回送14的一種方塊圖。如圖2所示，回送路徑14包含一種具有一接收器28、一抖動/DC測量單元30、一重定時單元32、一抖動/歪斜注入單元34、以及一驅動器36的ATE 26。該ATE 26被組配來接收一來自DUT 10有一給定臨界值的信號，來測量(信號的)DC與抖動、來將該信號予以重定時、以及以一定義的抖動及/或歪斜來驅動該信號至DUT 10。
從而，一測試器驅動器(驅動器通道37)可被組配來連續地產生一擷取樣式(只要其他數位樣式在運行)，並且來執行一抖動注入。一測試器接受器(接收器通道29)可被組配來連續地擷取一樣式，來提供原始資料以供驅動(只要其他數位樣式在運行；環繞)，並且來透過一時間戳印器(TIA)測量一抖動。
圖3顯示DUT 10以及一習知用以測試DUT 10之數位驅動/接收路徑回送14的一種方塊圖。對比於圖2，ATE 26更包含一第一通道記憶體42以及一第二通道記憶體44。
從而，測試器驅動器(驅動器通道37)被組配來執行一同屬樣式的產生，例如偽隨機位元序列，PRBS，並且來執行一抖動注入如時序強調(stress)。測試器接受器(接收通道29)被組配來執行一同屬樣式比較、一錯誤計數以及一邊緣掃描(sweep)以找出一最佳時序。
本發明的目的在於提供一種提供改良測試能力的自動測試設備的概念。
此目的藉由以下標的物予以解決，即：依據請求項1所述之一種自動測試設備，依據請求項15所述之一種用以測試一受測試裝置的方法，依據請求項16所述之一種用以測試一受測試裝置的電腦程式，依據請求項17所述之一種用以組配一自動測試設備的儀器，依據請求項18所述之一種用以組配一自動測試設備的方法，依據請求項19所述之一種用以組配一自動測試設備的電腦程式，以及依據請求項20所述之一種自動測試設備系統。
本發明的實施例提供一種自動測試設備，其被組配來從一受測試裝置接收一輸入信號，並寫入描述該輸入信號的一資訊至一記憶體中。該自動測試設備更被組配來從該記憶體讀取描述該輸入信號的該資訊，並且基於從該記憶體讀取之描述該輸入信號的該資訊，提供用於該受測 試裝置之一輸出信號。
依據本發明的概念，受測試裝置之驅動器和接收器之間的一種回送藉以下方式來提供：藉由儲存描述該輸入信號的一資訊至一記憶體中，以及藉由基於儲存於該記憶體上之描述該輸入信號的該資訊提供一輸出信號。
10、104‧‧‧受測試裝置/DUT
12、140‧‧‧負載板
14‧‧‧回送路徑/回送
16、120‧‧‧內建自測試單元/BIST單元/BIST電路
18、36、132‧‧‧驅動器
20、28、134‧‧‧接收器
22、136‧‧‧樣式產生器
24、138‧‧‧位元誤差率測試單元
26、100‧‧‧自動測試設備/ATE測試器/ATE/測試處理器
29‧‧‧接收器通道
30‧‧‧抖動/DC測量單元
32‧‧‧重定時單元
34‧‧‧抖動/歪斜注入單元
37‧‧‧驅動器通道
42‧‧‧第一通道記憶體
44‧‧‧第二通道記憶體
102‧‧‧輸入信號
106‧‧‧記憶體/公用記憶區
108‧‧‧輸出信號
110‧‧‧輸入路徑
112‧‧‧輸出路徑
114‧‧‧第一通道/單端通道/差分通道/回送接收器通道/接收路徑
116‧‧‧第二通道/驅動路徑/單端通道/差分通道/回送驅動器通道
116a~b‧‧‧回送驅動器通道
118‧‧‧第二記憶體
122‧‧‧信號
124‧‧‧測量單元
124a‧‧‧DC測量單元
124b‧‧‧過渡測試/追蹤測量單元
126‧‧‧等化單元
128‧‧‧修改單元
130‧‧‧等化單元
200‧‧‧自動測試設備系統
參考附圖，本發明之實施例被描述於此。
圖1顯示一受測試裝置(DUT)以及一習知用以測試DUT的基於負載板之回送的一方塊圖；圖2顯示DUT以及一習知用以測試DUT的參數化回送的一方塊圖；圖3顯示DUT以及一習知用以測試DUT的數位驅動/接收路徑回送的一方塊圖；圖4顯示依據本發明之一實施例的一種自動測試設備的一方塊圖；圖5a依據本發明之一實施例，顯示圖4所示之該自動測試設備更包含一第一通道以及一第二通道的一方塊圖；圖5b依據本發明之另一實施例，顯示圖5a所示之該自動測試設備更包含一第二記憶體的一方塊圖；圖6顯示依據本發明之一實施例的一種自動測試設備系統的一方塊圖；圖7顯示依據本發明之一實施例的自動測試設備系統的一方塊圖；以及圖8顯示依據本發明之一實施例的記憶體之基於先進 先出(FIFO)記憶體分配的示意圖。
相等或相當的元件，或具有相等或相當功能性的元件，在以下的描述中藉由相等或相當的標號來表示。
在以下的描述中，多個細節被闡述來提供一更徹底之本發明實施例的解釋。然而本發明實施例可不須這些特定細節被實踐，這對於熟於此技者是明顯的。在其他例子中，公知的結構以及裝置是以方塊圖的形式顯示，而非詳細顯示，俾避免模糊本發明的實施例。另外，除非特別說明，否則在下文描述之不同實施例的特徵可以互相結合。
圖4顯示依據本發明之一實施例的一種自動測試設備100之一方塊圖。自動測試設備100被組配來從一受測試裝置104接收一輸入信號102，並寫入描述該輸入信號102的一資訊至一記憶體106中。自動測試設備100更被組配來從記憶體106讀取描述該輸入信號102的該資訊，並且基於從記憶體106讀取之描述該輸入信號102的該資訊，為受測試裝置104提供一輸出信號108。
在實施例中，自動測試設備100被組配來藉由儲存描述該輸入信號102的一資訊至一記憶體106中，以及藉由基於儲存於記憶體106上之描述該輸入信號102的該資訊為該受測試裝置104提供一輸出信號108，而提供一回送給從該受測試裝置104接收之該輸入信號102。換句話說，在實施例中，輸出信號108可以是輸入信號102的一種(延遲的)回送。
換句話說，依據本發明之該概念的解決方法係，ATE(Automatic Test Equipment，自動測試設備)100之同屬的構建塊是以一種新的方式被使用。例如，圖3所示之記憶體42與44可以被結合，以提供由DUT 104邏輯產生的資料回到該裝置之一種回送模式，供進行評估，而無論在如圖4所示之DUT 104負載板上或在ATE 100針腳(pin)電子機構內部，皆不需一額外信號路徑。
自動測試設備100可組配來寫入描述輸入信號102的資訊至記憶體106中，使得描述輸入信號102的該資訊是描述輸入信號102的向量。在實施例中，資料儲存格式可根據使用者選擇讓”電氣閒置偵測”開啟或關閉而定。在使用者選擇讓”電氣閒置偵測”關閉的這種情況下，僅DUT信號的兩種狀態能被接收器擷取並且轉送至驅動器，即是，低與高。因此每次取樣，一個位元可足夠來擷取該DUT狀態。一”低”狀態可由0表示，一”高”狀態可由1表示。在使用者選擇讓”電氣閒置偵測”開啟的這種情況下，DUT信號的三種狀態可被擷取，即是，低、中間以及高。每次取樣，可能需要兩個位元來儲存DUT狀態。一”低”狀態可由“00”表示，一”高”狀態可由“01”表示，並且一”中間”狀態可由“10”表示。在一些實施例中，兩種模式可被混合。
在實施例中，自動測試設備100的一輸入路徑110可被組配來使用一可調取樣頻率以及一可調臨界位準將輸入信號102轉換為一數位信號，以獲得描述輸入信號102的該資訊。自動測試設備100的一輸出路徑112可被組配來基 於從記憶體106讀取之描述輸入信號102的該資訊，使用一可調時脈邊緣以及一可調信號位準以提供該輸出信號108。
以下，自動測試設備100之依據本發明概念的另一種實現的例子，參考圖5a與5b被描述。
圖5a顯示一個顯示於圖4之自動測試設備100的方塊圖，根據本發明的一實施例更包含一第一通道114以及一第二通道116。第一通道114可被組配來從受測試裝置104接收輸入信號102，並且寫入描述輸入信號102的資訊至記憶體106中。第二通道116可被組配來從記憶體106讀取描述輸入信號102的資訊，並且基於從記憶體106讀取之描述輸入信號102的資訊，為受測試裝置104提供輸出信號108。
圖5b顯示一個顯示於圖5a之自動測試設備100的方塊圖，根據本發明的另一實施例更包含一第二記憶體。第一通道114被組配來從受測試裝置104接收輸入信號102，並且寫入描述輸入信號102的資訊至記憶體106中。第二記憶體118連結至第一記憶體106，以從記憶體106複製描述輸入信號102的資訊至第二記憶體118。第二通道116被組配來從第二記憶體118讀取描述輸入信號102的資訊，並且基於從第二記憶體118讀取之描述輸入信號102的資訊，為受測試裝置104提供輸出信號108。
參考圖5a以及圖5b，第一通道114及/或第二通道116可為差分通道。另外，第一通道114及/或第二通道116可為雙向通道，亦即第一通道114可更被組配來為受測試裝置104提供一輸出信號，其中第二通道116可更被組配來從 受測試裝置接收一輸入信號。另外，在實施例中，第一通道114可為輸入路徑110，其中第二通道可為針對顯示於圖4之自動測試設備之該實施例所描述的該輸出路徑112。
自動測試設備100可包含一測量單元來測量輸入信號102之一參數。例如，該測量單元可被組配來執行一抖動測試、DC(直流)測量及/或一過渡測試測量。參考圖5a及圖5b中所示之示範實施例，第一通道114可包含該測量單元。而且通道114與116都可包含該(相同)測量單元，亦即，當回送的方向被反轉時，第二通道116也可包含該測量單元。另外，通道114與116可在任何時間改變角色，或改變回標準ATE樣式實行狀態。
而且，自動測試設備100可更包含一修改單元來修改輸出信號108之一參數。例如，該修改單元可被組配來執行一抖動注入及/或歪斜注入。參考圖5a及圖5b中所示之該等示範實施例，第二通道116可包含該修改單元。而且，通道114與116都可包含該(相同)修改單元，亦即，當回送的方向被反轉時，第二通道116也可包含該修改單元。另外，通道114與116可在任何時間改變角色，或改變回標準ATE樣式實行狀態。
此外，自動測試設備100可更包含一重定時單元來偵測輸入信號102之一時序，以及來將輸出信號108重定時。另外，該重定時單元可被組配來基於輸入信號102之時序將輸出信號108重定時。或者，輸出信號108的重定時可由自動測試設備100所給予。參考圖5a及圖5b中所示之該等 示範實施例，第二通道116可包含該重定時單元。當然，在其他實施例中，第一通道114可包含該重定時單元。
另外，自動測試設備100可包含一等化單元來等化輸入信號102，及/或一等化單元來等化輸出信號108。參考圖5a及圖5b中所示之該等示範實施例，第一通道114可包含用以等化輸入信號102的等化單元，其中第二通道116可包含用以等化輸出信號108的等化單元。
以下，自動測試設備100的功能性藉由一自動測試設備系統的一示範實施例來描述，該自動測試設備系統包含依據本發明之概念的自動測試設備100以及一受測試裝置104。
圖6顯示依據本發明之一實施例的一種自動測試設備系統200之一方塊圖。自動測試設備系統200包含針對圖4、5a與5b所示實施例所述的自動測試設備100，以及受測試裝置104。受測試裝置104可包含一內建自測試單元120(輸入輸出胞元DFT)，其中自動測試設備100被耦接至受測試裝置104來接收內建自測試單元120提供之一信號122作為輸入信號102，並且提供輸出信號108至內建自測試單元120。
此外，如圖6所示，受測試裝置104可包含一驅動器132以及一接收器134，其中BIST單元120可包含一樣式產生器136以及一BERT(Bit Error Rate Test，位元誤差率測試)單元138。如圖6示範性所示，自動測試設備100可藉由一負載板140耦接至受測試裝置104。
自動測試設備100可包含一第一通道114、一記憶體106以及一第二通道116。第一通道可被組配來從受測試裝置104接收輸入信號102，並將描述輸入信號102的資訊寫入記憶體106中。第二通道116可被組配來從記憶體106讀取描述輸入信號102的資訊，並基於從記憶體106讀取之描述輸入信號102的資訊，為受測試裝置104提供輸出信號108。如圖6示範性所示，第一通道114以及第二通道116可為差分通道。
第一通道114(接收通道或回送接收通道)可包含一測量單元124來測量輸入信號102之一參數。如圖6示範性所示，測量單元124可包含一DC測量單元124a以及一過渡測試/追蹤測量單元124b。此外，第一通道114可包含一等化單元126(接收器等化)被組配來等化輸入信號102。此外，第一通道114也可包含組配來執行一時間測量的一時間測量單元。
第二通道116(驅動通道或回送驅動通道)可包含一修改單元128來修改輸出信號108。如圖6所示，修改單元128可被組配來執行一抖動注入及/或歪斜注入。此外，第二通道116可包含一等化單元130(驅動器等化)被組配來等化輸出信號108。
換句話說，圖6顯示一基於記憶體的回送，其中該回送是藉由在記憶體106中擷取已接收信號102，以及藉由重播來自記憶體106之資料於驅動路徑116上，而被執行。從而，通道114與116可存取一公用記憶區106，或能夠 於記憶體106與118之間快速複製資料(例如，如圖5b所示)。DUT串流(stream)102可在記憶體106中被擷取，於其中被擷取的資料可被使用為一向量/信號來驅動資料至DUT 104。另外，自動測試設備100可支援一時脈資料回復(clock data recovery，CDR)及/或一接收DUT信號之追蹤。
整合回送能力到ATE 100針腳電子組件之一優點是，如此一來傳統的ATE模式與迴路模式之間的無縫切換是可行的。ATE模式是為了藉由刺激與反應來驗證受測試裝置(DUT)104，並且將此與規格組比較(例如在樣式內容、位準、時序等等方面)。迴路模式是DUT 104設計之內建自測試(BIST)120能力的對應者，其是為了從裝置內部驗證諸構建塊可作為一整體共同運作與發揮功能。若沒有一迴路模式整合至ATE 100，即須在DUT 104負載板140上有額外的繼電器方得達成此矏，導致負載板140製造上的額外成本。
圖7顯示依據本發明之一實施例的自動測試設備系統200之一方塊圖。如圖7示範性所示，自動測試設備100可被實現為一種測試處理器100。當然，該自動測試設備也可以其他實現態樣被實現，例如一種可現場規劃閘陣列(Field Programmable Gate Array，FPGA)或一種特定應用積體電路(Application Specific Integrated Circuit，ASIC)。測試處理器100可具有單端通道114與116，於此受測試裝置104被耦接至測試處理器100。測試處理器100可被組配來從DUT 104(第一通道114)接收輸入信號102，並且來為受測試 裝置104提供輸出信號108(第二通道116)，如以上實施例已詳述者。從而，測試處理器100可被組配來提供測量單元124、修改單元128、重定時單元以及等化單元之功能性。故，測試處理器100可被組配來執行，舉例來說，輸入信號102的一測量、在輸出信號108中的一抖動注入及/或輸出信號108的一重定時，其中那些測量可平行於回送地執行，從而提供測試時間縮減的優點。
而且，如圖7所示，測試處理器100可被重新組配來具有差分通道114與116。另外，測試處理器100可被重新組配來單端或差分運作。
在測試處理器100被組配來提供單端通道114與116的情況下，回送接收器通道114可被組配來寫入描述輸入信號102的資訊至記憶體106，其中回送驅動器通道116可被組配來從記憶體106讀取描述輸入信號102的資訊。
而且，如圖7所示，測試處理器100可被組配或重新組配來具有或提供兩個回送驅動器通道116a與116b用於差分應用。
換句話說，圖7說明依據本發明之概念之基於記憶體的回送(例如記憶體集用)。從而(記憶體106的)一記憶區可於通道114與116之間分享。回送接收器通道114可擷取一種格式的資料，這格式可被回送驅動器通道116解譯為一向量。而且，為了差分應用，兩個對於來自該(等)回送接收器通道114之結果區域的正與負接腳來源向量之回送驅動器通道116a與116b可被使用。
圖8依據本發明之一實施例，顯示記憶體106之基於先進先出(First In First Out，FIFO)記憶體分配的示意圖。在圖8中，SharedMemoryBlockSize(共享記憶塊尺寸)示範性地選擇為100週期，其中一固定等待時間(latency)假設為20週期(注意這些數值為示範性的，並非真實的數字)。在實施例中，一週期可以是一個單一的可定址記憶胞元，含有一單一資料元件。而且，一週期(=測試器週期)可被組配為一特定時間，例如1個測試器週期=1 ns。1個測試器週期可擷取多個位元至記憶體，例如8個位元。100個測試器週期則可佔據測試器記憶體的800個位元/100個位元組。
接下來，圖8所示之記憶體106之基於FIFO的記憶體分配係針對不同時間的示範性描述，此等不同時間亦即時刻(time instant)0、從0到等待時間的時間間隔、等待時間時刻、從等待時間到SharedMemoryBlockSize的時間間隔、以及時刻SharedMemoryBlockSize。從而，(記憶體106的)可被分享或允許快速複製資料的一記憶區被使用於回送。另外，一位址(x)被定義由何處開始寫入資料到記憶體，並且一記憶體位置(y)被設定從回送開始之前從何處來使用驅動資料。而且，一用於記憶體的環繞(wrap-around)之SharedMemoryBlockSize可被定義(這可能根據設定參數，例如從受測試裝置104擷取資料的速度、記憶體存取速度等等)。在一些實施例中，依據本發明的環繞的概念指出，不管自動測試設備包含一個記憶體緩衝器(其為雙埠口)或兩個記憶體緩衝器，那些將會在長度上被限制。這意味著， 他們必須時而被重複使用，一寫入指標跳回到一個記憶體的一開始位址或另一記憶體的開始位址。寫入擷取指標以及讀出(驅動)指標之間是有差異的，以確保資料的寫入已完成。這會促成該等待時間。這在如上所概述之記憶體複製的情況下也同樣屬實；驅動指標因而運作如同複製指標。對於第二記憶體，一複製(從其他記憶體)指標以及一驅動回裝置指標可被使用。
Time 0：
- 將擷取資料寫入由位址x開始的記憶體
- 從記憶體驅動預先回送資料(例如中斷(break)向量)
Time 0..latency：
- 持續增加位址以供擷取資料
- 將擷取的資料寫入記憶體
Time latency：
- 將擷取的資料寫入記憶體
- 從由位址y開始的記憶體驅動在時間0寫入的資料
Time latency...SharedMemoryBlocksize
- 持續增加位址n以供擷取以及驅動資料
- 將擷取的資料寫入記憶體
- 從記憶體驅動資料
Time SharedMemoryBlocksize
- 將擷取資料寫入記憶體，針對擷取的資料環繞，在位址x重新開始
- 從記憶體驅動在SharedMemoryBlocksize-等待時間的 時間寫入之資料
Time SharedMemoryBlocksize+latency
- 將資料寫入記憶體
- 驅動在SharedMemoryBlockSize時間寫入的資料，針對驅動資料環繞，自位址y重新開始
接下來，一個顯示於圖8之範例的基於FIFO記憶體分配之程式設計設置的範例被描述。
針腳(a)：輸入針腳
針腳(b)：輸出針腳
埠(port_a)：含有針腳(a)
埠(port_b)：含有針腳(b)
￭SETUP 1“loopback_setup_test_i”
￭PINS a,b
￭LOOP_I； 組配通道a與b為第二通道116來驅動輸出信號108
￭BRK CLK | HOLD； 當回送未在運行中，選擇輸出信號108
￭SETUP 2“loopback_setup_test_o”
￭PINS c,d
￭LOOP_Ｏ； 組配通道c與d為第一通道114來接收輸入信號102
￭SETUP 3“loopback_setup_test_diff_i”
￭PINS a@diff
￭LOOP_I； 組配通道a與b為第二通道116來驅動輸出信號108為一差分通道
￭BRK CLK | HOLD
￭SETUP 4“loopback_setup_test_diff_o”
￭PINS c@diff
LOOP_O； 組配通道c與d為一第一通道114來接收輸入信號102為一差分通道
TIMINGSET 1“loopback_tim”
PINS a,b,c,d
loopback_period=[period_spec]；定義取樣週期，第一通道114以該取樣週期來取樣輸入信號102。也定義重定時週期，第二通道116以該重定時週期來驅動輸出信號108至DUT 104。
隨後，與先前技術所描述的回送方案相較，依據本發明的概念，由自動測試設備100提供的基於記憶體之回送的優點被描述。
該基於記憶體的回送之一優點在於，在ATE系統中通常可用的硬體(接收，記憶體中結果擷取，記憶體中基於樣式產生信號，共享記憶體)可獨立於硬體回送之可用性 被使用。
該基於記憶體的回送之另一優點係針對回送之針腳指派的靈活性。舉例來說，結合任意腳位為回送是可行的，它們共享相同的記憶體106或可在一充足的速度下交換記憶體內容。另外，驅動與接收通道114與116能在任何給定線對(pair)上交換方向。這對於適用於受測試裝置104之平行輸入輸出(Input/Output，I/O)是非常重要的。
而且，基於記憶體的回送之一優點係利用相同針腳於驅動/接收以及回送的靈活性。相同的針腳可被用於數位驅動/接收、偽隨機位元序列(PRBS)產生/偵測，並作為回送。另外，在測試中切換是可行的。
基於記憶體的回送之另一優點係額外的硬體可行性。舉例來說，在ATE通道的接收與驅動路徑114與116中，利用所有的硬體可行性是可行的，亦即，對於驅動路徑114之抖動注入、重定時與等化，以及對於接收路徑116之過渡測試與時脈資料回復。
此外，基於記憶體的回送之一優點係在未來產品的再用可行性。舉例來說，一回送模式可被未來產品所承接。而且，不需要特殊的硬體支援。另外，沒有額外的跡線、連接以及繼電器是必需的。
而且，基於記憶體的回送之一優點係驅動/接收通道114與116之一獨立時序規劃的可行性。驅動器與接收器的獨立規劃對於位準(level)規劃也是可行的。對比的是，回送之接收與驅動部114與116的一獨立時序，在基於負載 板/參數化的回送中則是不可行的。
基於記憶體的回送之另一優點係一固定等待時間。接收路徑114與驅動路徑116之間的等待時間係一獨立於一測試器週期之固定數量的週期。
在實施例中，驅動資料可從擷取的資料產生出來，亦即，相同的快速可轉換格式可被使用於為擷取的記憶體資料，以及向量/信號產生之間。舉例來說，在實施例中，擷取的資料可不需經過處理而被直接解譯為向量。一種巧妙的波形圖設置可讓此可行。當然，其他的實現態樣也是可行的。
此外，在有一受限制記憶體尺寸的實施例中，記憶體的一環繞可被使用來使用相同的記憶區好幾次，俾應付受限制記憶體尺寸。舉例來說，在實施例中，一雙緩衝器的方式可被使用來擷取與重播，環繞在擷取緩衝器上。這允許了僅以最少記憶體需求的一連續實行，例如以8k位元組的記憶體被使用。
而且，在實施例中，等待時間是寫入與讀取之間的偏移。從而，記憶體106在寫入前不被讀取，亦即，藉由皆以相同速度進行的結果擷取/信號產生與存取之間的等待時間，而達此目的。驅動與接收路徑114與116之間的等待時間可被最小化以符合應用需求。
此外，在實施例中，自動測試設備100可在回送模式以及驅動/接收模式之間切換。一個來結束回送模式並切換至驅動/接收模式的準則，可以是針對回送向量的數量 之一個預先定義數值，或是基於非回送針腳/埠口之狀況的回送之一自動偵測結束點。在後者，回送能運行直到於其他針腳/埠口上平行執行的任務被結束時為止。而這需要至少一非回送針腳/埠口。
在實施例中，為了來處理中間位準/電氣閒置，一種雙臨界值比較器可被使用來偵測並且擷取至記憶體與回送中間位準/電器閒置狀態。在這種情況下，輸入信號的三種狀態可被擷取並且以每次取樣兩個位元被儲存。
本發明實施例提供一種具成本效益之高速介面的結構性測試方案。它能夠應付測試的需求，例如對於通用串列匯流排3(USB3)、快速週邊組件互連第2代與第3代(PCIe Gen.2 and 3)、串列先進附加技術(SATA)、以及在許多瞄準消費者應用之裝置上可見的其他高速介面。本發明的一些實施例提供一種在裝置介面板上不需具有繼電器電路的結構性(由BIST驅動)測試方案。
在一些實施例中，來自受測試裝置104的資料可被擷取在一緩衝器或記憶體106內，可用一嵌入式處理機來處理並且接著送回到受測試裝置104。從而，一種連續擷取以及重播可被提供而不需任何中間的處理步驟。
本發明的另外實施例提供一種用以測試一受測試裝置的方法。在一第一步驟中，從受測試裝置接收一輸入信號，並且描述此輸入信號的一資訊被寫入至一記憶體中。在一第二步驟中，描述輸入信號的資訊從記憶體被讀取，並且基於從記憶體讀取之描述輸入信號的資訊，為受 測試裝置提供一輸出信號。
本發明的另外實施例提供一種用以組配一自動測試設備100的儀器。此儀器適於組配自動測試設備100來從一受測試裝置104接收一輸入信號102，並寫入描述輸入信號102的一資訊至一記憶體106中。此儀器更適於組配自動測試設備100來從記憶體106讀取描述輸入信號102的該資訊，並且基於從記憶體106讀取之描述輸入信號102的該資訊為受測試裝置104提供一輸出信號108。
本發明的另外實施例提供一種用以組配一自動測試設備的方法。在一第一步驟中，該自動測試設備被組配來從一受測試裝置接收一輸入信號，並寫入描述此輸入信號的一資訊至一記憶體中。在一第二步驟中，該自動測試設備被組配來從記憶體讀取描述輸入信號的該資訊，並且基於從記憶體讀取之描述輸入信號的該資訊為受測試裝置提供一輸出信號。
雖然一些方面已就一儀器描述，很清楚地，這些方面也表達出對應方法的描述，其中一方塊或裝置對應於一個方法步驟或一方法步驟的特徵。類似地，針對一方法步驟描述的方面也表達了一個對應儀器的對應方塊或物件或特徵之描述。一些或所有的方法步驟能藉由(或使用)例如一微處理器、一可程式電腦、或一電子電路的一硬體儀器來執行。在一些實施例中，某一個或多個之最重要的方法步驟能藉由此一儀器來執行。
依據某些實現需求，本發明的實施例可用硬體或 軟體實現。此類實施態樣可利用一具有電子可讀控制信號儲存於內的數位儲存媒體來實行，此種媒體舉例來說有一軟磁碟、一數位多功能光碟(DVD)、一藍光、一CD光碟、一唯讀記憶體(ROM)、一可規劃唯讀記憶體(PROM)、一電氣可規劃唯讀記憶體(EPROM)、一電氣可抹除可規劃唯讀記憶體(EEPROM)、或一快閃記憶體，其與一可程式電腦系統合作(或能夠合作)，使得個別方法能被執行。從而，該數位儲存媒體可能為電腦可讀式媒體。
根據本發明的一些實施例包含一具有電子可讀控制信號的資料載體，此等信號能夠與一可程式電腦系統合作，使得本文所述其中之一方法被執行。
一般來說，本發明的實施例可被實現為一種有一程式碼的電腦程式產品，當該電腦程式產品運行於一電腦上時，該程式碼被用於執行其中之一方法。該程式碼可被儲存在舉例來說一機器可讀載體上。
其他實施例包含用以執行本文所述其中之一方法而儲存於一機器可讀載體上的電腦程式。
換句話說，本發明之方法的一實施例，因此係一種具有一程式碼的電腦程式，當該電腦程式運行於一電腦上時，其程式碼用以執行本文所述其中之一方法。
本發明方法的另一實施例，因此係一資料載體(或一數位儲存媒體、或一電腦可讀媒體)，其包含紀錄於其內的用以執行本文所述其中之一方法的電腦程式。該資料載體、數位儲存媒體或紀錄媒體通常為有形的及/或非暫時 性的。
本發明方法的另一實施例，因此係表達用以執行本文所述其中之一方法之電腦程式的一資料串流或一序列之信號。該資料串流或該序列之信號舉例來說可被組配來透過一資料通訊連接被傳送，例如透過網際網路。
另一實施例包含一種處理裝置，例如一電腦、或一可程式邏輯裝置，被組配來或適於執行本文所述其中之一方法。
另一實施例包含安裝有用以執行本文所述其中之一方法的電腦程式於其上之一電腦。
依據本發明的另一實施例包含一種儀器或一種系統，被組配來傳送(舉例來說電子地或光學地)用以執行本文所述其中之一方法的一電腦程式至一接收器。該接收器可舉例來說為一電腦、一行動裝置、一記憶體裝置，諸如此類。該儀器或系統可能例如包含用以傳送電腦程式至接收器的一檔案伺服器。
在一些實施例中，一種可程式邏輯裝置(舉例來說一種可現場規劃閘陣列)可被用來執行本文所述方法的一些或所有功能。在一些實施例中，一種可現場規劃閘陣列能與一微處理器合作，來執行本文所述其中之一方法。一般來說，此等方法較佳地是由任何硬體儀器所執行。
如上所述之實施例，對於本發明的原理僅為例示性的。應當理解的是，本文描述的配置和細節之一些修改和變化，對於熟於此技者將是顯而易見的。因此，吾人的 意圖是僅欲由接下來的申請專利範圍之範疇來限制，而不受限於藉由本文的實施例之描述與解釋所呈現之諸特定細節。
100‧‧‧自動測試設備/ATE測試器/ATE/測試處理器
102‧‧‧輸入信號
104‧‧‧受測試裝置/DUT
106‧‧‧記憶體/公用記憶區
108‧‧‧輸出信號
110‧‧‧輸入路徑
112‧‧‧輸出路徑

Claims (20)

  1. 一種自動測試設備，其中：該自動測試設備係組配來從一受測試裝置接收一輸入信號，並寫入描述該輸入信號的一資訊至一記憶體中；以及其中該自動測試設備係組配來從該記憶體讀取描述該輸入信號的該資訊，並且基於從該記憶體讀取之描述該輸入信號的該資訊，為該受測試裝置提供一輸出信號。
  2. 依據請求項1所述之自動測試設備，其中該輸出信號是該輸入信號的回送。
  3. 依據請求項1所述之自動測試設備，其中該自動測試設備係組配來將描述該輸入信號的該資訊寫入該記憶體中，使得描述該輸入信號的該資訊是描述該輸入信號的向量。
  4. 依據請求項1所述之自動測試設備，其中該自動測試設備的一輸入路徑被組配來使用一可調取樣頻率以及一可調臨界位準將該輸入信號轉換為一數位信號，以獲得描述該輸入信號的該資訊，並且，其中該自動測試設備的一輸出路徑被組配來基於從該記憶體讀取之描述該輸入信號的該資訊，使用一可調時脈邊緣以及一可調信號位準以提供該輸出信號。
  5. 依據請求項1所述之自動測試設備，包含：一第一通道，被組配來從該受測試裝置接收該輸入信 號，並將描述該輸入信號的該資訊寫入該記憶體中；以及一第二通道，被組配來從該記憶體讀取描述該輸入信號的該資訊，並基於從該記憶體讀取之描述該輸入信號的該資訊，為該受測試裝置提供該輸出信號。
  6. 依據請求項1所述之自動測試設備，包含：一第一通道，被組配來從該受測試裝置接收該輸入信號，並將描述該輸入信號的該資訊寫入該記憶體中；一第二記憶體，連結至該第一記憶體以從該記憶體複製描述該輸入信號的該資訊至該第二記憶體；以及一第二通道，被組配來從該第二記憶體來讀取描述該輸入信號的該資訊，並且基於從該第二記憶體讀取之描述該輸入信號的該資訊，為該受測試裝置提供該輸出信號。
  7. 依據請求項5所述之自動測試設備，其中該第一通道及/或該第二通道為差分通道。
  8. 依據請求項5所述之自動測試設備，其中該第一通道及/或該第二通道為雙向通道。
  9. 依據請求項1所述之自動測試設備，包含用以測量該輸入信號之一參數的一測量單元。
  10. 依據請求項9所述之自動測試設備，其中該測量單元係組配來執行一功能性測試或參數測量。
  11. 依據請求項1所述之自動測試設備，包含用以修改該輸出信號之一參數的一修改單元。
  12. 依據請求項11所述之自動測試設備，其中該修改單元係組配來執行一抖動注入及/或歪斜注入。
  13. 依據請求項1所述之自動測試設備，包含用以偵測該輸入信號之一時序以及將該輸出信號予以重定時的一重定時單元。
  14. 依據請求項1所述之自動測試設備，包含用以等化該輸入信號的一等化單元，及/或用以等化該輸出信號的一等化單元。
  15. 一種用以測試一受測試裝置之方法，該方法包含：從該受測試裝置接收一輸入信號，並寫入描述該輸入信號的一資訊至一記憶體中；以及從該記憶體讀取描述該輸入信號的該資訊，並且基於從該記憶體讀取之描述該輸入信號的該資訊，為該受測試裝置提供一輸出信號。
  16. 一種用以測試一受測試裝置的電腦程式，該電腦程式具有一程式碼，該程式碼用以在運行於一電腦或微處理器上時，執行依據請求項15所述之方法。
  17. 一種用以組配自動測試設備的儀器，其中：該儀器適於組配該自動測試設備來從一受測試裝置接收一輸入信號，並寫入描述該輸入信號的一資訊至一記憶體中；以及其中該儀器適於組配該自動測試設備來從該記憶體讀取描述該輸入信號的該資訊，並且基於從該記憶體讀取之描述該輸入信號的該資訊，為該受測試裝置提供一 輸出信號。
  18. 一種用以組配自動測試設備的方法，該方法包含：組配該自動測試設備來從一受測試裝置接收一輸入信號，並寫入描述該輸入信號的一資訊至一記憶體中；以及組配該自動測試設備來從該記憶體讀取描述該輸入信號的該資訊，並且基於從該記憶體讀取之描述該輸入信號的該資訊，為該受測試裝置提供一輸出信號。
  19. 一種用以組配自動測試設備的電腦程式，該電腦程式具有一程式碼，該程式碼用以於運行於一電腦或微處理器上時，執行依據請求項18所述之方法。
  20. 一種自動測試設備系統，其包含依據請求項1至14其中之一的自動測試設備，以及一受測試裝置，其中該受測試裝置包含一內建自測試單元，其中該自動測試設備被耦接至該受測試裝置來接收該內建自測試單元提供之一信號作為輸入信號，並且提供輸出信號至該內建自測試單元。
TW101138441A 2011-10-25 2012-10-18 自動測試設備 TWI476425B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2011/068677 WO2013060361A1 (en) 2011-10-25 2011-10-25 Automatic test equipment

Publications (2)

Publication Number Publication Date
TW201337296A TW201337296A (zh) 2013-09-16
TWI476425B true TWI476425B (zh) 2015-03-11

Family

ID=44872338

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101138441A TWI476425B (zh) 2011-10-25 2012-10-18 自動測試設備

Country Status (3)

Country Link
US (1) US20140229782A1 (zh)
TW (1) TWI476425B (zh)
WO (1) WO2013060361A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150052563A (ko) * 2013-11-06 2015-05-14 삼성전자주식회사 검사 장치 및 방법
US9767868B2 (en) 2014-01-24 2017-09-19 Qualcomm Incorporated Providing memory training of dynamic random access memory (DRAM) systems using port-to-port loopbacks, and related methods, systems, and apparatuses
US9720042B2 (en) * 2014-05-21 2017-08-01 The Boeing Company Built-in test for satellite digital payload verification
WO2019241600A2 (en) * 2018-06-14 2019-12-19 Tektronix, Inc. Integrated communication link testing
US10720224B2 (en) * 2018-07-18 2020-07-21 Micron Technology, Inc. Protocol independent testing of memory devices using a loopback
US10761138B2 (en) * 2018-09-18 2020-09-01 Advantest Corporation Low cost built-in-self-test centric testing
JP7317209B2 (ja) * 2019-08-06 2023-07-28 株式会社アドバンテスト 処理ユニット並びにプログラム及び／又はデータメモリを含む被試験デバイスをテストするための自動試験機器、テストコントローラ、被試験デバイスへの１又は複数のインターフェース、共有メモリを含む自動試験機器、並びに被試験デバイスをテストするための方法
CN110940909A (zh) * 2019-10-18 2020-03-31 天津大学 集成电路直流参数测试的测量单元电路
US11334459B2 (en) * 2020-08-18 2022-05-17 Advantest Corporation Flexible test systems and methods
CN112782561B (zh) * 2020-12-30 2023-07-21 海光信息技术股份有限公司 一种芯片接口测试探针卡及测试方法
JP2022174652A (ja) * 2021-05-11 2022-11-24 株式会社アドバンテスト 測定装置および測定方法
CN115061032A (zh) * 2022-06-14 2022-09-16 无锡华大国奇科技有限公司 一种多时钟域芯片的功能测试方法及测试装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0715425A2 (en) * 1994-12-02 1996-06-05 Motorola, Inc. Method and apparatus for fault isolation in communications equipment using loopback testing
TW200301420A (en) * 2001-12-04 2003-07-01 Intellitech Corp Method and apparatus for embedded built-in self-test (BIST) of electronic circuits and systems
CN1830187A (zh) * 2003-08-04 2006-09-06 爱德万测试株式会社 测试方法、通信元件及测试系统
TWI273259B (en) * 2004-11-09 2007-02-11 Via Tech Inc Built-in test architecture
TW200729222A (en) * 2005-09-28 2007-08-01 Intel Corp An IO self test method and apparatus for memory
TW200951468A (en) * 2008-04-14 2009-12-16 Advantest Corp Semiconductor test apparatus and testing method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961317B2 (en) * 2001-09-28 2005-11-01 Agilent Technologies, Inc. Identifying and synchronizing permuted channels in a parallel channel bit error rate tester
US7100132B2 (en) * 2004-03-01 2006-08-29 Agilent Technologies, Inc. Source synchronous timing extraction, cyclization and sampling
US7409618B2 (en) * 2004-10-06 2008-08-05 Lsi Corporation Self verifying communications testing
US7325175B2 (en) * 2005-05-04 2008-01-29 Broadcom Corporation Phase adjust using relative error
US7797599B2 (en) * 2006-09-27 2010-09-14 Verigy (Singapore) Pte. Ltd. Diagnostic information capture from logic devices with built-in self test
US20080077835A1 (en) * 2006-09-27 2008-03-27 Khoche A Jay Automatic Test Equipment Receiving Diagnostic Information from Devices with Built-in Self Test
US20080192814A1 (en) * 2007-02-09 2008-08-14 Dft Microsystems, Inc. System and Method for Physical-Layer Testing of High-Speed Serial Links in their Mission Environments
CN101646954B (zh) * 2007-03-29 2013-07-24 爱德万测试株式会社 测试装置及电子器件
US7730367B2 (en) * 2007-10-25 2010-06-01 Broadcom Corporation Method and system for testing devices using loop-back pseudo random data
US7679391B2 (en) * 2008-07-11 2010-03-16 Advantest Corporation Test equipment and semiconductor device
US8943357B2 (en) * 2008-10-27 2015-01-27 Kaminario Technologies Ltd. System and methods for RAID writing and asynchronous parity computation
US8094705B2 (en) * 2009-03-12 2012-01-10 Oracle America, Inc. Fast SERDES I/O characterization

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0715425A2 (en) * 1994-12-02 1996-06-05 Motorola, Inc. Method and apparatus for fault isolation in communications equipment using loopback testing
TW200301420A (en) * 2001-12-04 2003-07-01 Intellitech Corp Method and apparatus for embedded built-in self-test (BIST) of electronic circuits and systems
CN1830187A (zh) * 2003-08-04 2006-09-06 爱德万测试株式会社 测试方法、通信元件及测试系统
TWI273259B (en) * 2004-11-09 2007-02-11 Via Tech Inc Built-in test architecture
TW200729222A (en) * 2005-09-28 2007-08-01 Intel Corp An IO self test method and apparatus for memory
TW200951468A (en) * 2008-04-14 2009-12-16 Advantest Corp Semiconductor test apparatus and testing method

Also Published As

Publication number Publication date
WO2013060361A1 (en) 2013-05-02
TW201337296A (zh) 2013-09-16
US20140229782A1 (en) 2014-08-14

Similar Documents

Publication Publication Date Title
TWI476425B (zh) 自動測試設備
KR101553489B1 (ko) 고속 입력/출력 인터페이스를 사용하여 검사하는 집적회로
JP6404467B2 (ja) Ｉ／ｏ ａｃタイミングのためのデューティサイクルベースのタイミングマージニング
US9739833B2 (en) Scan chain for memory sequential test
EP1890234B1 (en) Microcomputer and method for testing the same
US9460814B2 (en) Memory tester design for soft error rate (SER) failure analysis
TW201633128A (zh) 用於電子系統中多重介面除錯之嵌入式通用串列匯流排除錯
US9728273B2 (en) Embedded memory testing using back-to-back write/read operations
TWI479499B (zh) 測試裝置以及測試方法
US20230068811A1 (en) Lockstep comparators and related methods
US8892387B2 (en) Driving circuit of a test access port
US9711241B2 (en) Method and apparatus for optimized memory test status detection and debug
TWI471865B (zh) 測試裝置以及測試方法
US7231565B2 (en) Method for performing built-in and at-speed test in system-on-chip
US20050278596A1 (en) Semiconductor integrated circuit device
US8837243B2 (en) Deeply pipelined integrated memory built-in self-test (BIST) system and method
US8521463B2 (en) System for performing electrical characterization of asynchronous integrated circuit interfaces
CN203573309U (zh) 嵌入式系统存储器的测试结构
US20100027359A1 (en) Memory test circuit which tests address access time of clock synchronized memory
CN103605590A (zh) 新颖的嵌入式系统存储器的测试结构及方法
EP2704151A2 (en) Semiconductor device and memory test method
KR101522292B1 (ko) 메모리 테스트 동시 판정 시스템
CN108155979A (zh) 一种检测设备
US9201116B1 (en) Method of generating test patterns for detecting small delay defects
US10162000B2 (en) Testing an integrated circuit device with multiple testing protocols