TW201633128A - 用於電子系統中多重介面除錯之嵌入式通用串列匯流排除錯 - Google Patents

用於電子系統中多重介面除錯之嵌入式通用串列匯流排除錯 Download PDF

Info

Publication number
TW201633128A
TW201633128A TW104132730A TW104132730A TW201633128A TW 201633128 A TW201633128 A TW 201633128A TW 104132730 A TW104132730 A TW 104132730A TW 104132730 A TW104132730 A TW 104132730A TW 201633128 A TW201633128 A TW 201633128A
Authority
TW
Taiwan
Prior art keywords
eud
usb
debug
electronic system
coupled
Prior art date
Application number
TW104132730A
Other languages
English (en)
Other versions
TWI689813B (zh
Inventor
特蘭斯 布萊恩 藍波
杜安 尤金 艾里斯
沙桑 夏羅克尼亞
錦健 黃
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201633128A publication Critical patent/TW201633128A/zh
Application granted granted Critical
Publication of TWI689813B publication Critical patent/TWI689813B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本發明揭示用於電子系統中之多重介面除錯之嵌入式通用串列匯流排(USB)除錯(EUD)。電子系統含有需要廣泛測試及除錯以保證良好品質及效能之複雜積體電路(IC)。在例示性態樣中，在一電子系統中提供一EUD。該EUD經組態以發送控制資訊至該電子系統中之多個內部除錯介面及/或收集來自該電子系統中之多個內部除錯介面之除錯資訊。該EUD亦經組態以將該除錯資訊轉化為一USB格式，以使得可經由由該電子系統提供之一USB介面在外部存取該除錯資訊。該EUD可提供對該電子系統的非侵入性監測。當EUD經啟用時，該電子系統能夠使用一USB埠在一任務模式下進行通信。另外，當該EUD繼續起作用時，該電子系統可在省電模式期間開啟或關閉所有系統時脈。

Description

用於電子系統中多重介面除錯之嵌入式通用串列匯流排除錯
本發明之技術大體上係關於對電子系統除錯。
行動計算裝置在現代社會中已變得普通。行動計算裝置之流行可歸因於可在此類計算裝置內實現之許多功能。已經設計且製造愈來愈複雜之積體電路(IC)以在行動計算裝置中提供愈來愈強大之功能性。在一些狀況下，行動計算裝置之整個系統經整合至稱為系統單晶片(SOC)之單個IC中。在一些其他狀況下，行動計算裝置之整個系統受到封裝至稱為系統級封裝(SIP)之經整合模組中之多個IC支援。
IC及行動計算裝置在其各別開發生命週期之不同階段期間受到反覆地測試及除錯，以便在向客戶發佈行動計算裝置之前偵測及消除可能存在之錯誤。測試為用於偵測在特定條件下之疑似錯誤之程序，而除錯為用於研究疑似錯誤之確切原因之程序。實際的除錯方法涉及分析在各種測試條件下自受測裝置(DUT)獲得之執行記錄檔。在對行動計算裝置及其中之IC除錯的狀況下，常常使用既定之除錯方法及工具(諸如，聯合測試行動群組(JTAG)記錄、串列線除錯(SWD)、系統追蹤，及通用非同步接收器/傳輸器(UART)記錄)。此等除錯方法中之每一者經特定地設計以在特定條件下自DUT中之特定電路、組件及/ 或功能區塊擷取執行記錄檔。
隨著行動計算裝置之複雜度持續提高且IC之大小持續減小，測試及除錯正變得更加繁瑣且費時。因此，行動計算裝置之設計者及開發人員需要更好之測試及除錯工具。
實施方式中所揭示之態樣包括用於電子系統中之多重介面除錯之嵌入式通用串列匯流排(USB)除錯(EUD)。諸如行動計算裝置之電子系統含有需要廣泛測試及除錯以保證良好品質及效能之複雜積體電路(IC)。在例示性態樣中，在一電子系統中提供一EUD。該EUD經組態以提供控制資訊及/或收集來自該電子系統中之多個內部除錯介面(例如，聯合測試行動群組(JTAG)、串列線除錯(SWD)、系統追蹤、通用非同步接收器/傳輸器(UART)等)之除錯資訊。該EUD將該除錯資訊轉化成一USB格式，以使得可經由由該電子系統提供之一USB介面在外部存取該除錯資訊。該EUD之一例示性屬性為其可提供對該電子系統之非侵入性監測。當該EUD經啟用時，該電子系統仍能夠使用一USB埠在一任務模式下進行通信。另外，當該EUD繼續起作用時，該電子系統仍可開啟或關閉所有系統時脈且轉變至一省電模式及自一省電模式轉變。藉由在該電子系統中提供該EUD以使得可在外部經由該USB介面存取多重介面除錯資訊而不影響該電子系統之正常行為，測試及除錯可更容易且高效地完成而無需來自該電子系統之多個連接介面。
就此而言，在一個態樣中，提供一電子系統中之一嵌入式EUD。該EUD包含一USB集線器。該USB集線器包含至少一個上游介面。該至少一個上游介面耦接至該電子系統中之一USB PHY。該USB集線器亦包含以通信方式耦接至該至少一個上游介面之複數個下游介面。該EUD亦包含耦接至該複數個下游介面中之一者之一除錯周邊裝置。該 除錯周邊裝置經組態以經由該複數個下游介面中之該者與該USB集線器交換USB格式化之資料封包。該除錯周邊裝置以通信方式耦接至該電子系統中的複數個除錯功能之中之至少一個除錯功能以接收來自該至少一個除錯功能之除錯資訊。該除錯周邊裝置經組態以將自該至少一個除錯功能接收之該除錯資訊轉化為待提供至該USB集線器之USB格式化之資料封包。該USB集線器經組態以經由該至少一個上游介面將USB格式化之資料封包提供至該USB PHY。
在另一態樣中，提供一種用於使用一EUD在一電子系統中實現一除錯程序之方法。該方法包含將該電子系統附接至一USB主機。該方法亦包含由該EUD偵測該USB主機之一存在。該方法亦包含由該EUD偵測在該電子系統中是否准許該除錯程序。該方法亦包含自該USB主機接收至少一個EUD組態。該方法亦包含由該EUD自該USB主機接收至少一個除錯命令。該方法亦包含根據該至少一個除錯命令收集除錯資訊。
在另一態樣中，提供一基於EUD之測試系統。該基於EUD之測試系統包含一USB主機，其包含USB主機介面。該基於EUD之測試系統亦包含一電子系統。該電子系統包含經由一USB纜線耦接至該USB主機介面之一USB PHY。該電子系統亦包含一EUD。該EUD包含一USB集線器。該USB集線器包含至少一個上游介面。該USB集線器亦包含以通信方式耦接至該至少一個上游介面之至少一個第一下游介面。該USB集線器亦包含以通信方式耦接至該至少一個上游介面之複數個第二下游介面。該EUD亦包含耦接至該複數個第二下游介面中之至少一者之至少一個除錯周邊裝置。該EUD亦包含耦接至該至少一個第一下游介面之一斷開連接開關。該EUD亦包含一旁路開關。該旁路開關包含一導線。該旁路開關亦包含經組態以交替地連接至該至少一個上游介面及該導線之一第一旁路開關。該旁路開關亦包含經組態以交替地 連接至該導線及該斷開連接開關之一第二旁路開關。該EUD亦包含耦接至該USB PHY之一EUD電源供應器。該EUD亦包含耦接至該USB PHY之一EUD振盪器。該電子系統亦包含耦接至該至少一個除錯周邊裝置之至少一個除錯功能。該電子系統亦包含耦接至該第二旁路開關之一USB控制器。
在另一態樣中，提供一電子系統中之一EUD。該EUD包含一USB集線器。該USB集線器包含至少一個上游介面。該至少一個上游介面待耦接至該電子系統中之一USB PHY。該USB集線器亦包含以通信方式耦接至該至少一個上游介面之複數個下游介面。該EUD亦包含耦接至該複數個下游介面中之至少一者之至少一個除錯周邊裝置。該至少一個除錯周邊裝置經組態以經由該複數個下游介面中之該至少一者與該USB集線器交換USB格式化之資料封包。該至少一個除錯周邊裝置以通信方式耦接至該電子系統中的複數個除錯功能之中之至少一個除錯功能，以將控制資訊發送至該至少一個除錯功能及/或自該至少一個除錯功能接收除錯資訊。該至少一個除錯周邊裝置經組態以將自該至少一個除錯功能接收之該除錯資訊轉化為待提供至該USB集線器之USB格式化之資料封包。該至少一個除錯周邊裝置經組態以控制該電子系統。該USB集線器經組態以經由該至少一個上游介面將USB格式化之資料封包提供至該USB PHY。
在另一態樣中，提供一電子系統中之一EUD。該構件包含用於將該電子系統附接至一USB主機之一構件。該構件亦包含由該EUD偵測該USB主機之一存在。該構件亦包含由該EUD偵測在該電子系統中是否准許該除錯程序。該構件亦包含由該EUD自該USB主機接收至少一個EUD組態。該構件亦包含由該EUD自該USB主機接收至少一個除錯命令。該構件亦包含根據該至少一個除錯命令收集除錯資訊。
10‧‧‧除錯系統
12‧‧‧電子系統
14‧‧‧第一JTAG介面
16‧‧‧第一UART介面
18‧‧‧個人電腦/PC
20‧‧‧第一USB介面
22‧‧‧除錯介面模組
24‧‧‧第二USB介面
26‧‧‧第二JTAG介面
28‧‧‧第二UART介面
30‧‧‧USB纜線
32‧‧‧標準JTAG連接纜線
34‧‧‧連接纜線
36‧‧‧EUD
36(1)~36(5)‧‧‧EUD
36(6)‧‧‧次級EUD
38‧‧‧電子系統
40‧‧‧USB實體層/USB PHY
42、42(1)、42(2)‧‧‧USB集線器
42(3)‧‧‧次級USB集線器
44‧‧‧上游介面
44(1)‧‧‧次級上游介面
46(1)~46(N)‧‧‧下游介面
48‧‧‧連結性鏈路
50‧‧‧除錯周邊裝置
50(1)~50(M)‧‧‧除錯周邊裝置
50(X)‧‧‧除錯周邊裝置
52(1)~52(M)‧‧‧除錯功能
60‧‧‧基於EUD之測試系統
60(1)~60(3)‧‧‧例示性基於EUD之測試系統
62‧‧‧電子系統
62(1)~62(3)‧‧‧電子系統
62(4)‧‧‧主電子系統
64‧‧‧USB主機
66‧‧‧USB纜線
68‧‧‧USB控制器
70‧‧‧第一下游介面
72(1)~72(N)‧‧‧第二下游介面
74‧‧‧旁路開關
76‧‧‧斷開連接開關
78‧‧‧第一旁路開關
80‧‧‧第二旁路開關
82‧‧‧導線
84‧‧‧除錯控制周邊裝置
86‧‧‧EUD電源供應器
88‧‧‧EUD振盪器
90、90(1)‧‧‧例示性電子系統
92、92(1)‧‧‧次級電子系統
100‧‧‧啟動程序
102~112‧‧‧區塊
114‧‧‧系統
116‧‧‧中央處理單元
118‧‧‧處理器
120‧‧‧快取記憶體
122‧‧‧系統匯流排
124‧‧‧記憶體系統
126‧‧‧輸入裝置
128‧‧‧輸出裝置
130‧‧‧網路介面裝置
132‧‧‧顯示控制器
134‧‧‧網路
136‧‧‧顯示器
138‧‧‧視訊處理器
圖1為可得益於本發明之例示性態樣的用於對電子系統進行測試及除錯之除錯系統之習知組態的方塊圖；圖2為例示性嵌入式通用串列匯流排(USB)除錯(EUD)之示意圖，該例示性嵌入式通用串列匯流排(USB)除錯(EUD)經組態以將控制資訊發送至電子系統內部之至少一個除錯功能或自電子系統內部之至少一個除錯功能收集除錯資訊，且將除錯資訊轉化為可經由USB介面在外部存取之USB格式化之資料封包；圖3為根據本發明之例示性態樣的例示性基於EUD之測試系統之示意圖，該測試系統經組態以將控制資訊發送至電子系統內部之多個除錯功能或自電子系統內部之多個除錯功能收集除錯資訊，因此將多重介面除錯資訊提供至USB主機；圖4為例示性基於EUD之測試系統之示意圖，其中當電子系統藉助於斷開連接開關與USB主機分離時，藉助於旁路開關組態EUD以啟用電子系統中之除錯模式；圖5為例示性基於EUD之測試系統之示意圖，其中當電子系統藉助於斷開連接開關附接至USB主機時，藉助於旁路開關組態EUD以啟用電子系統中之除錯模式；圖6為例示性基於EUD之測試系統之示意圖，其中藉助於旁路開關組態EUD以啟用電子系統中之任務模式；圖7為例示性電子系統之示意圖，該例示性電子系統包含主電子系統及至少一個次級電子系統，其中可經由主電子系統中之EUD與至少一個次級電子系統交換多重介面控制資訊及/或除錯資訊；圖8為例示性電子系統之示意圖，該例示性電子系統包含圖7之主電子系統及至少一個次級電子系統，其中可經由主電子系統中之複數個除錯周邊裝置中之一者與至少一個次級電子系統交換多重介面控制及/或除錯資訊； 圖9為說明用於使用EUD在圖3中的電子系統中實現除錯程序之例示性啟動程序的流程圖；且圖10為可包括圖2之例示性EUD的例示性基於處理器之系統之方塊圖。
現在參看圖式，描述本發明之若干例示性態樣。詞語「例示性」在本文中用以意謂「充當實例、例項或說明」。不必將本文中描述為「例示性」之任何態樣解釋為比其他態樣較佳或有利。
實施方式中所揭示之態樣包括用於電子系統中之多重介面除錯之嵌入式通用串列匯流排(USB)除錯(EUD)。諸如行動計算裝置之電子系統含有需要廣泛測試及除錯以保證良好品質及效能之複雜積體電路(IC)。在例示性態樣中，在電子系統中提供EUD。EUD經組態以提供控制資訊及/或收集來自電子系統中之多個內部除錯介面(例如，聯合測試行動群組(JTAG)、串列線除錯(SWD)、系統追蹤、通用非同步接收器/傳輸器(UART)等)之除錯資訊。EUD將除錯資訊轉化成USB格式以使得可經由由電子系統提供之USB介面在外部存取除錯資訊。EUD之關鍵屬性為其可提供電子系統之非侵入性監測。當EUD經啟用時，電子系統仍能夠使用USB埠在任務模式下進行通信。另外，當EUD繼續起作用時，電子系統仍可開啟或關閉所有系統時脈且轉變至省電模式及自省電模式轉變。藉由在電子系統中提供EUD以使得可在外部經由USB介面存取多重介面除錯資訊而不影響電子系統之正常行為；測試及除錯可更容易且高效地完成而無需來自電子系統之多個連接介面。
在論述包括本發明之特定態樣的EUD之態樣之前，參看圖1提供可得益於本發明之例示性態樣之用於對電子系統進行測試及除錯之習知方法之簡要概述。參看圖2在下文中開始EUD之特定例示性態樣之 論述。
圖1為用於對電子系統12進行測試及除錯之除錯系統10之習知組態的方塊圖。可為例如行動計算裝置之電子系統12含有一或多個IC以及其他組件。由於電子系統12在設計上如此複雜且在功能性上如此獨特，因此既定之測試及除錯工具(例如，JTAG、SWD、系統追蹤、UART等)中無一者能夠產生用於電子系統12中之所有電路、組件及/或功能區塊之除錯資訊。通常，多個測試及除錯工具必須合作地使用以測試正受測試之電子系統12之所有態樣。由於測試及除錯工具中之每一者依賴於各別預定義連接介面來進行通信，因此電子系統12必須經組態以提供測試及除錯工具所需之複數個連接介面。舉例而言，電子系統12可經組態以提供第一JTAG介面14及第一UART介面16以分別用於JTAG除錯及UART記錄。
在除錯系統10中提供包含第一USB介面20之個人電腦(PC)18作為控制主機。除錯系統10亦包括除錯介面模組22(例如，硬體鎖或測試板)。除錯介面模組22包含第二USB介面24、第二JTAG介面26及第二UART介面28。除錯介面模組22中之第二USB介面24藉由USB纜線30耦接至PC 18中之第一USB介面20。除錯介面模組22中之第二JTAG介面26經由標準JTAG連接纜線32耦接至電子系統12中之第一JTAG介面14。除錯介面模組22中之第二UART介面28經由標準UART連接纜線34耦接至電子系統12中之第一UART介面16。PC 18經組態以執行測試程序之預定義集合。測試程序之預定義集合可在PC 18上本端地執行，可在電子系統12上遠端地執行，或可在PC 18與電子系統12之間互動式地執行。除錯介面模組22經組態以當執行測試程序之預定義集合時經由第二JTAG介面26及第二UART介面28接收除錯資訊。除錯介面模組22將自第二JTAG介面26及第二UART介面28接收之除錯資訊轉化成USB除錯資訊。除錯介面模組22接著經由USB纜線30將USB除錯 資訊提供至PC 18。PC 18又處理USB除錯資訊且呈現至各種輸出媒體(未展示)，諸如電腦監視器、印表機或資料儲存媒體。
顯而易見，為了使除錯系統10起作用，電子系統12必須經組態以提供各別測試及除錯工具所需之第一JTAG介面14、第一UART介面16及其他連接介面。然而，歸因於設計複雜度、成本影響及空間約束，已經自電子系統12消除各種測試及除錯工具所需之許多連接介面。因此，電子系統12之測試及除錯變得更加困難且費時。
就此而言，圖2為例示性EUD 36的示意圖，該EUD 36經組態以自電子系統38內部之至少一個除錯功能收集除錯資訊且將除錯資訊轉化為可經由USB實體層(PHY)40在外部存取之經USB格式化之資料封包(未展示)。在非限制性實例中，USB PHY 40經組態以提供USB高速介面及/或USB超高速介面。EUD 36包含USB集線器42，其進一步包含至少一個上游介面44及複數個下游介面46(1)至46(N)。在另一非限制性實例中，上游介面44及該複數個下游介面46(1)至46(N)分別支援標準USB上游埠及下游埠功能性。上游介面44經由連結性鏈路48耦接至USB PHY 40。複數個下游介面46(1)至46(N)以通信方式耦接至上游介面44，以使得可在上游介面44與複數個下游介面46(1)至46(N)之間交換經USB格式化之資料封包。EUD 36亦包含複數個除錯周邊裝置50(1)至50(M)(其中M大於或等於一(1))，其以通信方式耦接至複數個下游介面46(1)至46(N)。當M等於1時，EUD 36將僅具有一個除錯周邊裝置50。就此而言，複數個除錯周邊裝置50(1)至50(M)亦可被當作至少一個除錯周邊裝置50。在非限制性實例中，EUD 36經組態以具有比除錯周邊裝置50(1)至50(M)多的下游介面46(1)至46(N)，因此允許複數個下游介面46(1)至46(N)之中的至少一個下游介面46經組態以用於與除錯無關的用途。
繼續參看圖2，電子系統38包含分別耦接至EUD 36中之複數個除 錯周邊裝置50(1)至50(M)之複數個除錯功能52(1)至52(M)。複數個除錯功能52(1)至52(M)中之每一者經組態以發送控制資訊至電子系統38中之特定功能區塊(例如，IC、硬體組件及/或軟體函式)及/或自該等特定功能區塊收集特定除錯資訊。在非限制性實例中，第一除錯功能(例如，52(1))經組態為JTAG除錯功能且收集JTAG除錯資訊；第二除錯功能(例如，52(2))經組態為SWD除錯功能且收集SWD除錯資訊；第三除錯功能(例如，52(3))經組態為系統追蹤除錯功能且收集系統追蹤(例如，Trace32)除錯資訊；第四除錯功能經組態為UART除錯功能且收集UART除錯資訊；第五除錯功能經組態為通信(COM)埠除錯功能且收集COM埠除錯資訊；等。複數個除錯周邊裝置50(1)至50(M)中之每一者自複數個除錯功能52(1)至52(M)之中的對應物接收除錯資訊。複數個除錯周邊裝置50(1)至50(M)又將除錯資訊轉化為經USB格式化之資料封包且將經USB格式化之資料封包提供至複數個下游介面46(1)至46(N)之中的對應物。上游介面44自複數個下游介面46(1)至46(N)接收經USB格式化之資料封包且將經USB格式化之資料封包提供至USB PHY 40以便可在外部存取。就此而言，USB集線器42經組態以搜集來自複數個下游介面46(1)至46(N)之多重介面除錯資訊且將多重介面除錯資訊提供至USB PHY 40。藉由在電子系統38內部提供EUD 36，外部主機(諸如，圖1中之PC 18)有可能經由USB PHY 40自電子系統38方便地獲得多重介面除錯資訊。因此，電子系統38提供至外部主機的USB PHY 40，而不必像圖1之除錯系統10中的電子系統12那樣支援多個連接介面。
就此而言，圖3為根據本發明之例示性態樣之例示性基於EUD之測試系統60的示意圖，該測試系統60經組態以發送及/或收集電子系統62中之多重介面除錯資訊且將多重介面除錯資訊提供至USB主機64。圖2與圖3之間的共同元件以共同的元件編號展示，且因此將不在 本文中重新描述。USB主機64藉由USB纜線66耦接至USB PHY 40，USB PHY 40允許實現USB介面(未展示)。類似於圖1中之PC 18，USB主機64組態基於EUD之測試系統60；執行測試程序之預定義集合；經由USB纜線66收集多重介面除錯資訊；且將多重介面除錯資訊提供至各種輸出媒體(未展示)，諸如電腦監視器、印表機或資料儲存媒體。在非限制性實例中，USB主機64允許實現用於將電子系統62連接至USB主機64之構件。
電子系統62包含USB PHY 40、EUD 36(1)及USB控制器68。EUD 36(1)包含USB集線器42(1)。在非限制性實例中，USB PHY 40允許實現用於由EUD 36(1)偵測USB主機64之存在之構件。因此，EUD 36(1)允許實現用於偵測在電子系統62中除錯程序是否經准許之構件；用於自USB主機64接收至少一個EUD組態之構件；用於自USB主機64接收至少一個除錯命令之構件；及用於根據至少一個除錯命令收集除錯資訊之構件。USB集線器42(1)包含上游介面44、至少一個第一下游介面70及複數個第二下游介面72(1)至72(N)。應注意，第一下游介面70及複數個第二下游介面72(1)至72(N)為相同的USB下游介面，僅出於在本發明中引用之便利性而具有不同名稱。在將EUD 36(1)添加至電子系統62中之前，USB控制器68直接耦接至USB PHY 40以提供用於電子系統62之USB連接。在將EUD 36(1)添加至電子系統62中之後，USB集線器42(1)抑或USB控制器68可耦接至USB PHY 40以提供用於電子系統62之USB連接。如將在圖4至圖6中進一步論述，EUD 36(1)可經組態以藉由改變USB PHY 40、USB集線器42(1)及/或USB控制器68之間的連接性組態而以除錯模式或任務模式操作。另外，有可能在除錯模式期間將電子系統62置於省電模式中。當電子系統62被置於省電模式中時，電子系統62被稱為在保持模式中，即使EUD 36(1)保持在除錯模式抑或任務模式中亦然。
繼續參看圖3，為了動態地改變USB PHY 40、USB集線器42(1)及/或USB控制器68之間的連接性組態，在EUD 36(1)中提供旁路開關74及斷開連接開關76。旁路開關74包含第一旁路開關78、第二旁路開關80及導線82。在非限制性實例中，第一旁路開關78及第二旁路開關80兩者皆為三向開關，且斷開連接開關76為雙向斷開閉合開關。在另一非限制性實例中，斷開連接開關76被提供作為可與第一下游介面70整合之基於軟體之雙向斷開閉合開關或基於硬體之雙向斷開閉合開關。第一旁路開關78耦接至USB PHY 40且經組態以在EUD 36(1)中之上游介面44與導線82之間雙態觸發。當第一旁路開關78連接至EUD 36(1)中之上游介面44時，上游介面44就耦接至USB PHY 40。若第一旁路開關78連接至導線82，上游介面44就與USB PHY 40解耦。斷開連接開關76耦接至EUD 36(1)中之第一下游介面70。第二旁路開關80耦接至USB控制器68且經組態以在導線82與斷開連接開關76之間雙態觸發。當第二旁路開關80連接至斷開連接開關76且斷開連接開關76閉合時，USB控制器68就耦接至EUD 36(1)中之第一下游介面70。對比而言，若斷開連接開關76斷開，USB控制器68就與EUD 36(1)中之第一下游介面70解耦。
繼續參看圖3，在非限制性實例中，複數個除錯周邊裝置50(1)至50(M)之中的至少一個除錯周邊裝置(例如，50(1))經組態以亦作為除錯控制周邊裝置84。除錯控制周邊裝置84經組態以選擇性地啟用或選擇性地停用複數個除錯周邊裝置50(1)至50(M)之中的除錯周邊裝置。除錯控制周邊裝置84亦經組態以當USB集線器42(1)偵測到USB主機64時，啟用或停用對電子系統62之充電。在非限制性實例中，USB集線器42(1)藉由感測USB主機64或經由接收來自USB主機64之通知而偵測USB主機64。除錯控制周邊裝置84進一步經組態以重設電子系統62或關機再重新啟動電子系統62。在非限制性實例中，除錯控制周邊裝置 84亦可經組態以執行晶片重設，或組態電子系統62以下載新影像。複數個除錯周邊裝置50(1)至50(M)之中的至少一個除錯周邊裝置(例如，50(2))可經組態以使處理器暫停或單步執行；修改暫存器或記憶體；或發送訊息至軟體程序。EUD 36(1)亦包含EUD電源供應器86及EUD振盪器88，兩者皆耦接至USB PHY 40。如將在圖4中進一步詳盡闡述，EUD電源供應器86及EUD振盪器88經組態以當電子系統62在保持模式中時，分別將操作電力及操作時脈提供至EUD 36(1)。為了減少電力消耗，當系統中之所有程序表決贊成低功率時，電子系統62可將數位供電電壓減小至非操作位準。數位供電電壓可經縮減至電子系統62中之數位邏輯(未展示)仍保持各別狀態(例如，保持)但不再能夠進行雙態觸發之位準。每當USB控制器68與USB主機64分離時，與USB控制器68相關聯之USB軟體可表決贊成保持模式。在除錯模式期間，此可藉由斷開斷開連接開關76而實現。
就此而言，圖4為例示性基於EUD之測試系統60(1)之示意圖，其中EUD 36(2)經組態以當電子系統62(1)在保持模式中時啟用電子系統62(1)中之除錯模式。圖3與圖4之間的共同元件以共同的元件編號展示，且因此將不在本文中重新描述。為了啟用電子系統62(1)中之保持模式，第一旁路開關78連接至上游介面44，因此將上游介面44耦接至USB PHY 40。此外，第二旁路開關80耦接至斷開連接開關76且斷開連接開關76斷開。因此，USB控制器68與第一下游介面70解耦。當USB控制器68與第一下游介面70解耦時，USB控制器68可不再偵測USB主機64，因此致使USB控制器68認為USB主機64經分離。因此，USB控制器68告知電子系統62(1)其可進入保持模式。與此同時，EUD 36(2)保持耦接至USB PHY 40且可完全操作以經由複數個除錯功能52(1)至52(M)收集與電子系統62(1)之保持模式相關之除錯資訊。除錯資訊特別適用於在轉變至保持模式及自保持模式轉變期間驗證電子系 統62(1)。EUD電源供應器86及EUD振盪器88經組態以在保持模式期間分別將操作電力及操作時脈提供至EUD 36(2)。在非限制性實例中，當電子系統62(1)中之其他系統時脈(未展示)關閉時，EUD振盪器88使用電子系統62(1)中之32千赫茲(kHz)睡眠時脈(未展示)產生用於USB PHY 40之參考時脈。
儘管在電子系統62(1)之一個重要態樣中，保持模式允許獲得除錯資訊，但當USB控制器68正與USB主機64通信時能夠獲得除錯資訊同樣重要。就此而言，圖5為例示性基於EUD之測試系統60(2)之示意圖其中EUD 36(3)經組態以當電子系統62(2)不在保持模式中時啟用電子系統62(2)中之除錯模式。圖3與圖5之間的共同元件以共同的元件編號展示，且因此將不在本文中重新描述。在電子系統62(2)中，第一旁路開關78連接至上游介面44，因此將上游介面44耦接至USB PHY 40。此外，第二旁路開關80耦接至斷開連接開關76且斷開連接開關76閉合。因此，USB控制器68耦接至USB集線器42(1)中之第一下游介面70且經由USB集線器42(1)耦接至USB PHY 40。USB控制器68能夠偵測到USB主機64，因此使得USB控制器68認為其附接至USB主機64且能夠與USB主機64通信。在非限制性實例中，EUD電源供應器86及EUD振盪器88可在除錯模式期間停用，且利用來自電子系統62(2)之參考時脈及電力供應。與此同時，EUD 36(3)保持耦接至USB PHY 40且可完全操作以經由複數個除錯功能52(1)至52(M)收集與除錯模式相關之除錯資訊。
當並非正在對電子系統62(2)除錯時，需要關閉EUD 36(3)且將USB控制器68直接耦接至USB PHY 40以幫助減少電子系統62(2)中之信號傳遞延遲及電力消耗。就此而言，圖6為例示性基於EUD之測試系統60(3)之示意圖，其中EUD 36(4)經組態以啟用電子系統62(3)中之任務模式。圖3與圖6之間的共同元件以共同的元件編號展示，且因此 將不在本文中重新描述。在電子系統62(3)中，第一旁路開關78及第二旁路開關80兩者皆連接至導線82。在此類組態下，第一旁路開關78及第二旁路開關80亦可被當作直接彼此耦接，如同導線82並不存在。同樣，當第一旁路開關78耦接至第二旁路開關80時，或反之亦然，其等效於第一旁路開關78及第二旁路開關80兩者皆耦接至導線82。因此，USB控制器68直接耦接至USB PHY 40且USB集線器42(1)完全經旁路。因此，EUD 36(4)不能自任務模式中之電子系統62(3)擷取除錯資訊。就此而言，任務模式為當電子系統62(3)在終端使用者之手中時的普通操作模式。
返回參看圖3，在一些狀況下，電子系統62可為較大電子系統(例如，基於SIP之電子系統)中之許多組件中之一者。就此而言，圖7為例示性電子系統90之示意圖，該系統包含主電子系統62(4)及至少一個次級電子系統92，其中可經由主電子系統62(4)中之EUD 36(5)自次級電子系統92獲得多重介面除錯資訊。圖3與圖7之間的共同元件以共同的元件編號展示，且因此將不在本文中重新描述。
參看圖7，次級電子系統92包含次級EUD 36(6)。次級EUD 36(6)包含次級USB集線器42(3)且次級USB集線器42(3)包含至少一個次級上游介面44(1)。次級上游介面44(1)以通信方式耦接至主電子系統62(4)之USB集線器42(2)中之複數個第二下游介面72(1)至72(N)之中的第二下游介面(例如，72(N))。次級EUD 36(6)收集來自次級電子系統92之除錯資訊；將多重介面除錯資訊轉化成經USB格式化之資料封包(未展示)；且將經USB格式化之資料封包提供至主電子系統62(4)中之USB集線器42(2)。主電子系統62(4)中之USB集線器42(2)又使得可經由USB PHY 40存取經USB格式化之資料封包。在正經由主電子系統62(4)中之EUD 36(5)對次級電子系統92除錯的同時，主電子系統62(4)可經組態以如圖4至圖5中先前所論述以保持模式或除錯模式操作。
在次級電子系統92不包含次級EUD 36(6)的情況下，主電子系統62(4)可經組態以經由複數個除錯周邊裝置50(1)至50(M)中之一者收集來自次級電子系統92之除錯資訊。就此而言，圖8為例示性電子系統90(1)之示意圖，該系統包含圖7之主電子系統62(4)及至少一個次級電子系統92(1)，其中可經由主電子系統62(4)中之複數個除錯周邊裝置50(1)至50(M)中之一者與至少一個次級電子系統92(1)交換多重介面控制及/或除錯資訊。圖7與圖8之間的共同元件以共同的元件編號展示，且因此將不在本文中重新描述。
參看圖8，複數個除錯周邊裝置50(1)至50(M)之中的除錯周邊裝置50(X)(1XM)經組態以控制次級電子系統92(1)及/或收集來自次級電子系統92(1)之除錯資訊。在非限制性實例中，除錯周邊裝置50(X)可藉助於次級電子系統92(1)中之JTAG介面(未展示)或SWD介面(未展示)控制次級電子系統92(1)。
圖9為說明用於使用EUD 36(1)在圖3中之電子系統62中實現除錯程序之例示性啟動程序100的流程圖。結合圖9參考圖3中之元件且該等元件將不在本文中重新描述。根據啟動程序100，電子系統62附接至USB主機64(區塊102)。接下來，EUD 36(1)偵測USB主機64之存在(區塊104)。根據以上論述，偵測到USB主機64為電子系統62已附接至USB主機64之指示。隨後，EUD 36(1)偵測除錯程序經電子系統62准許(區塊106)。在非限制性實例中，電子系統62可包含除錯停用熔絲，且當除錯停用熔絲熔斷(例如，在真狀態中)時禁止除錯程序。對比而言，若除錯停用熔絲並未熔斷(例如，在假狀態中)，則准許除錯程序繼續進行。接下來，EUD 36(1)自USB主機64接收至少一個EUD組態(區塊108)。隨後，EUD 36(1)自USB主機64接收至少一個除錯命令(區塊110)，且最後，EUD 36(1)根據除錯命令收集除錯資訊(區塊112)。
根據本文中所揭示之態樣的用於電子系統中之多重介面除錯的EUD可提供於任何基於處理器之裝置中或可整合至任何基於處理器之裝置中。實例包括(但不限於)：機上盒、娛樂單元、導航裝置、通信裝置、固定位置資料單元、行動位置資料單元、行動電話、蜂巢式電話、電腦、攜帶型電腦、桌上型電腦、個人數位助理(PDA)、監視器、電腦監視器、電視、調諧器、收音機、衛星收音機、音樂播放器、數位音樂播放器、攜帶型音樂播放器、數位視訊播放器、視訊播放器、數位視訊光碟(DVD)播放器及攜帶型數位視訊播放器。
就此而言，圖10說明可採用圖2至圖6中所說明之EUD 36、36(1)、36(2)、36(3)、36(4)之基於處理器之系統114之實例。在此實例中，基於處理器之系統114包括一或多個中央處理單元(CPU)116，每一中央處理單元包括一或多個處理器118。CPU 116可具有耦接至處理器118以用於快速存取臨時儲存之資料的快取記憶體120。CPU 116耦接至系統匯流排122且可相互耦接包括於基於處理器之系統114中的裝置。眾所周知，CPU 116藉由經由系統匯流排122交換位址、控制及資料資訊而與該等其他裝置通信。儘管圖10中未說明，但可提供多個系統匯流排122，其中每一系統匯流排122構成不同網狀架構。
其他裝置可連接至系統匯流排122。如圖10中所說明，此等裝置可包括(作為實例)記憶體系統124、一或多個輸入裝置126、一或多個輸出裝置128、一或多個網路介面裝置130，及一或多個顯示控制器132。輸入裝置126可包括任何類型之輸入裝置，包括(但不限於)輸入鍵、開關、語音處理器等。輸出裝置128可包括任何類型之輸出裝置，包括(但不限於)音訊、視訊、其他視覺指示器等。網路介面裝置130可為經組態以允許與網路134交換資料的任何裝置。網路134可為任何類型之網路，包括(但不限於)有線或無線網路、私用或公用網路、區域網路(LAN)、無線區域網路(WLAN)、無線廣域網路(WWAN) 及網際網路。網路介面裝置130可經組態以支援任何類型之所要通信協定。
CPU 116亦可經組態以經由系統匯流排122存取顯示控制器132以控制發送至一或多個顯示器136之資訊。顯示控制器132將資訊經由一或多個視訊處理器138發送至顯示器136以顯示，該視訊處理器將待顯示之資訊處理成適合於顯示器136之格式。顯示器136可包括任何類型之顯示器，包括(但不限於)陰極射線管(CRT)、發光二極體(LED)顯示器、液晶顯示器(LCD)、電漿顯示器等。
熟習此項技術者將進一步瞭解，結合本文中所揭示之態樣描述之各種說明性邏輯區塊、模組、電路及演算法可實施為電子硬體、儲存於記憶體中或另一電腦可讀媒體中且由處理器或其他處理裝置執行之指令，或此兩者之組合。本文中所描述之主控裝置及從屬裝置可用於(作為實例)任何電路、硬體組件、積體電路(IC)或IC晶片中。本文中所揭示之記憶體可為任何類型及大小之記憶體，且可經組態以儲存所要的任何類型之資訊。為了清楚地說明此互換性，上文已大體上在其功能性方面描述各種說明性組件、區塊、模組、電路及步驟。如何實施此功能性視特定應用、設計取向及/或外加於整個系統之設計約束而定。對於每一特定應用而言，熟習此項技術者可以變化之方式實施所描述之功能性，但不應將該等實施決策解釋為導致脫離本發明之範疇。
結合本文中所揭示之態樣而描述的各種說明性邏輯區塊、模組及電路可藉由處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或晶體管邏輯、離散硬體組件，或經設計以執行本文中所描述之功能的其任何組合來實施或執行。處理器可為微處理器，但在替代例中，處理器可為任何習知之處理器、控制器、微控制器或狀態機。處 理器亦可實施作為計算裝置之組合，例如DSP與微處理器之組合、複數個微處理器、結合DSP核心之一或多個微處理器，或任一其他此組態。
本文中所揭示之態樣可以硬體及儲存於硬體中之指令的形式體現，且可駐留於(例如)隨機存取記憶體(RAM)、快閃記憶體、唯讀記憶體(ROM)、電可程式化ROM(EPROM)、電可抹除可程式化ROM(EEPROM)、暫存器、硬碟、可卸除式磁碟、CD-ROM或此項技術中已知的任何其他形式之電腦可讀媒體中。例示性儲存媒體耦接至處理器，使得處理器可自儲存媒體讀取資訊並將資訊寫入至儲存媒體。在替代例中，儲存媒體可整合至處理器。處理器及儲存媒體可駐留於ASIC中。該ASIC可駐留於遠端台中。在替代例中，該處理器及該儲存媒體可作為離散組件而駐留於遠端台、基地台或伺服器中。
亦應注意，描述在本文中任何例示性態樣中所描述之操作步驟以提供實例及論述。可以不同於所說明之序列的眾多不同序列來執行所描述之操作。此外，實際上可以許多不同步驟來執行在單一操作步驟中所描述之操作。另外，可組合例示性態樣中所論述之一或多個操作步驟。應理解，如對於熟習此項技術者將容易顯而易見，流程圖中所說明之操作步驟可經受眾多不同修改。熟習此項技術者亦將理解，可使用各種不同技術及技法中之任一者表示資訊及信號。舉例而言，可由電壓、電流、電磁波、磁場或磁粒子、光場或光學粒子或其任何組合來表示可貫穿以上描述所引用之資料、指令、命令、資訊、信號、位元、符號及碼片。
提供本發明之先前描述以使得任何熟習此項技術者能夠製造或使用本發明。對本發明之各種修改對於熟習此項技術者而言將為顯而易見的，且可在不脫離本發明之精神或範疇的情況下將本文中所定義之一般原理應用於其他變體。因此，本發明不意欲限於本文中所描述 之實例及設計，而應符合與本文中所揭示之原理及新穎特徵相一致的最廣範疇。
36(1)‧‧‧EUD
40‧‧‧USB實體層/USB PHY
42(1)‧‧‧USB集線器
44‧‧‧上游介面
50(1)~50(M)‧‧‧除錯周邊裝置
52(1)~52(M)‧‧‧除錯功能
60‧‧‧基於EUD之測試系統
62‧‧‧電子系統
64‧‧‧USB主機
66‧‧‧USB纜線
68‧‧‧USB控制器
70‧‧‧第一下游介面
72(1)~72(N)‧‧‧第二下游介面
74‧‧‧旁路開關
76‧‧‧斷開連接開關
78‧‧‧第一旁路開關
80‧‧‧第二旁路開關
82‧‧‧導線
84‧‧‧除錯控制周邊裝置
86‧‧‧EUD電源供應器
88‧‧‧EUD振盪器

Claims (32)

  1. 一種在一電子系統中的嵌入式通用串列匯流排(USB)除錯(EUD)，該EUD包含：一USB集線器，其包含：至少一個上游介面，其耦接至該電子系統中之一USB實體(PHY)；及複數個下游介面，其以通信方式耦接至該至少一個上游介面；及一除錯周邊裝置，其耦接至該複數個下游介面中之一者，其中該除錯周邊裝置經組態以經由該複數個下游介面中之該者與該USB集線器交換USB格式化之資料封包；其中該除錯周邊裝置以通信方式耦接至該電子系統中的複數個除錯功能之中之至少一個除錯功能以自該至少一個除錯功能接收除錯資訊；其中該除錯周邊裝置經組態以將自該至少一個除錯功能接收之該除錯資訊轉化為待提供至該USB集線器之該等USB格式化之資料封包；且其中該USB集線器經組態以經由該至少一個上游介面將該等USB格式化之資料封包提供至該USB PHY。
  2. 如請求項1之EUD，其進一步包含：一EUD電源供應器，其耦接至該USB PHY，其中該EUD電源供應器經組態以將一操作電力提供至該EUD；及一EUD振盪器，其耦接至該USB PHY，其中該EUD振盪器經組態以將一操作時脈提供至該EUD。
  3. 如請求項1之EUD，其進一步包含耦接至該USB PHY之一EUD電 源供應器，其中該EUD電源供應器經組態以將一操作電力提供至該EUD，與該電子系統中之數位供電電壓是否已經設定為非操作位準無關。
  4. 如請求項1之EUD，其進一步包含耦接至該USB PHY之一EUD振盪器，其中該EUD振盪器經組態以將一操作時脈提供至該EUD，與該電子系統中之其他系統時脈是否關閉無關。
  5. 如請求項1之EUD，其包含經組態以啟用該電子系統之一除錯模式之一旁路開關。
  6. 如請求項5之EUD，其中該旁路開關包含：一第一旁路開關，其耦接至該至少一個上游介面及該USB PHY；及一第二旁路開關，其耦接至該電子系統中之一USB控制器及該複數個下游介面中之一者。
  7. 如請求項6之EUD，其進一步包含一斷開連接開關，該斷開連接開關經組態以藉由保持該斷開連接開關斷開而將該電子系統與該USB集線器分離。
  8. 如請求項6之EUD，其進一步包含一斷開連接開關，該斷開連接開關經組態以藉由保持該斷開連接開關閉合而將該電子系統附接至該USB集線器。
  9. 如請求項1之EUD，其包含經組態以藉由將該USB PHY直接連接至該USB控制器而啟用該電子系統之一任務模式之一旁路開關。
  10. 如請求項9之EUD，其中該旁路開關包含：一第一旁路開關，其耦接至該USB PHY且與該至少一個上游介面解耦；及一第二旁路開關，其耦接至該電子系統中之一USB控制器及該第一旁路開關。
  11. 如請求項1之EUD，其中該除錯周邊裝置耦接至該電子系統中之一聯合測試行動群組(JTAG)除錯功能，且經組態以與該各別JTAG除錯功能進行JTAG除錯資訊的發送或接收。
  12. 如請求項1之EUD，其中該除錯周邊裝置耦接至該電子系統中之一串列線除錯(SWD)除錯功能，且經組態以與該各別SWD除錯功能進行SWD除錯資訊的發送或接收。
  13. 如請求項1之EUD，其中該除錯周邊裝置耦接至該電子系統中之一系統追蹤除錯功能，且經組態以與該各別系統追蹤除錯功能進行系統追蹤除錯資訊的發送或接收。
  14. 如請求項1之EUD，其中該除錯周邊裝置耦接至該電子系統中之一通信(COM)埠除錯功能，且經組態以與該各別COM埠除錯功能進行COM埠除錯資訊的發送或接收。
  15. 如請求項1之EUD，其中該USB PHY為一USB高速介面或一USB超高速介面。
  16. 如請求項1之EUD，其中該電子系統為一系統單晶片(SOC)積體電路(IC)。
  17. 如請求項1之EUD，其中該電子系統為包含至少一個次級電子系統之一基於系統級封裝(SIP)之電子系統，其中該至少一個次級電子系統包含具有至少一個次級上游介面之一次級EUD。
  18. 如請求項17之EUD，其中該複數個下游介面中之一者耦接至該至少一個次級上游介面以與該至少一個次級電子系統進行除錯資訊的發送或接收。
  19. 一種用於使用一嵌入式通用串列匯流排(USB)除錯(EUD)在一電子系統中實現一除錯程序之方法，該方法包含：將該電子系統附接至一USB主機；由該EUD偵測該USB主機之一存在； 由該EUD偵測該除錯程序在該電子系統中是否經准許；自該USB主機接收至少一個EUD組態；由該EUD自該USB主機接收至少一個除錯命令；及根據該至少一個除錯命令收集除錯資訊。
  20. 如請求項19之方法，其中偵測該除錯程序在該電子系統中是否經准許包含偵測在一假狀態中之一除錯停用熔絲。
  21. 如請求項19之方法，其中將該電子系統連接至該USB主機包含將該電子系統之一USB實體(PHY)連接至一個人電腦(PC)。
  22. 一種基於嵌入式通用串列匯流排(USB)除錯(EUD)之測試系統，該系統包含：一USB主機，其包含一USB主機介面；及一電子系統，其包含：一USB實體(PHY)，其經由一USB纜線耦接至該USB主機；一EUD，其包含：一USB集線器，其包含：至少一個上游介面；至少一個第一下游介面，其以通信方式耦接至該至少一個上游介面；及複數個第二下游介面，其以通信方式耦接至該至少一個上游介面；至少一個除錯周邊裝置，其耦接至該複數個第二下游介面中之至少一者；一斷開連接開關，其耦接至該至少一個第一下游介面；一旁路開關，其包含：一導線；一第一旁路開關，其經組態以交替地連接至該至少一 個上游介面及該導線；及一第二旁路開關，其經組態以交替地連接至該導線及該斷開連接開關；一EUD電源供應器，其耦接至該USB PHY；及一EUD振盪器，其耦接至該USB PHY；至少一個除錯功能，其耦接至該至少一個除錯周邊裝置；及一USB控制器，其耦接至該第二旁路開關。
  23. 如請求項22之基於EUD之測試系統，其中該USB主機為一個人電腦(PC)。
  24. 如請求項22之基於EUD之測試系統，其中該USB主機介面為一USB高速介面或一USB超高速介面。
  25. 如請求項22之基於EUD之測試系統，其中該USB PHY為一USB高速介面或一USB超高速介面。
  26. 如請求項22之基於EUD之測試系統，其中該至少一個除錯周邊裝置經組態成為一除錯控制周邊裝置。
  27. 如請求項22之基於EUD之測試系統，其中該斷開連接開關為一基於軟體之雙向斷開閉合開關或一基於硬體之雙向斷開閉合開關。
  28. 如請求項22之基於EUD之測試系統，其中該斷開連接開關與該至少一個第一下游介面整合。
  29. 如請求項22之基於EUD之測試系統，其中該第一旁路開關及該第二旁路開關為三向開關。
  30. 如請求項22之基於EUD之測試系統，其中該至少一個第一下游介面及該複數個第二下游介面為USB下游介面。
  31. 一種在一電子系統中的嵌入式通用串列匯流排(USB)除錯(EUD)，該EUD包含： 一USB集線器，其包含：至少一個上游介面，其待耦接至該電子系統中之一USB實體(PHY)；及複數個下游介面，其以通信方式耦接至該至少一個上游介面；及至少一個除錯周邊裝置，其耦接至該複數個下游介面中之至少一者，其中該至少一個除錯周邊裝置經組態以經由該複數個下游介面中之該至少一者與該USB集線器交換經USB格式化之資料封包；其中該至少一個除錯周邊裝置以通信方式耦接至該電子系統中的複數個除錯功能之中之至少一個除錯功能以將控制資訊發送至該至少一個除錯功能及/或自該至少一個除錯功能接收除錯資訊；其中該至少一個除錯周邊裝置經組態以將自該至少一個除錯功能接收之該除錯資訊轉化為待提供至該USB集線器之該經USB格式化之資料封包；其中該至少一個除錯周邊裝置經組態以控制該電子系統；及其中該USB集線器經組態以經由該至少一個上游介面將該經USB格式化之資料封包提供至該USB PHY。
  32. 一種在一電子系統中的嵌入式通用串列匯流排(USB)除錯(EUD)，該EUD包含：一構件，其用於將該電子系統附接至一USB主機；一構件，其用於由該EUD偵測該USB主機之一存在；一構件，其用於由該EUD偵測該除錯程序在該電子系統中是否經准許；一構件，其用於由該EUD自該USB主機接收至少一個EUD組 態；一構件，其用於由該EUD自該USB主機接收至少一個除錯命令；及一構件，其用於根據該至少一個除錯命令收集除錯資訊。
TW104132730A 2014-10-30 2015-10-05 用於電子系統中多重介面除錯之嵌入式通用串列匯流排除錯 TWI689813B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/527,873 US9684578B2 (en) 2014-10-30 2014-10-30 Embedded universal serial bus (USB) debug (EUD) for multi-interfaced debugging in electronic systems
US14/527,873 2014-10-30

Publications (2)

Publication Number Publication Date
TW201633128A true TW201633128A (zh) 2016-09-16
TWI689813B TWI689813B (zh) 2020-04-01

Family

ID=54293427

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104132730A TWI689813B (zh) 2014-10-30 2015-10-05 用於電子系統中多重介面除錯之嵌入式通用串列匯流排除錯

Country Status (16)

Country Link
US (1) US9684578B2 (zh)
EP (1) EP3213215B1 (zh)
JP (1) JP6594972B2 (zh)
KR (1) KR20170078662A (zh)
CN (1) CN107077409B (zh)
AU (1) AU2015339839A1 (zh)
BR (1) BR112017008712A2 (zh)
CA (1) CA2962771A1 (zh)
CL (1) CL2017001033A1 (zh)
CO (1) CO2017003937A2 (zh)
MX (1) MX2017005636A (zh)
PH (1) PH12017500531A1 (zh)
RU (1) RU2017114719A (zh)
SG (1) SG11201702090QA (zh)
TW (1) TWI689813B (zh)
WO (1) WO2016069206A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201627862A (zh) * 2015-01-26 2016-08-01 鴻海精密工業股份有限公司 除錯電路、除錯請求電路及除錯系統
US20170138998A1 (en) * 2015-11-16 2017-05-18 Mediatek Inc. Testing Device for Connection Interface and Related Testing Methods
US10503683B2 (en) * 2015-11-20 2019-12-10 Parade Technologies, Ltd. Service redirect over USB Type-C
US10705142B2 (en) * 2016-12-29 2020-07-07 Intel Corporation Device, system and method for providing on-chip test/debug functionality
KR102376750B1 (ko) 2018-09-13 2022-03-21 한국전자통신연구원 디버깅을 위한 네트워크를 포함하는 시스템 온 칩
US10846201B1 (en) * 2018-09-21 2020-11-24 Amazon Technologies, Inc. Performance debug for networks
FR3089657B1 (fr) * 2018-12-06 2021-05-28 Idemia Identity & Security France Dispositif tel qu’un objet connecté pourvu de moyens pour contrôler l’exécution d’un programme exécuté par le dispositif
KR20200123680A (ko) * 2019-04-22 2020-10-30 에스케이하이닉스 주식회사 테스트 기판
TWI710778B (zh) * 2019-12-04 2020-11-21 瑞軒科技股份有限公司 自動化測試系統及其裝置
TWI748297B (zh) 2019-12-04 2021-12-01 瑞軒科技股份有限公司 自動化測試方法
CN112416835A (zh) * 2021-01-25 2021-02-26 智道网联科技(北京)有限公司 智能车载网联终端主板、智能车载网联终端及调试方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732301B1 (en) * 2000-03-06 2004-05-04 Hewlett-Packard Development Company, L.P. Serial bus diagnostic port of a digital system
US6823224B2 (en) 2001-02-21 2004-11-23 Freescale Semiconductor, Inc. Data processing system having an on-chip background debug system and method therefor
JP4479002B2 (ja) 2004-03-31 2010-06-09 日本電気株式会社 Ｃｐｕの省電力機能を有する機器のデバッグシステム及び方法
US20050268195A1 (en) * 2004-04-29 2005-12-01 Lund Morten W Apparatus and method for improving emulation speed of high-level languages in on-chip emulation systems
CN100435110C (zh) * 2004-11-26 2008-11-19 上海芯华微电子有限公司 片上系统的片上调试器
JP4222370B2 (ja) 2006-01-11 2009-02-12 セイコーエプソン株式会社 デバッグ支援装置及びデバッグ処理方法をコンピュータに実行させるためのプログラム
JP4422134B2 (ja) * 2006-09-29 2010-02-24 Ｏｋｉセミコンダクタ株式会社 Ｕｓｂテスト回路
US8205095B2 (en) 2007-11-02 2012-06-19 Nvidia Corporation Method and system for remotely debugging a failed computer machine
US8296469B2 (en) * 2008-12-31 2012-10-23 Intel Corporation Scalable method and apparatus for link with reconfigurable ports
US8332641B2 (en) * 2009-01-30 2012-12-11 Freescale Semiconductor, Inc. Authenticated debug access for field returns
US8683221B2 (en) * 2010-05-18 2014-03-25 Lsi Corporation Configurable memory encryption with constant pipeline delay in a multi-core processor
US8487655B1 (en) * 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
TW201145016A (en) * 2010-06-15 2011-12-16 Nat Univ Chung Cheng Non-intrusive debugging framework for parallel software based on super multi-core framework
GB2483907A (en) * 2010-09-24 2012-03-28 Advanced Risc Mach Ltd Privilege level switching for data processing circuitry when in a debug mode
US9037911B2 (en) * 2010-12-09 2015-05-19 Advanced Micro Devices, Inc. Debug state machines and methods of their operation
US8826081B2 (en) 2011-08-25 2014-09-02 Ultrasoc Technologies, Ltd. Data processing apparatus and related methods of debugging processing circuitry
GB2500074B (en) 2012-07-09 2014-08-20 Ultrasoc Technologies Ltd Debug architecture
GB2500441B (en) 2012-07-09 2014-03-05 Ultrasoc Technologies Ltd Data prioritisation in a debug architecture
US9927486B2 (en) 2012-07-09 2018-03-27 Ultrasoc Technologies Ltd. Debug architecture
CN103226506B (zh) * 2013-04-28 2015-04-22 杭州士兰微电子股份有限公司 内嵌于芯片的usb转jtag调试装置及其调试方法
US9404968B1 (en) * 2013-10-25 2016-08-02 Altera Corporation System and methods for debug connectivity discovery
TWM483532U (zh) * 2014-01-21 2014-08-01 Elitegroup Computer Sys Co Ltd 主機板及除錯裝置
CN203838699U (zh) * 2014-05-29 2014-09-17 国家电网公司 一种多功能调试接口转换装置

Also Published As

Publication number Publication date
WO2016069206A1 (en) 2016-05-06
US20160124822A1 (en) 2016-05-05
RU2017114719A3 (zh) 2019-04-24
US9684578B2 (en) 2017-06-20
JP2017537382A (ja) 2017-12-14
CA2962771A1 (en) 2016-05-06
EP3213215B1 (en) 2019-11-20
CO2017003937A2 (es) 2017-07-11
SG11201702090QA (en) 2017-05-30
EP3213215A1 (en) 2017-09-06
RU2017114719A (ru) 2018-12-03
CN107077409A (zh) 2017-08-18
MX2017005636A (es) 2017-06-29
AU2015339839A1 (en) 2017-04-13
CN107077409B (zh) 2021-01-15
CL2017001033A1 (es) 2018-01-05
PH12017500531A1 (en) 2017-08-07
TWI689813B (zh) 2020-04-01
KR20170078662A (ko) 2017-07-07
BR112017008712A2 (pt) 2017-12-19
JP6594972B2 (ja) 2019-10-23

Similar Documents

Publication Publication Date Title
TWI689813B (zh) 用於電子系統中多重介面除錯之嵌入式通用串列匯流排除錯
TWI650565B (zh) 藉由使用一聯合測試行動群組（ｊｔａｇ）介面以重建相連於一掃描鏈內之正反器之値的積體電路（ｉｃ）、一種操作該ｉｃ之方法以及具有該ｉｃ的裝置
US11204857B2 (en) Integrated circuit and application processor
TWI476425B (zh) 自動測試設備
US20110239196A1 (en) Micro-Task Pipeline Visualization
US9274174B2 (en) Processor TAP support for remote services
US20150127994A1 (en) Trace Data Export to Remote Memory Using Remotely Generated Reads
US20150127993A1 (en) Trace Data Export to Remote Memory Using Memory Mapped Write Transactions
US20170286254A1 (en) Method and apparatus for using target or unit under test (uut) as debugger
US20180373607A1 (en) System, Apparatus And Method For Non-Intrusive Platform Telemetry Reporting Using An All-In-One Connector
US11474151B2 (en) Lockstep comparators and related methods
US20080010541A1 (en) Integrated circuit device, debugging tool, debugging system, microcomputer, and electronic instrument
US7908533B2 (en) Processor to JTAG test access port interface
US9804224B2 (en) Integrated circuit and method of operating an integrated circuit
TW201341812A (zh) 傳輸介面及判斷傳輸訊號之方法
US11257560B2 (en) Test architecture for die to die interconnect for three dimensional integrated circuits
US9804991B2 (en) High-frequency signal observations in electronic systems
JP2011028308A (ja) 半導体装置及びソフトウェア開発支援装置
US8458539B2 (en) G-ODLAT on-die logic analyzer trigger with parallel vector finite state machine
JP2011155066A (ja) 半導体処理装置、および半導体処理システム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees