TWM483532U - 主機板及除錯裝置 - Google Patents

Description

主機板及除錯裝置

本創作係為一種主機板及除錯裝置，尤其是一種利用USB連接埠偵測錯誤的主機板及具USB連接介面的除錯裝置。

傳統主機板的除錯測試是要將測試卡直接插在主機板上的特定插槽，例如PCI插槽、LPC插槽、或者ISA插槽等等，才可進行主機板的除錯測試，藉以獲知主機板的功能是否正常。然而，這些插槽在組裝成電腦主機後，就會被外殼封閉。換言之，如果是完成組裝後的主機板，若要進行除錯偵測，就必須拆除外殼後，才可插卡偵測。

如此一來，對於測試主機板的操作而言，若須拆除外殼，則十分麻煩。尤其是有些除錯測試所發現的問題根本無須拆除外殼即可解決，拆除/組裝外殼就會是冗贅的無效作業。

有鑒於此，傳統的除錯測試十分的不方便，而且還需費時拆除/組裝主機。故有必要創作出一種新式的除錯測試，以解決先前技術之缺失。

本創作之主要目的係在提供一種主機板，其可提供除錯裝置所需的訊號，並透過USB連接埠傳輸，以免去拆除/組裝主機板的外殼，即可進行除錯 偵測。本創作之另一目的係在提供一種除錯裝置，其具有USB連接介面，可直接插入至主機板上的USB連接埠，藉此進行除錯偵測。

因此本創作提供一種主機板，其包括：一USB連接埠、一切換控制器、以及一控制晶片。切換控制器與控制晶片之間連接一資料與時序(data and clock)匯流排，較佳者，該資料與時序匯流排是一系統晶片匯流排(SM Bus)、一內部整合電路匯流排(I2C Bus)、一串列周邊匯流排(SPI Bus)、或者其他類似者。控制晶片與一低針腳數匯流排(LPC bus)相連接，藉此該控制晶片接收來自低針腳數匯流排的訊號，將低針腳數匯流排的訊號轉換成資料與時序匯流排所能溝通的資料與時序訊號，並將該資料與時序訊號傳送至切換控制器。切換控制器還連接一USB匯流排，且該切換控制器切換選擇將一USB溝通訊號或該資料與時序訊號傳送至該USB連接埠。

較佳者，該切換控制器是一MUX多工器。在相同或不同實施例中，該控制晶片為一嵌入式控制器(Embedded Controller)或是一超級輸入輸出晶片(Super I/O chip)。

此外，本創作還提供一種相對應的除錯(debug)裝置。該除錯裝置包括一USB連接介面，該USB連接介面係對應於前述的USB連接埠，且可插入至該USB連接埠。該USB連接介面具有一資料訊號接腳及一時序訊號接腳。當除錯裝置的USB連接介面插入至該USB連接埠，該資料訊號接腳及該時序訊號接腳接收來自該USB連接埠的該資料與時序訊號。

較佳者，除錯裝置更包括一接收器及一顯示器，該接收器將該資料與時序訊號傳送至該顯示器顯示。該顯示器可以為七段顯示器、LCD顯示器、或其他類似者。

在另一實施例中，除錯裝置更包括一接收器及一轉接器，其中該轉接器可連接一外部電腦，該接收器將該資料與時序訊號傳送至該轉接器，透過轉接器將該資料與時序訊號傳送至外部電腦。

由於本創作構造新穎，能提供產業上利用，且確有增進功效，故依法申請新型專利。

1‧‧‧主機板

11‧‧‧USB連接埠

12‧‧‧切換控制器

13‧‧‧控制晶片

14‧‧‧USB匯流排

15‧‧‧資料與時序匯流排

16‧‧‧低針腳數匯流排

2A、2B‧‧‧除錯裝置

21‧‧‧USB連接介面

211‧‧‧資料訊號接腳

212‧‧‧時序訊號接腳

22‧‧‧接收器

23‧‧‧顯示器

24‧‧‧轉接器

圖1係本創作之主機板的架構方塊示意圖。

圖2A係本創作之除錯裝置的架構方塊示意圖。

圖2B係本創作之除錯裝置的另一實施例的架構方塊示意圖。

圖3係本創作之除錯裝置的使用流程圖。

為讓本創作之上述和其他目的、特徵和優點能更明顯易懂，下文特舉出本創作之具體實施例，並配合所附圖式，作詳細說明如下。

請參考圖1，本創作的主機板1包括：一USB連接埠11、一切換控制器12、以及一控制晶片13。切換控制器12與控制晶片13之間連接一資料與時序(data and clock)匯流排15，較佳者，該資料與時序匯流排15可以是一系統晶片匯流排(SM Bus)、一內部整合電路匯流排(I2C Bus)、一串列周邊匯流排(SPI Bus)、或其他類似者具有溝通「資料訊號」與「時序訊號」的匯流排。控制晶片13與一低針腳數匯流排(LPC bus)16相連接，以接收來自低針腳數匯流排16的訊號。 切換控制器12還連接一USB匯流排14。低針腳數匯流排16與USB匯流排14分別連接到晶片組18，例如南橋、北橋、或其他晶片組，以達成訊號的溝通。

控制晶片13將低針腳數匯流排16的訊號轉換成資料與時序匯流排15所能溝通的資料與時序訊號，並將該資料與時序訊號傳送至切換控制器12。該切換控制器12切換選擇將USB溝通訊號或該資料與時序訊號其中之一傳送至USB連接埠11。

較佳者，本創作的切換控制器12是MUX多工器。在相同或不同實施例中，控制晶片13則為嵌入式控制器(Embedded Controller)、超級輸入輸出晶片(Super I/O chip)、或是其他類似者。

請參考圖2A，本創作還提供一種相對應的除錯(debug)裝置2A。除錯裝置2A包括一USB連接介面21，該USB連接介面21係對應於前述的USB連接埠11(圖1所示的USB連接埠11)，且可插入至該USB連接埠11。USB連接介面21具有一資料訊號接腳211及一時序訊號接腳212。當除錯裝置2的USB連接介面21插入至USB連接埠11，該資料訊號接腳211及該時序訊號接腳212接收來自USB連接埠11的資料與時序訊號。

請同時參考圖1與圖2A，USB連接介面21還可定義其他接腳，例如以電壓位準高低不同作為不同定義，以使USB連接埠11得以判斷所插入的是除錯裝置或是一般的USB裝置，藉此使該切換控制器12切換選擇將USB溝通訊號或該資料與時序訊號其中之一傳送至USB連接埠11。例如電壓位準高代表為一般的USB裝置，電壓位準低則為除錯裝置，以使該切換控制器12切換選擇將USB匯流排14的USB溝通訊號或低針腳數匯流排16的資料與時序訊號其中之一傳送至USB連接埠11。

較佳者，除錯裝置2A更包括一接收器22及一顯示器23，該接收器22將該資料與時序訊號傳送至該顯示器23顯示。該顯示器23可以為七段顯示器、LCD顯示器、或其他類似者。

在另一實施例中，請參考圖2B，除錯裝置2B更包括一接收器22及一轉接器24。該轉接器24可連接一外部電腦(圖未顯示)，該接收器22將該資料與時序訊號傳送至該轉接器24，透過轉接器24將該資料與時序訊號傳送至外部電腦顯示。

請參考圖3，其顯示本創作的除錯裝置的使用流程圖。以下的元件編號並非限制本創作，其僅是用以說明實施例。首先是判斷步驟S301：判斷是否有除錯裝置2A或2B被置入主機板1的USB連接埠11。如上所述，利用定義除錯裝置2A的USB連接介面21的接腳，當除錯裝置2A或2B被置入主機板1的USB連接埠11，USB連接埠11得以判斷所插入的是除錯裝置或是一般的USB裝置。

若上述步驟S301的判斷為「否」，則流程來到步驟S302：切換控制器12切換選擇將USB溝通訊號傳送至USB連接埠11。例如，切換控制器12選擇切換連接到USB晶片。

若上述步驟S301的判斷為「是」，則流程來到步驟S303：切換控制器12切換選擇將資料與時序訊號(例如I2C訊號)傳送至USB連接埠11。例如，切換控制器12選擇切換連接到控制晶片13。

由於本創作的控制晶片13可將低針腳數(LPC)的訊號轉為具有溝通「資料」與「時序」的訊號(例如適合系統晶片匯流排、內部整合電路匯流排或一串列周邊匯流排等溝通用)，再透過切換控制器12切換傳輸訊號至USB連接埠 11，因此除錯裝置僅需具有USB連接介面，即可利用主機板1的USB連接埠11達成除錯偵測，而可免去拆除/組裝主機外殼，使得除錯偵測更為便利。

綜上所陳，本創作無論就目的、手段及功效，在在均顯示其迥異於習知技術之特徵，懇請 貴審查委員明察，早日賜准專利，俾嘉惠社會，實感德便。惟應注意的是，上述諸多實施例僅係為了便於說明而舉例而已，本創作所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

1‧‧‧主機板

11‧‧‧USB連接埠

12‧‧‧切換控制器

13‧‧‧控制晶片

14‧‧‧USB匯流排

15‧‧‧資料與時序匯流排

16‧‧‧低針腳數匯流排

Claims (9)

1. 一種主機板，其包括： 一USB連接埠； 一切換控制器，其分別連接一USB匯流排及一資料與時序(data and clock)匯流排； 一控制晶片，其分別連接一低針腳數匯流排(LPC bus)及該資料與時序匯流排，該控制晶片接收來自該低針腳數匯流排的訊號轉換成該資料與時序匯流排所能溝通的資料與時序訊號，並且透過該資料與時序匯流排將該資料與時序訊號傳送至該切換控制器，該切換控制器切換選擇將一USB溝通訊號或該資料與時序訊號傳送至該USB連接埠。
2. 如申請專利範圍第1項所述之主機板，其中該切換控制器是一MUX多工器。
3. 如申請專利範圍第1或2項所述之主機板，其中該資料與時序匯流排是一系統晶片匯流排(SM Bus)、一內部整合電路匯流排(I2C Bus)、或者一串列周邊匯流排(SPI Bus)。
4. 如申請專利範圍第1或2項所述之主機板，其中該控制晶片為一嵌入式控制器(Embedded Controller)或是一超級輸入輸出晶片(Super I/O chip)。
5. 如申請專利範圍第3項所述之主機板，其中該控制晶片為一嵌入式控制器(Embedded Controller)或是一超級輸入輸出晶片(Super I/O chip)。
6. 一種除錯(debug)裝置，其包括一USB連接介面，該USB連接介面係對應於如申請專利範圍第1項所述之主機板的USB連接埠，其中該USB連接介面具有一資料訊號接腳及一時序訊號接腳，當該除錯裝置的USB連接介面插入至該USB連接埠，該資料訊號接腳及該時序訊號接腳接收來自該USB連接埠的該資料與時序訊號。
7. 如申請專利範圍第6項所述之除錯裝置，更包括一接收器及一顯示器，該接收器將該資料與時序訊號傳送至該顯示器顯示。
8. 如申請專利範圍第7項所述之除錯裝置，其中該顯示器為七段顯示器或LCD顯示器。
9. 如申請專利範圍第6項所述之除錯裝置，更包括一接收器及一轉接器，其中該轉接器可連接一外部電腦，該接收器將該資料與時序訊號傳送至該轉接器。