CN110347139A - 一种i2c总线的测试治具 - Google Patents

一种i2c总线的测试治具 Download PDF

Info

Publication number
CN110347139A
CN110347139A CN201910429782.3A CN201910429782A CN110347139A CN 110347139 A CN110347139 A CN 110347139A CN 201910429782 A CN201910429782 A CN 201910429782A CN 110347139 A CN110347139 A CN 110347139A
Authority
CN
China
Prior art keywords
bus
test fixture
tested
target
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910429782.3A
Other languages
English (en)
Inventor
尤信富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Wave Intelligent Technology Co Ltd
Original Assignee
Suzhou Wave Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Wave Intelligent Technology Co Ltd filed Critical Suzhou Wave Intelligent Technology Co Ltd
Priority to CN201910429782.3A priority Critical patent/CN110347139A/zh
Publication of CN110347139A publication Critical patent/CN110347139A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24065—Real time diagnostics

Abstract

本申请公开了一种I2C总线的测试治具，包括：微控制器，用于对待测试电路板上的I2C总线提供一路目标测试信号和一路目标中断信号；I2C总线多路复用器，用于将目标测试信号转换为N路目标测试信号，并将目标中断信号转换为N路目标中断信号；其中，N≥2。通过本申请所提供的测试治具，可以同时输出N路目标测试信号和N路目标中断信号，这样工作人员就可以利用该测试治具对待测试电路板上的多路I2C总线进行测试，由此就相对减少了工作人员对待测试电路板上的I2C总线进行测试时所需要的时间。

Description

一种I2C总线的测试治具
技术领域
本发明涉及测试技术领域，特别涉及一种I2C总线的测试治具。
背景技术
随着大数据时代的到来，服务器在通信领域当中得到了极为广泛的应用，在服务器上通常会设置有实现不同逻辑功能的电路板，在实际应用当中，为了检测服务器中的各个电路板能否实现正常的数据通信，通常需要对待测电路板上每一路I2C总线进行测试。在现有技术当中，如果需要对服务器中待测电路板上的各路I2C总线进行测试时，通常需要工作人员利用一路目标测试信号和一路目标中断信号对待测电路板上的每一路I2C总线进行单独测试，并且，工作人员在对待测电路板上的I2C总线进行测试的过程中，一次只能对待测电路板上的一路I2C总线进行测试。显然，此种测试方式，浪费了工作人员大量的宝贵时间。
所以，如何减少工作人员在对待测电路板上I2C总线进行测试时的时间，是本领域技术人员亟待解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种I2C总线的测试治具，以减少工作人员在对待测电路板上I2C总线进行测试时的时间。其具体方案如下：
一种I2C总线的测试治具，包括：
微控制器，用于对待测试电路板上的I2C总线提供一路目标测试信号和一路目标中断信号；
I2C总线多路复用器，用于将所述目标测试信号转换为N路所述目标测试信号，并将所述目标中断信号转换为N路所述目标中断信号；其中，N≥2。
优选的，所述微控制器具体为CPU。
优选的，所述CPU具体为ADM3202。
优选的，所述微控制器具体为MCU。
优选的，所述MCU具体为R5F56217BDFB。
优选的，所述I2C总线多路复用器中的各个通信信道具有不同的通讯地址。
优选的，所述I2C总线多路复用器上还设置有用于显示所述各个通信信道是否处于通路状态的指示灯。
优选的，所述I2C总线多路复用器具体为I2C总线四路复用器。
优选的，所述I2C总线四路复用器具体为PCA9544A或PCA9545A或PCA9546A。
可见，在本发明中，首先是在I2C总线的测试治具中设置有用于对待测试电路板上的I2C总线提供一路目标测试信号和一路目标中断信号的微控制器，以及分别将目标测试信号和目标中断信号转换为N路目标测试信号和N路目标中断信号的I2C总线多路复用器。这样当工作人员将待测电路板上的多路I2C总线与该测试治具中的I2C总线多路复用器进行连接时，利用该测试治具就可以对待测试电路板上的多路I2C总线同时提供多路目标测试信号和多路目标中断信号，由此工作人员就可以利用该测试治具对待测试电路板上的多路I2C总线同时进行测试。相比于现有技术，需要工作人员对待测试电路板上的每一路I2C总线进行单独测试，并且，一次只能利用一路目标测试信号和一路目标中断信号对待测电路板上的一路I2C总线进行测试而言，通过本发明所提供的测试治具，可以使得工作人员对待测试电路板上的多路I2C总线同时进行测试，由此就相对减少了工作人员对待测电路板上I2C总线进行测试所需要的时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种I2C总线的测试治具的结构图；
图2为本发明实施例提供的另一种I2C总线的测试治具的结构图；
图3为本发明实施例提供的一种对待测试电路板上的I2C总线进行测试的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图1，图1为本发明实施例提供的一种I2C总线的测试治具的结构图。该I2C总线的测试治具包括：
微控制器11，用于对待测试电路板上的I2C总线提供一路目标测试信号和一路目标中断信号；
I2C总线多路复用器12，用于将目标测试信号转换为N路目标测试信号，并将目标中断信号转换为N路目标中断信号；其中，N≥2。
在本实施例中，为了使得I2C总线的测试治具可以对待测试电路板上的多路I2C总线同时进行测试，是在该测试治具中设置了用于对待测电路板上的I2C总线提供一路目标测试信号和一路目标中断信号的微控制器11，以及用于将一路目标测试信号和一路目标中断信号分别转换为N路目标测试信号和N路目标中断信号的I2C总线多路复用器12。这样工作人员在使用该测试治具对待测试电路板上的I2C总线进行测试时，只需要将待测试电路板上的I2C总线与I2C总线多路复用器12上的相应接口进行连接，就可以利用该测试治具对待测试电路板上的多路I2C总线提供多路目标测试信号和多路目标中断信号。
具体的，微控制器11可以为待测试电路提供一路目标测试信号和一路中断目标中断信号，并通过SDL/SCA通道将这一路目标测试信号传输至I2C总线多路复用器12，通过INT#通道将这一路目标中断信号传输至I2C总线多路复用器12；当I2C总线多路复用器12接收到目标测试信号和目标中断信号之后，就可以通过I2C多路复用器上的SCL0/SCA0通道、SCL1/SCA1通道、SCL2/SCA2通道、……SCLN/SCAN通道将这一路目标测试信号转换为N路目标测试信号，以及通过I2C多路复用器上的INT#0通道、INT#1通道、INT#2通道、……INT#N通道将这一路目标中断信号转换为N路目标中断信号，这样一来，该测试治具就可以为待测电路板上的多路I2C总线提供多路目标测试信号和目标中断信号，这样利用该测试治具就可以对待测试电路板上的多路I2C总线同时进行测试，并由此减少工作人员在对待测试电路板上多路I2C总线进行测试的时间。
请参见图2，图2为本发明实施例提供的一种具体的I2C总线的测试治具的结构图。在本实施例中，通过测试治具10可以将微控制器11为待测试电路板20所提供的一路目标测试信号和一路目标中断信号转换为四路目标测试信号和四路目标中断信号。也即，微控制器11通过SCL/SDA通道将一路目标测试信号传输到I2C总线四路复用器121，通过INT通道将一路目标中断信号传输到I2C总线四路复用器121，之后，I2C总线四路复用器121通过SCL0/SCA0通道、SCL1/SCA1通道、SCL2/SCA2通道和SCL3/SCA3通道将这一路目标测试信号转换为四路目标测试信号，通过INT#0通道、INT#1通道、INT#2通道和INT#3通道将这一路目标中断信号转换为四路目标中断信号，这样工作人员就可以利用测试治具10同时对待测试电路板20上的四路I2C总线进行测试。
具体的，在本实施例中，可以以待测试电路板20上的一路I2C总线为例进行说明，也即，当将待测试电路板20通过SCL/SCA通道与测试治具10中的I2C总线四路复用器121中的SCL0/SDA0通道相连时，就可以得到一路目标测试信号；当将待测试电路板20上的GPIO通道与测试治具10中的I2C总线四路复用器121中INT#0通道相连时，就可以得到一路目标中断信号。这样工作人员就可以对待测试电路板20上的一路I2C总线进行测试，通过同样的方法，工作人员依次可以将待测试电路板20上的其它I2C总线与I2C总线四路复用器121上的对应接口进行连接，就可以对待测电路板20上的其它I2C总线进行测试。
另外，需要说明的是，在图1和图2当中的微控制器11、I2C总线多路复用器12和IC2总线四路复用器121的外围电路所连接的电阻都为上拉电阻，此处，设置上拉电阻的目的是为了保证I2C总线的测试治具的正常运行，此操作为本领域技术人员所熟知的内容，所以，在本实施例中不再作具体赘述。
请参见图3，图3为本发明实施例提供的一种对待测试电路板上的I2C总线进行测试的流程图。该测试流程包括：
步骤S11：利用I2C总线的测试治具上特定地址的通信信道向待测试电路板上的一路I2C总线发送一路目标测试信号或者是目标中断信号；
步骤S12：等待目标测试信号或者是目标中断信号的响应时间；
步骤S13：判断待测试电路板反馈的响应时间是否超过预设阈值；若是，则执行步骤S14；若否，则执行步骤S15；
步骤S14：判定I2C总线正常；
步骤S15：判定I2C总线存在问题，并返回错误。
可见，通过此种方法能够使得工作人员及时知晓待测试电路板上的I2C总线是否出现了问题，并以此完成对待测试电路板上的I2C总线进行测试的测试流程。
需要说明的是，在实际应用当中，可以将微控制器11设置为任意可以向待测试电路板提供一路目标测试信号和一路目标中断信号的逻辑器件，比如：单片机、CPU(CentralProcessing Unit，中央处理器)或者是MCU(Microcontroller Unit，微控制单元)等等；可以将I2C总线多路复用器12设置为I2C总线四路复用器或者是I2C总线八路复用器等等。
可见，在本实施例中，首先是在I2C总线的测试治具中设置有用于对待测试电路板上的I2C总线提供一路目标测试信号和一路目标中断信号的微控制器，以及分别将目标测试信号和目标中断信号转换为N路目标测试信号和N路目标中断信号的I2C总线多路复用器。这样当工作人员将待测电路板上的多路I2C总线与该测试治具中的I2C总线多路复用器进行连接时，利用该测试治具就可以对待测试电路板上的多路I2C总线同时提供多路目标测试信号和多路目标中断信号，由此工作人员就可以利用该测试治具对待测试电路板上的多路I2C总线同时进行测试。相比于现有技术，需要工作人员对待测试电路板上的每一路I2C总线进行单独测试，并且，一次只能利用一路目标测试信号和一路目标中断信号对待测电路板上的一路I2C总线进行测试而言，通过本实施例所提供的测试治具，可以使得工作人员对待测试电路板上的多路I2C总线同时进行测试，由此就相对减少了工作人员对待测电路板上I2C总线进行测试所需要的时间。
基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，微控制器11具体为CPU。
在本实施例中，可以将微控制器11设置为CPU，因为通过CPU可以对计算机指令进行解释，并对计算机软件中的数据进行处理，所以，可以利用CPU对待测试电路板上的I2C总线提供目标测试信号和目标中断信号，以对待测试电路板上的I2C总线进行测试。并且，CPU还具有较快的数据处理速度，以及较低的能耗量，所以，当将微控制器11设置为CPU时，还可以相对提高对待测试电路板上的I2C总线提供目标测试信号和目标中断信号的触发时间。
可见，通过本实施例所提供的技术方案，可以相对提高在利用该测试治具时对待测试电路板上的I2C总线进行测试时的测试速度。
作为一种优选的实施方式，CPU具体为ADM3202。
在实际应用当中，可以将CPU设置为ADM3202，因为ADM3202的数据速率为460kps，额定电源电压为3.3V，符合EIA-232规范，并且，ADM3202还具有低功耗关断功能，以及对外围电路提供ESD保护，由此就使得该测试治具在使用过程中更具有安全性。
基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，微控制器11具体为MCU。
在实际应用当中，除了可以将微控制器11设置为CPU之外，还可以将微控制器11设置为MCU，因为MCU是一种具有逻辑计算功能的芯片，所以，利用MCU也可以为待测试电路板上的I2C总线提供相应的目标测试信号和目标中断信号。并且，MCU的体积小巧、价格低廉，所以，当将微控制器11设置为MCU时，不仅可以减少微控制器11对测试治具的空间占用量，而且，也可以相对降低该测试治具的造价成本。
显然，通过本实施例所提供的技术方案，可以进一步减少微控制器对I2C总线的测试治具的空间占用量。
作为一种优选的实施方式，MCU具体为R5F56217BDFB。
在实际应用当中，可以将MCU设置为R5F56217BDFB，因为该种芯片不仅使用能耗较低，而且，该芯片还可以在-40℃到80℃的环境温度下进行工作，由此就可以提高该I2C总线的测试治具在使用过程中的整体可靠性。
基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，I2C总线多路复用器12中的各个通信信道具有不同的通讯地址。
在本实施例中，I2C总线多路复用器12中的各个通信信道还具有不同的通讯地址，这样当利用该I2C总线的测试治具对待测试电路板上的I2C总线进行测试时，I2C总线多路复用器12上的各个通信信道就可以对应连接待测试电路板上不同地址的I2C总线，这样就可以避免在对待测试电路板上各个I2C总线进行测试过程中，各个I2C总线之间的相互串扰，由此就可以使得I2C总线的测试结果更为准确、可靠。
显然，通过本实施例所提供的技术方案，可以相对提高对待测试电路板上I2C总线的测试精度。
作为一种优选的实施方式，I2C总线多路复用器12上还设置有用于显示各个通信信道是否处于通路状态的指示灯。
在实际应用当中，还可以在I2C总线多路复用器12上设置用于显示各个通信信道是否处于通路状态的指示灯，这样工作人员就可以通过I2C总线多路复用器12上的指示灯更为直观、清楚地知悉到各个通信信道的通信状态。
并且，指示灯还具有价格便宜、体积小巧的优点，所以，在I2C总线多路复用器12上设置指示灯，不仅可以相对降低I2C总线多路复用器12的造价成本，而且，也不会占用I2C总线多路复用器12过多的空间面积，这样就能够大大提高工作人员在使用该测试治具时的测试体验。
基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，I2C总线多路复用器12具体为I2C总线四路复用器。
在本实施例中，是将I2C总线多路复用器12设置为I2C总线四路复用器，也即，利用I2C总线四路复用器将微控制器提供的一路目标测试信号和一路目标中断信号分别转换为四路目标测试信号和四路目标中断信号，这样工作人员就可以利用该I2C总线的测试治具对待测试电路板上的四路I2C总线进行同时测试。并且，I2C总线四路复用器在日常生活中也较为常见，这样就可以相对降低I2C总线的测试治具在制造过程中的复杂度。
可见，通过本实施例所提供的技术方案，可以相对降低I2C总线的测试治具在制造过程中的制造难度。
作为一种优选的实施方式，I2C总线四路复用器具体为PCA9544A或PCA9545A或PCA9546A。
在实际应用当中，可以将I2C总线四路复用器设置为PCA9544A或PCA9545A或PCA9546A，因为这三种型号的复用器不仅可以支持2.5V到5V之间的工作电源电压、热插入、低待机电流、5V的输入电压以及0HZ到400kHZ的时钟频率，而且，这三种型号的复用器在上电时没有脉冲干扰，这样就可以使得该I2C总线的测试治具应用在更多的实际场景当中。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种I2C总线的测试治具进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种I2C总线的测试治具，其特征在于，包括：
微控制器，用于对待测试电路板上的I2C总线提供一路目标测试信号和一路目标中断信号；
I2C总线多路复用器，用于将所述目标测试信号转换为N路所述目标测试信号，并将所述目标中断信号转换为N路所述目标中断信号；其中，N≥2。
2.根据权利要求1所述的测试治具，其特征在于，所述微控制器具体为CPU。
3.根据权利要求2所述的测试治具，其特征在于，所述CPU具体为ADM3202。
4.根据权利要求1所述的测试治具，其特征在于，所述微控制器具体为MCU。
5.根据权利要求4所述的测试治具，其特征在于，所述MCU具体为R5F56217BDFB。
6.根据权利要求1所述的测试治具，其特征在于，所述I2C总线多路复用器中的各个通信信道具有不同的通讯地址。
7.根据权利要求6所述的测试治具，其特征在于，所述I2C总线多路复用器上还设置有用于显示所述各个通信信道是否处于通路状态的指示灯。
8.根据权利要求1至7任一项所述的测试治具，其特征在于，所述I2C总线多路复用器具体为I2C总线四路复用器。
9.根据权利要求8所述的测试治具，其特征在于，所述I2C总线四路复用器具体为PCA9544A或PCA9545A或PCA9546A。
CN201910429782.3A 2019-05-22 2019-05-22 一种i2c总线的测试治具 Pending CN110347139A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910429782.3A CN110347139A (zh) 2019-05-22 2019-05-22 一种i2c总线的测试治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910429782.3A CN110347139A (zh) 2019-05-22 2019-05-22 一种i2c总线的测试治具

Publications (1)

Publication Number Publication Date
CN110347139A true CN110347139A (zh) 2019-10-18

Family

ID=68174660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910429782.3A Pending CN110347139A (zh) 2019-05-22 2019-05-22 一种i2c总线的测试治具

Country Status (1)

Country Link
CN (1) CN110347139A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116521468A (zh) * 2023-07-05 2023-08-01 西安智多晶微电子有限公司 一种fpga在线调试方法及支持在线调试的fpga

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117253A (zh) * 2010-12-30 2011-07-06 中国人民解放军海军工程大学 同地址iic器件复用系统及其方法
CN102944852A (zh) * 2012-11-05 2013-02-27 惠州Tcl移动通信有限公司 测试设备及其测试方法
CN103033736A (zh) * 2011-09-30 2013-04-10 飞思卡尔半导体公司 测试多集成电路器件的方法及装置
CN104199796A (zh) * 2014-09-18 2014-12-10 歌尔声学股份有限公司 Iic通信方法以及实现iic通信的嵌入式系统
CN104572382A (zh) * 2013-10-14 2015-04-29 昆达电脑科技(昆山)有限公司 I2c总线测试治具
CN107622032A (zh) * 2017-08-18 2018-01-23 郑州云海信息技术有限公司 一种i2c总线的三线扩展方法及电路
CN207939664U (zh) * 2018-03-26 2018-10-02 伊派克科技(大连)有限公司 数字多接口测试系统
CN108845967A (zh) * 2018-07-03 2018-11-20 广东好帮手环球科技有限公司 一种i2c总线分析装置
CN109342921A (zh) * 2018-10-09 2019-02-15 天津芯海创科技有限公司 一种高速交换芯片的老化测试方法与系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117253A (zh) * 2010-12-30 2011-07-06 中国人民解放军海军工程大学 同地址iic器件复用系统及其方法
CN103033736A (zh) * 2011-09-30 2013-04-10 飞思卡尔半导体公司 测试多集成电路器件的方法及装置
CN102944852A (zh) * 2012-11-05 2013-02-27 惠州Tcl移动通信有限公司 测试设备及其测试方法
CN104572382A (zh) * 2013-10-14 2015-04-29 昆达电脑科技(昆山)有限公司 I2c总线测试治具
CN104199796A (zh) * 2014-09-18 2014-12-10 歌尔声学股份有限公司 Iic通信方法以及实现iic通信的嵌入式系统
CN107622032A (zh) * 2017-08-18 2018-01-23 郑州云海信息技术有限公司 一种i2c总线的三线扩展方法及电路
CN207939664U (zh) * 2018-03-26 2018-10-02 伊派克科技(大连)有限公司 数字多接口测试系统
CN108845967A (zh) * 2018-07-03 2018-11-20 广东好帮手环球科技有限公司 一种i2c总线分析装置
CN109342921A (zh) * 2018-10-09 2019-02-15 天津芯海创科技有限公司 一种高速交换芯片的老化测试方法与系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
周立功 等: "《USB2.0与OTG规范及开发指南》", 30 September 2004, 北京：北京航空航天大学出版社 *
王振生 等: ""基于I2C总线的大型开关矩阵设计与实现"", 《国外电子元器件》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116521468A (zh) * 2023-07-05 2023-08-01 西安智多晶微电子有限公司 一种fpga在线调试方法及支持在线调试的fpga
CN116521468B (zh) * 2023-07-05 2023-09-15 西安智多晶微电子有限公司 一种fpga在线调试方法及支持在线调试的fpga

Similar Documents

Publication Publication Date Title
US9146823B2 (en) Techniques for testing enclosure management controller using backplane initiator
CN102214132B (zh) 一种调试龙芯cpu和南北桥芯片的方法和装置
CN204789908U (zh) 基于LabVIEW的电路板自动测试系统
CN106445858A (zh) 一种信息处理方法、信息处理模组和电子设备
CN109298266A (zh) 测试系统、测试方法、测试装置及存储介质
CN109828872A (zh) 信号测试装置及方法
CN110347139A (zh) 一种i2c总线的测试治具
CN110502464A (zh) 一种热拔插处理方法、装置、设备、系统及可读存储介质
CN109918250A (zh) 一种服务器电源时序测试的方法、装置及可读存储介质
CN100504723C (zh) 电源的usb数据采集装置
US8260976B1 (en) Multiple frequency state detection for serial I/O interfaces
CN106445854A (zh) 支持串行接口透明传输的方法及系统
CN103149468A (zh) 一种电子元器件参数测试装置
CN203643893U (zh) 一种终端设备
CN216388068U (zh) 一种pcie接口验证板及测试系统
CN106055505A (zh) 光模块及光模块中数据的传输方法
CN109994147B (zh) 一种固态硬盘的测试装置及方法
CN104062530A (zh) 一种移动终端硬件故障检测装置及方法
CN114265731A (zh) 一种pcie接口验证板、测试系统及测试方法
Wang et al. The design of high availability hot plug ARINC429 card based on CPCI bus
CN105335322A (zh) 一种spi接口转换i2c总线接口的方法及转换器
CN207650792U (zh) 一种bmc卡和主板
CN104252430A (zh) 一种状态指示的方法及电子设备
CN101840384B (zh) 计算机装置
CN114443404B (zh) 一种ocp接口测试用板卡、测试系统及测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191018