CN1830187A - 测试方法、通信元件及测试系统 - Google Patents
测试方法、通信元件及测试系统 Download PDFInfo
- Publication number
- CN1830187A CN1830187A CNA2004800218843A CN200480021884A CN1830187A CN 1830187 A CN1830187 A CN 1830187A CN A2004800218843 A CNA2004800218843 A CN A2004800218843A CN 200480021884 A CN200480021884 A CN 200480021884A CN 1830187 A CN1830187 A CN 1830187A
- Authority
- CN
- China
- Prior art keywords
- aforementioned
- test signal
- expected value
- delay
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 364
- 238000004891 communication Methods 0.000 title claims abstract description 57
- 230000000052 comparative effect Effects 0.000 claims description 116
- 230000003111 delayed effect Effects 0.000 claims description 80
- 238000010998 test method Methods 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 230000003466 anti-cipated effect Effects 0.000 abstract 2
- 238000003860 storage Methods 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 15
- 230000009471 action Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000001934 delay Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 208000011580 syndromic disease Diseases 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Tests Of Electronic Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种通信元件的测试方法。该测试方法包括：接收根据基准时钟所生成的测试信号并发送的阶段；将测试信号的期待值根据基准时钟生成的阶段；使测试信号延迟的阶段；将延迟的测试信号与期待值进行比较并输出比较结果的阶段；使延迟时间进行变化，并反复进行上述阶段，且在每延迟时间存储比较结果的阶段；根据每延迟时间的比较结果，对测试信号的孔径进行检测的阶段；根据所检测的孔径进行通信元件的好坏判定的阶段。
Description
技术领域
本发明是关于一种测试方法、通信元件及测试系统。特别是本发明关于一种利用实际动作频率对通信元件进行测试的测试方法。
背景技术
在习知技术中，已知有一种利用在通信元件内所内置的测试信号生成器及期待值比较器，检测信号传送中的比特错误，对通信元件的好坏进行判定的测试方法。在该测试方法中，发送侧的通信元件生成测试信号并向接收侧的通信元件发送，接收侧的通信元件将发送侧的通信元件所发送的测试信号与期待值进行比较，对发送侧或接收侧的通信元件的好坏进行判定。由于目前还未发现先期实行的技术文献的存在，所以省略关于先期实行的技术文献的记述。
在习知的测试方法中，接收侧的通信元件将从发送侧的通信元件所发送的测试信号，在作为测试信号的数据单元的周期的单元间隔(interval)的大致中央，与期待值进行比较，并从其比较结果中检测出比特错误。因此，在比特错误的判定基准中不考虑抖动特性的要素。因此，在因细微的干扰要素而产生比特错误这种通信元件中，无法正确地检测出比特错误，难以进行高精度的测试。
发明内容
因此，本发明的目的是提供一种能够解决上述课题的测试方法、通信元件及测试系统。该目的由权利要求范围的独立项中所记述的特征的组合而达成。而且，从属项规定对本发明更加有利的具体例子。
本发明的第1形态提供一种测试方法，为一种对通信元件进行测试的测试方法，包括：产生基准时钟的基准时钟产生阶段；根据基准时钟生成测试信号的测试信号生成阶段；将在测试信号生成阶段所生成的测试信号，由发送部进行发送的发送阶段；将在发送阶段发送部所发送的测试信号，由接收部进行接收的接收阶段；将在接收阶段接收部应接收的测试信号的期待值，根据基准时钟而产生的期待值产生阶段；使在接收阶段接收部所接收的测试信号，对基准时钟进行延迟的延迟阶段；将在延迟阶段被延迟的测试信号，与在期待值产生阶段所产生的期待值进行比较，并输出表示是否一致的比较结果的比较阶段；对应于在延迟阶段使测试信号延迟的延迟时间，将比较阶段的比较结果进行存储的比较结果存储阶段；使延迟阶段的测试信号延迟的延迟时间进行变化，并反复进行延迟阶段、比较阶段及比较结果存储阶段，且在每延迟时间将比较结果进行存储的反复阶段；根据在反复阶段所存储的每延迟时间的比较结果，对在延迟阶段被延迟的测试信号和在期待值产生阶段所产生的期待值相互一致的延迟时间的范围进行检测的检测阶段；根据在检测阶段所检测的延迟时间的范围，进行接收部或发送部的好坏判定的判定阶段。
也可使反复阶段具有在每设定时间使延迟阶段的测试信号延迟的延迟时间变化的阶段；比较阶段具有在设定时间内将测试信号所包含的多个数据单元与期待值依次进行比较的阶段；比较结果存储阶段具有在多个数据单元的至少1个与期待值不一致的情况下，将用于表示在接收阶段中接收部所接收的测试信号与期待值不一致的情况的比较结果进行存储的阶段。反复阶段也可具有使延迟阶段的延迟时间，在测试信号生成阶段所生成的测试信号包含的数据单元的周期以上的范围内进行变化的阶段。判定阶段也可具有根据在检测阶段所检测的延迟时间的范围是否在预先所确定的规定值以上，对接收部或发送部的好坏进行判定的阶段。也可使通信元件包括多个接收部或多个发送部；检测阶段具有根据关于多个接收部或多个发送部的每延迟时间的比较结果，在所有的多个接收部或多个发送部，对在延迟阶段被延迟的测试信号和在期待值产生阶段所产生的期待值相互一致的延迟时间的范围进行检测的阶段。
本发明的第2形态提供一种测试方法，为一种对通信元件进行测试的测试方法，包括：产生基准时钟的基准时钟产生阶段；使基准时钟延迟并生成延迟时钟的延迟时钟产生阶段；根据延迟时钟生成测试信号的测试信号生成阶段；将在测试信号生成阶段所生成的测试信号，由发送部进行发送的发送阶段；将在发送阶段中发送部所发送的测试信号，由接收部进行接收的接收阶段；根据基准时钟，产生在接收阶段接收部应接收的测试信号的期待值的期待值产生阶段；将在接收阶段由接收部接收的测试信号，与在期待值产生阶段所产生的期待值进行比较，并输出表示是否一致的比较结果的比较阶段；与在延迟阶段使基准时钟延迟的延迟时间对应地，将比较阶段的比较结果进行存储的比较结果存储阶段；使延迟时钟生成阶段的基准时钟延迟的延迟时间进行变化，并反复进行测试信号生成阶段、发送阶段、接收阶段、比较阶段及比较结果存储阶段，且在每延迟时间将比较结果进行存储的反复阶段；根据在反复阶段所存储的每延迟时间的比较结果，对在接收阶段接收部所接收的测试信号和在期待值产生阶段所产生的期待值相互一致的延迟时间的范围进行检测的检测阶段；根据在检测阶段所检测的延迟时间的范围，进行接收部或发送部的好坏判定的判定阶段。
本发明的第3形态提供一种通信元件，包括：接收根据基准时钟所生成的测试信号的接收部；使延迟时间依次变化，并使基准时钟延迟而产生延迟时钟的可变延迟部；根据可变延迟部所产生的延迟时钟，使接收部所接收的测试信号延迟的测试信号延迟部；根据基准时钟产生接收部应接收的测试信号的期待值的期待值产生部；将使测试信号延迟部延迟的测试信号，与期待值产生部所产生的期待值依次进行比较，并将表示是否一致的比较结果依次进行输出的期待值比较部。
也可还具有使利用可变延迟部的基准时钟的延迟时间在每设定时间进行变化的可变延迟控制部；将期待值比较部依次输出的比较结果在每设定时间进行保持，且在该设定时间内当期待值比较部至少输出1个表示测试信号与期待值不一致的情况的比较结果时，将表示测试信号与期待值不一致的情况的比较结果进行输出的比较结果保持部。
也可还具有根据比较结果保持部所输出的每延迟时间的比较结果，对使测试信号延迟部延迟的测试信号和期待值生成部所生成的期待值相互一致的延迟时间的范围进行检测的孔径(eye aperature)检测部；根据孔径检测部所检测的延迟时间的范围，进行该通信元件的好坏判定的好坏判定部。
可变延迟部也可具有接收部接收的测试信号所包含的数据单元的周期以上的可变范围。也可还具有产生基准时钟的基准时钟生成部、根据基准时钟生成部所生成的基准时钟而生成测试信号的测试信号生成部、与接收部电气连接并将测试信号生成部所生成的测试信号对接收部进行发送的发送部。
本发明的第4形态提供一种通信元件，包括：使延迟时间依次进行变化，并使基准时钟延迟且产生延迟时钟的可变延迟部；根据延迟时钟生成测试信号的测试信号生成部；发送测试信号生成部所生成的测试信号的发送部；与发送部电气连接，并接收发送部所发送的测试信号的接收部；根据基准时钟产生接收部应接收的测试信号的期待值的期待值生成部；将接收部所接收的测试信号，与期待值产生部所产生的期待值依次进行比较，并将表示是否一致的比较结果依次进行输出的期待值比较部。
本发明的第5形态提供一种测试系统，为一种对发送根据基准时钟所生成的测试信号的发送单元进行测试的测试系统，包括：接收发送单元所发送的测试信号的接收部；使延迟时间依次进行变化，并使基准时钟延迟而产生延迟时钟的可变延迟部；根据可变延迟部所产生的延迟时钟，使接收部所接收的测试信号延迟的测试信号延迟部；根据基准时钟产生接收部应接收的测试信号的期待值的期待值产生部；将使测试信号延迟部延迟的测试信号，与期待值产生部所产生的期待值依次进行比较，并依次输出表示是否一致的比较结果的期待值比较部；使利用可变延迟部的基准时钟的延迟时间在每设定时间进行变化的可变延迟控制部；将期待值比较部依次输出的比较结果在每设定时间进行保持，且在该设定时间内当期待值比较部至少输出1个表示测试信号与期待值不一致的情况的比较结果时，将表示测试信号与期待值不一致的情况的比较结果进行输出的比较结果保持部；根据比较结果保持部所输出的每延迟时间的比较结果，对使测试信号延迟部延迟的测试信号和期待值生成部所生成的期待值相互一致的延迟时间的范围进行检测的孔径检测部；根据孔径检测部所检测的延迟时间的范围，进行发送元件的好坏判定的好坏判定部。
还包括具有接收部、期待值比较部、期待值生成部及比较结果保持部的接收单元，且接收单元对该测试系统可装卸地进行设置。
另外，上述发明的概要并未列举本发明的必要特征的全部，这些特征群的子集也可又形成发明。
如利用本发明的测试方法，藉由使测试信号的延迟时间变化，并进行测试信号和期待值的比较，可对考虑了抖动(jitter)特性的影响的孔径进行检测，并能够根据孔径精度良好地进行通信元件的好坏判定。
附图说明
图1所示为测试系统10的构成的一个例子。
图2所示为孔径的检测方法的一个例子。
图3所示为利用测试系统10的通信元件的测试方法的一个例子。
图4所示为具有多个接收单元40的通信元件的构成的一个例子。
图5所示为比较结果存储部220的构成的一个例子。
图6所示为测试系统60的构成的一个例子。
图7所示为测试系统70的构成的一个例子。
10：测试系统 20：测试控制装置
30：发送单元 40：接收单元
60：测试系统 62：发送单元
64：接收单元 66：测试控制装置
70：测试系统 72：发送单元
74：接收单元 76：测试控制装置
200：基准时钟生成部 210：控制信号发送部
220：比较结果存储部 230：孔径检测部
240：好坏判定部 250：可变延迟控制部
260：可变延迟部 300：测试信号生成部
310：逻辑积电路 320：逻辑和电路
330：驱动器 340：可变延迟控制部
350：可变延迟部 400：接收机
410：可变延迟控制部 420：可变延迟部
430：测试信号延迟部 440：期待值生成部
450：期待值比较部 460：比较结果保持部
500：单元间隔 520：孔径
具体实施方式
下面，通过发明的实施形态对本发明进行说明，但以下的实施形态并不对关于权利要求范围的发明进行限定，而且实施形态中所说明的特征的组合的全部也未必是发明的解决方法所必须的。
图1所示为关于本发明的第1实施形态的测试系统10的构成的一个例子。关于本实施形态的测试系统10的目的在于，藉由对含有发送单位30及/或接收单元40的通信元件进行实际动作频率的信号传送测试，而对通信元件的实际动作频率下的孔径进行仿真式的检测，以进行通信元件的好坏判定。
测试系统10包括生成测试信号并发送的发送单元30、接收发送单元30所发送的测试信号并与期待值进行比较的接收单元40、对利用发送单元30及接收单元40的测试动作进行控制的测试控制装置20。发送单元30及接收单元40可设置在1个通信元件上，并利用所谓的环路背面(loop back)连接进行电气连接，也可分别设置在不同的通信元件上，并在通信元件间进行电气连接。
测试控制装置20具有基准时钟生成部200及控制信号发送部210。基准时钟生成部200产生基准时钟，并供给到发送单元30及接收单元40。例如，基准时钟生成部200产生发送单元30及接收单元40的实际动作频率的基准时钟。基准时钟生成部200为例如在性能测试板上所准备的水晶振荡器和信号振荡器(generator)、在测试系统10内部所组入的振荡电路。而且，基准时钟生成部200也可设置在设有发送单元30及/或接收单元40的通信元件上，测试控制装置20也可对通信元件上所设置的基准时钟生成部200所产生的基准时钟的频率等进行控制。控制信号发送部210为了对发送单元30进行测试信号发送的指示，而生成控制信号并向发送单元30进行发送。例如，控制信号发送部210在测试动作时发送逻辑值1的控制信号，并在进行通常动作的非测试动作时发送逻辑值0的控制信号。
发送单元30具有测试信号生成部300、逻辑积电路310、逻辑和电路320及驱动器330。测试信号生成部300根据基准时钟生成部200所产生的基准时钟，生成测试信号，并输出到逻辑积电路310。例如，测试信号生成部300为LFSR(Linear Feedback Shift Register，线性反馈移位寄存器)这种PRBS(Pseudo Random Bit Stream of Sequences，伪随机二进制序列)生成器等的图案生成多项式电路(polynominal circuit)。
逻辑积电路310进行从控制信号发送部210所发送的控制信号，和测试信号生成部300所生成的测试信号的逻辑积运算，并输出到逻辑和电路320。即，在控制信号为逻辑值1的测试动作时，逻辑积电路310将测试信号生成部300所生成的测试信号输出到逻辑和电路320。另一方面，在控制信号为逻辑值0的非测试动作时，逻辑积电路310不断地对逻辑和电路320输出逻辑值0。而且，逻辑和电路320进行在非测试动作时于发送单元30内部所生成的传送信号，和逻辑积电路310的输出的逻辑和运算，并输出到驱动器330。即，在测试动作时，逻辑和电路320将从逻辑积电路310所输出的测试信号，输出到驱动器330。另一方面，在非测试动作时，逻辑和电路320将在发送单元30内部所生成的传送信号输出到驱动器330。驱动器330为本发明的发送部的一个例子，用于将从逻辑和电路320所接收的传送信号或测试信号，发送到接收单元40。
接收单元40具有接收机400、可变延迟控制部410、可变延迟部420、测试信号延迟部430、期待值产生部440、期待值比较部450及比较结果保持部460。接收机400为本发明的接收部的一个例子，用于接收驱动器330所发送的传送信号或测试信号。可变延迟控制部410利用可变延迟部420对基准时钟的延迟时间进行控制。可变延迟控制部410也可在每次有测试控制装置20的指示时或在每个预先所确定的设定时间，将延迟时间进行变更设定。可变延迟部420为例如可变延迟电路，使从基准时钟生成部200所接收的基准时钟，根据可变延迟控制部410的控制进行延迟，并生成延迟时钟。另外，可变延迟部420最好具有测试信号所包含的数据单元的周期即单元间隔以上的可变范围。
测试信号延迟部430为例如双稳态多谐振荡器电路(flip-flopcircuit)，根据可变延迟部420所生成的延迟时钟，使接收机400接收的测试信号延迟，并输出到期待值比较部450。期待值生成部440根据基准时钟生成部200所产生的基准时钟，生成接收机400应接收的测试信号的期待值，并输出到期待值比较部450。期待值比较部450将测试信号延迟部430所输出的测试信号，与期待值产生部440所产生的期待值依次进行比较，并将表示是否一致的比较结果依次输出到比较结果保持部460。例如，期待值比较部450为用于输出测试信号和期待值的异逻辑和(exclusive OR)的异逻辑和电路。比较结果保持部460将期待值比较部450依次输出的测试信号和期待值的比较结果在每设定时间进行保持，且在设定时间内，当期待值比较部450输出至少1个表示测试信号与期待值不一致的情况的比较结果时，输出用于表示测试信号与期待值不一致的情况的比较结果，并供给到比较结果存储部220。
而且，测试控制装置20还具有比较结果存储部220、孔径检测部230及好坏判定部240。比较结果存储部220将利用期待值比较部450的测试信号和期待值的比较结果，与使该测试信号延迟的延迟时间对应地进行存储。孔径检测部230根据比较结果存储部220所存储的每延迟时间的被延迟的测试信号和期待值的比较结果，将被延迟的测试信号和期待值相互一致的延迟时间的范围作为孔径进行检测。在检测到多个孔径的情况下，孔径检测部230也可将多个孔径中最窄的孔径作为检测结果。好坏判定部240根据孔径检测部230所检测的孔径，进行发送单元30或接收单元40的至少一方的好坏判定。具体地说，好坏判定部240根据孔径是否在预先所确定的规定值以上，进行好坏判定。
另外，在图1中，可变延迟部420向测试信号延迟部430供给延迟时钟，但在另外的例子中，可变延迟部420也可将延迟时钟供给到期待值生成部440，并由期待值生成部440根据延迟时钟生成期待值。而且，也可在期待值生成部440和期待值比较部450之间配置双稳态多谐振荡器电路，且可变延迟部420对双稳态多谐振荡器电路供给延迟时钟，并使期待值产生部440所产生的期待值，由双稳态多谐振荡器电路根据延迟时钟进行延迟，且供给到期待值比较部450。而且，具有发送单元30或接收单元40的通信元件，也可包括测试控制装置20所具有的各构成要素，并具有自诊断(BIST)机能。
如利用本实施形态的测试系统10，藉由使测试信号的延迟时间变化，并进行测试信号和期待值的比较，可检测出考虑了抖动特性的影响的孔径。这样，由于可进行考虑了抖动特性的测试，所以可得到将因细微的干扰要素而产生比特错误的通信元件检测为不良这种精度更高的测试结果。而且，如利用本实施形态的测试系统10，由于可以实际动作频率使发送单元30及接收单元40的逻辑电路进行动作，所以可利用现有的IC测试器，实现所谓的现场速度测试(アツトスピ一ド)。
而且，在本实施形态的测试系统10中，具有发送单元30及接收单元40的通信元件为被测试元件，并对含有测试控制装置20的测试装置的测试头可装卸地进行设置。即，具有需要高速地进行动作的测试信号延迟部430、期待值比较部450及比较结果保持部460的接收单元40，对各测试系统10可装卸地进行设置。因此，测试控制装置20如可以比较低的速度进行动作，则可发挥所需的机能，所以能够廉价地制造并提供测试控制装置20。
图2所示为关于本实施形态的孔径的检测方法的一个例子。图2(a)所示为使多个接收机400所接收的测试信号进行重合的孔·图形的一个例子。接收机400接收在发送单元30由测试信号生成部300生成并由驱动器330发送的测试信号上，重叠因各种各样的干扰要素所引起的抖动成分的信号。
图2(b)所示为可变延迟部420所生成的延迟时钟的时钟扫描的情形的一个例子。测试信号延迟部430根据可变延迟部420使延迟时间变化并依次生成的延迟时钟，使接收机400所接收的测试信号延迟并供给到期待值比较部450。藉由使延迟时间变化并向期待值比较部450供给测试信号，而仿真地在测试信号所包含的多个数据单元中的多个不同的时序，将测试信号和期待值进行比较。例如，可变延迟部420具有将单元间隔500数十等分的分解能，并在1个单元间隔500进行数十次的测试信号和期待值的比较。具体地说，在单元间隔500为500ps的情况下，可变延迟部420最好具有10ps左右的分解能。
图2(c)所示为可变延迟部设定延迟时间和期待值比较部450的比较结果的关系的一个例子。比较结果存储部220与利用可变延迟部420的延迟时间即可变延迟部设定延迟时间对应地，将期待值比较部450的比较结果进行存储。这里，在测试信号所包含的多个数据单元的多个不同的时序中，将测试信号和期待值不一致的时序的期待值比较部450所形成的比较结果表示为ERROR，将测试信号和期待值一致的时序的期待值比较部450所形成的比较结果表示为NO ERROR。孔径检测部230根据在比较结果存储部220存储的每延迟时间的比较结果，将测试信号和期待值一致(NO ERROR)的延迟时间的范围，即抖动成分不对测试信号的传送形成影响的延迟时间的范围作为孔径520进行检测。
如利用本实施形态的测试系统10，藉由使利用可变延迟部420的基准时钟的延迟时间进行变化，可仿真地在含有测试信号的数据单元的多个不同的时序进行测试信号和期待值的比较，所以能够正确地特定测试信号的孔径520。另外，藉由根据孔径520对含有发送单元30或接收单元40的通信元件的好坏进行判定，可对因细微的干扰要素而产生比特错误的通信元件的不良精度良好地进行检测。
图3所示为利用关于本实施形态的测试系统10的通信元件的测试方法的一个例子。首先，在测试控制装置20中，控制信号发送部210为了从发送单元30发送测试信号，而向发送单元30发送控制信号(S300)。而且，基准时钟生成部200产生基准时钟，并供给到发送单元30及接收单元40(S305)。而且，测试控制装置20在接收单元40具有的可变延迟控制部410设定延迟时间(S310)。
而且，在发送单元30，测试信号生成部300在从基准时钟生成部200接收基准时钟后，根据基准时钟生成测试信号(S315)。然后，驱动器330将在S315由测试信号生成部300所生成的测试信号发送到接收单元40(S320)。
而且，在接收单元40中，期待值生成部440在从基准时钟生成部200接收基准时钟后，根据基准时钟生成在S335中接收机400应接收的测试信号的期待值(S325)。而且，可变延迟控制部410根据利用测试控制装置20所设定的延迟时间，控制可变延迟部420，且可变延迟部420生成使基准时钟延迟的延迟时钟(S330)。而且，接收机400在S320接收驱动机330所发送的测试信号(S335)。而且，测试信号延迟部430根据可变延迟部420所生成的延迟时钟，使在S335中接收机400所接收的测试信号对基准时钟进行延迟(S340)。然后，期待值比较部450将在S340中被延迟的测试信号，与在S325中所产生的期待值进行比较，并输出用于表示是否一致的比较结果(S345)。然后，比较结果保持部460保持期待值比较部450所产生的比较结果(S350)。
接着，开始对利用测试控制装置20在可变延迟控制部410中所设定的延迟时间而被延迟的测试信号和期待值进行比较，然后判断是否经过了设定的时间(S355)。然后，在判断为未经过设定的时间的情况下(S355-NO)，维持可变延迟部420所形成的延迟时间，并反复进行S345及S350。即，将在设定的时间内接收机400所接收的测试信号包含的多个数据单元，在单元间隔500内的同一时序与期待值依次进行比较，并保持比较结果。另一方面，在判断为经过设定的时间的情况下(S355-YES)，比较结果保持部在反复进行的测试信号和期待值的比较结果中，表示多个数据单元的至少1个不一致的情况时，输出表示测试信号和期待值不一致的情况的比较结果，当表示为所有的比较结果一致的情况时，输出表示测试信号和期待值一致的情况的比较结果(S360)。
接着，在测试控制装置20中，比较结果存储部220与在S340中使测试信号延迟的延迟时间对应地，将在S360中比较结果保持部460所输出的比较结果进行存储(S370)。然后，测试控制装置20判断在可变延迟控制部410中设定的延迟时间的设定范围内的变化是否完成(S375)。在延迟时间的设定范围内的变化未完成的情况下(S375-NO)，测试控制装置20在可变延迟控制部410设定新的延迟时间，并变更可变延迟部420所形成的测试信号的延迟时间，使S310～S370再次进行。而且，在延迟时间的设定范围内的变化完成之前，即在单元间隔500以上的范围内，使延迟时间变化并反复进行S310～S370，且比较结果存储部220在每延迟时间将比较结果进行存储。另一方面，在延迟时间的设定范围内的变化完成的情况下(S375-YES)，孔径检测部230根据比较结果存储部220存储的每延迟时间的比较结果，将在S340中被延迟的测试信号和在S325中所产生的期待值相互一致的延迟时间的范围，作为孔径进行检测(S380)。然后，好坏判定部240根据在S380中所检测的孔径是否在预先所规定的规定值以上，对驱动器330或含有接收机400的通信元件的好坏进行判定(S385)。
如利用本实施形态的测试方法，藉由反复进行将测试信号的延迟时间保持一定，并将测试信号和期待值进行多次比较，再使延迟时间变化后保持一定，将测试信号和期待值进行多次比较的过程，可正确地测定抖动成分所形成的比特错误，所以能够精度良好地对考虑了抖动特性的影响的孔径进行检测。
图4所示为具有多个关于本实施形态的接收单元40的通信元件的构成的一个例子。图5所示为关于本实施形态的比较结果存储部220的构成的一个例子。测试系统10也可具有多个发送单元30或多个接收单元40。即，测试系统10也可对具有多个发送单元30或多个接收单元40的通信元件进行测试。多个发送单元30及多个接收单元40，分别与图1～图3所示的发送单元30及接收单元40具有相同的构成及机能，所以省略说明。
在S370中，比较结果存储部220与使测试信号延迟的延迟时间对应地，将多个接收单元40分别具有的多个比较结果保持部460所分别输出的测试信号和期待值的比较结果进行存储。然后，在步骤S380中，孔径检测部230根据关于多个发送单元30所分别具有的多个驱动器330或多个接收单元40所分别具有的多个接收机400的每延迟时间的比较结果，在全部的多个驱动器330或多个接收机400中，将在S340中被延迟的测试信号和期待值相互一致的延迟时间的范围作为孔径进行检测。而且，在S385中，好坏判定部240根据孔径检测部230所检测的孔径是否为预先所确定的规定值以上，而对具有多个发送单元30或多个接收单元40的通信元件的好坏进行判定。
具体地说，如图5所示，比较结果存储部220对多个驱动器330或多个接收机400的各个通道，将测试信号延迟部430所形成的每延迟时间的测试信号和期待值的比较结果进行存储。在本例中，可变延迟控制部410在每0ps到10ps设定延迟时间，并反复进行S310～S370。1通道表示在延迟时间0～80ps的范围内比较结果不一致的情况，2通道表示在延迟时间0～20ps的范围内比较结果不一致的情况，3通道表示在延迟时间0～40ps的范围内比较结果不一致的情况。因此，孔径检测部230根据比较结果存储部220所存储的比较结果，将在所有的通道中表示比较结果一致的最小的延迟时间即90ps，作为孔径的一端进行检测。
如上所述，如利用本实施形态的测试方法，则在包括多个发送单元30或多个接收单元40的通信元件的测试中，可准确地检测到在所有的多个通道中能够正常地进行动作的孔径520。因此，能够精度良好地对包括多个发送单元30或多个接收单元40的通信元件的好坏进行判定。
图6所示为关于本发明的第2实施形态的测试系统60的构成的一个例子。在第1实施形态的测试系统10中，藉由将在发送单元30中根据基准时钟所生成的测试信号，在接收单元40中根据延迟时钟进行延迟，并与根据基准时钟所生成的期待值进行比较，而对测试信号的孔径进行检测，但在第2实施形态的测试系统60中，是藉由将在发送单元62中根据延迟时钟生成测试信号的测试信号，与在接收单元64中根据基准时钟所生成的期待值进行比较，而对测试信号的孔径进行检测。另外，除了以下所说明的部分以外，第2实施形态的测试系统60与第1实施形态的测试系统10具有相同的构成及机能，所以省略说明。
发送单元62除了第1实施形态的发送单元30的构成以外，具有可变延迟控制部340及可变延迟部350。可变延迟控制部240对可变延迟部350所形成的基准时钟的延迟时间进行控制。可变延迟控制部340也可在每次有测试控制装置20的指示时，或每个预先所确定的设定时间，将延迟时间进行变更并设定。可变延迟部350为例如可变延迟电路，使从基准时钟生成部200所接收的基准时钟，根据可变延迟控制部340的控制进行延迟，生成延迟时钟。另外，可变延迟部350最好具有测试信号所包含的数据单元的单元间隔以上的可变范围。而且，测试信号生成部300根据可变延迟部350所输出的延迟时钟，生成测试信号。藉由象这样使可变延迟部350所形成的基准时钟的延迟时间进行变化，并反复进行测试信号的生成、测试信号的发送、测试信号的接收、测试信号与期待值的比较及比较结果的存储，测试控制装置66可与第1实施形态的测试控制装置20同样地，检测出考虑了抖动特性的影响的孔径。
另外，图6中，测试信号生成部300是根据可变延迟部350所生成的延迟时钟，生成测试信号，但在另外的例子中，也可在测试信号生成部300和驱动器330之间配置双稳态多谐振荡器电路，对双稳态多谐振荡器电路供给可变延迟部350所生成的延迟时钟，并使测试信号生成部300根据基准时钟所生成的测试信号，由双稳态多谐振荡器电路根据延迟时钟进行延迟，且供给到驱动器330。
而且，在本实施形态的测试系统60中，具有发送单元62及接收单元64的通信元件为被测试元件，且对包含测试控制装置66的测试装置的测试头可装卸地进行设置。即，具有需要高速地进行动作的期待值比较部450及比较结果保持部460的接收单元64，对测试系统60可装卸地进行设置。因此，测试控制装置66如可以比较低的速度进行动作，则能够发挥所需的机能，所以可廉价地制造并提供测试控制装置66。
图7所示为关于本发明的第3实施形态的测试系统70的构成的一个例子。在第1实施形态的测试系统10中，接收单元40具有可变延迟控制部410及可变延迟部420，并使基准时钟生成部200所产生的基准时钟由可变延迟部420进行延迟，生成延迟时钟，且供给到测试信号延迟部430，但在第3实施形态的测试系统70中，测试控制装置76具有可变延迟控制部250及可变延迟部260，并使基准时钟生成部200所产生的基准时钟由可变延迟部260进行延迟，生成延迟时钟，且供给到接收单元74所具有的测试信号延迟部430。另外，除了以下所说明的部分以外，第3实施形态的测试系统70与第1实施形态的测试系统10具有相同的构成及机能，所以省略说明。
测试控制装置76除了第1实施形态的测试控制装置20的构成以外，还具有可变延迟控制部250及可变延迟部260。可变延迟控制部250对可变延迟部260所形成的基准时钟的延迟时间进行控制。可变延迟控制部250在每预先确定的设定时间，变更延迟时间并进行设定。可变延迟部260为例如可变延迟电路，使从基准时钟生成部200所接收的基准时钟根据可变延迟控制部250的控制进行延迟，并生成延迟时钟。另外，可变延迟部260最好具有测试信号所包含的数据单元的单元间隔以上的可变范围。而且，测试信号延迟部430根据可变延迟部260所生成的延迟时钟，使接收单元74所具有的接收机400接收的测试信号延迟，并输出到期待值比较部450。藉由象这样使测试控制装置76具有可变延迟控制部250及可变延迟部260，并使基准时钟的延迟时间进行变化，生成延迟时钟，从而使测试控制装置76对不具有可变延迟控制部及可变延迟部的通信元件，可与第1实施形态的测试控制装置20同样地，检测出考虑了抖动特性的影响的孔径。
另外，在图7中，可变延迟部260将延迟时钟供给到测试信号延迟部430，但在另外的例子中，可变延迟部260也可将延迟时钟供给到期待值生成部440，并使期待值生成部440根据延迟时钟生成期待值。而且，也可在期待值生成部440和期待值比较部450之间配置双稳态多谐振荡器电路，且可变延迟部420将延迟时钟供给到双稳态多谐振荡器电路，使期待值生成部440所生成的期待值由双稳态多谐振荡器电路根据延迟时钟进行延迟，并供给到期待值比较部450。而且，可变延迟部也可将延迟时钟供给到测试信号生成部300，并使测试信号生成部300根据延迟时钟生成测试信号。而且，也可在测试信号生成部300和驱动器330之间配置双稳态多谐振荡器电路，并对双稳态多谐振荡器电路供给可变延迟部260所生成的延迟时钟，且使测试信号生成部300根据基准时钟所生成的测试信号，根据延迟时钟由双稳态多谐振荡器电路进行延迟，并供给到驱动器电路330。
而且，在本实施形态的测试系统70中，具有发送单元72及接收单元74的通信元件为被测试元件，且对包含测试控制装置76的测试装置的测试头，可装卸地进行设置。即，具有需要高速地进行动作的测试信号延迟部430、期待值比较部450及比较结果保持部460的接收单元74，对测试系统70可装卸地进行设置。因此，测试控制装置76如可以比较低的速度进行动作，则能够发挥所需的机能，所以能够廉价地制造并提供测试控制装置76。
以上利用实施形态对本发明进行了说明，但本发明的技术范围并不限定于上述实施形态所记述的范围。在上述实施形态上可加以各种各样的变更或改良。由权利要求范围的记述可得知，这种加以变更或改良的形态也可包含在本发明的技术范围中。
如上述说明所明确说明的，藉由使测试信号的延迟时间变化，并进行测试信号和期待值的比较，可检测出考虑了抖动特性的影响的孔径，能够根据孔径精度良好地进行通信元件的好坏判定。
Claims (14)
1.一种测试方法，为一种对通信元件进行测试的测试方法，包括：
产生基准时钟的基准时钟产生阶段；
根据前述基准时钟生成测试信号的测试信号生成阶段；
将在前述测试信号生成阶段所生成的前述测试信号，由发送部进行发送的发送阶段；
将在前述发送阶段中前述发送部所发送的前述测试信号，由接收部进行接收的接收阶段；
将在前述接收阶段中前述接收部应接收的前述测试信号的期待值，根据前述基准时钟而产生的期待值产生阶段；
使在前述接收阶段中前述接收部所接收的前述测试信号，对前述基准时钟进行延迟的延迟阶段；
将在前述延迟阶段中被延迟的前述测试信号，与在前述期待值产生阶段所产生的前述期待值进行比较，并输出表示是否一致的比较结果的比较阶段；
对应于前述延迟阶段中使前述测试信号延迟的延迟时间，将前述比较阶段的前述比较结果进行存储的比较结果存储阶段；
使前述延迟阶段的前述测试信号延迟的前述延迟时间进行变化，并反复进行前述延迟阶段、前述比较阶段及前述比较结果存储阶段，且在每前述延迟时间将前述比较结果进行存储的反复阶段；
根据在前述反复阶段中所存储的每前述延迟时间的前述比较结果，对在前述延迟阶段被延迟的前述测试信号和在前述期待值产生阶段所产生的前述期待值相互一致的延迟时间的范围进行检测的检测阶段；
根据在前述检测阶段中所检测的前述延迟时间的范围，进行前述接收部或前述发送部的好坏判定的判定阶段。
2.如权利要求1所述的测试方法，其特征在于：
前述反复阶段具有在每设定时间使前述延迟阶段的前述测试信号延迟的前述延迟时间变化的阶段；
前述比较阶段具有在前述设定时间内将前述测试信号所包含的多个数据单元与前述期待值依次进行比较的阶段；
前述比较结果存储阶段具有在前述多个数据单元的至少1个与前述期待值不一致的情况下，将用于表示在前述接收阶段中前述接收部所接收的前述测试信号与前述期待值不一致的情况的前述比较结果进行存储的阶段。
3.如权利要求1所述的测试方法，其特征在于：前述反复阶段具有使前述延迟阶段的前述延迟的前述延迟时间，在前述测试信号生成阶段中所生成的前述测试信号包含的数据单元的周期以上的范围内进行变化的阶段。
4.如权利要求1所述的测试方法，其特征在于：前述判定阶段具有根据在前述检测阶段所检测的前述延迟时间的范围是否在预先所确定的规定值以上，对前述接收部或前述发送部的好坏进行判定的阶段。
5.如权利要求1所述的测试方法，其特征在于：
前述通信元件包括多个前述接收部或多个前述发送部；
前述检测阶段具有根据关于前述多个接收部或前述多个发送部的每前述延迟时间的前述比较结果，在所有的前述多个接收部或前述多个发送部，对在前述延迟阶段被延迟的前述测试信号和在前述期待值产生阶段所产生的前述期待值相互一致的前述延迟时间的范围进行检测的阶段。
6.一种测试方法，为一种对通信元件进行测试的测试方法，包括：
产生基准时钟的基准时钟产生阶段；
使前述基准时钟延迟并生成延迟时钟的延迟时钟产生阶段；
根据前述延迟时钟生成测试信号的测试信号生成阶段；
将在前述测试信号生成阶段所生成的前述测试信号，由发送部进行发送的发送阶段；
将在前述发送阶段中前述发送部所发送的测试信号，由接收部进行接收的接收阶段；
将在前述接收阶段中前述接收部应接收的前述测试信号的期待值，根据前述基准时钟而产生的期待值产生阶段；
将在前述接收阶段由前述接收部接收的前述测试信号，与在前述期待值产生阶段所产生的前述期待值进行比较，并输出表示是否一致的比较结果的比较阶段；
对应于在前述延迟阶段使前述基准时钟延迟的延迟时间，将前述比较阶段的前述比较结果进行存储的比较结果存储阶段；
使前述延迟时钟生成阶段的前述基准时钟延迟的前述延迟时间进行变化，并反复进行前述测试信号生成阶段、前述发送阶段、前述接收阶段、前述比较阶段及前述比较结果存储阶段，且在每前述延迟时间将前述比较结果进行存储的反复阶段；
根据在前述反复阶段所存储的每前述延迟时间的前述比较结果，对在前述接收阶段中前述接收部所接收的前述测试信号和在前述期待值产生阶段所产生的前述期待值相互一致的延迟时间的范围进行检测的检测阶段；
根据在前述检测阶段所检测的前述延迟时间的范围，进行前述接收部或前述发送部的好坏判定的判定阶段。
7.一种通信元件，包括：
接收根据基准时钟所生成的测试信号的接收部；
使延迟时间依次变化，并使前述基准时钟延迟而产生延迟时钟的可变延迟部；
根据前述可变延迟部所产生的前述延迟时钟，使前述接收部所接收的前述测试信号延迟的测试信号延迟部；
根据前述基准时钟产生前述接收部应接收的前述测试信号的期待值的期待值产生部；
将使前述测试信号延迟部延迟的前述测试信号，与前述期待值产生部所产生的前述期待值依次进行比较，并将表示是否一致的比较结果依次进行输出的期待值比较部。
8.如权利要求7所述的通信元件，其特征在于，还具有：
使利用前述可变延迟部的前述基准时钟的前述延迟时间在每设定时间进行变化的可变延迟控制部；
将前述期待值比较部依次输出的前述比较结果在每前述设定时间进行保持，且在该设定时间内当前述期待值比较部至少输出1个表示前述测试信号与前述期待值不一致的情况的前述比较结果时，将表示前述测试信号与前述期待值不一致的情况的前述比较结果进行输出的比较结果保持部。
9.如权利要求8所述的通信元件，其特征在于，还具有：
根据前述比较结果保持部所输出的每前述延迟时间的比较结果，对使前述测试信号延迟部延迟的前述测试信号和前述期待值生成部所生成的前述期待值相互一致的延迟时间的范围进行检测的孔径检测部；
根据前述孔径检测部所检测的延迟时间的范围，进行该通信元件的好坏判定的好坏判定部。
10.如权利要求7所述的通信元件，其特征在于：
前述可变延迟部具有前述接收部接收的前述测试信号所包含的数据单元的周期以上的可变范围。
11.如权利要求7所述的通信元件，其特征在于，还具有：
产生前述基准时钟的基准时钟生成部、
根据前述基准时钟生成部所生成的前述基准时钟而生成前述测试信号的测试信号生成部、
与前述接收部电气连接并将前述测试信号生成部所生成的前述测试信号对前述接收部进行发送的发送部。
12.一种通信元件，包括：
使延迟时间依次进行变化，并使基准时钟延迟且产生延迟时钟的可变延迟部；
根据前述延迟时钟生成测试信号的测试信号生成部；
发送前述测试信号生成部所生成的测试信号的发送部；
与前述发送部电气连接，并接收前述发送部所发送的前述测试信号的接收部；
根据前述基准时钟产生前述接收部应接收的前述测试信号的期待值的期待值生成部；
将前述接收部所接收的前述测试信号，与前述期待值产生部所产生的前述期待值依次进行比较，并将表示是否一致的比较结果依次进行输出的期待值比较部。
13.一种测试系统，为一种对发送根据基准时钟所生成的测试信号的发送单元进行测试的测试系统，包括：
接收前述发送单元所发送的前述测试信号的接收部；
使延迟时间依次进行变化，并使前述基准时钟延迟而产生延迟时钟的可变延迟部；
根据前述可变延迟部所产生的前述延迟时钟，使前述接收部所接收的前述测试信号延迟的测试信号延迟部；
根据前述基准时钟产生前述接收部应接收的前述测试信号的期待值的期待值产生部；
将使前述测试信号延迟部延迟的前述测试信号，与前述期待值产生部所产生的前述期待值依次进行比较，并依次输出表示是否一致的比较结果的期待值比较部；
使利用前述可变延迟部的前述基准时钟的前述延迟时间在每设定时间进行变化的可变延迟控制部；
将前述期待值比较部依次输出的前述比较结果在每前述设定时间进行保持，且在该设定时间内当前述期待值比较部至少输出1个表示前述测试信号与前述期待值不一致的情况的前述比较结果时，将表示前述测试信号与前述期待值不一致的情况的前述比较结果进行输出的比较结果保持部；
根据前述比较结果保持部所输出的每前述延迟时间的比较结果，对使前述测试信号延迟部延迟的前述测试信号和前述期待值生成部所生成的前述期待值相互一致的延迟时间的范围进行检测的孔径检测部；
根据前述孔径检测部所检测的前述延迟时间的范围，进行前述发送元件的好坏判定的好坏判定部。
14.如权利要求13所述的测试系统，其特征在于：
还包括具有前述接收部、前述期待值比较部及前述比较结果保持部的接收单元，且
前述接收单元对该测试系统可装卸地进行设置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003286040 | 2003-08-04 | ||
| JP286040/2003 | 2003-08-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1830187A true CN1830187A (zh) | 2006-09-06 |
| CN100514946C CN100514946C (zh) | 2009-07-15 |
Family
ID=34113922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800218843A Expired - Lifetime CN100514946C (zh) | 2003-08-04 | 2004-07-30 | 测试方法、通信元件及测试系统 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7477684B2 (zh) |
| EP (1) | EP1667389A1 (zh) |
| JP (1) | JP4388931B2 (zh) |
| KR (1) | KR101103094B1 (zh) |
| CN (1) | CN100514946C (zh) |
| WO (1) | WO2005013573A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101828352A (zh) * | 2008-04-15 | 2010-09-08 | 罗德施瓦兹两合股份有限公司 | 测试无线通信设备的传输模式的方法 |
| TWI401454B (zh) * | 2008-04-14 | 2013-07-11 | Advantest Corp | 半導體測試裝置與測試方法 |
| TWI476425B (zh) * | 2011-10-25 | 2015-03-11 | Advantest Singapore Pte Ltd | 自動測試設備 |
| CN114139473A (zh) * | 2021-12-03 | 2022-03-04 | 中车青岛四方机车车辆股份有限公司 | 一种逻辑电路测试方法、相关组件及车辆 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7743288B1 (en) * | 2005-06-01 | 2010-06-22 | Altera Corporation | Built-in at-speed bit error ratio tester |
| CN1845477B (zh) * | 2005-07-06 | 2010-05-05 | 华为技术有限公司 | 一种测试实际环境中功率容量的系统及其方法 |
| US20070184862A1 (en) * | 2006-02-09 | 2007-08-09 | M/A-Com, Inc. | Estimating time delays in a simulcast communication system |
| EP1890426B1 (en) * | 2006-08-17 | 2016-11-16 | BlackBerry Limited | Method and system for determining support for a memory card |
| US8152066B2 (en) | 2006-08-17 | 2012-04-10 | Research In Motion Limited | Method and system for determining support for a memory card |
| JP4971777B2 (ja) * | 2006-12-20 | 2012-07-11 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路 |
| US7898991B2 (en) * | 2008-10-16 | 2011-03-01 | Finisar Corporation | Serializer/deserializer test modes |
| JP5326088B2 (ja) * | 2008-10-21 | 2013-10-30 | 学校法人慶應義塾 | 電子回路と通信機能検査方法 |
| JP5314491B2 (ja) * | 2009-05-08 | 2013-10-16 | 株式会社アドバンテスト | 試験装置、試験方法、および、デバイス |
| JP5243340B2 (ja) * | 2009-05-08 | 2013-07-24 | 株式会社アドバンテスト | 試験装置および試験方法 |
| WO2011128984A1 (ja) * | 2010-04-13 | 2011-10-20 | 富士通株式会社 | 動作確認試験方法、動作確認試験プログラム、及びクロック分配回路 |
| CN102591754A (zh) * | 2011-01-18 | 2012-07-18 | 智比特信息技术（镇江）有限公司 | 用于由计算机控制的电子产品的自动测试方法 |
| US20170089953A1 (en) * | 2015-09-25 | 2017-03-30 | Microsoft Technology Licensing, Llc | Contour generation of prompted data signal |
| FR3055063B1 (fr) | 2016-08-11 | 2018-08-31 | Soitec | Procede de transfert d'une couche utile |
| DE112020002209B4 (de) | 2019-05-03 | 2023-01-12 | Microchip Technology Incorporated | Emulation von Kollisionen in drahtgebundenen lokalen Netzwerken und zugehörige Systeme, Verfahren und Vorrichtungen |
| CN112422219B (zh) | 2019-08-23 | 2024-05-24 | 微芯片技术股份有限公司 | 以太网接口和相关系统、方法和设备 |
| CN112422295B (zh) | 2019-08-23 | 2023-06-13 | 微芯片技术股份有限公司 | 以太网接口及相关系统、方法和设备 |
| CN112415323B (zh) | 2019-08-23 | 2024-07-09 | 微芯片技术股份有限公司 | 诊断网络内的电缆故障 |
| CN112422153B (zh) | 2019-08-23 | 2023-04-07 | 微芯片技术股份有限公司 | 检测到共享传输介质处冲突后处理数据接收的方法和系统 |
| CN112491435B (zh) * | 2019-08-23 | 2022-11-18 | 微芯片技术股份有限公司 | 包括收发器和驱动器架构的物理层的电路 |
| CN112422385B (zh) | 2019-08-23 | 2022-11-29 | 微芯片技术股份有限公司 | 用于改进的媒体访问的接口以及相关的系统、方法和设备 |
| CN112423403A (zh) | 2019-08-23 | 2021-02-26 | 微芯片技术股份有限公司 | 检测网络上的冲突 |
| JP2023518827A (ja) | 2020-03-24 | 2023-05-08 | マイクロチップ テクノロジー インコーポレイテッド | １０ｓｐｅローカル及びリモートウェイクによる少接続部数インターフェースウェイクソース通信、並びに関連するシステム、方法、及びデバイス |
| US11726904B2 (en) | 2021-09-23 | 2023-08-15 | International Business Machines Corporation | Controlled input/output in progress state during testcase processing |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2571408B2 (ja) * | 1987-12-11 | 1997-01-16 | 富士通株式会社 | 通信システムの試験方法 |
| JPH01160237A (ja) * | 1987-12-17 | 1989-06-23 | Fujitsu Ltd | 光送信回路及び光受信回路の試験方式 |
| JPH0454043A (ja) * | 1990-06-22 | 1992-02-21 | Fujitsu Ltd | 受信データ識別回路 |
| JP3376315B2 (ja) * | 1999-05-18 | 2003-02-10 | 日本電気株式会社 | ビット同期回路 |
| JP2000331736A (ja) * | 1999-05-19 | 2000-11-30 | Sumitomo Wiring Syst Ltd | コネクタ |
| JP4133814B2 (ja) * | 2001-07-27 | 2008-08-13 | 株式会社アドバンテスト | タイミング発生器及び半導体試験装置 |
| US7444576B2 (en) * | 2002-10-24 | 2008-10-28 | Advantest Corp. | Target value search circuit, taget value search method, and semiconductor test device using the same |
| JP2004289387A (ja) * | 2003-03-20 | 2004-10-14 | Synthesys Research Inc | 二進データビット決定装置を使用するアイダイアグラムを形成する方法及びシステム |
-
2004
- 2004-07-30 JP JP2005512533A patent/JP4388931B2/ja not_active Expired - Fee Related
- 2004-07-30 EP EP04748124A patent/EP1667389A1/en not_active Withdrawn
- 2004-07-30 KR KR1020067002459A patent/KR101103094B1/ko active IP Right Grant
- 2004-07-30 WO PCT/JP2004/010963 patent/WO2005013573A1/ja active Application Filing
- 2004-07-30 CN CNB2004800218843A patent/CN100514946C/zh not_active Expired - Lifetime
-
2006
- 2006-01-19 US US11/335,906 patent/US7477684B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI401454B (zh) * | 2008-04-14 | 2013-07-11 | Advantest Corp | 半導體測試裝置與測試方法 |
| CN101828352A (zh) * | 2008-04-15 | 2010-09-08 | 罗德施瓦兹两合股份有限公司 | 测试无线通信设备的传输模式的方法 |
| CN101828352B (zh) * | 2008-04-15 | 2013-06-19 | 罗德施瓦兹两合股份有限公司 | 测试无线通信设备的传输模式的方法 |
| TWI476425B (zh) * | 2011-10-25 | 2015-03-11 | Advantest Singapore Pte Ltd | 自動測試設備 |
| CN114139473A (zh) * | 2021-12-03 | 2022-03-04 | 中车青岛四方机车车辆股份有限公司 | 一种逻辑电路测试方法、相关组件及车辆 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060119865A (ko) | 2006-11-24 |
| CN100514946C (zh) | 2009-07-15 |
| US20060209710A1 (en) | 2006-09-21 |
| JP4388931B2 (ja) | 2009-12-24 |
| WO2005013573A1 (ja) | 2005-02-10 |
| EP1667389A1 (en) | 2006-06-07 |
| US7477684B2 (en) | 2009-01-13 |
| JPWO2005013573A1 (ja) | 2007-09-27 |
| KR101103094B1 (ko) | 2012-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1830187A (zh) | 测试方法、通信元件及测试系统 | |
| CN1185500C (zh) | 高速数据流的捕获及评估 | |
| US7420384B1 (en) | Testing of a system-on-a-chip having a programmable section and a plurality of high-speed interfaces | |
| CN100407181C (zh) | 用于存储设备的预测定时校准 | |
| US7519891B2 (en) | IO self test method and apparatus for memory | |
| US7275195B2 (en) | Programmable built-in self-test circuit for serializer/deserializer circuits and method | |
| EP2053515B1 (en) | A boundary scan method, system and device | |
| US20050156586A1 (en) | Combination test method and test device | |
| CN102967819A (zh) | 高速测试电路与方法 | |
| CN1847868A (zh) | Lsi的测试方法 | |
| TWI243538B (en) | Apparatus for generating testing signals | |
| JP7181390B2 (ja) | Ａｄｃサンプリングデータ識別方法及びシステム、集積回路及び復号装置 | |
| EP2965100B1 (en) | Self-testing integrated circuits | |
| CN1248002C (zh) | 半导体芯片及使用该半导体芯片的自动测试系统 | |
| CN101895274B (zh) | 数字滤波电路及其滤波方法、耗材芯片 | |
| CN109143045B (zh) | 一种时序及波形生成装置及方法 | |
| CN1531206A (zh) | 数据收发装置 | |
| US8093919B2 (en) | Test circuit, method, and semiconductor device | |
| CN1641371A (zh) | 半导体集成电路的测试方法和半导体集成电路 | |
| JP5171811B2 (ja) | 試験装置および電子デバイス | |
| EP1845385A1 (en) | Time interval analysis of digital data | |
| CN1220881C (zh) | 检测电路板信号传输质量的方法及装置 | |
| CN1190254A (zh) | 测试模式的检测装置与方法 | |
| CN100343679C (zh) | 驱动受测电子元件的测试脉冲的产生方法与系统 | |
| CN1855166A (zh) | 通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20090715 |
|
| CX01 | Expiry of patent term |