CN115022117B - 仿真有线局域网中的冲突以及相关系统、方法和设备 - Google Patents

仿真有线局域网中的冲突以及相关系统、方法和设备 Download PDF

Info

Publication number
CN115022117B
CN115022117B CN202210842861.9A CN202210842861A CN115022117B CN 115022117 B CN115022117 B CN 115022117B CN 202210842861 A CN202210842861 A CN 202210842861A CN 115022117 B CN115022117 B CN 115022117B
Authority
CN
China
Prior art keywords
node
packet
ptp
network node
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210842861.9A
Other languages
English (en)
Other versions
CN115022117A (zh
Inventor
V·艾耶
陈强
臧军领
M·伦施勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Priority to CN202210842861.9A priority Critical patent/CN115022117B/zh
Publication of CN115022117A publication Critical patent/CN115022117A/zh
Application granted granted Critical
Publication of CN115022117B publication Critical patent/CN115022117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
    • H04L1/0008—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length by supplementing frame payload, e.g. with padding bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H04L12/40195—Flexible bus arrangements involving redundancy by using a plurality of nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W74/00—Wireless channel access
    • H04W74/08—Non-scheduled access, e.g. ALOHA
    • H04W74/0808—Non-scheduled access, e.g. ALOHA using carrier sensing, e.g. carrier sense multiple access [CSMA]
    • H04W74/0816—Non-scheduled access, e.g. ALOHA using carrier sensing, e.g. carrier sense multiple access [CSMA] with collision avoidance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Quality & Reliability (AREA)
  • Small-Scale Networks (AREA)

Abstract

各种实施方案涉及有线局域网。一种方法可包括在有线局域网中的节点处检测至少一个事件。该网络节点的物理层设备被配置为实现物理级冲突避免(PLCA)子层。该至少一个事件可包括下述中的至少一者：存储在该节点的先进先出(FIFO)缓冲器中的数据量为至少阈值量；以及所接收的分组为引发可变延迟的精确时间协议(PTP)分组。该方法还可包括响应于所检测到的该至少一个事件来仿真该节点处的冲突。

Description

仿真有线局域网中的冲突以及相关系统、方法和设备
本申请是国际申请日为2020年4月8日、申请号为202080032784.X(国际申请号为PCT/US2020/027275)的题为“EMULATING COLLISIONS IN WIRED LOCAL AREA NETWORKSAND RELATED SYSTEMS,METHODS,AND DEVICES”的发明专利申请的分案申请。
优先权声明
本申请要求标题为“EMULATING COLLISIONS IN AN 10SPE NETWORK”并且提交于2019年5月3日的美国临时专利申请序列号62/842,873的权益，该临时专利申请的公开内容据此全文以引用方式并入本文。
技术领域
本公开整体涉及有线局域网，并且更具体地涉及仿真有线局域网(例如，10SPE网络)中的冲突。
背景技术
用于连接计算机和外部外围设备的各种接口标准可用于提供高速连接。用于连接计算机(例如，在局域网(LAN)和广域网(WAN)中)的广泛使用的灵活联网标准是以太网协议。以太网通信通常是指多个端点的网络内的点对点通信。以太网通常可以有效利用共享资源，易于维护和重新配置，并且可兼容许多系统。
发明内容
以下是示例性实施方案(“实施例”)的非穷举、非限制性列表。并非以下列出的示例性实施方案中的每一个均被单独地指示为可与下面列出的示例性实施方案以及上述实施方案中的所有其他实施方案组合。然而，意图是这些示例性实施方案可与所有其他示例性实施方案和上述实施方案组合，除非对于本领域的普通技术人员来说显而易见的是这些实施方案不可组合。
实施例1：一种方法，包括：在包括物理级冲突避免(PLCA)子层的10SPE网络中的节点处，检测至少一个事件，所述至少一个事件包括下述中的至少一者：存储在所述节点的先进先出(FIFO)缓冲器中的数据量为至少阈值量；以及所接收的分组为精确时间协议(PTP)分组；以及响应于所检测到的所述至少一个事件来仿真所述节点处的冲突。
实施例2：根据实施例1所述的方法，其中检测所述至少一个事件包括检测所接收的分组是精确时间协议(PTP)分组，所述方法还包括填充所述PTP分组以包括至少64字节。
实施例3：根据实施例1和2中任一实施例所述的方法，其中检测所述至少一个事件包括检测所接收的分组是精确时间协议(PTP)分组，所述方法还包括填充所述PTP分组以包括导致错误的模式。
实施例4：根据实施例3所述的方法，其中填充所述PTP分组以包括模式包括填充所述PTP分组以包括含有010101的模式。
实施例5：根据实施例1所述的方法，其中检测所述至少一个事件包括检测所接收的分组是精确时间协议(PTP)分组，所述方法还包括向所述PTP分组添加错误。
实施例6：根据实施例1至5中任一实施例所述的方法，其中检测所述至少一个事件包括检测所接收的分组是精确时间协议(PTP)分组，所述方法还包括：用模式填充所述PTP分组使得所述PTP分组包括至少64字节并且所述模式导致错误；以及向所述PTP分组添加流尾定界符。
实施例7：根据实施例1至6中任一实施例所述的方法，其中检测包括检测存储在所述FIFO缓冲器中的所述数据量为约49.5字节或64字节。
实施例8：一种方法，包括：在10SPE网络中的节点处确定存储在所述节点的缓冲器中的数据量为至少阈值量；以及响应于所述数据量为至少所述阈值量，仿真所述节点处的冲突。
实施例9：根据实施例8所述的方法，其中确定存储在所述节点的缓冲器中的数据量为至少所述阈值量包括确定存储在所述节点的缓冲器中的所述数据量为大体上49.5字节或64字节。
实施例10：根据实施例8和9中任一实施例所述的方法，其中所述10SPE网络包括多于8个节点。
实施例11：根据实施例8至10中任一实施例所述的方法，其中仿真冲突包括仿真所述节点的介质无关接口(MII)上的所述冲突。
实施例12：一种方法，包括：将在10SPE网络中的节点处接收的分组识别为精确时间协议(PTP)分组；以及响应于所接收的分组为PTP分组，仿真所述节点处的冲突。
实施例13：根据实施例12所述的方法，还包括确定是否在所述节点的传输机会(TO)期间接收到所述分组，其中仿真所述冲突包括响应于所接收的分组是PTP分组并且所述分组是在所述TO之外接收的而仿真所述节点处的所述冲突。
实施例14：根据实施例12和13中任一实施例所述的方法，还包括下述中的至少一者：用模式填充所述PTP分组，使得所述PTP分组包括至少64字节，并且所述模式导致错误；以及向所述PTP分组添加流尾定界符。
实施例15：根据实施例12至14中任一实施例所述的方法，其中仿真冲突包括仿真所述节点的介质无关接口(MII)上的所述冲突。
实施例15A：根据实施例12至14中任一实施例所述的方法，其中仿真冲突包括仿真所述节点的简化介质无关接口(RMII)上的所述冲突。
实施例16：一种10SPE网络，包括：节点，所述节点包括物理层(PHY)，所述PHY包括物理级冲突避免(PLCA)子层，所述PHY被配置为：检测至少一个事件，所述至少一个事件包括下述中的至少一者：存储在所述节点的先进先出(FIFO)缓冲器中的数据量为至少阈值量，以及所接收的分组为精确时间协议(PTP)分组；以及响应于所检测到的所述至少一个事件来仿真所述节点处的冲突。
实施例17：根据实施例16所述的10SPE网络，所述PHY被进一步配置为：用模式填充所述PTP分组，使得所述PTP分组包括至少64字节，并且所述模式导致循环冗余校验(CRC)错误；以及向所述PTP分组添加流尾定界符。
实施例18：根据实施例16和17中任一实施例所述的10SPE网络，其中所接收的分组是从所述节点的介质访问控制(MAC)接收的。
实施例19：根据实施例16至18中任一实施例所述的10SPE网络，其中所述阈值量小于或等于49.5字节或64字节。
实施例20：一种包括10SPE网络的交通工具，所述10SPE网络包括多个节点，所述多个节点中的至少一个节点被配置为：检测至少一个事件，所述至少一个事件包括下述中的至少一者：存储在所述节点的先进先出(FIFO)缓冲器中的数据量为至少阈值量；以及在所述节点处接收的分组为精确时间协议(PTP)分组；以及响应于所检测到的所述至少一个事件来仿真所述节点处的冲突。
实施例21：一种用于网络节点的物理层设备，所述物理层设备包括缓冲器，所述缓冲器被配置为接收由介质访问控制子层提供的传输分组以用于在有线局域网的共享通信介质处传输，所述物理层设备被配置为实现物理级冲突避免(PLCA)子层；以及控制电路，所述控制电路被配置为：检测至少一个事件，所述至少一个事件包括下述中的至少一者：由所述缓冲器存储的数据量为至少阈值量，或者所接收的传输分组为引发可变延迟的精确时间协议(PTP)分组；以及响应于所检测到的所述至少一个事件，通过断言冲突信号来仿真所述节点处的冲突。
实施例22：根据实施例21所述的物理层设备，其中所述控制电路被配置为响应于检测到所接收的传输分组是在所述网络节点的传输机会之外接收到的所述PTP分组，填充所述PTP分组以便包括至少64字节。
实施例23：根据实施例21和22中任一实施例所述的物理层设备，其中所述控制电路被配置为响应于检测到所接收的传输分组是在所述网络节点的所述传输机会之外接收到的所述PTP分组，填充所述PTP分组以包括导致错误的模式。
实施例24：根据实施例23所述的物理层设备，其中所述模式包括010101。
实施例25：根据实施例21所述的物理层设备，其中所述控制电路被配置为响应于检测到所接收的传输分组是在所述网络节点的所述传输机会之外接收到的所述PTP分组，向所述PTP分组添加错误定界符。
实施例26：根据实施例21至25中任一实施例所述的物理层设备，其中响应于检测到所接收的传输分组是在所述网络节点的所述传输机会之外接收的所述PTP分组，所述控制电路被配置为：用模式填充所述PTP分组，使得所述PTP分组包括至少64字节的有效载荷，并且所述模式导致错误；以及向所述PTP分组添加流尾定界符。
实施例26A：根据实施例21至26中任一实施例所述的物理层设备，其中所述控制电路被配置为响应于所述网络节点的传输机会内的传输使能(TX_EN)信号断言或响应于仿真冲突之后的载波侦听(CRS)信号的解除断言来检测由所述PTP分组引发的固定延迟。
实施例27：根据实施例21至26A中任一实施例所述的物理层设备，其中所述缓冲器被配置为存储49.5字节或64字节的数据。
实施例28：根据实施例21至27中任一实施例所述的物理层设备，其中所述缓冲器的深度在所述网络节点的传输机会期间被设置为零，并且在所述网络节点的传输机会之外被设置为非零值。
实施例29：一种用于网络节点的物理层设备，该物理层设备包括：缓冲器，所述缓冲器被配置为存储传输分组以用于在有线局域网的共享传输介质处传输，所述物理层设备被配置为实现物理级冲突避免(PLCA)子层；以及控制电路，所述控制电路被配置为：确定存储在所述缓冲器中的数据量为至少阈值量；以及响应于所述数据量为至少所述阈值量，通过断言冲突信号来仿真冲突。
实施例30：根据实施例29所述的物理层设备，其中所述阈值量能够编程为最大49.5字节。
实施例31：根据实施例29和30中任一实施例所述的物理层设备，其中所述有线局域网包括多于八(8)个节点。
实施例32：根据实施例29至31中任一实施例所述的物理层设备，其中所述控制电路被配置为仿真介质无关接口(MII)或简化介质无关接口(RMII)上的所述冲突。
实施例33：一种用于网络节点的物理层设备，所述物理层设备包括：缓冲器，所述缓冲器被配置为存储从介质访问控制子层接收的传输分组以用于在有线局域网的共享传输介质处传输，所述有线局域网包括物理级冲突避免(PLCA)子层；以及控制电路，所述控制电路被配置为：将所存储的传输分组识别为精确时间协议(PTP)分组；以及响应于所存储的传输分组被识别为所述PTP分组并且所识别的PTP分组引发可变延迟，通过向所述介质访问控制子层断言冲突信号来仿真所述节点处的冲突。
实施例34：根据实施例33所述的物理层设备，其中所述控制电路被进一步配置为响应于由所述缓冲器存储的数据量超过预定阈值水平，通过向所述介质访问控制子层断言所述冲突信号来仿真冲突。
实施例35：根据实施例33和34中任一实施例所述的物理层设备，其中所述控制电路被进一步配置为下述中的至少一者：用模式填充所述PTP分组，使得所填充的PTP分组包括至少64字节，并且所述模式导致错误；或向所述PTP分组添加流尾定界符。
实施例36：根据实施例33至35中任一实施例所述的物理层设备，其中所述控制电路被配置为仿真介质无关接口(MII)或简化介质无关接口(RMII)上的所述冲突。
实施例37：一种有线局域网，包括：节点，所述节点包括物理层(PHY)，所述PHY包括物理级冲突避免(PLCA)子层，所述PHY被配置为：检测至少一个事件，所述至少一个事件包括下述中的至少一者：存储在所述节点的先进先出(FIFO)缓冲器中的数据量为至少阈值量，以及所接收的分组是引发可变延迟的精确时间协议(PTP)分组。
实施例38：根据实施例37所述的有线局域网，所述PHY被进一步配置为：用模式填充所述PTP分组，使得所述PTP分组包括至少64字节，并且所述模式导致循环冗余校验(CRC)错误；以及向所述PTP分组添加流尾定界符。
实施例39：根据实施例37和38中任一实施例所述的有线局域网，其中所接收的分组是从所述节点的介质访问控制子层接收的。
实施例40：根据实施例17至19中任一实施例所述的有线局域网，其中所述阈值量能够编程为小于或等于49.5字节或64字节中的一者。
实施例41：一种包括有线局域网的交通工具，所述有线局域网包括物理级冲突避免(PLCA)子层，所述有线局域网包括：多个节点，所述多个节点中的至少一个节点被配置为：检测至少一个事件，所述至少一个事件包括下述中的至少一者：存储在所述节点的先进先出(FIFO)缓冲器中的数据量为至少阈值量；以及在所述节点处从所述节点的链路层接收的传输分组是精确时间协议(PTP)分组并且引发可变延迟。
附图说明
虽然本公开包括特别指出并清楚地要求保护具体实施方案的权利要求书，但当结合附图阅读时，通过以下描述可更容易地确定本公开范围内的实施方案的各种特征和优点，在附图中：
图1示出了包括开关和多个节点的示例性网络；
图2示出了包括经由接口耦接到共享传输介质诸如10SPE介质的物理层(PHY)的示例性节点；
图3示出了根据一些实施方案的用于物理级冲突避免(PLCA)子层的线路的多个总线周期；
图4示出了根据一些实施方案的与图3所示的第二总线周期相关联的信号时序图；
图5示出了根据本公开的各种实施方案的与包括PLCA的网络的节点相关联的示例性信号时序图；
图6示出了信号时序图，其中PTP分组在节点的传输机会(TO)之外在该节点的PHY处从该节点的MAC被接收；
图7示出了信号时序图，其中PTP分组在节点的TO期间在该节点的PHY处从该节点的MAC被接收；
图8是操作网络(诸如10SPE网络)的示例性方法的流程图；
图9是根据一些实施方案的示出操作网络节点的第一方法的流程图；
图10是根据一些实施方案的示出操作网络节点的第二方法的流程图；
图11是根据一些实施方案的节点的功能框图；
图12示出了包括网络的交通工具；并且
图13是可用于一些实施方案的计算设备的框图。
具体实施方式
在以下具体实施方式中，参考了形成本公开的一部分的附图，并且在附图中以举例的方式示出了可实施本公开的实施方案的特定示例。充分详细地描述了这些实施方案，以使本领域的普通技术人员能够实践本公开。然而，可利用其他实施方案，并且可在不脱离本公开的范围的情况下进行结构、材料和过程的变化。
本文所呈现的图示并不旨在为任何特定方法、系统、设备或结构的实际视图，而仅仅是用于描述本公开的实施方案的理想化表示。本文所呈现的附图未必按比例绘制。为了读者的方便，各附图中的类似结构或部件可保持相同或相似的编号；然而，编号的相似性并不意味着该结构或部件在尺寸、组成、配置或任何其他属性方面必须是相同的。
以下描述可包括示例以帮助本领域的普通技术人员实践本发明所公开的实施方案。使用术语“示例性的”、“通过示例”和“例如”是指相关描述是说明性的，虽然本公开的范围旨在涵盖示例和法律等同形式，但使用此类术语并不旨在将实施方案或本公开的范围限制于指定的部件、步骤、特征或功能等。
应当容易理解，如本文一般所述并且在附图中示出的实施方案的部件可被布置和设计成多种不同的配置。因此，对各种实施方案的以下描述并不旨在限制本公开的范围，而是仅代表各种实施方案。虽然实施方案的各个方面可在附图中呈现，但是附图未必按比例绘制，除非特别指明。
此外，所示出和描述的特定实施方式仅为示例，并且不应理解为实施本公开的唯一方式，除非本文另外指明。元件、电路和功能可以框图形式示出，以便不以不必要的细节模糊本公开。相反，所示出和描述的特定实施方式仅为示例性的，并且不应理解为实施本公开的唯一方式，除非本文另外指明。另外，块定义和各个块之间逻辑的分区是特定实施方式的示例。对于本领域的普通技术人员将显而易见的是，本公开可通过许多其他分区解决方案来实践。在大多数情况下，已省略了关于定时考虑等的细节，其中此类细节不需要获得本公开的完全理解，并且在相关领域的普通技术人员的能力范围内。
本领域的普通技术人员将会理解，可使用多种不同技术和技法中的任何一者来表示信息和信号。为了清晰地呈现和描述，一些附图可以将信号示出为单个信号。本领域的普通技术人员应当理解，信号可表示信号总线，其中总线可具有多种位宽度，并且本公开可在包括单个数据信号在内的任意数量的数据信号上实现。
结合本文所公开的实施方案描述的各种例示性逻辑块、模块和电路可以用通用处理器、专用处理器、数字信号处理器(DSP)、集成电路(IC)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立栅极或晶体管逻辑部件、分立硬件部件或设计成执行本文所描述的功能的其任何组合来实现或执行。通用处理器(在本文中可也称为“主机处理器”或简称“主机”)可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器也可实现为计算设备的组合，诸如DSP和微处理器的组合、多个微处理器、与DSP核结合的一个或多个微处理器或任何其他此类配置。在通用计算机被配置为执行与本公开的实施方案相关的计算指令(例如，软件代码)时，包括处理器的通用计算机被认为是专用计算机。
实施方案可根据被描绘为流程图、流程示意图、结构图或框图的过程来描述。虽然流程图可将操作动作描述为顺序过程，但是这些动作中的许多动作可在另一序列中、并行地或基本上同时地执行。此外，可重新安排动作的顺序。过程可以对应于方法、线程、函数、程序、子例程、子程序等。此外，本文所公开的方法可以在硬件、软件或两者中实现。如果在软件中实现，这些函数可作为一个或多个指令或代码存储或传输到计算机可读介质上。计算机可读介质包括计算机存储介质和通信介质两者，该通信介质包括有利于将计算机程序从一个位置传递到另一个位置的任何介质。
除非明确说明此类限制，否则使用名称诸如“第一”、“第二”等对本文的元件的任何引用不限制那些元件的数量或顺序。相反，这些名称可在本文中用作在两个或更多个元件或元件的实例之间进行区分的便利方法。因此，提及第一元件和第二元件并不意味着在那里只能采用两个元件，或者第一元件必须以某种方式在第二元件之前。此外，除非另外指明，一组元件可包括一个或多个元件。
如本文所用，涉及给定参数、属性或条件的术语“基本上”是指并且包括在本领域的普通技术人员将会理解的给定参数、属性或条件满足小程度的方差的程度，诸如例如在可接受的制造公差内。以举例的方式，取决于基本上满足的具体参数、属性或条件，参数、属性或条件可至少满足90％、至少满足95％、或甚至至少满足99％。
10SPE(即，10Mbps单对以太网)是当前由电气和电子工程师学会(IEEE)作为IEEE802.3cgTM开发的网络技术规范。10SPE可用于在多点网络上提供无冲突的确定性传输。10SPE规范旨在包括可选的物理级冲突避免(PLCA)协调子层，该PLCA协调子层用于避免多点总线上的物理冲突。
诸如汽车、卡车、公共汽车、轮船和/或飞机的交通工具可包括交通工具通信网络(例如，有线局域网诸如以太网)，该交通工具通信网络可实现10SPE。交通工具通信网络的复杂性可根据网络内的多个电子设备而改变。例如，先进的交通工具通信网络可包括用于例如引擎控制、传输控制、安全控制(例如，防抱制动)和排放控制的各种控制模块。为了支持这些模块，汽车工业依靠各种通信协议。
汽车子网可具有少量(例如，小于或等于八个)节点(例如，PLCA节点)。然而，其他应用(例如，工业、服务器背板或物联网)可具有或需要更多节点。在常规系统中，由于PLCA中的基本常数，节点计数可能受到限制。此外，PLCA中的传输先进先出(TX FIFO)缓冲器可向介质访问控制子层(MAC)帧添加可变延迟，因此，在常规系统中，MAC的精确时间协议(PTP)功能可能不可用。
本文所公开的各种实施方案涉及仿真网络(例如，10SPE多点半双工子网)上的冲突以增强PLCA功能。更具体地讲，各种实施方案可涉及响应于一个或多个事件(例如，存储在节点的TX FIFO缓冲器中的数据量为至少预定量和/或在节点处接收的分组为精确时间协议(PTP)分组)来仿真网络上的逻辑冲突。如本文所用，术语“仿真冲突”是指由网络节点的物理层设备(PHY)响应于阈值数据量存储在网络节点的传输先进先出(TX FIFO)缓冲器中或检测到来自MAC的PTP分组而对冲突信号(例如，“COL”)的断言(例如，从逻辑低电平转变到逻辑高电平)。当至少阈值数据量存储在传输FIFO缓冲器中时，我们称传输FIFO缓冲器已满。PTP(精确时间协议)分组是用于实现IEEE 802.1AS或IEEE 1588的分组。COL可保持在被断言状态(例如，逻辑高电平)，直到从MAC接收的传输启用信号(例如，“TX_EN”)被解除断言为止，并且PHY可以在TX_EN信号解除断言之后对COL信号解除断言。在一些情况下，COL的断言可伴随有保持被断言(例如，处于逻辑高电平状态)的载波侦听信号(例如，“CRS”)，直到网络节点的传输机会为止。
使用仿真冲突使得节点的数量增加，并且允许在使用PLCA时由MAC处理精确时间协议(PTP)。这可以由根据本文所公开的实施方案的物理层设备通过利用常规MAC设备对冲突的编程响应来解决非冲突问题来实现。因此，根据本文所公开的实施方案的物理层设备可以策略方式发信令通知冲突(例如，使用COL信号和CRS信号)以处理物理层侧上增加的节点数量和PTP分组。
例如，一些实施方案可允许具有大量(例如，多于三十二个)节点的子网络使用PLCA(例如，与工业自动化装置、服务器背板等一起使用)。当PLCA TX FIFO已满时，可通过仿真冲突来启用该大量节点。因此，当网络节点的TX FIFO在等待节点的传输机会在总线上传输传输数据时，由于来自MAC的相对大量的传输数据(例如，TXD)的累积已满时，冲突的仿真(COL的断言)可发信令向MAC通知发生冲突，从而使得MAC等待直到COL信号和CRS信号的解除断言。
此外，一些实施方案可允许在利用PLCA的同时使用节点的本地时间戳单元在节点的介质访问控制(MAC)处处理精确时间协议(PTP)分组。例如，一些实施方案可允许可能不具有外部时间戳支持的部件(例如，10SPE控制器/开关)使用PTP。在PHY检测到从MAC接收的PTP帧时，仿真冲突(COL信号的断言)防止了当传输机会不可用时TX FIFO与PTP帧的结合使用，并且因此未引入可变TX FIFO延迟，从而使得对应的PTP分组能够通过物理层设备(PHY)具有已知的延迟。更具体地讲，MAC被配置为等待直到CRS信号被解除断言为止才将PTP分组重传到PHY。由于PHY在PHY的传输机会时对CRS信号解除断言，因此PHY在PHY的传输机会期间从MAC接收重传的PTP分组，并且该PTP分组可立即在共享传输介质(例如，10SPE介质)上传输，而无需使PTP分组保持在任何类型的可变延迟缓冲器中。
现在参考附图解释本公开的各种实施方案。
图1示出了包括开关102和N个节点116(例如，节点104、节点106、节点108和节点118，但不限于此)的示例性网络100。例如，网络100可包括有线局域网，诸如10SPE网络，该网络可包括半双工多点网络。此外，例如，网络100，并且更具体地，网络100的一个或多个节点116，可包括并且/或者可实现物理层冲突避免(PLCA)子层。PLCA是物理(PHY)层与介质访问控制(MAC)层之间的协调子层。在一些实施方案中，PLCA在PHY中实现。网络100在本文中也可被称为“子网”或“子网络”。
例如，节点116可包括一个或多个传感器，并且节点116中的每个节点可包括唯一ID(例如，节点0、节点1、节点2、...节点N)。在一些实施方案中，节点116的数量N可大于八个(例如，N>8)，但不限于此。包括多个端口(例如，被配置用于相同或不同速度的端口110、端口112、端口114)的开关102可被配置为接收数据并将数据传送到不同的设备(例如，控制单元、传感器(节点)，但不限于此)。
图2示出了示例性节点200，该示例性节点包括驻留在链路层216的介质访问控制子层220中的介质访问控制(MAC)设备208和驻留在有线局域网(例如，图1的网络100)的物理层218中的物理层设备(PHY 202)。PHY 202经由接口206耦接到共享传输介质，诸如10SPE介质204。10SPE介质204可包括作为节点(包括具有PHY 202和MAC 208的相应实例的节点)的通信路径的物理介质，这些节点是网络(例如，网络100)的一部分。作为非限制性示例，10SPE介质204可包括单双绞线，诸如用于单对以太网。基带网络(例如，不限于多站网络)上的设备共享相同的物理传输介质，并且通常使用该介质的整个带宽进行传输(换句话讲，用于基带传输的数字信号占用介质的整个带宽)。因此，基带网络上只有一个设备可在给定时刻传输。所以，介质访问控制方法用于处理10SPE介质204的争用。
在一些实施方案中，节点116中的一个节点(例如，节点104、节点106、节点108和节点118(参见图1))可包括节点200。MAC 208可包括经由介质无关接口(MII接口212)和/或管理数据输入/输出接口(MDIO接口214)耦接到PHY 202的控制器。此外，例如，PHY 202可以经由介质相关接口(MDI接口210)耦接到接口206。PHY 202可被配置为除了其他信号之外还通过MII接口212向MAC 208提供冲突信号COL和载波侦听信号CRS。MAC 208可被配置为除了其他信号之外还向PHY 202提供传输数据位TXD(例如，TXD0-TXD3)和传输启用信号TX_EN。由于MAC 208被配置为执行链路层操作，因此PHY 202被配置为从作为链路层216的MAC208接收TXD和TX_EN信号。
根据至少一些实施方案，网络(例如，网络100)可利用载波侦听多路访问/冲突检测(CSMA/CD)介质访问控制。此外，在一些实施方案中，可利用PLCA(例如，以避免物理(电气)冲突)。
在网络的预期操作期间，信标(例如，经由主节点生成)可启动总线周期，并且网络的每个节点具有传输机会(TO)(例如，2字节)，该传输机会在总线周期期间按照其ID的顺序(即，以循环方式)进行分配。更具体地讲，节点0(例如，主节点)(节点104)可具有TO，之后是节点1(节点106)的TO，之后是节点2(节点108)的TO，之后是节点N(节点118)(图1)的TO，等等。
图3示出了根据一些实施方案的用于物理级冲突避免(PLCA)子层的线路346(例如，图2的10SPE介质204)的多个总线周期300。具体地讲，图3示出了第一总线周期348和第二总线周期350。总线周期300包括线路346的多个时隙352(例如，时隙302到时隙332)。时隙352各自标记有与各个网络节点(例如，节点0、节点1、节点2、节点3、节点4、...节点N，例如，图1的节点116)中用于在时隙352中的相应一个时隙期间通信的一个网络节点对应的编号(例如，0、1、2、3、4、N，该编号N比网络节点的数量少一)。作为非限制性示例，编号N可以是七(7)，对应于八(8)个网络节点。节点116可包括这些网络节点。另外，图3指示每个总线周期300中的通信是否包括信标338、静默340、数据342或交付信号344。例如，如图3所示，可在时隙302、时隙304和时隙306中的每个时隙期间由节点0(例如，主节点)发送信标338。另外，静默340可在时隙308到时隙326中的每个时隙期间存在于线路346上(即，在时隙306到时隙326期间不传输数据)。此外，在时隙332中，可发送交付信号344(即，由节点3发送，以例如在发送数据342的分组之前捕获总线)。可在时隙328和时隙330期间发送数据342。更具体地讲，节点1可以在时隙328期间发送数据342，节点3可以在时隙330期间发送数据342。
在每个总线周期300期间，主节点(节点0)可发出信标338，该信标之后是每个节点(节点0到节点N)的一个或多个时隙352。如图3所示，第一总线周期348包括具有由节点0传输的信标338的时隙302，然后是针对时隙308到时隙314的静默340(在此期间节点0到节点N保持静默)(即，在对应于节点0的时隙308、对应于节点1的时隙310，对应于节点2到节点N-1的时隙312和对应于节点N的时隙314期间，为静默340)。应当指出的是，在每个节点在总线周期期间仅占用最小时隙长度336的情况下，如第一总线周期348的情况，总线周期将具有最小总线周期长度，如相对于第一总线周期334所示。
在第一总线周期348之后，可能出现第二总线周期350。在第二总线周期350期间，主节点(例如，节点0)可在时隙304期间发出信标338，然后在对应于节点零的最小时隙长度336的时隙316期间发出静默340。第二总线周期350包括在时隙328期间由节点1传输的数据342，然后是针对对应于节点2的时隙318的静默340。在时隙332处，第二总线周期350包括交付信号344(例如，用于在发送数据342的分组之前捕获总线)，之后是携带数据342的时隙330，交付信号344和由节点3传输的数据342。第二总线周期350还包括在对应于节点4的时隙320、对应于节点5到节点N-1的时隙322以及对应于节点N的时隙324中的每个时隙期间传输的静默340。然后，时隙306处的附加信标338和从时隙326处的节点零开始的单独节点传输(示出为静默340)跟随第二总线周期350。
图4示出了根据一些实施方案的与图3所示的(例如，PLCA子层的)第二总线周期350相关联的信号时序图400。作为非限制性示例，信号时序图400可以与具有八个节点的总线相关联。信号时序图400示出了图3的线路346上的线路信号424，和节点1信号420、节点3信号422，以及当前节点识别信息(curID信息)442。在一些实施方案中，一个或多个节点的PHY可以将curID信息442存储在数据存储装置418(例如，数据寄存器、易失性数据存储装置、非易失性数据存储装置)中，以使PHY能够跟踪哪个节点当前具有传输机会。节点1信号420包括MII接口(例如，图2的MII接口212)的信号，包括TXEN线路402上的传输使能信号(来自MAC的TXEN信号426)、TXD线路404上的传输数据信号(来自MAC的TXD信号428)、CRS线路406上的载波侦听信号(到MAC的CRS信号430)以及COL线路408上的冲突检测信号(到MAC的COL信号432)。类似地，节点3信号422包括MII接口(例如，图2的MII接口212)的信号，包括(例如，节点3的PHY和MAC之间的MII接口的)TXEN线路410上的TXEN信号434、TXD线路412上的TXD信号436、CRS线路414上的CRS信号438以及COL线路416上的COL信号440。curID信息442指示指出节点(例如，节点0到节点7)中的哪个节点被指定用于在线路346上传输数据342(即，哪个节点当前被分配传输机会)的标识。
图4示出了节点3的PHY响应于节点3通信和节点1通信之间的逻辑冲突的信令，以及节点3的MAC对节点3的PHY的冲突信令的反应的示例。虽然图4未示出仿真冲突，但图4示出了节点3的MAC对由节点3的PHY发信令通知的冲突的编程响应，以示出MAC将如何响应仿真冲突。下文论述了实施方案中利用的MAC对来自PHY的冲突信令的这种编程响应。在该示例中，第一节点(节点1，包括PHY#1)和第三节点(节点3，包括PHY#3)具有要在其相应的传输FIFO中作为传输数据342进行传输的数据，并且其他节点是静默的。在该示例中，节点1可推迟其传输直到其自身的时隙(传输机会)可用为止，并且节点3可在节点1正在传输时在该时隙期间发信令通知冲突。
如图4所示，在以数据存储装置418上的由curID信息442指定的节点7结束的先前总线周期(例如，图3的第一总线周期348)之后，节点0在线路346上发送信标338。在通过curID信息442在节点0的数据存储装置418上指定以在线路346上具有传输机会之后，curID信息442指示节点1，并且节点1在线路346上发送数据342。当节点1正在线路346上发送数据342时，节点3的MAC尝试在TXD线路412上发送数据342作为TXD信号436。在PLCA中，MAC不跟踪传输机会，因此MAC不被通知何时发生其节点的传输机会。因此，MAC可能在任何节点的任何传输机会期间向PHY提供传输数据。在该示例中，节点3的MAC恰好在线路410上断言TX_EN信号434，并且在节点1正在线路346上传输数据时经由TXD线路412将数据342作为TXD信号436提供给节点3的PHY。
然而，由于节点1当前正在线路346上发送数据342，因此产生逻辑冲突(即，与节点3相关联的COL信号440转变为高电平，并且在TXD线路412的TXD信号436中断言阻塞信号444)。换句话讲，节点3的MAC尝试发送数据342，然而节点1正在发送数据342，从而导致逻辑冲突(即，与节点3相关联的COL信号440转变为高电平)和阻塞信号444。该阻塞信号是在TXD线路412上从MAC发送到PHY以向其他节点指示丢弃分组的32位信号。作为非限制性示例，阻塞信号444可包括四个字节，或者可包括在四至六个字节范围内的字节数。因此，如果PHY将数据342和阻塞信号444存储在缓冲器中并且随后在线路346上传输包括数据342和阻塞信号444的分组，则该分组中阻塞信号444的存在可以向其他节点指示该分组应该被丢弃。
当节点3的CRS线路414的CRS信号438保持高电平时，节点1完成在线路346上发送数据342，并且curID信息442指示节点2。然后，curID信息442指示节点3。随后，节点3信号422的CRS信号438从高电平446转变为低电平448，此后节点3可以在线路346上发送交付信号344和数据342。如图4所示，与节点3相关联的CRS信号438被设定为高电平以防止节点3的MAC传输，直到其时隙(即，curID信息442＝3)为止。随后，与节点3相关联的CRS信号438被设定为低电平，以允许节点3的MAC在TXD线路412上传送分组(在分组间间隙之后)。因此，节点3的PHY 202在节点2的静默周期期间使CRS信号438保持高电平，直到到达PHY(PHY#3)的TO，此时节点3的PHY在线路346上传输交付信号344并且向节点3的MAC将CRS信号438解除断言。需注意，对于PLCA，可在冲突(COL)和/或阻塞(JAM)期间在节点处通过线路346从其他节点接收数据。在该示例中，尽管存在逻辑冲突(当节点1在其传输机会期间传输数据时，节点3的MAC尝试传输数据)，但不存在物理冲突(在节点1的传输期间，节点3的PHY不在线路上传输从MAC接收的数据342)，并且节点3传输发生在节点1传输之后(例如，紧接之后)而没有附加延迟(例如，最大退避+延迟<最小分组大小)。如本文所用，术语“逻辑冲突”是指在另一个节点正在共享传输介质上进行传输时，由MAC向PHY传输要传输到共享传输介质的传输数据。
如图4所示，多于一个节点可从其MAC接收数据342，然而节点可以直到其传输机会才在线路346上传输数据342。因此，节点可将数据342(“存储和转发”)存储在位于相应PHY202中的本地(传输)FIFO(“延迟线路”)中，直到该节点的时隙发生为止。例如，FIFO可被编程为包括49.5字节或更少的存储或者64字节或更少的存储，这也可以是最小以太网分组的大小。选择FIFO的49.5字节或更少的存储可防止FIFO存储整个分组(例如，其可包括64字节，但不限于此)。因此，由于存储和转发通常基于FIFO中的整个分组的存储来操作，因此如果FIFO存储可编程地设置为49.5字节或更少，则可防止存储和转发操作。在一些示例中，如果例如网络中的节点数相对较高(例如，并且因此节点的TO之间的持续时间相对较长)和/或节点的TO之前的持续时间较长(例如，节点的TO在周期中较晚)(即，根据节点的ID)，节点的延迟线路(TX FIFO)可变满(例如，可编程地设置为49.5字节或更少，或者64字节或更少，但不限于此)或接近满的。即使只有两个节点，总线周期也可包括例如多达256个TO(例如，对应于ID范围)。这可导致多个问题，诸如节点的PHY中的缓冲器变满并且在节点处检测到晚期冲突。晚期冲突是比管理标准所允许的更进一步对从MAC到PHY的分组传输发生的冲突。作为非限制性示例，晚期冲突阈值可编程地设定为小于或等于49.5字节或64字节。在PLCA中，FIFO深度应为至少TO长度乘以节点数。因此，在不限制FIFO深度的情况下仿真冲突(例如，将FIFO深度限制为小于其全容量)可导致晚期冲突。这可能发生的原因在于，如果FIFO深度大于由管理标准设定的晚期冲突阈值，则FIFO可能直到已传输晚期冲突阈值数据量之后才变满。FIFO深度是FIFO能够存储的最大数据量。在一些实施方案中，FIFO深度可限于晚期冲突阈值(例如，小于或等于49.5字节或64字节，但不限于此)。然而，FIFO深度可被允许改变，这意味着FIFO深度可以是可控的。因此，不同节点可使用不同FIFO深度，包括一个节点在不同时间使用不同FIFO深度。
图4示出TXEN信号434、TXD信号436、CRS信号438和COL信号440的相互作用。例如，每当PHY检测到线路346上的活动(例如，感测到线路346上的载波)时，当将数据写入PHY的FIFO时，或者当TX_EN信号434被断言时，CRS信号438被断言。在图4中，响应于来自TXD信号436的数据342被写入PHY的FIFO或者响应于TX_EN信号434在TO外部的断言，CRS信号438被断言。在COL信号440的断言之后，CRS信号438保持被断言，直到节点的下一个传输机会为止。响应于PHY检测到另一个节点(例如，节点1)已经在线路346上传输数据342并且MAC正在TXD线路412上传输数据342，COL信号440被断言。因此，节点3的PHY使CRS信号438保持高电平，直到节点3的TO为止。响应于COL信号440，MAC退避TXD线路412上的数据传输。在CRS信号438被断言时，MAC将推迟向PHY提供传输数据342。在节点3的TO处，CRS信号438转变为低电平，从而发信令向MAC通知节点3的TO已到达，并且节点3可以传输数据。PHY向线路346提供交付信号344以指示节点3将在其TO期间传输数据342，并且MAC断言TXEN信号434并向PHY提供数据342。PHY在交付信号344之后向线路346提供数据342。
根据本公开的各种实施方案，可响应于TX FIFO缓冲器接近或达到已满状态而仿真冲突(“COL”)。换句话讲，响应于存储在TX FIFO缓冲器中的数据量为至少预定阈值量(例如，传输FIFO在物理上可仅为接近满的，但其被视为已满)，可仿真冲突。如前所述，在COL信号(例如，COL信号440)的断言之后，CRS信号(例如，CRS信号438)可保持被断言直到节点的下一TO为止，这使得MAC避免向PHY提供传输数据。因此，响应于TX FIFO缓冲器接近或达到已满状态而断言COL信号使得MAC避免向PHY的已满TX FIFO缓冲器提供进一步的传输数据。例如，预定阈值量可以可编程地设定为等于或小于约49.5字节或64字节。在这些实施方案的一些中，载波侦听CRS和冲突COL可经由提供从PHY传输到MAC的专用冲突信令(例如，MII接口的COL)的接口被断言(即，在MII接口中，使用用于发信令通知已检测到冲突的专用线路，诸如用于COL的专用线路，但不限于此)，以便防止进一步的数据342从MAC传输到其PHY。
图5示出了根据本公开的各种实施方案的与包括PLCA的网络的节点相关联的示例性信号时序图500。信号时序图500示出了传输机会(TO 502包括信标526和TO 0到TO 30)、与节点的载波侦听CRS相关联的CRS信号504以及与节点处的冲突COL相关联的COL信号510。信号时序图500还示出了节点的MAC(MAC动作506)和PHY(PHY动作508)的行为。
在信号时序图500中，在TO#5开始时，MAC将数据传输530到PHY，PHY缓冲528从MAC接收的数据，并且响应于PHY缓冲528来自MAC的数据，PHY将载波侦听CRS信号504转变为高电平。此外，在该示例中，响应于PHY的缓冲器(例如，传输(TX)FIFO缓冲器)变满或接近满的(例如，处于缓冲器已满阈值534)，可仿真冲突(如冲突仿真524所示)，即，断言COL信号510。此外，MAC等待512(例如，处于退避状态)载波侦听CRS信号504转变为低电平(例如，响应于节点的下一个TO在TO#30处到达)，并且在分组间间隙(IPG 514)之后，MAC传输516数据。此外，在冲突COL信号510和载波侦听CRS信号504转变为低电平之后，PHY可以捕获总线(通过传输交付信号，在线路上交付520)(即，以防止其他节点的其他PHY在等待IPG 514时捕获总线)。在IPG 514之后，PHY可以传输522数据。
响应于TX FIFO接近或达到已满状态而仿真冲突可防止或降低与TX FIFO数据存储相关联的问题的可能性。因此，该实施方案可允许附加节点(例如，PCLA节点)(例如，在子网络上)。例如，各种实施方案可允许具有PLCA的10SPE子网络上的大量节点(例如，>32个节点)。
与10SPE网络相关联的另一个问题可与精确时间协议(PTP)分组(其为时间敏感分组)的使用相关。对于PTP，在MII接口处引用的时间戳可呈现固定的链路延迟。然而，PLCA包括可变延迟。因此，PTP分组可能在PHY中遭受可变延迟(例如，由于TX FIFO)。因此，常规系统不能同时使用PLCA和PTP。响应于PHY检测到从MAC接收的PTP分组而仿真冲突可使得MAC在节点的TO期间退避并重传PTP分组，以避免与PHY的FIFO缓冲器相关联的延迟。
根据本公开的一些实施方案，可仿真冲突以允许节点的MAC使用其本地时间戳单元来处理PTP时钟同步。更具体地讲，根据各种实施方案，PTP分组可由PHY在节点处检测，并且响应于检测到可能通过FIFO缓冲器遭受可变延迟的PTP分组，可在节点处仿真冲突(例如，使得当在冲突之后重试分组时，不存在通过该分组的节点的传输FIFO缓冲器的延迟，并且因此存在通过用于重试的分组的节点的PHY的固定延迟)。更具体地讲，并非将PTP分组保持在FIFO缓冲器中直到节点的TO导致相对于PTP分组的时间戳的可变延迟为止，而是断言仿真的冲突，并且一旦仿真的冲突被解除断言，则由MAC以提供给PTP分组的新时间戳重试PTP分组。仿真冲突在相应节点的TO处被解除断言，因此MAC可以在其节点的相应TO期间重传PTP分组。因此，在这种情况下，使用冲突仿真防止PTP分组被保持在FIFO缓冲器中，而是使得MAC能够在其节点的TO期间重传PTP分组。这可能发生的原因在于，在未添加FIFO延迟的情况下，遭受冲突的传输分组由MAC以新的时间戳重传。
图6示出了信号时序图600，其中PTP分组的传输数据612在节点的传输机会(TO)之外在该节点的PHY处从该节点的MAC被接收。换句话讲，PHY从MAC接收PTP分组的传输数据612的时间不是该节点的TO。相反，如信号时序图600所示，在节点的TO(由逻辑高电平616处的TO信号610指示)之前，在PHY的FIFO缓冲器602处接收到传输数据612。TX_EN信号604被断言，指示着MAC正在传输传输数据612。CRS信号608响应于TX_EN信号604的断言而被断言。
PHY确定传输数据612用于PTP分组。作为非限制性示例，PHY可以检测传输数据612中的PTP标头622。响应于确定传输数据612用于PTP分组，可仿真冲突(COL信号606从逻辑低电平到逻辑高电平的转变618)。只要当TX_EN信号604被解除断言时COL信号606被解除断言并且MAC响应于COL信号606的断言退避对传输数据612的传输，COL信号606保持被断言的持续时间就不重要。然而，COL信号606的长度可为约四至六个字节长，但不限于此。在一些实施方案中，如图6所示，COL信号606在TX_EN信号604解除断言之前被解除断言(例如，TX_EN信号604可在COL信号606的断言之后解除断言十二个字节)。然而，在一些实施方案中，COL信号606可保持被断言直到MAC在TXD线路(未示出)上提供JAM信号或TX_EN信号604被解除断言为止。
需注意，最初可能无法访问将从MAC接收以供PHY传输的分组标识为PTP分组的信息。换句话讲，例如，将该分组标识为PTP分组的信息可位于分组的字节25处。因此，PHY可能需要一定量的时间来确定该分组是PTP分组。因此，在图6所示的示例中，当确定传输数据612用于PTP分组时，传输数据612中的一些可能已经存储在FIFO 602上。由于传输数据612用于PTP分组，因此PHY可仿真冲突。然而，由于PTP分组的传输数据612中的一些已被存储到FIFO 602，因此仅停止传输数据612在FIFO 602上的存储可导致可能不允许(或推荐)在线路上传输的超小帧分组(即，小于49.5字节或64字节)。虽然超小帧分组可以是具有小于64字节的有效载荷(例如，具有附加八个字节的前导码)的分组，但将超小帧分组限制为小于49.5字节可补偿PHY和/或网络中相对较大的延迟。因此，根据各种实施方案，传输数据612可被“填充满”。在该示例中，在字节数25到达之后，并且确定存储在FIFO 602中的传输数据612用于PTP分组，可通过将COL信号606从逻辑低电平到逻辑高电平的转变618来仿真冲突，并且可将传输数据612填充满并且可将流尾定界符(ESD)误差620添加到传输数据612。例如，可选择填充内容以保证循环冗余校验(CRC)错误。更具体地讲，填充内容可包括010101以强制执行劣质的CRC。此外，根据至少一些实施方案，可将ESD误差620(例如，ESD_ERR，未示出)添加到传输数据612(即，使得接收节点知道当在线路上传输时，传输数据612是错误分组的一部分，在这种情况下是因为传输数据612已经经受仿真的冲突并且被损坏)。换句话讲，可将流尾定界符(例如，ESD误差620)添加到传输数据612。
响应于节点的TO 616到达，CRS信号608解除断言。此时，PHY向线路提供交付信号(未示出)以预留该线路，直到从MAC接收到PTP分组614。响应于CRS信号608的解除断言，MAC断言TX_EN信号604并将PTP分组614提供给PHY。PHY在节点的TO 616期间将FIFO的深度设置为零(对应于零FIFO延迟)，并且FIFO 602接收PTP分组614。在FIFO延迟为零的情况下，将PTP分组614提供给线路(未示出)。因此，PTP分组614通过PHY以固定延迟被提供给线路。除了FIFO缓冲器之外，PHY具有与其相关联的固定延迟。因此，PHY可以向PTP分组614引入固定延迟(从由PHY从MAC接收到PTP分组614的时间到PTP分组在线路上被传输的时间的延迟)。由于该延迟是固定的，因此PTP分组的时间戳可能不会变得不正确，因为FIFO缓冲器的可变延迟已被避免。
图7示出了信号时序图700，其中PTP分组702在节点的传输机会期间(TO，由TO信号610的逻辑高电平704指示)在该节点的PHY处从该节点的MAC被接收。在该示例中，由于PTP分组702是在节点的TO期间接收的，因此可能无法使用仿真冲突。虽然PHY在TO信号610的逻辑高电平704时并不知道在FIFO 602处接收的分组(未示出)是PTP分组702，但PTP分组702引发零FIFO延迟。由于PTP分组702是在节点的TO期间接收的，因此即使PHY确定所接收的分组是PTP分组702(例如，在PTP分组702的第25个字节处)，COL信号606也仍保持在逻辑低电平状态。信号的平衡具有如上文关于图7所述的含义。另选地，在PHY确定所接收的分组是PTP分组的情况下，即使是在节点的TO，也可仿真冲突，并且PTP分组702可在节点的下一个TO时在PTP分组702的前导码之前先于交付信号被发送。因此，在该另选的实施方案中，交付信号的存在可以发信令通知不应仿真冲突。
图8是操作网络(诸如10SPE网络)的示例性方法800的流程图。可根据本公开中描述的至少一个实施方案来布置方法800。在一些实施方案中，方法800可由设备或系统，诸如网络100(参见图1)、节点200(参见图2)、网络1202(参见图12)，设备或系统的一个或多个部件，或另一系统或设备执行。在这些和其他实施方案中，方法800可基于存储在一个或多个非暂态计算机可读介质上的指令的执行来执行。尽管示出为离散框，但是根据期望的实施方式，可以将各种框划分为附加框，组合成更少的框或者消除。
方法800可开始于框802处，其中可检测网络中的节点处的至少一个事件。例如，网络可包括实现PLCA的10SPE网络。该至少一个事件包括框804和框808中的至少一者。例如，该至少一个事件可包括存储在节点的TX FIFO缓冲器中的数据量为至少阈值量(框804)，如上文所指出的，该阈值量可被描述为TX FIFO已满，和/或在节点(例如，节点的PHY)处接收的分组为精确时间协议(PTP)分组(框806)。在框804处，该方法包括存储在节点的先进先出FIFO缓冲器中的数据量为至少阈值量。例如，阈值数据量可等于或小于49.5字节或64字节。作为非限制性示例，框804可包括框806。框806包括检测存储在缓冲器中的数据量为约49.5字节或64字节。响应于检测到(框802)存储在FIFO缓冲器中的数据量为至少阈值量(框804)，方法800可前进至框812。
在一些实施方案中，在框802处，检测至少一个事件包括在框808处检测所接收的分组为PTP分组。在一些此类实施方案中，框808包括填充PTP分组(例如，在框810处使得填充的PTP分组包括64字节和/或包括导致错误的模式(例如，010101)，或者将流尾定界符添加到PTP分组)。响应于检测到(框802)所接收的分组为PTP分组(框808)，方法800可前进至框812。
在框812处，可响应于至少一个检测到的事件来仿真节点处的冲突。更具体地讲，响应于存储在节点的TX FIFO缓冲器中的数据量为至少阈值量和/或在节点(例如，节点的PHY)处接收的分组为精确时间协议(PTP)分组，可仿真冲突。此外，例如，可以仿真节点的介质无关接口(MII)或简化介质无关接口(RMII)上的冲突。
在不脱离本公开的范围的情况下，可对方法800进行修改、添加或省略。例如，方法800的操作可以不同的顺序实现。此外，概述的操作和动作仅作为示例提供，并且操作和动作中的一些可以是任选的，组合成更少的操作和动作，或者扩展成附加的操作和动作而不偏离所公开实施方案的本质。
图9是根据一些实施方案的示出操作网络节点的方法900的流程图。在框902中，方法900在10SPE网络中的节点处确定存储在该节点的缓冲器中的数据量为至少阈值量，如上文所指出的，该阈值量可被描述为TX FIFO已满。在一些实施方案中，确定存储在该节点的缓冲器中的数据量为至少阈值量包括在框904处确定存储在该节点的缓冲器中的数据量为大体上49.5字节或64字节。
在框906中，方法900响应于数据量为至少阈值量而仿真节点处的冲突。在一些实施方案中，仿真冲突包括仿真该节点的MII接口上的冲突。
图10是根据一些实施方案的示出操作网络节点的方法1000的流程图。在框1002中，方法1000将在10SPE网络中的节点处接收的分组识别为精确时间协议(PTP)分组。在框1004中，方法1000确定是否在节点的TO期间接收到引发固定(例如，零，但不限于此)缓冲器(例如，FIFO)延迟的PTP分组。如果是，则该方法在框1006处结束，并且PTP分组通过共享传输线路正常地传输。然而，如果确定PTP分组未引发固定缓冲器延迟，则在框1008处，方法800响应于所接收的分组是PTP分组并且该PTP分组未引发固定缓冲器延迟而仿真节点处的冲突。另外，在框1010处，方法800填充PTP分组。
在一些实施方案中，框1010填充PTP分组包括框1012，用模式填充PTP分组，使得所填充的PTP分组包括至少64字节并且该模式导致错误。在一些实施方案中，框1010填充PTP分组包括框1014，将流尾定界符添加至PTP分组。
图11是根据一些实施方案的节点1100的功能框图。节点1100包括MAC1102和PHY1104，该PHY可操作地耦接到MAC 1102(经由接口1142，该接口可以是MII或RMII接口)并且耦接到共享传输介质(例如，图2的10SPE介质204)。10SPE介质204可具有与之可操作地耦接的多个节点(未示出)。PHY 1104被配置为从MAC 1102接收分组1128(例如，经由接口1142的TXD信号)，并且响应于事件而仿真冲突。例如，在一些实施方案中，事件包括存储在PHY 202的缓冲器1106中的数据量为至少阈值量(例如，缓冲器已满阈值534，或缓冲器几乎已满阈值，但不限于此)。在一些实施方案中，事件包括检测到从MAC 1102接收到的分组1128是PTP分组。
PHY 1104包括可操作地耦接到控制电路1134的缓冲器1106。控制电路1134包括传输机会检测器1136、分组填充器1108、定界符生成器1110、错误模式生成器1140、阈值检测器1112、冲突仿真器1114和PTP分组检测器1116。在一些实施方案中，缓冲器1106包括FIFO缓冲器。响应于从MAC 1102接收到分组1128，将分组1128提供给缓冲器1106，该缓冲器可具有可控深度。可响应于来自传输机会检测器1136的信号1122来控制缓冲器1106的深度。传输机会检测器1136被配置为生成TO信号1122以指示其当前是否为节点1100的传输机会。如果TO信号1122指示其为节点1100的传输机会，则缓冲器1106的深度可被设置为零。在这种情况下，缓冲分组1130从缓冲器1106路由至接口1138，继而作为传输分组1148以零缓冲器延迟路由至线路204。然而，如果TO信号1122指示其不是节点1100的传输机会，则缓冲器1106的深度可被设置为非零值(例如，晚期冲突阈值)。在这种情况下，缓冲器1106存储分组1128并将缓冲分组1130提供给接口1138，继而在节点1100的下一个TO时作为传输分组1148提供给线路204。
PTP分组检测器1116被配置为接收TO信号1122，该TO信号指示是否在节点1100的TO期间接收到分组1128。PTP分组检测器1116还被配置为当TO信号1122指示在节点1100的TO期间没有接收到分组1128时，检测由缓冲器1106所接收的分组1128是否为PTP分组。PTP分组检测器1116被配置为向冲突仿真器1114和分组填充器1108提供指示分组1128是否为PTP分组的PTP检测信号1132。
在一些情况下，分组填充器1108被配置为填充PTP分组1128。例如，分组填充器1108可被配置为响应于PTP检测信号指示分组1128是在节点1100的TO之外接收到的PTP分组，提供要添加到缓冲器1106中的分组1128的填充内容1118。作为非限制性示例，填充内容1118可包括用于产生错误(例如，循环冗余校验(CRC)错误)的模式1146(由错误模式生成器1140提供)。作为具体的非限制性示例，填充内容1118可包括010101模式。同样作为非限制性示例，分组填充器1108可被配置为向缓冲器1106中的分组1128添加错误(例如，由错误模式生成器1140提供)。在一些实施方案中，分组填充器1108被配置为用模式填充分组1128，使得分组1128包括至少64字节并且该模式导致错误。
在一些实施方案中，分组填充器1108被配置为用定界符1126(例如，由定界符生成器1110生成)填充分组1128。定界符生成器1110被配置为生成并提供要添加到缓冲器1106中的分组1128的定界符1126。在一些实施方案中，定界符1126包括流尾定界符。因此，分组填充器1108可被配置为将流尾定界符添加到分组1128。无论分组填充器1108添加包括来自错误模式生成器1140的模式1146还是来自定界符生成器1110的定界符1126的填充内容1118，该填充内容都使得在节点1100的外部接收到的PTP分组的一部分能够填充满，以避免超小帧分组响应于冲突仿真而释放到线路204。
阈值检测器1112被配置为在缓冲器1106被设置为非零深度(即，节点1100的TO的外部)时检测存储在缓冲器1106中的数据量。阈值检测器1112可被配置为将检测到的存储在缓冲器1106中的数据量与一个或多个阈值量进行比较。例如，阈值量可包括对应于缓冲器已满阈值(例如，图5的缓冲器已满阈值534)、缓冲器几乎已满阈值、晚期冲突阈值532(图5)、其他阈值或它们的任何组合的量。在一些实施方案中，缓冲器1106被配置为存储49.5字节或64字节的数据(例如，缓冲器深度被设置为49.5字节或64字节)，并且对应的缓冲器已满阈值被可编程地设置为小于或等于49.5字节或64字节。响应于阈值检测器1112检测到存储在缓冲器1106中的数据量达到或超过一个或多个阈值量(例如，小于或等于49.5字节或64字节)，阈值检测器1112被配置为提供指示已达到或超过一个或多个阈值量的阈值检测信号1120。阈值检测器1112被配置为向冲突仿真器1114提供阈值检测信号1120。如上所述，当阈值检测信号1120被断言时，不论阈值如何，缓冲器1106都被描述为已满。
冲突仿真器1114被配置为接收来自阈值检测器1112的阈值检测信号1120、来自PTP分组检测器1116的PTP检测信号1132以及来自传输机会检测器1136的TO信号1122。因此，冲突仿真器1114被通知从MAC 1102接收的数据分组1128是否为在节点1100的TO期间接收到的PTP分组，以及由缓冲器1106存储的数据量是否超过一个或多个阈值。使用该信息，冲突仿真器1114被配置为响应于阈值检测信号1120或PTP检测信号1132中的至少一者来仿真节点处的冲突。在一些实施方案中，冲突仿真器1114被配置为通过断言COL信号1124并保持CRS信号1144被断言直到节点1100的下一个TO来仿真冲突。在一些实施方案中，冲突仿真器1114被配置为通过断言COL信号1124(例如，将接口1142(其可以是MII)的COL信号1124转变为逻辑高电平)来仿真冲突。
如前所述，冲突仿真器1114还被配置为接收TO信号1122。同样如先前所讨论的，TO信号1122被断言以发信令通知其为节点1100的传输机会。因此，冲突仿真器1114可被配置为仅在TO信号1122被解除断言(例如，PTP分组1128在节点1100的传输机会之外被接收)时才响应于PTP检测信号1132来仿真冲突。
响应于TX_EN(未示出)，缓冲器1106缓冲分组1128以向接口1138产生缓冲分组1130，该缓冲分组包括分组1128的至少一部分和添加到其上的任何填充内容1118(例如，填充满至最小分组长度)，该接口继而在适当的时间(例如，在节点1100的下一个TO时，如由TO信号1122所指示的)将缓冲分组1130作为传输分组1148提供给10SPE介质204。换句话讲，响应于TX_EN信号，分组1128被缓冲并在该节点的下一个TO时被提供给接口1138。例如，控制电路1134被配置为响应于在TO信号1122被断言时分组1128到达而无延迟地向10SPE介质204提供分组1128(即，将缓冲器1106的深度设置为零)。因此，如果分组1128是在节点1100的TO期间接收到的PTP分组(例如，第一次从MAC 1102接收PTP分组，或者先前从MAC接收的PTP分组的重传)，PTP分组在不被缓冲器1106延迟的情况下被递送到接口1138，并且因此作为传输分组1148以固定延迟被传输到10SPE介质204。又如，缓冲器1106被配置为响应于从MAC到PHY的传输使能信号TX_EN(例如，图4的TXEN信号426或TXEN信号434、图6的TX_EN信号604)的断言而将缓冲分组1130(例如，经由接口1138作为传输分组1148)提供给10SPE介质204。TX_EN信号可在由冲突仿真器1114提供的仿真冲突之后由MAC断言，该仿真冲突可在接口1142的CRS信号1144解除断言之后。
图12示出了包括具有多个节点(例如，放大器、麦克风、天线、扬声器、传感器等)的网络1202(例如，10SPE网络)的交通工具1200(例如，卡车、公共汽车、轮船和/或飞机)。根据一些实施方案，网络1202可包括交通工具网络。此外，在一些实施方案中，至少一个节点(例如，节点的PHY)可被配置为检测至少一个事件。该至少一个事件可包括存储在节点的FIFO缓冲器中的数据量为至少阈值量和/或在节点处接收的分组为精确时间协议(PTP)分组。此外，节点可被配置为响应于检测到至少一个事件来仿真该节点处的冲突。
如本文所公开，响应于节点的FIFO缓冲器达到预定阈值水平而仿真冲突可解决与网络上的大量节点和/或传输机会之间的长持续时间相关联的问题，如本文所述。此外，仿真冲突可防止PTP分组通过传输FIFO经受可变延迟，如本文所述。
本领域的普通技术人员应当理解，本文所公开的实施方案的功能元件(例如，功能、操作、动作、过程和/或方法)可在任何合适的硬件、软件、固件或它们的组合中实现。图13示出了本文所公开的功能元件的具体实施的非限制性示例。在一些实施方案中，本文所公开的功能元件的一些或所有部分可由专门配置用于执行这些功能元件的硬件来执行。
图13是电路1300的框图，在一些实施方案中，该电路可用于实现本文所公开的各种功能、操作、动作、过程和/或方法。电路1300包括可操作地耦接到一个或多个数据存储设备(在本文中有时称为“存储装置1304”)的一个或多个处理器1302(在本文中有时称为“处理器1302”)。存储装置1304包括存储在其上的机器可执行代码1306，并且处理器1302包括逻辑电路1308。机器可执行代码1306包括描述可由逻辑电路1308实现(例如，由该逻辑电路执行)的功能元件的信息。逻辑电路1308适于实现(例如，执行)由机器可执行代码1306描述的功能元件。当执行由机器可执行代码1306描述的功能元件时，电路1300应被视为被配置用于执行本文所公开的功能元件的专用硬件。在一些实施方案中，处理器1302可被配置为顺序地、并行地(例如，在一个或多个不同的硬件平台上)或在一个或多个并行过程流中执行由机器可执行代码1306描述的功能元件。
当由处理器1302的逻辑电路1308实现时，机器可执行代码1306被配置为调整处理器1302以执行本文所公开的实施方案的操作。例如，机器可执行代码1306可被配置为调整处理器1302以执行图8的方法800、图9的方法900和/或图10的方法1000的至少一部分或全部。又如，机器可执行代码1306可被配置为调整处理器1302以执行针对图2的PHY 202和/或图11控制电路1134的部分202所讨论的操作的至少一部分或全部。作为具体的非限制性示例，机器可执行代码1306可被配置为响应于至少一个检测到的事件(例如，检测到接收到的分组是引发可变延迟的PTP分组，检测到存储在缓冲器中的数据量至少是阈值量，但不限于此)来调整处理器1302以仿真冲突。
处理器1302可包括通用处理器、专用处理器、中央处理单元(CPU)、微控制器、可编程逻辑控制器(PLC)、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立栅极或晶体管逻辑部件、分立硬件部件、其他可编程器件或被设计成执行本文所公开的功能的它们的任何组合。当包括处理器的通用计算机被配置为执行与跟本公开的实施方案相关的机器可执行代码1306(例如，软件代码、固件代码、硬件代码)对应的功能元件时，该通用计算机被认为是专用计算机。需注意，通用处理器(在本文中可也称为主机处理器或简称主机)可以是微处理器，但在替代方案中，处理器1302可包括任何常规处理器、控制器、微控制器或状态机。处理器1302也可实现为计算设备的组合，诸如DSP和微处理器的组合、多个微处理器、与DSP核结合的一个或多个微处理器或任何其他此类配置。
在一些实施方案中，存储装置1304包括易失性数据存储装置(例如，随机存取存储器(RAM)、非易失性数据存储装置(例如，闪存存储器、硬盘驱动器、固态驱动器、可擦可编程只读存储器(EPROM)等)。在一些实施方案中，处理器1302和存储装置1304可被实现为单个设备(例如，半导体器件产品、片上系统(SOC)等)。在一些实施方案中，处理器1302和存储装置1304可被实现为单独的设备。
在一些实施方案中，机器可执行代码1306可包括计算机可读指令(例如，软件代码、固件代码)。作为非限制性示例，计算机可读指令可由存储装置1304存储，由处理器1302直接访问，并且由处理器1302使用至少逻辑电路1308执行。同样作为非限制性示例，计算机可读指令可存储在存储装置1304上，传输到存储器设备(未示出)以供执行，并且由处理器1302使用至少逻辑电路1308执行。因此，在一些实施方案中，逻辑电路1308包括能够以电的方式配置的逻辑电路1308。
在一些实施方案中，机器可执行代码1306可描述在逻辑电路1308中实现以执行功能元件的硬件(例如，电路)。该硬件可以从低级晶体管布局到高级描述语言的各种抽象级别中的任何一种进行描述。在高级抽象下，可使用硬件描述语言(HDL)，诸如IEEE标准硬件描述语言(HDL)。作为非限制性示例，可以使用VerilogTM、SystemVerilogTM或超大规模集成(VLSI)硬件描述语言(VHDLTM)。
HDL描述可根据需要以多种其他抽象级别中的任一种转换成描述。作为非限制性示例，高级描述可被转换为逻辑级描述诸如寄存器传送语言(RTL)、栅极级(GL)描述、布局级描述或掩模级描述。作为非限制性示例，由逻辑电路1308的硬件逻辑电路(例如，栅极、触发器、寄存器，但不限于此)执行的微操作可在RTL中描述并且然后通过合成工具转换成GL描述，并且GL描述可通过安置和路由工具转换成布局级描述，该布局级描述对应于可编程逻辑器件的集成电路、分立栅极或晶体管逻辑部件、分立硬件部件或它们的组合的物理布局。因此，在一些实施方案中，机器可执行代码1306可包括HDL、RTL、GL描述、掩模级描述、其他硬件描述或它们的任何组合。
在机器可执行代码1306包括硬件描述(以任何抽象级别)的实施方案中，系统(未示出，但包括存储装置1304)可被配置为实现由机器可执行代码1306描述的硬件描述。作为非限制性示例，处理器1302可以包括可编程逻辑器件(例如，FPGA或PLC)，并且逻辑电路1308可以被电控制以将对应于硬件描述的电路实现到逻辑电路1308中。同样作为非限制性示例，逻辑电路1308可包括根据机器可执行代码1306的硬件描述由制造系统(未示出，但包括存储装置1304)制造的硬连线逻辑部件。
无论机器可执行代码1306是否包括计算机可读指令或硬件描述，逻辑电路1308都适于在实现机器可执行代码1306的功能元件时执行由机器可执行代码1306描述的功能元件。需注意，虽然硬件描述可能不直接描述功能元件，但硬件描述间接描述了由硬件描述所描述的硬件元件能够执行的功能元件。
用于本公开，尤其是所附权利要求书中的术语(例如，所附权利要求书的主体)通常旨在作为“开放”术语(例如，术语“包括”应被解释为“包括但不限于”，术语“具有”应被解释为“至少具有”，术语“包括”应被解释为“包括但不限于”等)。
另外，如果预期特定数量的引入的权利要求表述，则在权利要求中将明确叙述此类意图，并且在不进行此类表述的情况下，不存在此类意图。例如，为了帮助理解，所附权利要求书可以包含介绍性短语“至少一个”和“一个或多个”的用法，以介绍权利要求陈述。然而，使用此类短语不应理解为暗示由不定冠词“一个”或“一种”引入的权利要求表述将包含此类引入的权利要求表述的任何特定权利要求限定于仅包含一个此类表述的实施方案，即使当相同的权利要求包括介绍性短语“一个或多个”或“至少一个”和不定冠词，诸如“一个”或“一种”(例如，“一个”和/或“一种”可被解释为指的是“至少一个”或“一个或多个”)；使用用于引入权利要求表述的定冠词的使用也是如此。
此外，即使明确列举了所引入的权利要求详述的具体编号，本领域的技术人员也将认识到，此类详述应被解释为是指的是至少所列举的数目(例如，在没有其它修饰符的情况下，“两个详述”的裸露详述是指至少两个详述或两个或更多个详述)。此外，在使用类似于“A、B和C等中的至少一个”或“A、B和C等中的一个或多个”的惯例的那些情况下，通常此类构造旨在仅包括A、仅包括B、仅包括C、包括A和B两者、包括A和C两者、包括B和C两者或包括A、B和C三者等等。
此外，无论在说明书、权利要求书或附图中，呈现两个或更多个另外的术语的任何分离的词或短语应当理解为考虑包括术语中的一个、两个术语中的任意一个或两个术语两者的可能性。例如，短语“A或B”应理解为包括“A”或“B”或“A和B”的可能性。
虽然本文关于某些图示实施方案描述了本发明，但本领域的普通技术人员将认识到并理解本发明不受此限制。相反，在不脱离下文所要求保护的本发明的范围及其法律等同形式的情况下，可对图示实施方案和所述实施方案进行许多添加、删除和修改。此外，来自一个实施方案的特性可与另一个实施方案的特性组合，同时仍被包括在发明人所设想的本发明的范围内。

Claims (20)

1.一种设备，包括：
用于网络节点的缓冲器，所述缓冲器用于接收传输分组；以及
用于所述网络节点的控制电路，所述控制电路用于：
检测至少一个事件，所述至少一个事件包括下述中的至少一者：
由所述缓冲器存储的数据量为至少阈值量，或者
所接收的传输分组为引发可变延迟的精确时间协议(PTP)分组；以及
响应于所检测到的所述至少一个事件，通过向介质访问控制子层断言冲突信号来仿真所述网络节点处的冲突。
2.根据权利要求1所述的设备，其中所述控制电路用于响应于检测到所接收的传输分组是在所述网络节点的传输机会之外接收到的所述PTP分组，填充所述PTP分组以便包括至少64字节。
3.根据权利要求1所述的设备，其中所述控制电路用于响应于检测到所接收的传输分组是在所述网络节点的传输机会之外接收到的所述PTP分组，填充所述PTP分组以包括导致错误的模式。
4.根据权利要求3所述的设备，其中所述模式包括010101。
5.根据权利要求1所述的设备，其中所述控制电路用于响应于检测到所接收的传输分组是在所述网络节点的传输机会之外接收到的所述PTP分组，向所述PTP分组添加错误定界符。
6.根据权利要求1所述的设备，其中响应于检测到所接收的传输分组是在所述网络节点的传输机会之外接收到的所述PTP分组，所述控制电路用于：
用模式填充所述PTP分组，使得所述PTP分组包括至少64字节的有效载荷，并且所述模式导致错误；以及
向所述PTP分组添加流尾定界符。
7.根据权利要求1所述的设备，其中所述控制电路用于响应于所述网络节点的传输机会内的传输使能信号断言或响应于仿真冲突之后的载波侦听信号的解除断言来检测由所述PTP分组引发的固定延迟。
8.一种设备，包括：
用于网络节点的缓冲器，所述缓冲器用于存储传输分组以供由所述网络节点传送；以及
用于所述网络节点的控制电路，所述控制电路用于：
确定存储在所述缓冲器中的数据量为至少阈值量；以及
响应于所述数据量为至少所述阈值量，通过向介质访问控制子层断言冲突信号来仿真冲突。
9.根据权利要求8所述的设备，其中所述阈值量能够编程为最大49.5字节。
10.根据权利要求8所述的设备，其中所述网络节点是有线局域网的一部分，所述有线局域网包括多于八(8)个网络节点。
11.根据权利要求8所述的设备，其中所述控制电路用于仿真介质无关接口(MII)上的所述冲突。
12.一种设备，包括：
用于网络节点的缓冲器，所述缓冲器用于存储传输分组以供由所述网络节点传送；以及
用于所述网络节点的控制电路，所述控制电路用于：
将所存储的传输分组识别为精确时间协议(PTP)分组；以及
响应于所存储的传输分组被识别为所述PTP分组并且所述PTP分组引发可变延迟，通过向介质访问控制子层断言冲突信号来仿真所述网络节点处的冲突。
13.根据权利要求12所述的设备，其中所述控制电路还用于响应于由所述缓冲器存储的数据量超过预定阈值水平，通过向所述介质访问控制子层断言所述冲突信号来仿真冲突。
14.根据权利要求12所述的设备，其中所述控制电路用于下述中的至少一者：
用模式填充所述PTP分组，使得所填充的PTP分组包括至少64字节，并且所述模式导致错误；或者
向所述PTP分组添加流尾定界符。
15.根据权利要求12所述的设备，其中所述控制电路用于仿真介质无关接口(MII)或简化介质无关接口(RMII)上的所述冲突。
16.一种系统，包括：
网络节点，所述网络节点包括物理层(PHY)，所述PHY包括物理级冲突避免子层，所述PHY用于：
检测至少一个事件，所述至少一个事件包括下述中的至少一者：存储在所述网络节点的缓冲器中的数据量为至少阈值量以及所接收的分组为引发可变延迟的精确时间协议(PTP)分组；以及
响应于所检测到的所述至少一个事件，仿真所述网络节点处的冲突，
其中所述冲突是在所述PHY的所述物理级冲突避免子层处仿真的。
17.根据权利要求16所述的系统，其中所述PHY被配置为：
用模式填充所述PTP分组，使得所填充的PTP分组包括至少64字节，并且所述模式导致循环冗余校验(CRC)错误；以及
向所述PTP分组添加流尾定界符。
18.根据权利要求16所述的系统，其中所接收的分组是从所述网络节点的介质访问控制子层接收的。
19.根据权利要求16所述的系统，其中所述阈值量能够编程为小于或等于49.5字节或64字节中的一者。
20.一种设备，包括：
用于交通工具的多个网络节点，所述多个网络节点中的至少一个网络节点包括物理级冲突避免子层，所述多个网络节点中的所述至少一个网络节点用于：
检测至少一个事件，所述至少一个事件包括下述中的至少一者：存储在所述至少一个网络节点的缓冲器中的数据量为至少阈值量；以及在所述网络节点处从所述网络节点的链路层接收的传输分组为精确时间协议(PTP)分组并且引发可变延迟；以及
响应于所检测到的所述至少一个事件，仿真所述至少一个网络节点处的冲突，
其中所述冲突是在所述物理级冲突避免子层处仿真的。
CN202210842861.9A 2019-05-03 2020-04-08 仿真有线局域网中的冲突以及相关系统、方法和设备 Active CN115022117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210842861.9A CN115022117B (zh) 2019-05-03 2020-04-08 仿真有线局域网中的冲突以及相关系统、方法和设备

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962842873P 2019-05-03 2019-05-03
US62/842,873 2019-05-03
CN202210842861.9A CN115022117B (zh) 2019-05-03 2020-04-08 仿真有线局域网中的冲突以及相关系统、方法和设备
PCT/US2020/027275 WO2020226836A1 (en) 2019-05-03 2020-04-08 Emulating collisions in wired local area networks and related systems, methods, and devices
CN202080032784.XA CN114026825B (zh) 2019-05-03 2020-04-08 仿真有线局域网中的冲突以及相关系统、方法和设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202080032784.XA Division CN114026825B (zh) 2019-05-03 2020-04-08 仿真有线局域网中的冲突以及相关系统、方法和设备

Publications (2)

Publication Number Publication Date
CN115022117A CN115022117A (zh) 2022-09-06
CN115022117B true CN115022117B (zh) 2024-07-23

Family

ID=70476479

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080032784.XA Active CN114026825B (zh) 2019-05-03 2020-04-08 仿真有线局域网中的冲突以及相关系统、方法和设备
CN202210842861.9A Active CN115022117B (zh) 2019-05-03 2020-04-08 仿真有线局域网中的冲突以及相关系统、方法和设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202080032784.XA Active CN114026825B (zh) 2019-05-03 2020-04-08 仿真有线局域网中的冲突以及相关系统、方法和设备

Country Status (6)

Country Link
US (2) US11197322B2 (zh)
JP (1) JP2022530680A (zh)
KR (1) KR102709492B1 (zh)
CN (2) CN114026825B (zh)
DE (1) DE112020002209B4 (zh)
WO (1) WO2020226836A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3055063B1 (fr) 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
WO2020226836A1 (en) * 2019-05-03 2020-11-12 Microchip Technology Incorporated Emulating collisions in wired local area networks and related systems, methods, and devices
DE112019007281T5 (de) * 2019-05-03 2022-02-10 Microchip Technology Incorporated Medienzugriff für Pakete von zeitempfindlichen und Best-Efforts-Daten und zugehörige Systeme, Verfahren und Vorrichtungen
CN112422153B (zh) 2019-08-23 2023-04-07 微芯片技术股份有限公司 检测到共享传输介质处冲突后处理数据接收的方法和系统
CN112415323B (zh) 2019-08-23 2024-07-09 微芯片技术股份有限公司 诊断网络内的电缆故障
CN112423403A (zh) 2019-08-23 2021-02-26 微芯片技术股份有限公司 检测网络上的冲突
CN112422295B (zh) 2019-08-23 2023-06-13 微芯片技术股份有限公司 以太网接口及相关系统、方法和设备
CN112422385B (zh) 2019-08-23 2022-11-29 微芯片技术股份有限公司 用于改进的媒体访问的接口以及相关的系统、方法和设备
CN112422219B (zh) 2019-08-23 2024-05-24 微芯片技术股份有限公司 以太网接口和相关系统、方法和设备
CN112491435B (zh) 2019-08-23 2022-11-18 微芯片技术股份有限公司 包括收发器和驱动器架构的物理层的电路
US11513577B2 (en) * 2020-03-24 2022-11-29 Microchip Technology Incorporated Low connection count interface wake source communication according to 10SPE local and remote wake and related systems, methods, and devices
US11652698B2 (en) * 2021-03-10 2023-05-16 Arista Networks, Inc. Virtual layer 1 (LI) connectivity across a network

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067408A (en) * 1993-05-27 2000-05-23 Advanced Micro Devices, Inc. Full duplex buffer management and apparatus

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739276A (en) 1986-06-12 1988-04-19 Maris Graube Method and apparatus for digital time domain reflectometry
US4970466A (en) 1989-03-22 1990-11-13 Microtest, Inc. TDR cable testing apparatus with pulse timing manipulation to automatically compensate for diverse cable characteristics
FR2660769B1 (fr) 1990-04-06 1994-09-23 Neiman Sa Circuit de reveil d'alimentation de microprocesseur, notamment pour une carte d'identification d'un ensemble de telecommande d'automobile.
JPH0821237B2 (ja) * 1990-06-27 1996-03-04 株式会社東芝 半導体記憶装置
US5134377A (en) 1991-06-04 1992-07-28 W. L. Gore & Associates, Inc. TDR system and method for detecting leakage of a liquid
US5357145A (en) 1992-12-22 1994-10-18 National Semiconductor Corporation Integrated waveshaping circuit using weighted current summing
US5381348A (en) 1993-01-11 1995-01-10 Fluke Corporation Token ring local area network testing apparatus using time delay reflectory
JP2752030B2 (ja) * 1993-04-16 1998-05-18 沖電気工業株式会社 ローカルエリアネットワーク回線における信号送受信装置
US5784573A (en) 1994-11-04 1998-07-21 Texas Instruments Incorporated Multi-protocol local area network controller
US5784559A (en) 1995-11-06 1998-07-21 Sun Microsystems, Inc. Full duplex flow control for ethernet networks
DE19611944C2 (de) 1996-03-26 2003-03-27 Daimler Chrysler Ag Integrierter Schaltkreis zur Kopplung eines mikrokontrollierten Steuergerätes an einen Zweidraht-Bus
DE19611945C1 (de) 1996-03-26 1997-11-20 Daimler Benz Ag Einrichtung für den busvernetzten Betrieb eines elektronischen Gerätes mit Microcontroller sowie deren Verwendung
JPH1013200A (ja) 1996-06-26 1998-01-16 Mitsubishi Electric Corp 可変遅延回路
EP0863640A3 (en) 1997-03-04 2005-09-21 Texas Instruments Incorporated Improved physical layer interface device
US6633577B1 (en) * 1997-03-26 2003-10-14 Nec Corporation Handshaking circuit for resolving contention on a transmission medium regardless of its length
US6385208B1 (en) 1998-06-02 2002-05-07 Cisco Technology, Inc. Serial media independent interface
US6735217B1 (en) 1998-09-15 2004-05-11 Tut Systems, Inc. Method and apparatus for detecting collisions on a network using multi-cycle waveform pulses
JP4118463B2 (ja) 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したｉｃ試験装置
US7110423B1 (en) 1999-11-29 2006-09-19 Cisco Technology, Inc. Method and system for source synchronous clocking
US6691241B1 (en) 1999-12-21 2004-02-10 Intel Corporation Delay tuning to improve timing in multi-load systems
US6459739B1 (en) 1999-12-30 2002-10-01 Tioga Technologies Inc. Method and apparatus for RF common-mode noise rejection in a DSL receiver
US6356561B1 (en) * 2000-04-28 2002-03-12 Transwitch Corporation Method and apparatus for the fair and efficient transfer of variable length packets using fixed length segments
US20070133586A1 (en) 2000-05-09 2007-06-14 Eric Ojard Off-Line Broadband Network Interface
US6920132B1 (en) 2000-05-30 2005-07-19 Marvell International Ltd. Reduced pin gigabit media independent interface
US6973094B1 (en) 2000-09-29 2005-12-06 Broadcom Corporation Packet-switched multiple-access network system with distributed fair priority queuing
JP4105090B2 (ja) * 2001-08-25 2008-06-18 ノキア コーポレイション 近傍情報及び公示伝送時間を利用する無衝突伝送スケジューリングのためのシステム及び方法
US20030061341A1 (en) 2001-09-26 2003-03-27 Infineon Technologies North America Corp. Media cross conversion interface
KR100441885B1 (ko) 2002-04-17 2004-07-27 한국전자통신연구원 홈네트워크 시스템에서 타임 슬롯 생성 장치 및 그 방법
US20030225802A1 (en) 2002-06-02 2003-12-04 Eci Telecom Ltd. Enable generator EG, and method of mapping data using the EG
US20040028164A1 (en) 2002-08-07 2004-02-12 Hongtao Jiang System and method for data transition control in a multirate communication system
US20040047367A1 (en) * 2002-09-05 2004-03-11 Litchfield Communications, Inc. Method and system for optimizing the size of a variable buffer
US7386084B2 (en) 2002-11-06 2008-06-10 Broadcom Corporation Method and system for pattern-independent phase adjustment in a clock and data recovery (CDR) circuit
DE10358584A1 (de) 2002-12-30 2004-07-15 Robert Bosch Gmbh Verfahren und Vorrichtung zum Aufwecken von Teilnehmern eines Bussystems und entsprechender Teilnehmer
US7164274B2 (en) 2003-06-11 2007-01-16 Broadcom Corporation Cable diagnostics using time domain reflectometry and applications using the same
CN100514946C (zh) 2003-08-04 2009-07-15 爱德万测试株式会社 测试方法、通信元件及测试系统
GB2407006A (en) 2003-10-08 2005-04-13 Sony Uk Ltd Communicating streamed payload data and packet based auxiliary data
KR100550796B1 (ko) 2003-12-11 2006-02-08 주식회사 하이닉스반도체 반도체 메모리 소자의 데이터 전송 장치 및 그 제어 방법
US7920601B2 (en) 2003-12-19 2011-04-05 Gentex Corporation Vehicular communications system having improved serial communication
EP1553713A1 (en) 2004-01-09 2005-07-13 Thomson Multimedia Broadband Belgium Time synchronizing device and process and associated products
US7417949B2 (en) 2004-11-19 2008-08-26 Cisco Technology, Inc. Closed loop method and apparatus for throttling the transmit rate of an ethernet media access controller
US7558348B1 (en) 2005-01-24 2009-07-07 Nvidia Corporation Radio frequency antenna system and high-speed digital data link to reduce electromagnetic interference for wireless communications
US7245129B2 (en) 2005-02-14 2007-07-17 Texas Instruments Incorporated Apparatus for and method of cable diagnostics utilizing time domain reflectometry
US20070008011A1 (en) 2005-06-29 2007-01-11 Paulette Thurston Distributed power and clock management in a computerized system
KR20070030059A (ko) * 2005-09-12 2007-03-15 삼성전자주식회사 무선랜에 있어서 패킷 흐름 제어 장치 및 방법
CN1866803B (zh) 2005-09-13 2012-05-30 华为技术有限公司 一种在以太网设备中解决时钟同步的方法
US20070121624A1 (en) 2005-11-30 2007-05-31 Kimbrough Mahlon D Method and system of network clock generation with multiple phase locked loops
KR101275796B1 (ko) 2006-07-25 2013-06-18 삼성전자주식회사 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치
US7636317B2 (en) * 2006-11-20 2009-12-22 Veriwave, Inc. Communications test system with multilevel scheduler
US8081625B2 (en) 2007-02-01 2011-12-20 Broadcom Corporation Method and system for utilizing a 10/100/1G/10G base-T PHY device for single channel and shared channel networks
US8243752B2 (en) 2007-04-04 2012-08-14 Marvell World Trade Ltd. Long-reach ethernet for 1000BASE-T and 10GBASE-T
JP4946662B2 (ja) 2007-06-28 2012-06-06 沖電気工業株式会社 光クロック信号再生装置、光クロック信号再生方法
CN100588273C (zh) 2007-09-11 2010-02-03 电子科技大学 用于网络线缆故障测试的方法及其装置
US20090089078A1 (en) * 2007-09-28 2009-04-02 Great-Circle Technologies, Inc. Bundling of automated work flow
US7764554B2 (en) 2008-03-03 2010-07-27 Micron Technology, Inc. I/O circuit with phase mixer for slew rate control
US7817581B2 (en) * 2008-03-20 2010-10-19 Airmagnet, Inc. Methods and systems for network channel capacity planning, measuring and analyzing of WLAN networks
WO2010089719A1 (en) 2009-02-08 2010-08-12 Mobileaccess Networks Ltd. Communication system using cables carrying ethernet signals
US9413551B2 (en) 2009-06-23 2016-08-09 Broadcom Corporation Method and system for network communications via a configurable multi-use Ethernet PHY
US9119215B2 (en) * 2009-08-31 2015-08-25 Qualcomm Incorporated Method and apparatus for enhanced packet traffic arbitration
JP5564393B2 (ja) 2010-10-06 2014-07-30 株式会社日立製作所 受動光網システム
US9674317B2 (en) 2011-02-10 2017-06-06 Marvell World Trade Ltd. Multi-clock PHY preamble design and detection
US8935125B1 (en) 2011-02-25 2015-01-13 Smsc Holdings S.A.R.L. Internal cable calibration and compensation
EP2498398B1 (en) 2011-03-07 2019-10-30 Nxp B.V. Amplifier circuit and method
US9219560B2 (en) 2011-10-25 2015-12-22 Cavium, Inc. Multi-protocol SerDes PHY apparatus
US8774016B2 (en) 2012-03-01 2014-07-08 Micrel, Inc. Ethernet communication device with reduced EMI
US20130329773A1 (en) 2012-06-08 2013-12-12 Agency For Science, Technology And Research Receiver and method of controlling a receiver
WO2014001838A1 (en) 2012-06-27 2014-01-03 Freescale Semiconductor, Inc. Differential line driver circuit and method therefor
US20140073352A1 (en) 2012-09-11 2014-03-13 Qualcomm Incorporated Method for precise location determination
US8879586B2 (en) * 2012-12-20 2014-11-04 Broadcom Corporation Inband timestamping
US9411394B2 (en) 2013-03-15 2016-08-09 Seagate Technology Llc PHY based wake up from low power mode operation
US9140639B2 (en) 2013-03-15 2015-09-22 Particles Plus, Inc. Pulse scope for particle counter
EP2816501B1 (en) * 2013-06-18 2019-11-20 Telefonaktiebolaget LM Ericsson (publ) A near field communication listen device emulating multiple NFC B technology tags
US9667370B2 (en) * 2013-09-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Communication device with peer-to-peer assist to provide synchronization
US9277515B2 (en) 2013-11-04 2016-03-01 Samsung Electronics Co., Ltd Precise time tagging of events over an imprecise link
US9106467B2 (en) 2013-11-08 2015-08-11 Intel Corporation Backchannel communications for initialization of high-speed networks
US9419598B2 (en) 2013-11-26 2016-08-16 Rambus Inc. In-situ delay element calibration
US9696361B1 (en) 2013-12-11 2017-07-04 Marvell International Ltd. Method and apparatus for analyzing features or characteristics of a cable in a network
US9628082B1 (en) 2014-07-01 2017-04-18 Xilinx, Inc. Strength-adjustable driver
US9467303B2 (en) 2014-09-26 2016-10-11 Linear Technology Corporation Controller area network bus transmitter with complementary source follower driver
US9454212B1 (en) 2014-12-08 2016-09-27 Western Digital Technologies, Inc. Wakeup detector
JP6594732B2 (ja) 2015-01-20 2019-10-23 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 不正フレーム対処方法、不正検知電子制御ユニット及び車載ネットワークシステム
US9860072B2 (en) 2015-05-12 2018-01-02 Linear Technology Corporation System with sleep and wake up control over DC path
US9769849B2 (en) * 2015-08-10 2017-09-19 Macau University Of Science And Technology System parameter optimization for delayed channel access protocol
US9654158B2 (en) 2015-10-20 2017-05-16 The Aerospace Corporation Circuits and methods for reducing an interference signal that spectrally overlaps a desired signal
CN107463470B (zh) * 2016-06-03 2020-10-02 中芯国际集成电路制造(上海)有限公司 通道冲突检测方法及系统
US10447493B2 (en) 2016-07-26 2019-10-15 Honeywell International Inc. MAC and physical layer techniques for enabling communications on shared physical medium with multi-drop capability
JP6796233B2 (ja) * 2016-09-05 2020-12-09 株式会社メディアリンクス 映像切替システム
US10255033B2 (en) 2016-12-13 2019-04-09 EVA Automation, Inc. Wireless coordination of audio playback
CN106789218B (zh) * 2016-12-13 2019-12-31 中国电子科技集团公司第二十研究所 一种基于事件的链路冲突实时仿真方法
US10372657B2 (en) 2016-12-26 2019-08-06 Intel Corporation Bimodal PHY for low latency in high speed interconnects
WO2018165456A1 (en) 2017-03-08 2018-09-13 Robert Bosch Gmbh Methods to mitigate timing based attacks on key agreement schemes over controller area network
US10120406B1 (en) 2017-04-27 2018-11-06 Microchip Technology Incorporated Adaptive common mode dimmer
US10613607B2 (en) 2017-12-12 2020-04-07 Texas Instruments Incorporated Signal powered energy detect and wakeup system
US10925097B2 (en) 2018-01-19 2021-02-16 Canova Tech S.r.l. Method for preventing physical collision on ethernet multidrop networks
US11272543B2 (en) 2018-02-21 2022-03-08 Nxp B.V. Physical layer device that connects to a shared media and method for operating a physical layer device that connects to a shared media
US20190268941A1 (en) 2018-02-25 2019-08-29 Nxp B.V. Method and system for controlling access to a communications medium
DE102018105007B4 (de) 2018-03-05 2019-10-17 Volkswagen Aktiengesellschaft Verfahren zur Übertragung von Daten über einen Kommunikationskanal, entsprechend ausgelegte Vorrichtung und Kommunikationsschnittstelle sowie entsprechend ausgelegtes Computerprogramm
US10952243B2 (en) 2018-04-10 2021-03-16 Nio Usa, Inc. Method, system and device for network communications within a vehicle
US10965757B2 (en) * 2018-05-03 2021-03-30 Blackberry Limited Vehicle wireless local area networks
KR102589373B1 (ko) 2018-05-15 2023-10-19 현대자동차주식회사 차량 네트워크에서 통신 노드의 웨이크업 방법 및 장치
US10868765B2 (en) 2018-05-25 2020-12-15 Microchip Technology Incorporated Shaping traffic on PLCA-enabled 10SPE networks
KR20190134337A (ko) 2018-05-25 2019-12-04 현대자동차주식회사 차량 네트워크에서 통신 노드의 선택적 웨이크업 방법 및 장치
US10999099B2 (en) 2018-08-27 2021-05-04 Nxp B.V. Physical layer device and method for operating a physical layer device
US10684977B1 (en) 2019-01-14 2020-06-16 Sigmasense, Llc. Low voltage drive circuit with bus isolation and methods for use therewith
CN113728589B (zh) 2019-04-25 2022-10-28 微芯片技术股份有限公司 改变有线局域网中的主节点以及相关系统、方法和设备
WO2020226836A1 (en) * 2019-05-03 2020-11-12 Microchip Technology Incorporated Emulating collisions in wired local area networks and related systems, methods, and devices
US11815976B2 (en) 2019-05-22 2023-11-14 Qualcomm Incorporated Bandwidth based power management for peripheral component interconnect express devices
CN112422385B (zh) 2019-08-23 2022-11-29 微芯片技术股份有限公司 用于改进的媒体访问的接口以及相关的系统、方法和设备
CN112491435B (zh) 2019-08-23 2022-11-18 微芯片技术股份有限公司 包括收发器和驱动器架构的物理层的电路
CN112422153B (zh) 2019-08-23 2023-04-07 微芯片技术股份有限公司 检测到共享传输介质处冲突后处理数据接收的方法和系统
CN112415323B (zh) 2019-08-23 2024-07-09 微芯片技术股份有限公司 诊断网络内的电缆故障
CN112423403A (zh) 2019-08-23 2021-02-26 微芯片技术股份有限公司 检测网络上的冲突
CN112422297B (zh) 2019-08-23 2023-04-07 微芯片技术股份有限公司 用于在物理层的控制器处的唤醒检测的系统、方法和设备
CN112422219B (zh) 2019-08-23 2024-05-24 微芯片技术股份有限公司 以太网接口和相关系统、方法和设备
CN112422295B (zh) 2019-08-23 2023-06-13 微芯片技术股份有限公司 以太网接口及相关系统、方法和设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067408A (en) * 1993-05-27 2000-05-23 Advanced Micro Devices, Inc. Full duplex buffer management and apparatus

Also Published As

Publication number Publication date
CN114026825B (zh) 2022-07-22
KR102709492B1 (ko) 2024-09-26
DE112020002209T5 (de) 2022-01-20
CN115022117A (zh) 2022-09-06
KR20210151948A (ko) 2021-12-14
WO2020226836A1 (en) 2020-11-12
US20200351943A1 (en) 2020-11-05
JP2022530680A (ja) 2022-06-30
US20220095377A1 (en) 2022-03-24
CN114026825A (zh) 2022-02-08
US11197322B2 (en) 2021-12-07
DE112020002209B4 (de) 2023-01-12

Similar Documents

Publication Publication Date Title
CN115022117B (zh) 仿真有线局域网中的冲突以及相关系统、方法和设备
Di Natale et al. Understanding and using the controller area network communication protocol: theory and practice
US8982896B2 (en) Data blocking systems for non-arbitrary networks
KR101885935B1 (ko) 전환 가능한 데이터 전송 속도에서의 직렬 데이터 전송을 위한 방법 및 그 장치
Cummings et al. Exploring use of Ethernet for in-vehicle control applications: AFDX, TTEthernet, EtherCAT, and AVB
US11516855B2 (en) Interface for improved media access, and related systems, methods, and devices
US11431468B2 (en) Physical layer to link layer interface and related systems, methods and devices
US11398925B2 (en) Media access for time-sensitive and best efforts data packets, and related systems, methods and devices
Kern Ethernet and IP for automotive E/E-architectures-technology analysis, migration concepts and infrastructure
CN103944679B (zh) 一种基于vl的数据帧并发业务发生设备和方法
US20240039756A1 (en) Can communication controller and method of operating can communication controller
Charyulu et al. UVM Based Verification of an Ethernet MAC using Wishbone Bus
Migliorin Custom High-Speed Communication Ethernet-Point to Point Protocol Interface Design and Implementation
JP2023553529A (ja) スイッチング機能を実行する方法及びスイッチング装置
Ishak et al. Fpga implementation of a simple approach for jitter minimisation in ethernet for real-time control communication
Varela Sniffer Gigabit Ethernet em Hardware para Sistemas de Tempo-Real
Ishak et al. Minimizing jitter in Ethernet using a Linear Backoff for real-time robot control communication and its implementation on FPGA

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant