JP2752030B2 - ローカルエリアネットワーク回線における信号送受信装置 - Google Patents
ローカルエリアネットワーク回線における信号送受信装置Info
- Publication number
- JP2752030B2 JP2752030B2 JP5089631A JP8963193A JP2752030B2 JP 2752030 B2 JP2752030 B2 JP 2752030B2 JP 5089631 A JP5089631 A JP 5089631A JP 8963193 A JP8963193 A JP 8963193A JP 2752030 B2 JP2752030 B2 JP 2752030B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- line
- signal
- sleep
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40045—Details regarding the feeding of energy to the node from the bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
信号送受信装置(これをノードという)を結合して情報
交換するためのローカルエリアネットワーク(以下、L
ANという)回線における信号送受信装置に関するもの
である。
において、LAN回線未使用時に消費電流を削減するモ
ード(これをSLEEPモードという)に入り、いずれ
かのノードからLAN回線に信号が出力されたことを検
知して通信可能状態に復帰する機能(これをWAKE−
UP機能という)を有するLAN用の送/受信回路が提
案されており、その一構成例を図2に示す。図2は、従
来のLAN回線システムの概略の構成図である。このL
AN回線システムは、2本のワイヤ(ツイストペア線)
によりネットワークを構成した差動型バス構造となって
おり、BUS(−)線1、及びBUS(+)線2を有し
ている。BUS(−)線1はプルアップ抵抗3を介して
電源電位VDDに、BUS(+)線2はプルダウン抵抗
4を介して接地電位GNDに、それぞれ接続されてい
る。BUS(−)線1、及びBUS(+)線2のデュア
ルワイヤには、マスタデバイス機能を持つ複数の信号送
受信装置(ノード)10−1,10−2,10−3,…
が接続されている。各ノード10−1,10−2,10
−3,…は、送信回路、受信回路、及びアービタ等を有
し、それぞれマスタとなってデータを送受信することが
可能な構成になっている。
ある差動コンパレータ11と、送信回路を構成するNP
Nトランジスタ12及びPNPトランジスタ13と、そ
れらの差動コンパレータ11及びトランジスタ12,1
3を制御する通信制御回路14とを、備えている。差動
コンパレータ11は、BUS(−)線1及びBUS
(+)線2上のディジタルデータを受信して通信制御回
路14へ与える回路であり、その(−)入力端子がBU
S(−)線1に、(+)入力端子がBUS(+)線2に
それぞれ接続され、さらに出力端子が通信制御回路14
に接続されている。トランジスタ13,14は、通信制
御回路14の出力制御信号で駆動されてディジタルデー
タをBUS(−)線1及びBUS(+)線2へ出力する
トランジスタであり、その一方のトランジスタ12のコ
レクタがBUS(−)線1に、エミッタがGNDに、そ
れぞれ接続されている。他方のトランジスタ13のエミ
ッタはVDDに、コレクタはBUS(+)線2に、それ
ぞれ接続されている。通信制御回路14は、バス占有権
の制御を行うアービタ、差動コンパレータ11の出力に
基づきメッセージデータをデコードするメッセージデコ
ーダ、BUS(−)線1とBUS(+)線2上のデータ
をデコード(サンプリング)するためのサンプルクロッ
ク発生回路、トランジスタ12,13を駆動するための
送信データを生成する送信データ生成回路、及び水晶等
の発振回路等で構成され、外部のユニット制御マイクロ
コンピュータ等から与えられるSLEEP制御信号CS
により、SLEEPモードへ移行して内部の発振回路等
を停止させる回路である。
ては、各ノード10−1,10−2,10−3,…内の
全ての回路が動作状態になっており、BUS(−)線1
及びBUS(+)線2上のデータをサンプリング(デコ
ード)するためのサンプリングクロック発生回路や、水
晶等の発振回路も常に動作しており、該BUS(−)線
1及びBUS(+)線2の状態を常にモニタしている。
例えば、ノード10−1からノード10−2へデータを
送信する場合、該ノード10−1内のトランジスタ1
2,13によって送信先のアドレスやメッセージデータ
等をBUS(−)線1及びBUS(+)線2へ出力す
る。すると、ノード10−2では、BUS(−)線1及
びBUS(+)線2上のデータを差動コンパレータ11
で受信し、その受信信号を通信制御回路14へ与える。
通信制御回路14では、差動コンパレータ11の出力を
デコードし、ノード10−1からのデータが自己宛ての
ものか否かを判断し、自己宛てのものであれば、その応
答信号をトランジスタ12,13によってノード10−
1へ返送する。その後、ノード10−1からノード10
−2へ通信用のデータが送られる。このとき、他のノー
ド10−3,…では、通信制御回路14内のアービタに
よって送信動作や受信動作が停止される。
タ等から出力されたSLEEP制御信号CSが各ノード
10−1,10−2,10−3,…へ与えられると、そ
れらの各ノード10−1,10−2,10−3,…内の
通信制御回路14が、SLEEPモードへ移行し、内部
の発振回路等を停止させる等して、低消費電流状態に設
定する。なお、SLEEPモードへの移行方法として
は、例えば、BUS(−)線1及びBUS(+)線2の
状態がパッシブ状態(バス・アイドル状態)であること
を差動コンパレータ11の出力によって通信制御回路1
4が検出し、内部に設けたタイマで所定時間以上そのパ
ッシブ状態が継続した場合、該通信制御回路14自身が
自動でSLEEPモードへ移行する方法もある。
成の装置では、SLEEP移行後も、所定ノードの通信
開始要求を監視及び検出するために、BUS(−)線1
及びBUS(+)線2上の信号の状態を監視する必要が
あるため、受信回路である差動コンパレータ11の電源
をオフにすることができず、少なくとも数10μA〜数
100μAオーダの電流消費が避けられない。そのた
め、BUS(−)線1及びBUS(+)線2に接続され
ているノード数が多ければ多い程、その電流消費が大き
く、低消費電力化ができないという問題点があった。ま
た、低消費電力化の実現のため、差動コンパレータ11
の電流供給まで停止してしまうと、バスの変化、即ち所
定ノードの通信開始要求を監視及び検出することができ
ず、SLEEP機能として不完全なものになるという問
題が生じ、それらを解決することが困難であった。本発
明は、前記従来技術が持っていた課題として、SLEE
P中の電流消費が大きくなるという点について解決した
LAN回線における信号送受信装置を提供するものであ
る。
に、本発明のうちの第1の発明は、LAN回線における
信号送受信装置において、送信データをLAN回線へ出
力する送信回路と、電流源部を有する差動コンパレータ
で構成され前記LAN回線上のデータを受信する受信回
路であって、SLEEP指令信号に応答して該電流源部
の電流経路を遮断する電流遮断手段を有する前記受信回
路と、相補型MOSトランジスタ(以下、CMOSとい
う)で構成され前記LAN回線上の信号変化を検出して
WAKE−UP指令信号を出力する信号変化検出回路
と、前記送信回路及び前記受信回路の送受信動作を制御
する通信制御回路であって、SLEEP中は前記SLE
EP指令信号を出力すると共に前記WAKE−UP指令
信号が出力されたか否かを監視し、前記WAKE−UP
指令信号を受信したときは前記SLEEP指令信号の出
力を中止すると共に前記信号変化検出回路の動作を停止
させるスリープ/ウエイク・アップ(以下、SLEEP
/WAKE−UPという)制御手段を備えた前記通信制
御回路とを、備えている。第2の発明では、第1の発明
において、前記信号変化検出回路を、ディジタル的にエ
ッジ検出を行うエッジ検出回路で構成している。
における信号送受信装置を構成したので、SLEEP/
WAKE−UP制御手段は、SLEEP状態に入る際
に、電力消費量の大きな受信回路を非能動状態に設定す
ると共に、スタティック(静止)状態で電流消費の極め
て少ないCMOSで構成された信号変化検出回路(例え
ば、スタティック状態で電源電流が約0μA程度になる
回路)を能動状態に切り換える。これにより、SLEE
P中は、LAN回線上のデータ伝送開始を信号変化検出
回路が検出することになる。この信号変化検出回路によ
ってデータ伝送開始が検出された後は、SLEEP/W
AKE−UP制御手段が、信号変化検出回路から、ノイ
ズや長距離伝送に強い受信回路に切り換えてその受信回
路を能動状態に戻す。第2の発明によれば、エッジ検出
回路でLAN回線上のデータ伝送開始を検出する。
線によるLAN回線システムの概略の構成図である。こ
のLAN回線システムは、多重通信用のBUS(−)線
21及びBUS(+)線22を有し、そのBUS(−)
線21がプルアップ抵抗23を介して電源電位VDDに
接続され、さらにBUS(+)線22がプルダウン抵抗
24を介して接地電位GNDに接続されている。多重通
信では、このBUS(−)線21及びBUS(+)線2
2を、マスタデバイス機能を持つ複数の信号送受信装置
(ノード)30−1,30−2,30−3,…で共用し
て使っている。各ノード30−1,30−2,30−
3,…では、入力回路である受信回路と出力回路である
送信回路とが、同一の回路構成である。例えば、ノード
30−1では、BUS(−)線21、及びBUS(+)
線22上のディジタルデータを受信する受信回路(例え
ば、電流遮断機能付き差動コンパレータ)40と、ディ
ジタルデータを該BUS(−)線21及びBUS(+)
線22へ出力するNPNトランジスタ51及びPNPト
ランジスタ52からなる送信回路と、SLEEP/WA
KE−UP制御手段61を有する通信制御回路60と、
該BUS(−)線21及びBUS(+)線22上の信号
の変化を検出してその結果を該通信制御回路60へ伝え
る信号変化検出回路(例えば、エッジ検出回路)70と
を、備えている。
1はBUS(+)線22に、(−)入力端子42はBU
S(−)線21にそれぞれ接続され、その出力端子43
が通信制御回路60に接続されている。この差動コンパ
レータ40は、通信制御回路60からのSLEEP指令
信号S60aを入力するSLEEP制御端子44を有
し、該SLEEP指令信号S60aによって内部の電流
経路を遮断する回路構成になっている。送信回路を構成
するトランジスタ51,52は、通信制御回路60の出
力制御信号によってベース制御されるもので、そのトラ
ンジスタ51のコレクタがBUS(−)線21に、トラ
ンジスタ52のコレクタがBUS(+)線22に、それ
ぞれ接続されている。トランジスタ51のエミッタはG
NDに、トランジスタ52のエミッタはVDDに、それ
ぞれ接続されている。
行うアービタ、差動コンパレータ40の出力をデコード
して受信データの取り込みを行うデコーダ、送信データ
を生成してトランジスタ51,52のベース制御を行う
送信データ生成回路、BUS(−)線21とBUS
(+)線22上のディジタルデータをサンプリング(デ
コード)するためのサンプルクロック発生回路、及び水
晶等の発振回路等を有する他に、SLEEP/WAKE
−UP制御手段61を備えている。SLEEP/WAK
E−UP制御手段61は、ホストCPU(中央処理装
置)等から送られてくるSLEEP制御信号CSに基づ
きSLEEPモードへ移行し、差動コンパレータ40の
電源電流を停止するために該差動コンパレータ40のS
LEEP制御端子44へSLEEP指令信号S60aを
出力すると共に、エッジ検出回路70の出力端子73か
ら出力されるWAKE−UP指令信号S73をデコード
して他のノード30−2,30−3,…からの通信開始
要求があったことを確認すると、初期化信号S60bを
該エッジ検出回路70のリセット端子74へ与えて通常
動作モードへ移行する機能を有している。エッジ検出回
路70は、その入力端子71,72がBUS(−)線2
1及びBUS(+)線22にそれぞれ接続されており、
該入力端子71,72からの入力信号の変化(例えば、
“1”→“0”、“0”→“1”等の変化)をとらえ、
変化があった場合、そのことをWAKE−UP指令信号
S73として出力端子73から出力して通信制御回路6
0内のSLEEP/WAKE−UP制御手段61へ知ら
せる回路である。
差動コンパレータ40の構成例を示す回路図である。こ
の差動コンパレータ40は、SLEEP状態において入
力レベルによらず電流経路をオフし、消費電流を低減す
る回路を内蔵しており、例えば、差動部、電流源部、及
び出力部を有し、それらがカレントミラー回路で構成さ
れ、SLEEP状態において電流源部の電流経路をオフ
し、さらに電流供給用PチャネルMOSトランジスタ
(以下、PMOSという)50のゲート電圧をVDDレ
ベルに固定してオフさせることにより、低消費電流状態
を実現している。この差動コンパレータ40を構成する
差動部、電流源部、及び出力部のうち、差動部はPMO
S45,46及びNチャネルMOSトランジスタ(以
下、NMOSという)47,48を有している。電流源
部は、PMOS49,51,53,54と、電流値を決
めるための抵抗55とを、有している。出力部は、電流
供給用PMOS50及び出力用NMOS52で構成され
ている。即ち、(+)入力端子41はPMOS45のゲ
ートに接続されると共に、(−)入力端子42がPMO
S46のゲートに接続されている。PMOS45のソー
スとPMOS46のソースがカレントミラー用PMOS
49のドレインに共通接続されている。PMOS45の
ドレインは、NMOS47のドレイン及びゲートに接続
され、該NMOS47のソースがGNDに接続されてい
る。PMOS46のドレインは、NMOS48のドレイ
ンに接続されると共に、出力用NMOS52のゲートに
接続され、そのNMOS48,52の各ソースがGND
に接続されている。
に接続されると共に、電流供給用PMOS50のドレイ
ンに接続され、該PMOS50のソースがVDDに接続
されている。PMOS49,50の各ゲートは、カレン
トミラー用PMOS51のゲート及びドレインに共通接
続されている。PMOS51のソースはVDDに接続さ
れ、そのゲート及びドレインが抵抗55の一端に共通接
続されている。この抵抗55の一端には、PMOS53
のドレインが接続され、そのソースがVDDに接続され
ている。抵抗55の他端は、NMOS54のドレインに
接続され、そのソースがGNDに接続されている。NM
OS54及びPMOS53の各ゲートは、SLEEP制
御端子44に共通接続され、“H”入力で動作状態、
“L”入力でSLEEP状態に設定可能となる。
構成例を示す回路図である。入力端子71はシュミット
インバータ75の入力端子に接続され、該シュミットイ
ンバータ75の出力端子が遅延型フリップフロップ(以
下、D−FFという)77のクロック入力端子に接続さ
れている。入力端子72は、シュミットバッファ76の
入力端子に接続され、該シュミットバッファ76の出力
端子がD−FF78のクロック入力端子に接続されてい
る。各D−FF77,78のデータ入力端子Dは、VD
Dにプルアップされ、さらにその各リセット入力端子R
がリセット端子74に共通接続されている。各D−FF
77,78のデータ出力端子Qは、2入力ORゲート7
9の入力端子に接続されている。ORゲート79の出力
端子からは、エッジ検出結果が出力され、それが出力端
子73から外部へ出力されるようになっている。このエ
ッジ検出回路70では、入力端子71の信号の立ち下が
りをシュミットインバータ75で検出すると、あるいは
入力端子72の信号の立ち上がりをシュミットバッファ
76で検出すると、それらの出力端子に接続されたD−
FF77,78のデータ出力端子Qから“1”が出力さ
れ、その出力がORゲート79で論理和がとられ、エッ
ジ検出結果が出力端子73から出力される。また、エッ
ジ検出後や電源オン時に、初期化信号S60bがリセッ
ト端子74に入力されると、各D−FF77,78がリ
セットされてそのデータ出力端子Qが“0”になり、該
エッジ検出回路70が初期化される。
ムの動作を説明する。図1の各ノード30−1,30−
2,30−3,…内の通信制御回路60では、BUS
(−)線21及びBUS(+)線22へのデータ出力を
行うトランジスタ51,52のベース制御、差動コンパ
レータ40の出力から受信データの取り込み、及びSL
EEP/WAKE−UP制御手段61でのSLEEP制
御を行っている。SLEEP/WAKE−UP制御手段
61のSLEEP制御では、エッジ検出回路70の出力
端子73から出力されるWAKE−UP指令信号S73
の確認、及び該エッジ検出回路70を初期化するための
初期化信号S60bを出力し、さらに差動コンパレータ
40への電源電流停止のためのSLEEP指令信号S6
0aの出力を行う。通常の通信動作時(通常動作モー
ド)では、各ノード30−1,30−2,30−3,…
内の通信制御回路60が、初期化信号S60bを出力し
てエッジ検出回路70を停止させてそのエッジ検出回路
70の出力を使用せずに、差動コンパレータ40を動作
させて他のノードからの通信開始要求を監視する。
1へ通信開始要求があると、該ノード30−1内の差動
コンパレータ40が、BUS(−)線21及びBUS
(+)線22上の信号を検出して通信制御回路60へ与
える。通信制御回路60では、自己宛ての通信開始要求
か否かを判定し、自己宛てのものであれば、続いて送ら
れてくるBUS(−)線21及びBUS(+)線22上
のメッセージを差動コンパレータ40で検出し、その出
力を該通信制御回路60内のデコーダで解読する。ノー
ド30−1内の通信制御回路60は、ノード30−2に
対して応答するときには、内部の送信データ生成回路で
送信用のデータを生成し、トランジスタ51,52のベ
ース制御を行って送信データをBUS(−)線21及び
BUS(+)線22へ送信する。この送信データは、ノ
ード30−2内の通信制御回路で読み取られる。このノ
ード30−1と30−2間の通信時には、他のノード3
0−3,…は内部のアービタによってデータの送受信を
停止している。ここで、ホストCPU等からSLEEP
指令であるSLEEP制御信号CSが送られてきた場合
を説明する。通信制御回路60内のSLEEP/WAK
E−UP制御手段61では、ホストCPU等からSLE
EPモードへの移行要求(SLEEP制御信号CS)が
くると、差動コンパレータ40に与えるSLEEP指令
信号S60aを“L”にする。すると、図3の差動コン
パレータ40内では、NMOS54がオフすると共にP
MOS53がオンし、VDDがPMOS49,50のゲ
ートに与えられ、それらのPMOS49,50がオフ状
態となって電源電流が遮断され、消費電流が少なくな
る。
WAKE−UP制御手段61では、エッジ検出回路70
を有効とするため、該エッジ検出回路70へ与える初期
化信号S60bを“L”にして該エッジ検出回路70の
リセットを解除し、該エッジ検出回路70の出力端子7
3から出力されるWAKE−UP指令信号S73を有効
にしてSLEEP状態に入る。その後、エッジ検出回路
70がBUS(−)線21及びBUS(+)線22上の
メッセージ伝送(例えば、BUS(−)線21であれば
“1”→“0”、BUS(+)線22であれば“0”→
“1”)を検出した場合、該エッジ検出回路70から出
力されるWAKE−UP指令信号S73が“1”とな
り、通信制御回路60がウェイク・アップすべきことを
検知する。そして、通信制御回路60が差動コンパレー
タ40へ与えるSLEEP指令信号S60aを“H”に
する。
ると、図3の差動コンパレータ40内では、NMOS5
4がオンすると共にPMOS53がオフし、電流源を構
成するPMOS51、抵抗55及びNMOS54が動作
し、カレントミラー状態となっているPMOS49,5
0が能動状態となり、該差動コンパレータ40が入力受
け付けを開始する。さらに、通信制御回路60では、エ
ッジ検出回路70から出力されるWAKE−UP指令信
号S73を無効(即ち、通信制御には用いない)、ある
いは初期化信号S60bによって該エッジ検出回路70
を初期化し、前記の通常動作モードへ移行する。このよ
うに、通信制御回路60では、SLEEP時のみエッジ
検出回路70を動作させて差動コンパレータ40を停止
させ、通常通信時には該エッジ検出回路70を停止させ
ると共に差動コンパレータ40を動作させる。これによ
り、低消費電力動作を実現している。
ば、次のようになる。本実施例では、各ノード30−
1,30−2,30−3,…内の通信制御回路60が、
SLEEP中は、スタティック状態で電流消費の極めて
少ないCMOS等で構成されたエッジ検出回路70に切
り換え、WAKE−UP信号検出後は、通常動作時の差
動コンパレータ40による受信動作に切り換える。その
ため、SLEEP中における差動コンパレータ40の電
流消費を少なくできると共に、エッジ検出回路70によ
ってBUS(−)線21及びBUS(+)線22上の信
号伝送開始を検出でき、的確にWAKE−UPへ移行で
きる。特に、自動車アプリケーション等のバッテリーで
動作する用途におけるLAN化を図る場合においては、
SLEEP中の消費電流が重要な要因(ファクタ)であ
る。そのため、BUS(−)線21及びBUS(+)線
22上に接続されるノード30−1,30−2,30−
3,…の数が多くなる程、その電流値自体がシステム実
現の可/否を決定するといっても過言ではない。例え
ば、自動車の場合では、運転をしない状態が続くと、バ
ッテリー放電が進み、始動できないという重大問題に至
る。本実施例は、種々の用途に使用できるが、近年急速
に普及しつつある自動車内LAN等に適用すれば、非常
に効果の高いものである。
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 (a) 図1の通信制御回路60では、外部からのSL
EEP制御信号CSによってSLEEPモードへ移行す
るようになっているが、これは他の構成でもよい。例え
ば、通信制御回路60では、BUS(−)線21及びB
US(+)線22上の信号の状態がパッシブ状態(バス
・アイドル状態)であることを差動コンパレータ40の
出力によって検出し、所定時間以上そのパッシブ状態が
継続した場合、自動でSLEEPモードへ移行するよう
な回路構成にしてもよい。 (b) SLEEP機能付き差動コンパレータ40は、
SLEEP状態において入力レベルによらず電流経路を
オフして消費電流を低減する回路を内蔵すればよいた
め、図3以外の回路で構成することも可能である。さら
に、この差動コンパレータ40は、BUS(−)線21
及びBUS(+)線22上におけるデータ伝送方式に応
じて、他の構成の受信回路で構成することも可能であ
る。 (c) エッジ検出回路70は、図4の回路構成に限定
されず、スタティック状態において電流消費が極めて少
なくなるような他の回路構成に変更してもよい。
ちの第1の発明によれば、スタティック状態において電
流消費が少ない回路(即ち、CMOS)で構成された信
号変化検出回路を設けたので、SLEEP中における受
信回路の消費電流を減少できると共に、SLEEP中に
おける信号変化検出回路の消費電流をも減少できるの
で、SLEEP中における信号送受信装置全体としての
消費電流を減少させることができる。従って、自動車内
のLAN等といった省電力型の種々の用途に適用でき
る。第2の発明によれば、信号変化検出回路をエッジ検
出回路で構成したので、装置を比較的簡単な回路で構成
できる。
略の構成図である。
る。
(受信回路) 51,52 トランジスタ(送信
回路) 60 通信制御回路 61 SLEEP/WAK
E−UP制御手段 70 エッジ検出回路
Claims (2)
- 【請求項1】 送信データをローカルエリアネットワー
ク回線へ出力する送信回路と、 電流源部を有する差動コンパレータで構成され前記ロー
カルエリアネットワーク回線上のデータを受信する受信
回路であって、スリープ指令信号に応答して該電流源部
の電流経路を遮断する電流遮断手段を有する前記受信回
路と、 相補型MOSトランジスタで構成され前記ローカルエリ
アネットワーク回線上の信号変化を検出してウエイク・
アップ指令信号を出力する信号変化検出回路と、 前記送信回路及び前記受信回路の送受信動作を制御する
通信制御回路であって、スリープ中は前記スリープ指令
信号を出力すると共に前記ウエイク・アップ指令信号が
出力されたか否かを監視し、前記ウエイク・アップ指令
信号を受信したときは前記スリープ指令信号の出力を中
止すると共に前記信号変化検出回路の動作を停止させる
スリープ/ウエイク・アップ制御手段を備えた前記通信
制御回路とを、 有することを特徴とするローカルエリアネットワーク回
線における信号送受信装置。 - 【請求項2】 前記信号変化検出回路は、ディジタル的
にエッジ検出を行うエッジ検出回路で構成されているこ
とを特徴とする請求項1記載のローカルエリアネットワ
ーク回線における信号送受信装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5089631A JP2752030B2 (ja) | 1993-04-16 | 1993-04-16 | ローカルエリアネットワーク回線における信号送受信装置 |
US08/226,695 US5581556A (en) | 1993-04-16 | 1994-04-12 | Local area network system |
EP94105715A EP0620664B1 (en) | 1993-04-16 | 1994-04-13 | Local area network system |
DE69426470T DE69426470T2 (de) | 1993-04-16 | 1994-04-13 | Lokales Netzwerksystem |
KR1019940008029A KR100300626B1 (ko) | 1993-04-16 | 1994-04-16 | 로컬에리어네트워크회선시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5089631A JP2752030B2 (ja) | 1993-04-16 | 1993-04-16 | ローカルエリアネットワーク回線における信号送受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06303242A JPH06303242A (ja) | 1994-10-28 |
JP2752030B2 true JP2752030B2 (ja) | 1998-05-18 |
Family
ID=13976119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5089631A Expired - Fee Related JP2752030B2 (ja) | 1993-04-16 | 1993-04-16 | ローカルエリアネットワーク回線における信号送受信装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5581556A (ja) |
EP (1) | EP0620664B1 (ja) |
JP (1) | JP2752030B2 (ja) |
KR (1) | KR100300626B1 (ja) |
DE (1) | DE69426470T2 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3526949B2 (ja) * | 1994-09-30 | 2004-05-17 | 株式会社デンソー | ローカルエリアネットワークの通信回路 |
JP2704144B2 (ja) * | 1995-07-28 | 1998-01-26 | 日本電気アイシーマイコンシステム株式会社 | シリアルデータ伝送装置及びその制御方法 |
JP3508412B2 (ja) * | 1995-08-10 | 2004-03-22 | セイコーエプソン株式会社 | データ復号回路、電圧制御発振回路、データ復号装置及び電子機器 |
DE19637312A1 (de) * | 1996-09-12 | 1998-03-19 | Bosch Gmbh Robert | Verfahren zur Kontrolle der Verbindungen eines Übertragungssystems und Komponente zur Durchführung des Verfahrens |
DE19704862A1 (de) * | 1997-02-10 | 1998-08-13 | Philips Patentverwaltung | System zum Übertragen von Daten |
DE19714937A1 (de) * | 1997-04-10 | 1998-10-15 | Bayerische Motoren Werke Ag | Datenbussystem für Kraftfahrzeuge |
US20040160906A1 (en) | 2002-06-21 | 2004-08-19 | Aware, Inc. | Multicarrier transmission system with low power sleep mode and rapid-on capability |
JP3463555B2 (ja) * | 1998-03-17 | 2003-11-05 | ソニー株式会社 | 無線通信方法、無線通信システム、通信局、及び制御局 |
US6389029B1 (en) | 1998-11-10 | 2002-05-14 | Nortel Networks Limited | Local area network incorporating universal serial bus protocol |
US7782844B1 (en) * | 1999-01-05 | 2010-08-24 | GlobalFoundries, Inc. | Method and apparatus for pattern matching on single and multiple pattern structures |
EP1050998B1 (en) * | 1999-05-05 | 2008-02-06 | Freescale Semiconductor, Inc. | Method and system for communicating data on a serial bus |
US7366123B1 (en) | 2001-12-12 | 2008-04-29 | Cisco Technology, Inc. | Power source based sleep mode |
WO2003104037A1 (de) * | 2002-06-10 | 2003-12-18 | Philips Intellectual Property & Standards Gmbh | Verfahren und system zwischen teilnetzbetrieb und gesamtnetzbetrieb |
DE10247637B4 (de) * | 2002-10-11 | 2004-09-30 | Audi Ag | Schaltungsanordnung zur Ermittlung eines ein wake-up-Signal sendenden Steuergeräts eines Bus-Systems mit mehreren weiteren Steuergeräten |
JP2004180115A (ja) | 2002-11-28 | 2004-06-24 | Nec Infrontia Corp | 無線lanシステム |
DE10358584A1 (de) * | 2002-12-30 | 2004-07-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Aufwecken von Teilnehmern eines Bussystems und entsprechender Teilnehmer |
CN101010915B (zh) * | 2004-06-30 | 2011-11-02 | Nxp股份有限公司 | 用于对总线系统上的数字信号进行非比特率依赖性编码的方法 |
KR100684318B1 (ko) * | 2004-11-30 | 2007-02-16 | 한국전자통신연구원 | 휴대단말의 슬립모드 구동방법 및 휴대단말의 슬립모드를위한 기지국의 통신방법 |
WO2006131143A1 (en) * | 2005-06-10 | 2006-12-14 | Freescale Semiconductor, Inc. | Device and method for media access control |
FR2917555A3 (fr) * | 2007-06-13 | 2008-12-19 | Renault Sas | Systeme multiplexe de vehicule automobile. |
JP5905678B2 (ja) | 2011-08-03 | 2016-04-20 | 株式会社デンソー | トランシーバ |
JP5617795B2 (ja) * | 2011-08-09 | 2014-11-05 | 株式会社デンソー | 通信システム及び、当該通信システムに用いられるマスタノード、スレーブノード |
DE102012204075A1 (de) * | 2012-03-15 | 2013-09-19 | Siemens Aktiengesellschaft | Busankoppler für ein Busgerät eines Bussystems, Busgerät eines Bussystems sowie Bussystem |
US9285865B2 (en) * | 2012-06-29 | 2016-03-15 | Oracle International Corporation | Dynamic link scaling based on bandwidth utilization |
FR3055063B1 (fr) | 2016-08-11 | 2018-08-31 | Soitec | Procede de transfert d'une couche utile |
CN115022117B (zh) | 2019-05-03 | 2024-07-23 | 微芯片技术股份有限公司 | 仿真有线局域网中的冲突以及相关系统、方法和设备 |
CN112422385B (zh) | 2019-08-23 | 2022-11-29 | 微芯片技术股份有限公司 | 用于改进的媒体访问的接口以及相关的系统、方法和设备 |
CN112423403A (zh) | 2019-08-23 | 2021-02-26 | 微芯片技术股份有限公司 | 检测网络上的冲突 |
CN112422297B (zh) * | 2019-08-23 | 2023-04-07 | 微芯片技术股份有限公司 | 用于在物理层的控制器处的唤醒检测的系统、方法和设备 |
CN112422153B (zh) | 2019-08-23 | 2023-04-07 | 微芯片技术股份有限公司 | 检测到共享传输介质处冲突后处理数据接收的方法和系统 |
CN112415323B (zh) | 2019-08-23 | 2024-07-09 | 微芯片技术股份有限公司 | 诊断网络内的电缆故障 |
CN112422219B (zh) | 2019-08-23 | 2024-05-24 | 微芯片技术股份有限公司 | 以太网接口和相关系统、方法和设备 |
CN112422295B (zh) | 2019-08-23 | 2023-06-13 | 微芯片技术股份有限公司 | 以太网接口及相关系统、方法和设备 |
CN112491435B (zh) | 2019-08-23 | 2022-11-18 | 微芯片技术股份有限公司 | 包括收发器和驱动器架构的物理层的电路 |
WO2021195663A1 (en) * | 2020-03-24 | 2021-09-30 | Microchip Technology Incorporated | Low connection count interface wake source communication according to 10spe local and remote wake and related systems, methods, and devices |
DE102020110984A1 (de) * | 2020-04-22 | 2021-10-28 | Infineon Technologies Ag | Bus-transceiver |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3659286A (en) * | 1970-02-02 | 1972-04-25 | Hughes Aircraft Co | Data converting and clock pulse generating system |
JPH03231320A (ja) * | 1990-02-06 | 1991-10-15 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
JPH0491534A (ja) * | 1990-08-06 | 1992-03-25 | Furukawa Electric Co Ltd:The | 消費電流制御装置 |
US5351041A (en) * | 1990-10-25 | 1994-09-27 | Pioneer Electronic Corporation | Method of data communication in communication network on automobile |
JP2614363B2 (ja) * | 1990-12-28 | 1997-05-28 | 株式会社フジクラ | 光伝送システムの消費電流低減方法 |
FR2674083B1 (fr) * | 1991-03-14 | 1994-01-07 | Bull Sa | Emetteur-recepteur pour liaison bidirectionnelle, circuit integre l'incorporant et application a la communication entre unites d'un systeme informatique. |
EP0504060B1 (fr) * | 1991-03-14 | 1996-06-19 | Bull S.A. | Procédé et circuit de détection de transmission pour liaisons différentielles bi-directionnelles |
JPH04326897A (ja) * | 1991-04-26 | 1992-11-16 | Pioneer Electron Corp | 車載用データ通信システム |
US5241542A (en) * | 1991-08-23 | 1993-08-31 | International Business Machines Corporation | Battery efficient operation of scheduled access protocol |
-
1993
- 1993-04-16 JP JP5089631A patent/JP2752030B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-12 US US08/226,695 patent/US5581556A/en not_active Expired - Lifetime
- 1994-04-13 EP EP94105715A patent/EP0620664B1/en not_active Expired - Lifetime
- 1994-04-13 DE DE69426470T patent/DE69426470T2/de not_active Expired - Lifetime
- 1994-04-16 KR KR1019940008029A patent/KR100300626B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE69426470D1 (de) | 2001-02-01 |
KR100300626B1 (ko) | 2001-10-22 |
DE69426470T2 (de) | 2001-06-28 |
JPH06303242A (ja) | 1994-10-28 |
EP0620664A3 (en) | 1996-06-05 |
EP0620664B1 (en) | 2000-12-27 |
US5581556A (en) | 1996-12-03 |
EP0620664A2 (en) | 1994-10-19 |
KR940025226A (ko) | 1994-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2752030B2 (ja) | ローカルエリアネットワーク回線における信号送受信装置 | |
US7539888B2 (en) | Message buffer for a receiver apparatus on a communications bus | |
JPH06296134A (ja) | 論理マクロの電力消費を減少する方法 | |
US6566932B2 (en) | On-chip system with voltage level converting device for preventing leakage current due to voltage level difference | |
JPS59200326A (ja) | データ処理装置 | |
JPH11203869A (ja) | 半導体装置のモードレジスターセット回路及び動作モードの設定方法 | |
US6853221B1 (en) | Power-up detection circuit with low current draw for dual power supply circuits | |
US6028474A (en) | Semiconductor integrated circuit | |
JPH07236180A (ja) | 論理装置を活性化するための装置 | |
US5938746A (en) | System for prioritizing slave input register to receive data transmission via bi-directional data line from master | |
US5349586A (en) | Stand by control circuit | |
US6484267B1 (en) | Clock gated bus keeper | |
JP3282278B2 (ja) | 通信システム | |
US5225722A (en) | Signal transmission circuit and signal transmission method | |
JP2936474B2 (ja) | 半導体集積回路装置 | |
JPH08233914A (ja) | マイクロコントローラのテスト回路 | |
JP2563570B2 (ja) | セット・リセット式フリップフロップ回路 | |
KR100213259B1 (ko) | 크리스탈과 rc 겸용 발진기 회로 | |
JPS6227408B2 (ja) | ||
JP2001228936A (ja) | 内部リセット信号生成回路を備えるマイクロコンピュータ | |
JP2626165B2 (ja) | 半導体装置のリセット回路 | |
JPS61173518A (ja) | 信号断検出回路 | |
JPH09161486A (ja) | 半導体集積回路装置 | |
JPH07141076A (ja) | 半導体集積回路 | |
KR100242691B1 (ko) | 업/다운 카운터의 카운트제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |