JPH06303242A - ローカルエリアネットワーク回線システム - Google Patents
ローカルエリアネットワーク回線システムInfo
- Publication number
- JPH06303242A JPH06303242A JP5089631A JP8963193A JPH06303242A JP H06303242 A JPH06303242 A JP H06303242A JP 5089631 A JP5089631 A JP 5089631A JP 8963193 A JP8963193 A JP 8963193A JP H06303242 A JPH06303242 A JP H06303242A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sleep
- line
- bus
- wake
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40045—Details regarding the feeding of energy to the node from the bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 ＳＬＥＥＰ中の消費電流を減らす。
【構成】 ＳＬＥＥＰ中は、ＳＬＥＥＰ／ＷＡＫＥ−Ｕ
Ｐ制御手段６１によって、消費電力の大きな差動コンパ
レータ４０からエッジ検出回路７０へ切り換え、該エッ
ジ検出回路７０でＬＡＮ回線２１，２２上の信号伝送開
始を検出させる。エッジ検出回路７０がＬＡＮ回線２
１，２２上の他のノードからの信号伝送開始を検出する
と、通信制御回路６０が差動コンパレータ４０を動作さ
せ、該差動コンパレータ４０でＬＡＮ回線２１，２２上
のメッセージデータ等を受信させる。
Ｐ制御手段６１によって、消費電力の大きな差動コンパ
レータ４０からエッジ検出回路７０へ切り換え、該エッ
ジ検出回路７０でＬＡＮ回線２１，２２上の信号伝送開
始を検出させる。エッジ検出回路７０がＬＡＮ回線２
１，２２上の他のノードからの信号伝送開始を検出する
と、通信制御回路６０が差動コンパレータ４０を動作さ
せ、該差動コンパレータ４０でＬＡＮ回線２１，２２上
のメッセージデータ等を受信させる。
Description
【０００１】
【産業上の利用分野】本発明は、互いに隔たった複数の
装置（ノード）を結合して情報交換するためのローカル
エリアネットワーク（ＬＡＮという）回線システム、特
にＬＡＮ回線に接続される各ノードにおけるスリープ／
ウェイク・アップ（以下、ＳＬＥＥＰ／ＷＡＫＥ−ＵＰ
という）制御回路に関するものである。
装置（ノード）を結合して情報交換するためのローカル
エリアネットワーク（ＬＡＮという）回線システム、特
にＬＡＮ回線に接続される各ノードにおけるスリープ／
ウェイク・アップ（以下、ＳＬＥＥＰ／ＷＡＫＥ−ＵＰ
という）制御回路に関するものである。
【０００２】
【従来の技術】従来、ＬＡＮ回線に接続される各ノード
において、ＬＡＮ回線未使用時に消費電流を削減するモ
ード（これをＳＬＥＥＰモードという）に入り、いずれ
かのノードからＬＡＮ回線に信号が出力されたことを検
知して通信可能状態に復帰する機能（これをＷＡＫＥ−
ＵＰ機能という）を有するＬＡＮ用の送／受信回路が提
案されており、その一構成例を図２に示す。図２は、従
来のＬＡＮ回線システムの概略の構成図である。このＬ
ＡＮ回線システムは、２本のワイヤ（ツイストペア線）
によりネットワークを構成した差動型バス構造となって
おり、ＢＵＳ（−）線１、及びＢＵＳ（＋）線２を有し
ている。ＢＵＳ（−）線１はプルアップ抵抗３を介して
電源電位ＶＤＤに、ＢＵＳ（＋）線２はプルダウン抵抗
４を介して接地電位ＧＮＤに、それぞれ接続されてい
る。ＢＵＳ（−）線１、及びＢＵＳ（＋）線２のデュア
ルワイヤには、マスタデバイス機能を持つ複数の装置
（ノード）１０−１，１０−２，１０−３，…が接続さ
れている。各ノード１０−１，１０−２，１０−３，…
は、送信回路、受信回路、及びアービタ等を有し、それ
ぞれマスタとなってデータを送受信することが可能な構
成になっている。
において、ＬＡＮ回線未使用時に消費電流を削減するモ
ード（これをＳＬＥＥＰモードという）に入り、いずれ
かのノードからＬＡＮ回線に信号が出力されたことを検
知して通信可能状態に復帰する機能（これをＷＡＫＥ−
ＵＰ機能という）を有するＬＡＮ用の送／受信回路が提
案されており、その一構成例を図２に示す。図２は、従
来のＬＡＮ回線システムの概略の構成図である。このＬ
ＡＮ回線システムは、２本のワイヤ（ツイストペア線）
によりネットワークを構成した差動型バス構造となって
おり、ＢＵＳ（−）線１、及びＢＵＳ（＋）線２を有し
ている。ＢＵＳ（−）線１はプルアップ抵抗３を介して
電源電位ＶＤＤに、ＢＵＳ（＋）線２はプルダウン抵抗
４を介して接地電位ＧＮＤに、それぞれ接続されてい
る。ＢＵＳ（−）線１、及びＢＵＳ（＋）線２のデュア
ルワイヤには、マスタデバイス機能を持つ複数の装置
（ノード）１０−１，１０−２，１０−３，…が接続さ
れている。各ノード１０−１，１０−２，１０−３，…
は、送信回路、受信回路、及びアービタ等を有し、それ
ぞれマスタとなってデータを送受信することが可能な構
成になっている。
【０００３】例えば、ノード１０−１では、受信回路で
ある差動コンパレータ１１と、送信回路を構成するＮＰ
Ｎトランジスタ１２及びＰＮＰトランジスタ１３と、そ
れらの差動コンパレータ１１及びトランジスタ１２，１
３を制御する通信制御回路１４とを、備えている。差動
コンパレータ１１は、ＢＵＳ（−）線１及びＢＵＳ
（＋）線２上のディジタルデータを受信して通信制御回
路１４へ与える回路であり、その（−）入力端子がＢＵ
Ｓ（−）線１に、（＋）入力端子がＢＵＳ（＋）線２に
それぞれ接続され、さらに出力端子が通信制御回路１４
に接続されている。トランジスタ１３，１４は、通信制
御回路１４の出力制御信号で駆動されてディジタルデー
タをＢＵＳ（−）線１及びＢＵＳ（＋）線２へ出力する
トランジスタであり、その一方のトランジスタ１２のコ
レクタがＢＵＳ（−）線１に、エミッタがＧＮＤに、そ
れぞれ接続されている。他方のトランジスタ１３のエミ
ッタはＶＤＤに、コレクタはＢＵＳ（＋）線２に、それ
ぞれ接続されている。通信制御回路１４は、バス占有権
の制御を行うアービタ、差動コンパレータ１１の出力に
基づきメッセージデータをデコードするメッセージデコ
ーダ、ＢＵＳ（−）線１とＢＵＳ（＋）線２上のデータ
をデコード（サンプリング）するためのサンプルクロッ
ク発生回路、トランジスタ１２，１３を駆動するための
送信データを生成する送信データ生成回路、及び水晶等
の発振回路等で構成され、外部のユニット制御マイクロ
コンピュータ等から与えられるＳＬＥＥＰ制御信号ＣＳ
により、ＳＬＥＥＰモードへ移行して内部の発振回路等
を停止させる回路である。
ある差動コンパレータ１１と、送信回路を構成するＮＰ
Ｎトランジスタ１２及びＰＮＰトランジスタ１３と、そ
れらの差動コンパレータ１１及びトランジスタ１２，１
３を制御する通信制御回路１４とを、備えている。差動
コンパレータ１１は、ＢＵＳ（−）線１及びＢＵＳ
（＋）線２上のディジタルデータを受信して通信制御回
路１４へ与える回路であり、その（−）入力端子がＢＵ
Ｓ（−）線１に、（＋）入力端子がＢＵＳ（＋）線２に
それぞれ接続され、さらに出力端子が通信制御回路１４
に接続されている。トランジスタ１３，１４は、通信制
御回路１４の出力制御信号で駆動されてディジタルデー
タをＢＵＳ（−）線１及びＢＵＳ（＋）線２へ出力する
トランジスタであり、その一方のトランジスタ１２のコ
レクタがＢＵＳ（−）線１に、エミッタがＧＮＤに、そ
れぞれ接続されている。他方のトランジスタ１３のエミ
ッタはＶＤＤに、コレクタはＢＵＳ（＋）線２に、それ
ぞれ接続されている。通信制御回路１４は、バス占有権
の制御を行うアービタ、差動コンパレータ１１の出力に
基づきメッセージデータをデコードするメッセージデコ
ーダ、ＢＵＳ（−）線１とＢＵＳ（＋）線２上のデータ
をデコード（サンプリング）するためのサンプルクロッ
ク発生回路、トランジスタ１２，１３を駆動するための
送信データを生成する送信データ生成回路、及び水晶等
の発振回路等で構成され、外部のユニット制御マイクロ
コンピュータ等から与えられるＳＬＥＥＰ制御信号ＣＳ
により、ＳＬＥＥＰモードへ移行して内部の発振回路等
を停止させる回路である。
【０００４】次に、動作を説明する。通常動作時におい
ては、各ノード１０−１，１０−２，１０−３，…内の
全ての回路が動作状態になっており、ＢＵＳ（−）線１
及びＢＵＳ（＋）線２上のデータをサンプリング（デコ
ード）するためのサンプリングクロック発生回路や、水
晶等の発振回路も常に動作しており、該ＢＵＳ（−）線
１及びＢＵＳ（＋）線２の状態を常にモニタしている。
例えば、ノード１０−１からノード１０−２へデータを
送信する場合、該ノード１０−１内のトランジスタ１
２，１３によって送信先のアドレスやメッセージデータ
等をＢＵＳ（−）線１及びＢＵＳ（＋）線２へ出力す
る。すると、ノード１０−２では、ＢＵＳ（−）線１及
びＢＵＳ（＋）線２上のデータを差動コンパレータ１１
で受信し、その受信信号を通信制御回路１４へ与える。
通信制御回路１４では、差動コンパレータ１１の出力を
デコードし、ノード１０−１からのデータが自己宛ての
ものか否かを判断し、自己宛てのものであれば、その応
答信号をトランジスタ１２，１３によってノード１０−
１へ返送する。その後、ノード１０−１からノード１０
−２へ通信用のデータが送られる。このとき、他のノー
ド１０−３，…では、通信制御回路１４内のアービタに
よって送信動作や受信動作が停止される。
ては、各ノード１０−１，１０−２，１０−３，…内の
全ての回路が動作状態になっており、ＢＵＳ（−）線１
及びＢＵＳ（＋）線２上のデータをサンプリング（デコ
ード）するためのサンプリングクロック発生回路や、水
晶等の発振回路も常に動作しており、該ＢＵＳ（−）線
１及びＢＵＳ（＋）線２の状態を常にモニタしている。
例えば、ノード１０−１からノード１０−２へデータを
送信する場合、該ノード１０−１内のトランジスタ１
２，１３によって送信先のアドレスやメッセージデータ
等をＢＵＳ（−）線１及びＢＵＳ（＋）線２へ出力す
る。すると、ノード１０−２では、ＢＵＳ（−）線１及
びＢＵＳ（＋）線２上のデータを差動コンパレータ１１
で受信し、その受信信号を通信制御回路１４へ与える。
通信制御回路１４では、差動コンパレータ１１の出力を
デコードし、ノード１０−１からのデータが自己宛ての
ものか否かを判断し、自己宛てのものであれば、その応
答信号をトランジスタ１２，１３によってノード１０−
１へ返送する。その後、ノード１０−１からノード１０
−２へ通信用のデータが送られる。このとき、他のノー
ド１０−３，…では、通信制御回路１４内のアービタに
よって送信動作や受信動作が停止される。
【０００５】ここで、ユニット制御マイクロコンピュー
タ等から出力されたＳＬＥＥＰ制御信号ＣＳが各ノード
１０−１，１０−２，１０−３，…へ与えられると、そ
れらの各ノード１０−１，１０−２，１０−３，…内の
通信制御回路１４が、ＳＬＥＥＰモードへ移行し、内部
の発振回路等を停止させる等して、低消費電流状態に設
定する。なお、ＳＬＥＥＰモードへの移行方法として
は、例えば、ＢＵＳ（−）線１及びＢＵＳ（＋）線２の
状態がパッシブ状態（バス・アイドル状態）であること
を差動コンパレータ１１の出力によって通信制御回路１
４が検出し、内部に設けたタイマで所定時間以上そのパ
ッシブ状態が継続した場合、該通信制御回路１４自身が
自動でＳＬＥＥＰモードへ移行する方法もある。
タ等から出力されたＳＬＥＥＰ制御信号ＣＳが各ノード
１０−１，１０−２，１０−３，…へ与えられると、そ
れらの各ノード１０−１，１０−２，１０−３，…内の
通信制御回路１４が、ＳＬＥＥＰモードへ移行し、内部
の発振回路等を停止させる等して、低消費電流状態に設
定する。なお、ＳＬＥＥＰモードへの移行方法として
は、例えば、ＢＵＳ（−）線１及びＢＵＳ（＋）線２の
状態がパッシブ状態（バス・アイドル状態）であること
を差動コンパレータ１１の出力によって通信制御回路１
４が検出し、内部に設けたタイマで所定時間以上そのパ
ッシブ状態が継続した場合、該通信制御回路１４自身が
自動でＳＬＥＥＰモードへ移行する方法もある。
【０００６】
【発明が解決しようとする課題】しかしながら、上記構
成の装置では、ＳＬＥＥＰ移行後も、所定ノードの通信
開始要求を監視及び検出するために、ＢＵＳ（−）線１
及びＢＵＳ（＋）線２上の信号の状態を監視する必要が
あるため、受信回路である差動コンパレータ１１の電源
をオフにすることができず、少なくとも数１０μＡ〜数
１００μＡオーダの電流消費が避けられない。そのた
め、ＢＵＳ（−）線１及びＢＵＳ（＋）線２に接続され
ているノード数が多ければ多い程、その電流消費が大き
く、低消費電力化ができないという問題点があった。ま
た、低消費電力化の実現のため、差動コンパレータ１１
の電流供給まで停止してしまうと、バスの変化、即ち所
定ノードの通信開始要求を監視及び検出することができ
ず、ＳＬＥＥＰ機能として不完全なものになるという問
題が生じ、それらを解決することが困難であった。本発
明は、前記従来技術が持っていた課題として、ＳＬＥＥ
Ｐ中の電流消費が大きくなるという点について解決した
ＬＡＮ回線システムを提供するものである。
成の装置では、ＳＬＥＥＰ移行後も、所定ノードの通信
開始要求を監視及び検出するために、ＢＵＳ（−）線１
及びＢＵＳ（＋）線２上の信号の状態を監視する必要が
あるため、受信回路である差動コンパレータ１１の電源
をオフにすることができず、少なくとも数１０μＡ〜数
１００μＡオーダの電流消費が避けられない。そのた
め、ＢＵＳ（−）線１及びＢＵＳ（＋）線２に接続され
ているノード数が多ければ多い程、その電流消費が大き
く、低消費電力化ができないという問題点があった。ま
た、低消費電力化の実現のため、差動コンパレータ１１
の電流供給まで停止してしまうと、バスの変化、即ち所
定ノードの通信開始要求を監視及び検出することができ
ず、ＳＬＥＥＰ機能として不完全なものになるという問
題が生じ、それらを解決することが困難であった。本発
明は、前記従来技術が持っていた課題として、ＳＬＥＥ
Ｐ中の電流消費が大きくなるという点について解決した
ＬＡＮ回線システムを提供するものである。
【０００７】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、マスタとなってデータを送信するこ
とが可能な装置（ノード）が、多重通信のＬＡＮ回線に
接続され、前記装置は、送信データを前記ＬＡＮ回線へ
出力する送信回路と、前記ＬＡＮ回線上のデータを受信
する受信回路と、前記送信回路及び受信回路の送受信動
作を制御する通信制御回路とを、備えたＬＡＮ回線シス
テムにおいて、次のような構成のＳＬＥＥＰ／ＷＡＫＥ
−ＵＰ制御回路を設けている。ＳＬＥＥＰ／ＷＡＫＥ−
ＵＰ制御回路は、前記受信回路の電源電流を遮断する電
流遮断手段と、スタティック（静止）状態において電流
消費が少ない相補型ＭＯＳトランジスタ（以下、ＣＭＯ
Ｓという）等で構成され、前記ＬＡＮ回線の信号変化を
検出する信号変化検出回路と、ＳＬＥＥＰ中は前記電流
遮断手段を能動状態に設定すると共に前記信号変化検出
回路を動作させてその出力を監視し、ＷＡＫＥ−ＵＰ後
は前記電流遮断手段を非能動状態に設定するＳＬＥＥＰ
／ＷＡＫＥ−ＵＰ制御手段とを、備えている。第２の発
明では、第１の発明において、前記受信回路を、前記電
流遮断手段を持った差動コンパレータで構成し、前記信
号変化検出回路を、ディジタル的にエッジ検出を行うエ
ッジ検出回路で構成している。第３の発明では、第１ま
たは第２の発明において、前記ＳＬＥＥＰ／ＷＡＫＥ−
ＵＰ制御手段を、外部からのＳＬＥＥＰ制御信号に基づ
き、または前記受信回路の出力に基づき、ＳＬＥＥＰモ
ードとなる構成にしている。
を解決するために、マスタとなってデータを送信するこ
とが可能な装置（ノード）が、多重通信のＬＡＮ回線に
接続され、前記装置は、送信データを前記ＬＡＮ回線へ
出力する送信回路と、前記ＬＡＮ回線上のデータを受信
する受信回路と、前記送信回路及び受信回路の送受信動
作を制御する通信制御回路とを、備えたＬＡＮ回線シス
テムにおいて、次のような構成のＳＬＥＥＰ／ＷＡＫＥ
−ＵＰ制御回路を設けている。ＳＬＥＥＰ／ＷＡＫＥ−
ＵＰ制御回路は、前記受信回路の電源電流を遮断する電
流遮断手段と、スタティック（静止）状態において電流
消費が少ない相補型ＭＯＳトランジスタ（以下、ＣＭＯ
Ｓという）等で構成され、前記ＬＡＮ回線の信号変化を
検出する信号変化検出回路と、ＳＬＥＥＰ中は前記電流
遮断手段を能動状態に設定すると共に前記信号変化検出
回路を動作させてその出力を監視し、ＷＡＫＥ−ＵＰ後
は前記電流遮断手段を非能動状態に設定するＳＬＥＥＰ
／ＷＡＫＥ−ＵＰ制御手段とを、備えている。第２の発
明では、第１の発明において、前記受信回路を、前記電
流遮断手段を持った差動コンパレータで構成し、前記信
号変化検出回路を、ディジタル的にエッジ検出を行うエ
ッジ検出回路で構成している。第３の発明では、第１ま
たは第２の発明において、前記ＳＬＥＥＰ／ＷＡＫＥ−
ＵＰ制御手段を、外部からのＳＬＥＥＰ制御信号に基づ
き、または前記受信回路の出力に基づき、ＳＬＥＥＰモ
ードとなる構成にしている。
【０００８】
【作用】第１の発明によれば、以上のようにＬＡＮ回線
システムのＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御回路を構成
したので、ＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御手段は、Ｓ
ＬＥＥＰ状態に入る際に、電力消費量の大きな受信回路
を非能動状態に設定すると共に、スタティック状態で電
流消費の極めて少ない信号変化検出回路（例えば、スタ
ティック状態で電源電流が約０μＡ程度になる回路）を
能動状態に切り換える。これにより、ＳＬＥＥＰ中は、
ＬＡＮ回線上のデータ伝送開始を信号変化検出回路が検
出することになる。この信号変化検出回路によってデー
タ伝送開始が検出された後は、ＳＬＥＥＰ／ＷＡＫＥ−
ＵＰ制御手段が、信号変化検出回路から、ノイズや長距
離伝送に強い受信回路に切り換えてその受信回路を能動
状態に戻す。第２の発明によれば、ＳＬＥＥＰ中は電流
遮断手段によって差動コンパレータ内の電源電流が遮断
され、エッジ検出回路でＬＡＮ回線上のデータ伝送開始
を検出する。第３の発明によれば、ＳＬＥＥＰ／ＷＡＫ
Ｅ−ＵＰ制御手段は、外部からのＳＬＥＥＰ制御信号に
基づき、あるいは受信回路の出力に基づき、ＳＬＥＥＰ
モードとなって受信回路を非能動状態に設定すると共
に、信号変化検出回路を能動状態にし、ＬＡＮ回線上の
データ伝送開始を該信号変化検出回路で検出させる。従
って、前記課題を解決できるのである。
システムのＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御回路を構成
したので、ＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御手段は、Ｓ
ＬＥＥＰ状態に入る際に、電力消費量の大きな受信回路
を非能動状態に設定すると共に、スタティック状態で電
流消費の極めて少ない信号変化検出回路（例えば、スタ
ティック状態で電源電流が約０μＡ程度になる回路）を
能動状態に切り換える。これにより、ＳＬＥＥＰ中は、
ＬＡＮ回線上のデータ伝送開始を信号変化検出回路が検
出することになる。この信号変化検出回路によってデー
タ伝送開始が検出された後は、ＳＬＥＥＰ／ＷＡＫＥ−
ＵＰ制御手段が、信号変化検出回路から、ノイズや長距
離伝送に強い受信回路に切り換えてその受信回路を能動
状態に戻す。第２の発明によれば、ＳＬＥＥＰ中は電流
遮断手段によって差動コンパレータ内の電源電流が遮断
され、エッジ検出回路でＬＡＮ回線上のデータ伝送開始
を検出する。第３の発明によれば、ＳＬＥＥＰ／ＷＡＫ
Ｅ−ＵＰ制御手段は、外部からのＳＬＥＥＰ制御信号に
基づき、あるいは受信回路の出力に基づき、ＳＬＥＥＰ
モードとなって受信回路を非能動状態に設定すると共
に、信号変化検出回路を能動状態にし、ＬＡＮ回線上の
データ伝送開始を該信号変化検出回路で検出させる。従
って、前記課題を解決できるのである。
【０００９】
【実施例】図１は、本発明の実施例を示すツイストペア
線によるＬＡＮ回線システムの概略の構成図である。こ
のＬＡＮ回線システムは、多重通信用のＢＵＳ（−）線
２１及びＢＵＳ（＋）線２２を有し、そのＢＵＳ（−）
線２１がプルアップ抵抗２３を介して電源電位ＶＤＤに
接続され、さらにＢＵＳ（＋）線２２がプルダウン抵抗
２４を介して接地電位ＧＮＤに接続されている。多重通
信では、このＢＵＳ（−）線２１及びＢＵＳ（＋）線２
２を、マスタデバイス機能を持つ複数の装置（ノード）
３０−１，３０−２，３０−３，…で共用して使ってい
る。各ノード３０−１，３０−２，３０−３，…では、
入力回路である受信回路と出力回路である送信回路と
が、同一の回路構成である。例えば、ノード３０−１で
は、ＢＵＳ（−）線２１、及びＢＵＳ（＋）線２２上の
ディジタルデータを受信する受信回路（例えば、電流遮
断機能付き差動コンパレータ）４０と、ディジタルデー
タを該ＢＵＳ（−）線２１及びＢＵＳ（＋）線２２へ出
力するＮＰＮトランジスタ５１及びＰＮＰトランジスタ
５２からなる送信回路と、ＳＬＥＥＰ／ＷＡＫＥ−ＵＰ
制御手段６１を有する通信制御回路６０と、該ＢＵＳ
（−）線２１及びＢＵＳ（＋）線２２上の信号の変化を
検出してその結果を該通信制御回路６０へ伝える信号変
化検出回路（例えば、エッジ検出回路）７０とを、備え
ている。
線によるＬＡＮ回線システムの概略の構成図である。こ
のＬＡＮ回線システムは、多重通信用のＢＵＳ（−）線
２１及びＢＵＳ（＋）線２２を有し、そのＢＵＳ（−）
線２１がプルアップ抵抗２３を介して電源電位ＶＤＤに
接続され、さらにＢＵＳ（＋）線２２がプルダウン抵抗
２４を介して接地電位ＧＮＤに接続されている。多重通
信では、このＢＵＳ（−）線２１及びＢＵＳ（＋）線２
２を、マスタデバイス機能を持つ複数の装置（ノード）
３０−１，３０−２，３０−３，…で共用して使ってい
る。各ノード３０−１，３０−２，３０−３，…では、
入力回路である受信回路と出力回路である送信回路と
が、同一の回路構成である。例えば、ノード３０−１で
は、ＢＵＳ（−）線２１、及びＢＵＳ（＋）線２２上の
ディジタルデータを受信する受信回路（例えば、電流遮
断機能付き差動コンパレータ）４０と、ディジタルデー
タを該ＢＵＳ（−）線２１及びＢＵＳ（＋）線２２へ出
力するＮＰＮトランジスタ５１及びＰＮＰトランジスタ
５２からなる送信回路と、ＳＬＥＥＰ／ＷＡＫＥ−ＵＰ
制御手段６１を有する通信制御回路６０と、該ＢＵＳ
（−）線２１及びＢＵＳ（＋）線２２上の信号の変化を
検出してその結果を該通信制御回路６０へ伝える信号変
化検出回路（例えば、エッジ検出回路）７０とを、備え
ている。
【００１０】差動コンパレータ４０の（＋）入力端子４
１はＢＵＳ（＋）線２２に、（−）入力端子４２はＢＵ
Ｓ（−）線２１にそれぞれ接続され、その出力端子４３
が通信制御回路６０に接続されている。この差動コンパ
レータ４０は、通信制御回路６０からのＳＬＥＥＰ指令
信号Ｓ６０ａを入力するＳＬＥＥＰ制御端子４４を有
し、該ＳＬＥＥＰ指令信号Ｓ６０ａによって内部の電流
経路を遮断する回路構成になっている。送信回路を構成
するトランジスタ５１，５２は、通信制御回路６０の出
力制御信号によってベース制御されるもので、そのトラ
ンジスタ５１のコレクタがＢＵＳ（−）線２１に、トラ
ンジスタ５２のコレクタがＢＵＳ（＋）線２２に、それ
ぞれ接続されている。トランジスタ５１のエミッタはＧ
ＮＤに、トランジスタ５２のエミッタはＶＤＤに、それ
ぞれ接続されている。
１はＢＵＳ（＋）線２２に、（−）入力端子４２はＢＵ
Ｓ（−）線２１にそれぞれ接続され、その出力端子４３
が通信制御回路６０に接続されている。この差動コンパ
レータ４０は、通信制御回路６０からのＳＬＥＥＰ指令
信号Ｓ６０ａを入力するＳＬＥＥＰ制御端子４４を有
し、該ＳＬＥＥＰ指令信号Ｓ６０ａによって内部の電流
経路を遮断する回路構成になっている。送信回路を構成
するトランジスタ５１，５２は、通信制御回路６０の出
力制御信号によってベース制御されるもので、そのトラ
ンジスタ５１のコレクタがＢＵＳ（−）線２１に、トラ
ンジスタ５２のコレクタがＢＵＳ（＋）線２２に、それ
ぞれ接続されている。トランジスタ５１のエミッタはＧ
ＮＤに、トランジスタ５２のエミッタはＶＤＤに、それ
ぞれ接続されている。
【００１１】通信制御回路６０は、バス占有権の制御を
行うアービタ、差動コンパレータ４０の出力をデコード
して受信データの取り込みを行うデコーダ、送信データ
を生成してトランジスタ５１，５２のベース制御を行う
送信データ生成回路、ＢＵＳ（−）線２１とＢＵＳ
（＋）線２２上のディジタルデータをサンプリング（デ
コード）するためのサンプルクロック発生回路、及び水
晶等の発振回路等を有する他に、ＳＬＥＥＰ／ＷＡＫＥ
−ＵＰ制御手段６１を備えている。ＳＬＥＥＰ／ＷＡＫ
Ｅ−ＵＰ制御手段６１は、ホストＣＰＵ（中央処理装
置）等から送られてくるＳＬＥＥＰ制御信号ＣＳに基づ
きＳＬＥＥＰモードへ移行し、差動コンパレータ４０の
電源電流を停止するために該差動コンパレータ４０のＳ
ＬＥＥＰ制御端子４４へＳＬＥＥＰ指令信号Ｓ６０ａを
出力すると共に、エッジ検出回路７０の出力端子７３か
ら出力されるＷＡＫＥ−ＵＰ指令信号Ｓ７３をデコード
して他のノード３０−２，３０−３，…からの通信開始
要求があったことを確認すると、初期化信号Ｓ６０ｂを
該エッジ検出回路７０のリセット端子７４へ与えて通常
動作モードへ移行する機能を有している。エッジ検出回
路７０は、その入力端子７１，７２がＢＵＳ（−）線２
１及びＢＵＳ（＋）線２２にそれぞれ接続されており、
該入力端子７１，７２からの入力信号の変化（例えば、
“１”→“０”、“０”→“１”等の変化）をとらえ、
変化があった場合、そのことをＷＡＫＥ−ＵＰ指令信号
Ｓ７３として出力端子７３から出力して通信制御回路６
０内のＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御手段６１へ知ら
せる回路である。
行うアービタ、差動コンパレータ４０の出力をデコード
して受信データの取り込みを行うデコーダ、送信データ
を生成してトランジスタ５１，５２のベース制御を行う
送信データ生成回路、ＢＵＳ（−）線２１とＢＵＳ
（＋）線２２上のディジタルデータをサンプリング（デ
コード）するためのサンプルクロック発生回路、及び水
晶等の発振回路等を有する他に、ＳＬＥＥＰ／ＷＡＫＥ
−ＵＰ制御手段６１を備えている。ＳＬＥＥＰ／ＷＡＫ
Ｅ−ＵＰ制御手段６１は、ホストＣＰＵ（中央処理装
置）等から送られてくるＳＬＥＥＰ制御信号ＣＳに基づ
きＳＬＥＥＰモードへ移行し、差動コンパレータ４０の
電源電流を停止するために該差動コンパレータ４０のＳ
ＬＥＥＰ制御端子４４へＳＬＥＥＰ指令信号Ｓ６０ａを
出力すると共に、エッジ検出回路７０の出力端子７３か
ら出力されるＷＡＫＥ−ＵＰ指令信号Ｓ７３をデコード
して他のノード３０−２，３０−３，…からの通信開始
要求があったことを確認すると、初期化信号Ｓ６０ｂを
該エッジ検出回路７０のリセット端子７４へ与えて通常
動作モードへ移行する機能を有している。エッジ検出回
路７０は、その入力端子７１，７２がＢＵＳ（−）線２
１及びＢＵＳ（＋）線２２にそれぞれ接続されており、
該入力端子７１，７２からの入力信号の変化（例えば、
“１”→“０”、“０”→“１”等の変化）をとらえ、
変化があった場合、そのことをＷＡＫＥ−ＵＰ指令信号
Ｓ７３として出力端子７３から出力して通信制御回路６
０内のＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御手段６１へ知ら
せる回路である。
【００１２】図３は、図１に示すＳＬＥＥＰ機能付きの
差動コンパレータ４０の構成例を示す回路図である。こ
の差動コンパレータ４０は、ＳＬＥＥＰ状態において入
力レベルによらず電流経路をオフし、消費電流を低減す
る回路を内蔵しており、例えば、差動部、電流源部、及
び出力部を有し、それらがカレントミラー回路で構成さ
れ、ＳＬＥＥＰ状態において電流源部の電流経路をオフ
し、さらに電流供給用ＰチャネルＭＯＳトランジスタ
（以下、ＰＭＯＳという）５０のゲート電圧をＶＤＤレ
ベルに固定してオフさせることにより、低消費電流状態
を実現している。この差動コンパレータ４０を構成する
差動部、電流源部、及び出力部のうち、差動部はＰＭＯ
Ｓ４５，４６及びＮチャネルＭＯＳトランジスタ（以
下、ＮＭＯＳという）４７，４８を有している。電流源
部は、ＰＭＯＳ４９，５１，５３，５４と、電流値を決
めるための抵抗５５とを、有している。出力部は、電流
供給用ＰＭＯＳ５０及び出力用ＮＭＯＳ５２で構成され
ている。即ち、（＋）入力端子４１はＰＭＯＳ４５のゲ
ートに接続されると共に、（−）入力端子４２がＰＭＯ
Ｓ４６のゲートに接続されている。ＰＭＯＳ４５のソー
スとＰＭＯＳ４６のソースがカレントミラー用ＰＭＯＳ
４９のドレインに共通接続されている。ＰＭＯＳ４５の
ドレインは、ＮＭＯＳ４７のドレイン及びゲートに接続
され、該ＮＭＯＳ４７のソースがＧＮＤに接続されてい
る。ＰＭＯＳ４６のドレインは、ＮＭＯＳ４８のドレイ
ンに接続されると共に、出力用ＮＭＯＳ５２のゲートに
接続され、そのＮＭＯＳ４８，５２の各ソースがＧＮＤ
に接続されている。
差動コンパレータ４０の構成例を示す回路図である。こ
の差動コンパレータ４０は、ＳＬＥＥＰ状態において入
力レベルによらず電流経路をオフし、消費電流を低減す
る回路を内蔵しており、例えば、差動部、電流源部、及
び出力部を有し、それらがカレントミラー回路で構成さ
れ、ＳＬＥＥＰ状態において電流源部の電流経路をオフ
し、さらに電流供給用ＰチャネルＭＯＳトランジスタ
（以下、ＰＭＯＳという）５０のゲート電圧をＶＤＤレ
ベルに固定してオフさせることにより、低消費電流状態
を実現している。この差動コンパレータ４０を構成する
差動部、電流源部、及び出力部のうち、差動部はＰＭＯ
Ｓ４５，４６及びＮチャネルＭＯＳトランジスタ（以
下、ＮＭＯＳという）４７，４８を有している。電流源
部は、ＰＭＯＳ４９，５１，５３，５４と、電流値を決
めるための抵抗５５とを、有している。出力部は、電流
供給用ＰＭＯＳ５０及び出力用ＮＭＯＳ５２で構成され
ている。即ち、（＋）入力端子４１はＰＭＯＳ４５のゲ
ートに接続されると共に、（−）入力端子４２がＰＭＯ
Ｓ４６のゲートに接続されている。ＰＭＯＳ４５のソー
スとＰＭＯＳ４６のソースがカレントミラー用ＰＭＯＳ
４９のドレインに共通接続されている。ＰＭＯＳ４５の
ドレインは、ＮＭＯＳ４７のドレイン及びゲートに接続
され、該ＮＭＯＳ４７のソースがＧＮＤに接続されてい
る。ＰＭＯＳ４６のドレインは、ＮＭＯＳ４８のドレイ
ンに接続されると共に、出力用ＮＭＯＳ５２のゲートに
接続され、そのＮＭＯＳ４８，５２の各ソースがＧＮＤ
に接続されている。
【００１３】ＮＭＯＳ５２のドレインは、出力端子４３
に接続されると共に、電流供給用ＰＭＯＳ５０のドレイ
ンに接続され、該ＰＭＯＳ５０のソースがＶＤＤに接続
されている。ＰＭＯＳ４９，５０の各ゲートは、カレン
トミラー用ＰＭＯＳ５１のゲート及びドレインに共通接
続されている。ＰＭＯＳ５１のソースはＶＤＤに接続さ
れ、そのゲート及びドレインが抵抗５５の一端に共通接
続されている。この抵抗５５の一端には、ＰＭＯＳ５３
のドレインが接続され、そのソースがＶＤＤに接続され
ている。抵抗５５の他端は、ＮＭＯＳ５４のドレインに
接続され、そのソースがＧＮＤに接続されている。ＮＭ
ＯＳ５４及びＰＭＯＳ５３の各ゲートは、ＳＬＥＥＰ制
御端子４４に共通接続され、“Ｈ”入力で動作状態、
“Ｌ”入力でＳＬＥＥＰ状態に設定可能となる。
に接続されると共に、電流供給用ＰＭＯＳ５０のドレイ
ンに接続され、該ＰＭＯＳ５０のソースがＶＤＤに接続
されている。ＰＭＯＳ４９，５０の各ゲートは、カレン
トミラー用ＰＭＯＳ５１のゲート及びドレインに共通接
続されている。ＰＭＯＳ５１のソースはＶＤＤに接続さ
れ、そのゲート及びドレインが抵抗５５の一端に共通接
続されている。この抵抗５５の一端には、ＰＭＯＳ５３
のドレインが接続され、そのソースがＶＤＤに接続され
ている。抵抗５５の他端は、ＮＭＯＳ５４のドレインに
接続され、そのソースがＧＮＤに接続されている。ＮＭ
ＯＳ５４及びＰＭＯＳ５３の各ゲートは、ＳＬＥＥＰ制
御端子４４に共通接続され、“Ｈ”入力で動作状態、
“Ｌ”入力でＳＬＥＥＰ状態に設定可能となる。
【００１４】図４は、図１に示すエッジ検出回路７０の
構成例を示す回路図である。入力端子７１はシュミット
インバータ７５の入力端子に接続され、該シュミットイ
ンバータ７５の出力端子が遅延型フリップフロップ（以
下、Ｄ−ＦＦという）７７のクロック入力端子に接続さ
れている。入力端子７２は、シュミットバッファ７６の
入力端子に接続され、該シュミットバッファ７６の出力
端子がＤ−ＦＦ７８のクロック入力端子に接続されてい
る。各Ｄ−ＦＦ７７，７８のデータ入力端子Ｄは、ＶＤ
Ｄにプルアップされ、さらにその各リセット入力端子Ｒ
がリセット端子７４に共通接続されている。各Ｄ−ＦＦ
７７，７８のデータ出力端子Ｑは、２入力ＯＲゲート７
９の入力端子に接続されている。ＯＲゲート７９の出力
端子からは、エッジ検出結果が出力され、それが出力端
子７３から外部へ出力されるようになっている。このエ
ッジ検出回路７０では、入力端子７１の信号の立ち下が
りをシュミットインバータ７５で検出すると、あるいは
入力端子７２の信号の立ち上がりをシュミットバッファ
７６で検出すると、それらの出力端子に接続されたＤ−
ＦＦ７７，７８のデータ出力端子Ｑから“１”が出力さ
れ、その出力がＯＲゲート７９で論理和がとられ、エッ
ジ検出結果が出力端子７３から出力される。また、エッ
ジ検出後や電源オン時に、初期化信号Ｓ６０ｂがリセッ
ト端子７４に入力されると、各Ｄ−ＦＦ７７，７８がリ
セットされてそのデータ出力端子Ｑが“０”になり、該
エッジ検出回路７０が初期化される。
構成例を示す回路図である。入力端子７１はシュミット
インバータ７５の入力端子に接続され、該シュミットイ
ンバータ７５の出力端子が遅延型フリップフロップ（以
下、Ｄ−ＦＦという）７７のクロック入力端子に接続さ
れている。入力端子７２は、シュミットバッファ７６の
入力端子に接続され、該シュミットバッファ７６の出力
端子がＤ−ＦＦ７８のクロック入力端子に接続されてい
る。各Ｄ−ＦＦ７７，７８のデータ入力端子Ｄは、ＶＤ
Ｄにプルアップされ、さらにその各リセット入力端子Ｒ
がリセット端子７４に共通接続されている。各Ｄ−ＦＦ
７７，７８のデータ出力端子Ｑは、２入力ＯＲゲート７
９の入力端子に接続されている。ＯＲゲート７９の出力
端子からは、エッジ検出結果が出力され、それが出力端
子７３から外部へ出力されるようになっている。このエ
ッジ検出回路７０では、入力端子７１の信号の立ち下が
りをシュミットインバータ７５で検出すると、あるいは
入力端子７２の信号の立ち上がりをシュミットバッファ
７６で検出すると、それらの出力端子に接続されたＤ−
ＦＦ７７，７８のデータ出力端子Ｑから“１”が出力さ
れ、その出力がＯＲゲート７９で論理和がとられ、エッ
ジ検出結果が出力端子７３から出力される。また、エッ
ジ検出後や電源オン時に、初期化信号Ｓ６０ｂがリセッ
ト端子７４に入力されると、各Ｄ−ＦＦ７７，７８がリ
セットされてそのデータ出力端子Ｑが“０”になり、該
エッジ検出回路７０が初期化される。
【００１５】以上のように構成されるＬＡＮ回線システ
ムの動作を説明する。図１の各ノード３０−１，３０−
２，３０−３，…内の通信制御回路６０では、ＢＵＳ
（−）線２１及びＢＵＳ（＋）線２２へのデータ出力を
行うトランジスタ５１，５２のベース制御、差動コンパ
レータ４０の出力から受信データの取り込み、及びＳＬ
ＥＥＰ／ＷＡＫＥ−ＵＰ制御手段６１でのＳＬＥＥＰ制
御を行っている。ＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御手段
６１のＳＬＥＥＰ制御では、エッジ検出回路７０の出力
端子７３から出力されるＷＡＫＥ−ＵＰ指令信号Ｓ７３
の確認、及び該エッジ検出回路７０を初期化するための
初期化信号Ｓ６０ｂを出力し、さらに差動コンパレータ
４０への電源電流停止のためのＳＬＥＥＰ指令信号Ｓ６
０ａの出力を行う。通常の通信動作時（通常動作モー
ド）では、各ノード３０−１，３０−２，３０−３，…
内の通信制御回路６０が、初期化信号Ｓ６０ｂを出力し
てエッジ検出回路７０を停止させてそのエッジ検出回路
７０の出力を使用せずに、差動コンパレータ４０を動作
させて他のノードからの通信開始要求を監視する。
ムの動作を説明する。図１の各ノード３０−１，３０−
２，３０−３，…内の通信制御回路６０では、ＢＵＳ
（−）線２１及びＢＵＳ（＋）線２２へのデータ出力を
行うトランジスタ５１，５２のベース制御、差動コンパ
レータ４０の出力から受信データの取り込み、及びＳＬ
ＥＥＰ／ＷＡＫＥ−ＵＰ制御手段６１でのＳＬＥＥＰ制
御を行っている。ＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御手段
６１のＳＬＥＥＰ制御では、エッジ検出回路７０の出力
端子７３から出力されるＷＡＫＥ−ＵＰ指令信号Ｓ７３
の確認、及び該エッジ検出回路７０を初期化するための
初期化信号Ｓ６０ｂを出力し、さらに差動コンパレータ
４０への電源電流停止のためのＳＬＥＥＰ指令信号Ｓ６
０ａの出力を行う。通常の通信動作時（通常動作モー
ド）では、各ノード３０−１，３０−２，３０−３，…
内の通信制御回路６０が、初期化信号Ｓ６０ｂを出力し
てエッジ検出回路７０を停止させてそのエッジ検出回路
７０の出力を使用せずに、差動コンパレータ４０を動作
させて他のノードからの通信開始要求を監視する。
【００１６】例えば、ノード３０−２からノード３０−
１へ通信開始要求があると、該ノード３０−１内の差動
コンパレータ４０が、ＢＵＳ（−）線２１及びＢＵＳ
（＋）線２２上の信号を検出して通信制御回路６０へ与
える。通信制御回路６０では、自己宛ての通信開始要求
か否かを判定し、自己宛てのものであれば、続いて送ら
れてくるＢＵＳ（−）線２１及びＢＵＳ（＋）線２２上
のメッセージを差動コンパレータ４０で検出し、その出
力を該通信制御回路６０内のデコーダで解読する。ノー
ド３０−１内の通信制御回路６０は、ノード３０−２に
対して応答するときには、内部の送信データ生成回路で
送信用のデータを生成し、トランジスタ５１，５２のベ
ース制御を行って送信データをＢＵＳ（−）線２１及び
ＢＵＳ（＋）線２２へ送信する。この送信データは、ノ
ード３０−２内の通信制御回路で読み取られる。このノ
ード３０−１と３０−２間の通信時には、他のノード３
０−３，…は内部のアービタによってデータの送受信を
停止している。ここで、ホストＣＰＵ等からＳＬＥＥＰ
指令であるＳＬＥＥＰ制御信号ＣＳが送られてきた場合
を説明する。通信制御回路６０内のＳＬＥＥＰ／ＷＡＫ
Ｅ−ＵＰ制御手段６１では、ホストＣＰＵ等からＳＬＥ
ＥＰモードへの移行要求（ＳＬＥＥＰ制御信号ＣＳ）が
くると、差動コンパレータ４０に与えるＳＬＥＥＰ指令
信号Ｓ６０ａを“Ｌ”にする。すると、図３の差動コン
パレータ４０内では、ＮＭＯＳ５４がオフすると共にＰ
ＭＯＳ５３がオンし、ＶＤＤがＰＭＯＳ４９，５０のゲ
ートに与えられ、それらのＰＭＯＳ４９，５０がオフ状
態となって電源電流が遮断され、消費電流が少なくな
る。
１へ通信開始要求があると、該ノード３０−１内の差動
コンパレータ４０が、ＢＵＳ（−）線２１及びＢＵＳ
（＋）線２２上の信号を検出して通信制御回路６０へ与
える。通信制御回路６０では、自己宛ての通信開始要求
か否かを判定し、自己宛てのものであれば、続いて送ら
れてくるＢＵＳ（−）線２１及びＢＵＳ（＋）線２２上
のメッセージを差動コンパレータ４０で検出し、その出
力を該通信制御回路６０内のデコーダで解読する。ノー
ド３０−１内の通信制御回路６０は、ノード３０−２に
対して応答するときには、内部の送信データ生成回路で
送信用のデータを生成し、トランジスタ５１，５２のベ
ース制御を行って送信データをＢＵＳ（−）線２１及び
ＢＵＳ（＋）線２２へ送信する。この送信データは、ノ
ード３０−２内の通信制御回路で読み取られる。このノ
ード３０−１と３０−２間の通信時には、他のノード３
０−３，…は内部のアービタによってデータの送受信を
停止している。ここで、ホストＣＰＵ等からＳＬＥＥＰ
指令であるＳＬＥＥＰ制御信号ＣＳが送られてきた場合
を説明する。通信制御回路６０内のＳＬＥＥＰ／ＷＡＫ
Ｅ−ＵＰ制御手段６１では、ホストＣＰＵ等からＳＬＥ
ＥＰモードへの移行要求（ＳＬＥＥＰ制御信号ＣＳ）が
くると、差動コンパレータ４０に与えるＳＬＥＥＰ指令
信号Ｓ６０ａを“Ｌ”にする。すると、図３の差動コン
パレータ４０内では、ＮＭＯＳ５４がオフすると共にＰ
ＭＯＳ５３がオンし、ＶＤＤがＰＭＯＳ４９，５０のゲ
ートに与えられ、それらのＰＭＯＳ４９，５０がオフ状
態となって電源電流が遮断され、消費電流が少なくな
る。
【００１７】また、通信制御回路６０内のＳＬＥＥＰ／
ＷＡＫＥ−ＵＰ制御手段６１では、エッジ検出回路７０
を有効とするため、該エッジ検出回路７０へ与える初期
化信号Ｓ６０ｂを“Ｌ”にして該エッジ検出回路７０の
リセットを解除し、該エッジ検出回路７０の出力端子７
３から出力されるＷＡＫＥ−ＵＰ指令信号Ｓ７３を有効
にしてＳＬＥＥＰ状態に入る。その後、エッジ検出回路
７０がＢＵＳ（−）線２１及びＢＵＳ（＋）線２２上の
メッセージ伝送（例えば、ＢＵＳ（−）線２１であれば
“１”→“０”、ＢＵＳ（＋）線２２であれば“０”→
“１”）を検出した場合、該エッジ検出回路７０から出
力されるＷＡＫＥ−ＵＰ指令信号Ｓ７３が“１”とな
り、通信制御回路６０がウェイク・アップすべきことを
検知する。そして、通信制御回路６０が差動コンパレー
タ４０へ与えるＳＬＥＥＰ指令信号Ｓ６０ａを“Ｈ”に
する。
ＷＡＫＥ−ＵＰ制御手段６１では、エッジ検出回路７０
を有効とするため、該エッジ検出回路７０へ与える初期
化信号Ｓ６０ｂを“Ｌ”にして該エッジ検出回路７０の
リセットを解除し、該エッジ検出回路７０の出力端子７
３から出力されるＷＡＫＥ−ＵＰ指令信号Ｓ７３を有効
にしてＳＬＥＥＰ状態に入る。その後、エッジ検出回路
７０がＢＵＳ（−）線２１及びＢＵＳ（＋）線２２上の
メッセージ伝送（例えば、ＢＵＳ（−）線２１であれば
“１”→“０”、ＢＵＳ（＋）線２２であれば“０”→
“１”）を検出した場合、該エッジ検出回路７０から出
力されるＷＡＫＥ−ＵＰ指令信号Ｓ７３が“１”とな
り、通信制御回路６０がウェイク・アップすべきことを
検知する。そして、通信制御回路６０が差動コンパレー
タ４０へ与えるＳＬＥＥＰ指令信号Ｓ６０ａを“Ｈ”に
する。
【００１８】ＳＬＥＥＰ指令信号Ｓ６０ａが“Ｈ”にな
ると、図３の差動コンパレータ４０内では、ＮＭＯＳ５
４がオンすると共にＰＭＯＳ５３がオフし、電流源を構
成するＰＭＯＳ５１、抵抗５５及びＮＭＯＳ５４が動作
し、カレントミラー状態となっているＰＭＯＳ４９，５
０が能動状態となり、該差動コンパレータ４０が入力受
け付けを開始する。さらに、通信制御回路６０では、エ
ッジ検出回路７０から出力されるＷＡＫＥ−ＵＰ指令信
号Ｓ７３を無効（即ち、通信制御には用いない）、ある
いは初期化信号Ｓ６０ｂによって該エッジ検出回路７０
を初期化し、前記の通常動作モードへ移行する。このよ
うに、通信制御回路６０では、ＳＬＥＥＰ時のみエッジ
検出回路７０を動作させて差動コンパレータ４０を停止
させ、通常通信時には該エッジ検出回路７０を停止させ
ると共に差動コンパレータ４０を動作させる。これによ
り、低消費電力動作を実現している。
ると、図３の差動コンパレータ４０内では、ＮＭＯＳ５
４がオンすると共にＰＭＯＳ５３がオフし、電流源を構
成するＰＭＯＳ５１、抵抗５５及びＮＭＯＳ５４が動作
し、カレントミラー状態となっているＰＭＯＳ４９，５
０が能動状態となり、該差動コンパレータ４０が入力受
け付けを開始する。さらに、通信制御回路６０では、エ
ッジ検出回路７０から出力されるＷＡＫＥ−ＵＰ指令信
号Ｓ７３を無効（即ち、通信制御には用いない）、ある
いは初期化信号Ｓ６０ｂによって該エッジ検出回路７０
を初期化し、前記の通常動作モードへ移行する。このよ
うに、通信制御回路６０では、ＳＬＥＥＰ時のみエッジ
検出回路７０を動作させて差動コンパレータ４０を停止
させ、通常通信時には該エッジ検出回路７０を停止させ
ると共に差動コンパレータ４０を動作させる。これによ
り、低消費電力動作を実現している。
【００１９】以上のように、本実施例の利点をまとめれ
ば、次のようになる。本実施例では、各ノード３０−
１，３０−２，３０−３，…内の通信制御回路６０が、
ＳＬＥＥＰ中は、スタティック状態で電流消費の極めて
少ないＣＭＯＳ等で構成されたエッジ検出回路７０に切
り換え、ＷＡＫＥ−ＵＰ信号検出後は、通常動作時の差
動コンパレータ４０による受信動作に切り換える。その
ため、ＳＬＥＥＰ中における差動コンパレータ４０の電
流消費を少なくできると共に、エッジ検出回路７０によ
ってＢＵＳ（−）線２１及びＢＵＳ（＋）線２２上の信
号伝送開始を検出でき、的確にＷＡＫＥ−ＵＰへ移行で
きる。特に、自動車アプリケーション等のバッテリーで
動作する用途におけるＬＡＮ化を図る場合においては、
ＳＬＥＥＰ中の消費電流が重要な要因（ファクタ）であ
る。そのため、ＢＵＳ（−）線２１及びＢＵＳ（＋）線
２２上に接続されるノード３０−１，３０−２，３０−
３，…の数が多くなる程、その電流値自体がシステム実
現の可／否を決定するといっても過言ではない。例え
ば、自動車の場合では、運転をしない状態が続くと、バ
ッテリー放電が進み、始動できないという重大問題に至
る。本実施例は、種々の用途に使用できるが、近年急速
に普及しつつある自動車内ＬＡＮ等に適用すれば、非常
に効果の高いものである。
ば、次のようになる。本実施例では、各ノード３０−
１，３０−２，３０−３，…内の通信制御回路６０が、
ＳＬＥＥＰ中は、スタティック状態で電流消費の極めて
少ないＣＭＯＳ等で構成されたエッジ検出回路７０に切
り換え、ＷＡＫＥ−ＵＰ信号検出後は、通常動作時の差
動コンパレータ４０による受信動作に切り換える。その
ため、ＳＬＥＥＰ中における差動コンパレータ４０の電
流消費を少なくできると共に、エッジ検出回路７０によ
ってＢＵＳ（−）線２１及びＢＵＳ（＋）線２２上の信
号伝送開始を検出でき、的確にＷＡＫＥ−ＵＰへ移行で
きる。特に、自動車アプリケーション等のバッテリーで
動作する用途におけるＬＡＮ化を図る場合においては、
ＳＬＥＥＰ中の消費電流が重要な要因（ファクタ）であ
る。そのため、ＢＵＳ（−）線２１及びＢＵＳ（＋）線
２２上に接続されるノード３０−１，３０−２，３０−
３，…の数が多くなる程、その電流値自体がシステム実
現の可／否を決定するといっても過言ではない。例え
ば、自動車の場合では、運転をしない状態が続くと、バ
ッテリー放電が進み、始動できないという重大問題に至
る。本実施例は、種々の用途に使用できるが、近年急速
に普及しつつある自動車内ＬＡＮ等に適用すれば、非常
に効果の高いものである。
【００２０】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ａ） 図１の通信制御回路６０では、外部からのＳＬ
ＥＥＰ制御信号ＣＳによってＳＬＥＥＰモードへ移行す
るようになっているが、これは他の構成でもよい。例え
ば、通信制御回路６０では、ＢＵＳ（−）線２１及びＢ
ＵＳ（＋）線２２上の信号の状態がパッシブ状態（バス
・アイドル状態）であることを差動コンパレータ４０の
出力によって検出し、所定時間以上そのパッシブ状態が
継続した場合、自動でＳＬＥＥＰモードへ移行するよう
な回路構成にしてもよい。 （ｂ） ＳＬＥＥＰ機能付き差動コンパレータ４０は、
ＳＬＥＥＰ状態において入力レベルによらず電流経路を
オフして消費電流を低減する回路を内蔵すればよいた
め、図３以外の回路で構成することも可能である。さら
に、この差動コンパレータ４０は、ＢＵＳ（−）線２１
及びＢＵＳ（＋）線２２上におけるデータ伝送方式に応
じて、他の構成の受信回路で構成することも可能であ
る。 （ｃ） エッジ検出回路７０は、図４の回路構成に限定
されず、スタティック状態において電流消費が極めて少
なくなるような他の回路構成に変更してもよい。
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ａ） 図１の通信制御回路６０では、外部からのＳＬ
ＥＥＰ制御信号ＣＳによってＳＬＥＥＰモードへ移行す
るようになっているが、これは他の構成でもよい。例え
ば、通信制御回路６０では、ＢＵＳ（−）線２１及びＢ
ＵＳ（＋）線２２上の信号の状態がパッシブ状態（バス
・アイドル状態）であることを差動コンパレータ４０の
出力によって検出し、所定時間以上そのパッシブ状態が
継続した場合、自動でＳＬＥＥＰモードへ移行するよう
な回路構成にしてもよい。 （ｂ） ＳＬＥＥＰ機能付き差動コンパレータ４０は、
ＳＬＥＥＰ状態において入力レベルによらず電流経路を
オフして消費電流を低減する回路を内蔵すればよいた
め、図３以外の回路で構成することも可能である。さら
に、この差動コンパレータ４０は、ＢＵＳ（−）線２１
及びＢＵＳ（＋）線２２上におけるデータ伝送方式に応
じて、他の構成の受信回路で構成することも可能であ
る。 （ｃ） エッジ検出回路７０は、図４の回路構成に限定
されず、スタティック状態において電流消費が極めて少
なくなるような他の回路構成に変更してもよい。
【００２１】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、多重通信のＬＡＮ回線に接続される装置（ノ
ード）のＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御回路におい
て、ＳＬＥＥＰ中はスタティック状態で電流消費の極め
て少ない信号変化検出回路に切り換え、ＷＡＫＥ−ＵＰ
検出後は、通常動作時の受信回路に切り換えるようにし
ている。そのため、ＳＬＥＥＰ中における受信回路の消
費電流を減少できると共に、ＬＡＮ回線上の信号伝送開
始を信号変化検出回路で検出でき、ＷＡＫＥ−ＵＰへ的
確に移行できる。従って、自動車内のＬＡＮ等といった
省電力型の種々の用途に適用できる。第２の発明によれ
ば、受信回路を差動コンパレータで構成すると共に、信
号変化検出回路をエッジ検出回路で構成したので、装置
を比較的簡単な回路で構成できる。第３の発明によれ
ば、ＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御手段を、外部から
のＳＬＥＥＰ制御信号に基づきＳＬＥＥＰモードとなる
ように構成すると、ＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御回
路の回路構成が簡単になる。また、ＳＬＥＥＰ／ＷＡＫ
Ｅ−ＵＰ制御手段は、受信回路の出力に基づきＳＬＥＥ
Ｐモードとなる構成にした場合、外部のＳＬＥＥＰ制御
信号生成回路等を削減できる。
によれば、多重通信のＬＡＮ回線に接続される装置（ノ
ード）のＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御回路におい
て、ＳＬＥＥＰ中はスタティック状態で電流消費の極め
て少ない信号変化検出回路に切り換え、ＷＡＫＥ−ＵＰ
検出後は、通常動作時の受信回路に切り換えるようにし
ている。そのため、ＳＬＥＥＰ中における受信回路の消
費電流を減少できると共に、ＬＡＮ回線上の信号伝送開
始を信号変化検出回路で検出でき、ＷＡＫＥ−ＵＰへ的
確に移行できる。従って、自動車内のＬＡＮ等といった
省電力型の種々の用途に適用できる。第２の発明によれ
ば、受信回路を差動コンパレータで構成すると共に、信
号変化検出回路をエッジ検出回路で構成したので、装置
を比較的簡単な回路で構成できる。第３の発明によれ
ば、ＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御手段を、外部から
のＳＬＥＥＰ制御信号に基づきＳＬＥＥＰモードとなる
ように構成すると、ＳＬＥＥＰ／ＷＡＫＥ−ＵＰ制御回
路の回路構成が簡単になる。また、ＳＬＥＥＰ／ＷＡＫ
Ｅ−ＵＰ制御手段は、受信回路の出力に基づきＳＬＥＥ
Ｐモードとなる構成にした場合、外部のＳＬＥＥＰ制御
信号生成回路等を削減できる。
【図１】本発明の実施例を示すＬＡＮ回線システムの概
略の構成図である。
略の構成図である。
【図２】従来のＬＡＮ回線システムの概略の構成図であ
る。
る。
【図３】図１中の差動コンパレータの回路図である。
【図４】図１中のエッジ検出回路の回路図である。
２１ ＢＵＳ（−）線 ２２ ＢＵＳ（＋）線 ３０−１，３０−２，３０−３ ノード（装置） ４０ 差動コンパレータ
（受信回路） ５１，５２ トランジスタ（送信
回路） ６０ 通信制御回路 ６１ ＳＬＥＥＰ／ＷＡＫ
Ｅ−ＵＰ制御手段 ７０ エッジ検出回路
（受信回路） ５１，５２ トランジスタ（送信
回路） ６０ 通信制御回路 ６１ ＳＬＥＥＰ／ＷＡＫ
Ｅ−ＵＰ制御手段 ７０ エッジ検出回路
Claims (3)
- 【請求項１】 マスタとなってデータを送信することが
可能な装置が、多重通信のローカルエリアネットワーク
回線に接続され、 前記装置は、送信データを前記ローカルエリアネットワ
ーク回線へ出力する送信回路と、前記ローカルエリアネ
ットワーク回線上のデータを受信する受信回路と、前記
送信回路及び受信回路の送受信動作を制御する通信制御
回路とを、備えたローカルエリアネットワーク回線シス
テムにおいて、 前記受信回路の電源電流を遮断する電流遮断手段と、 スタティック状態において電流消費が少ない回路で構成
され、前記ローカルエリアネットワーク回線の信号変化
を検出する信号変化検出回路と、 スリープ中は前記電流遮断手段を能動状態に設定すると
共に前記信号変化検出回路を動作させてその出力を監視
し、ウェイク・アップ後は前記電流遮断手段を非能動状
態に設定するスリープ／ウェイク・アップ制御手段と
を、 備えたスリープ／ウェイク・アップ制御回路を設けたこ
とを特徴とするローカルエリアネットワーク回線システ
ム。 - 【請求項２】 前記受信回路は、前記電流遮断手段を持
った差動コンパレータで構成し、 前記信号変化検出回路は、ディジタル的にエッジ検出を
行うエッジ検出回路で構成したことを特徴とする請求項
１記載のローカルエリアネットワーク回線システム。 - 【請求項３】 前記スリープ／ウェイク・アップ制御手
段は、外部からのスリープ制御信号に基づき、または前
記受信回路の出力に基づき、スリープモードとなる構成
にしたことを特徴とする請求項１または２記載のローカ
ルエリアネットワーク回線システム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5089631A JP2752030B2 (ja) | 1993-04-16 | 1993-04-16 | ローカルエリアネットワーク回線における信号送受信装置 |
| US08/226,695 US5581556A (en) | 1993-04-16 | 1994-04-12 | Local area network system |
| DE69426470T DE69426470T2 (de) | 1993-04-16 | 1994-04-13 | Lokales Netzwerksystem |
| EP94105715A EP0620664B1 (en) | 1993-04-16 | 1994-04-13 | Local area network system |
| KR1019940008029A KR100300626B1 (ko) | 1993-04-16 | 1994-04-16 | 로컬에리어네트워크회선시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5089631A JP2752030B2 (ja) | 1993-04-16 | 1993-04-16 | ローカルエリアネットワーク回線における信号送受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06303242A true JPH06303242A (ja) | 1994-10-28 |
| JP2752030B2 JP2752030B2 (ja) | 1998-05-18 |
Family
ID=13976119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5089631A Expired - Fee Related JP2752030B2 (ja) | 1993-04-16 | 1993-04-16 | ローカルエリアネットワーク回線における信号送受信装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5581556A (ja) |
| EP (1) | EP0620664B1 (ja) |
| JP (1) | JP2752030B2 (ja) |
| KR (1) | KR100300626B1 (ja) |
| DE (1) | DE69426470T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5774817A (en) * | 1994-09-30 | 1998-06-30 | Nippondenso Co., Ltd. | Communication circuit for local area network |
| US7292545B2 (en) | 2002-11-28 | 2007-11-06 | Nec Infrontia Corporation | Wireless LAN system |
| JP2013038653A (ja) * | 2011-08-09 | 2013-02-21 | Denso Corp | 通信システム及び、当該通信システムに用いられるマスタノード、スレーブノード |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2704144B2 (ja) * | 1995-07-28 | 1998-01-26 | 日本電気アイシーマイコンシステム株式会社 | シリアルデータ伝送装置及びその制御方法 |
| JP3508412B2 (ja) * | 1995-08-10 | 2004-03-22 | セイコーエプソン株式会社 | データ復号回路、電圧制御発振回路、データ復号装置及び電子機器 |
| DE19637312A1 (de) * | 1996-09-12 | 1998-03-19 | Bosch Gmbh Robert | Verfahren zur Kontrolle der Verbindungen eines Übertragungssystems und Komponente zur Durchführung des Verfahrens |
| DE19704862A1 (de) * | 1997-02-10 | 1998-08-13 | Philips Patentverwaltung | System zum Übertragen von Daten |
| DE19714937A1 (de) * | 1997-04-10 | 1998-10-15 | Bayerische Motoren Werke Ag | Datenbussystem für Kraftfahrzeuge |
| US20040160906A1 (en) * | 2002-06-21 | 2004-08-19 | Aware, Inc. | Multicarrier transmission system with low power sleep mode and rapid-on capability |
| JP3463555B2 (ja) * | 1998-03-17 | 2003-11-05 | ソニー株式会社 | 無線通信方法、無線通信システム、通信局、及び制御局 |
| US6389029B1 (en) | 1998-11-10 | 2002-05-14 | Nortel Networks Limited | Local area network incorporating universal serial bus protocol |
| US7782844B1 (en) * | 1999-01-05 | 2010-08-24 | GlobalFoundries, Inc. | Method and apparatus for pattern matching on single and multiple pattern structures |
| DE69941547D1 (de) * | 1999-05-05 | 2009-11-26 | Freescale Semiconductor Inc | Verfahren und System zur Übertragung von Daten auf einem seriellen Bus |
| US7366123B1 (en) | 2001-12-12 | 2008-04-29 | Cisco Technology, Inc. | Power source based sleep mode |
| AU2003232392A1 (en) * | 2002-06-10 | 2003-12-22 | Koninklijke Philips Electronics N.V. | Method and system for switching between subnetwork operation and full network operation |
| DE10247637B4 (de) * | 2002-10-11 | 2004-09-30 | Audi Ag | Schaltungsanordnung zur Ermittlung eines ein wake-up-Signal sendenden Steuergeräts eines Bus-Systems mit mehreren weiteren Steuergeräten |
| DE10358584A1 (de) * | 2002-12-30 | 2004-07-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Aufwecken von Teilnehmern eines Bussystems und entsprechender Teilnehmer |
| JP4864885B2 (ja) * | 2004-06-30 | 2012-02-01 | エヌエックスピー ビー ヴィ | バス・システムのデジタル信号ビットレート非依存符号化方法 |
| KR100684318B1 (ko) * | 2004-11-30 | 2007-02-16 | 한국전자통신연구원 | 휴대단말의 슬립모드 구동방법 및 휴대단말의 슬립모드를위한 기지국의 통신방법 |
| EP1894114B1 (en) * | 2005-06-10 | 2014-08-13 | Freescale Semiconductor, Inc. | Device and method for media access control |
| FR2917555A3 (fr) * | 2007-06-13 | 2008-12-19 | Renault Sas | Systeme multiplexe de vehicule automobile. |
| JP5905678B2 (ja) | 2011-08-03 | 2016-04-20 | 株式会社デンソー | トランシーバ |
| DE102012204075A1 (de) * | 2012-03-15 | 2013-09-19 | Siemens Aktiengesellschaft | Busankoppler für ein Busgerät eines Bussystems, Busgerät eines Bussystems sowie Bussystem |
| US9285865B2 (en) * | 2012-06-29 | 2016-03-15 | Oracle International Corporation | Dynamic link scaling based on bandwidth utilization |
| FR3055063B1 (fr) | 2016-08-11 | 2018-08-31 | Soitec | Procede de transfert d'une couche utile |
| DE112020002209B4 (de) * | 2019-05-03 | 2023-01-12 | Microchip Technology Incorporated | Emulation von Kollisionen in drahtgebundenen lokalen Netzwerken und zugehörige Systeme, Verfahren und Vorrichtungen |
| CN112422297B (zh) * | 2019-08-23 | 2023-04-07 | 微芯片技术股份有限公司 | 用于在物理层的控制器处的唤醒检测的系统、方法和设备 |
| CN112422219B (zh) | 2019-08-23 | 2024-05-24 | 微芯片技术股份有限公司 | 以太网接口和相关系统、方法和设备 |
| CN112422385B (zh) | 2019-08-23 | 2022-11-29 | 微芯片技术股份有限公司 | 用于改进的媒体访问的接口以及相关的系统、方法和设备 |
| CN112491435B (zh) | 2019-08-23 | 2022-11-18 | 微芯片技术股份有限公司 | 包括收发器和驱动器架构的物理层的电路 |
| CN112422153B (zh) | 2019-08-23 | 2023-04-07 | 微芯片技术股份有限公司 | 检测到共享传输介质处冲突后处理数据接收的方法和系统 |
| CN112422295B (zh) | 2019-08-23 | 2023-06-13 | 微芯片技术股份有限公司 | 以太网接口及相关系统、方法和设备 |
| CN112415323B (zh) | 2019-08-23 | 2024-07-09 | 微芯片技术股份有限公司 | 诊断网络内的电缆故障 |
| CN112423403A (zh) | 2019-08-23 | 2021-02-26 | 微芯片技术股份有限公司 | 检测网络上的冲突 |
| JP2023518827A (ja) * | 2020-03-24 | 2023-05-08 | マイクロチップ テクノロジー インコーポレイテッド | １０ｓｐｅローカル及びリモートウェイクによる少接続部数インターフェースウェイクソース通信、並びに関連するシステム、方法、及びデバイス |
| DE102020110984A1 (de) * | 2020-04-22 | 2021-10-28 | Infineon Technologies Ag | Bus-transceiver |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0491534A (ja) * | 1990-08-06 | 1992-03-25 | Furukawa Electric Co Ltd:The | 消費電流制御装置 |
| JPH04297169A (ja) * | 1990-12-28 | 1992-10-21 | Fujikura Ltd | 光伝送システムの消費電流低減方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3659286A (en) * | 1970-02-02 | 1972-04-25 | Hughes Aircraft Co | Data converting and clock pulse generating system |
| JPH03231320A (ja) * | 1990-02-06 | 1991-10-15 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
| US5351041A (en) * | 1990-10-25 | 1994-09-27 | Pioneer Electronic Corporation | Method of data communication in communication network on automobile |
| FR2674083B1 (fr) * | 1991-03-14 | 1994-01-07 | Bull Sa | Emetteur-recepteur pour liaison bidirectionnelle, circuit integre l'incorporant et application a la communication entre unites d'un systeme informatique. |
| EP0504060B1 (fr) * | 1991-03-14 | 1996-06-19 | Bull S.A. | Procédé et circuit de détection de transmission pour liaisons différentielles bi-directionnelles |
| JPH04326897A (ja) * | 1991-04-26 | 1992-11-16 | Pioneer Electron Corp | 車載用データ通信システム |
| US5241542A (en) * | 1991-08-23 | 1993-08-31 | International Business Machines Corporation | Battery efficient operation of scheduled access protocol |
-
1993
- 1993-04-16 JP JP5089631A patent/JP2752030B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-12 US US08/226,695 patent/US5581556A/en not_active Expired - Lifetime
- 1994-04-13 DE DE69426470T patent/DE69426470T2/de not_active Expired - Lifetime
- 1994-04-13 EP EP94105715A patent/EP0620664B1/en not_active Expired - Lifetime
- 1994-04-16 KR KR1019940008029A patent/KR100300626B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0491534A (ja) * | 1990-08-06 | 1992-03-25 | Furukawa Electric Co Ltd:The | 消費電流制御装置 |
| JPH04297169A (ja) * | 1990-12-28 | 1992-10-21 | Fujikura Ltd | 光伝送システムの消費電流低減方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5774817A (en) * | 1994-09-30 | 1998-06-30 | Nippondenso Co., Ltd. | Communication circuit for local area network |
| US7292545B2 (en) | 2002-11-28 | 2007-11-06 | Nec Infrontia Corporation | Wireless LAN system |
| JP2013038653A (ja) * | 2011-08-09 | 2013-02-21 | Denso Corp | 通信システム及び、当該通信システムに用いられるマスタノード、スレーブノード |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69426470T2 (de) | 2001-06-28 |
| US5581556A (en) | 1996-12-03 |
| EP0620664B1 (en) | 2000-12-27 |
| KR100300626B1 (ko) | 2001-10-22 |
| EP0620664A3 (en) | 1996-06-05 |
| DE69426470D1 (de) | 2001-02-01 |
| KR940025226A (ko) | 1994-11-19 |
| JP2752030B2 (ja) | 1998-05-18 |
| EP0620664A2 (en) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752030B2 (ja) | ローカルエリアネットワーク回線における信号送受信装置 | |
| US7539888B2 (en) | Message buffer for a receiver apparatus on a communications bus | |
| US5986962A (en) | Internal shadow latch | |
| US6566932B2 (en) | On-chip system with voltage level converting device for preventing leakage current due to voltage level difference | |
| JPS59200326A (ja) | データ処理装置 | |
| JP2001102917A (ja) | 半導体集積回路 | |
| EP0709964B1 (en) | Programmable pull-up buffer | |
| US6853221B1 (en) | Power-up detection circuit with low current draw for dual power supply circuits | |
| US5610544A (en) | Semiconductor integrated circuit free from through current due to source-voltage drop | |
| JP2001042980A (ja) | 過電圧耐性を備えたバス・ホールド回路 | |
| JP3465493B2 (ja) | 半導体集積回路 | |
| US20030001642A1 (en) | Low skew, power sequence independent cmos receiver device | |
| US6351150B1 (en) | Low switching activity dynamic driver for high performance interconnects | |
| US6484267B1 (en) | Clock gated bus keeper | |
| JP2936474B2 (ja) | 半導体集積回路装置 | |
| JP3282278B2 (ja) | 通信システム | |
| JP2563570B2 (ja) | セット・リセット式フリップフロップ回路 | |
| JPH08233914A (ja) | マイクロコントローラのテスト回路 | |
| KR100397880B1 (ko) | 디지털 회로 | |
| KR100213259B1 (ko) | 크리스탈과 rc 겸용 발진기 회로 | |
| JPH05167424A (ja) | 出力バッファ回路 | |
| KR20010087940A (ko) | 비교기의 기준전압 스위치 회로 | |
| JPS61173518A (ja) | 信号断検出回路 | |
| JPH10190354A (ja) | 水晶発振回路 | |
| JPH06149430A (ja) | インターフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |