KR20010087940A - 비교기의 기준전압 스위치 회로 - Google Patents

비교기의 기준전압 스위치 회로 Download PDF

Info

Publication number
KR20010087940A
KR20010087940A KR1020000011826A KR20000011826A KR20010087940A KR 20010087940 A KR20010087940 A KR 20010087940A KR 1020000011826 A KR1020000011826 A KR 1020000011826A KR 20000011826 A KR20000011826 A KR 20000011826A KR 20010087940 A KR20010087940 A KR 20010087940A
Authority
KR
South Korea
Prior art keywords
reference voltage
comparator
pad
input
switch circuit
Prior art date
Application number
KR1020000011826A
Other languages
English (en)
Inventor
신영민
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000011826A priority Critical patent/KR20010087940A/ko
Publication of KR20010087940A publication Critical patent/KR20010087940A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

여기에 개시되는 비교기의 기준전압 스위치 회로는 기준전압 패드와 비교기의 기준전압 입력단을 연결/분리시키는 수단과, 비교기의 기준전압 입력단을 접지에 연결시키는 스위치를 포함한다. 동작 모드에서 비교기는 기준전압 대비 입력전압의 대소를 판별하는 정상적인 동작을 수행한다. 비동작 모드에서는 기준전압 패드와 비교기의 기준전압 입력단을 차단하고 비교기의 기준 전압 입력단을 접지에 연결하여 비교기가 전류를 소모하지 않도록 한다.
비동작 모드시 비교기가 불필요한 전류를 소모하지 않도록 하여 반도체 장치 입력단의 전류소모를 최소화하고 소비되는 전류특성을 개선할 수 있다.

Description

비교기의 기준전압 스위치 회로{SWITCH CIRCUIT FOR REFERENCE VOLTAGE IN COMPARATOR}
본 발명은 반도체 장치에 관한 것으로, 구체적으로는 비교기의 기준전압 스위치 회로에 관한 것이다.
CPU 나 MPU 같은 마이크로 프로세서들이 점차 고속화됨에 따라 외부에 연결되는 메모리, 시스템 버스등도 고속화되어가고 있다. 이에따라 입출력회로는 천이전압이 전원 전압에서 접지 전압까지 변화하는 형태에서 기준전압을 기준으로 100 ~ 200 ㎷ 사이의 천이전압으로 스위칭 속도를 높이는 고속수신레벨 (High Speed Tranceiver level)로 바뀌는 추세이다. 고속수신레벨의 입력장치는 기준전압을 기준으로 입력전압레벨을 하이 또는 로우 입력으로 인식하기 때문에 주로 비교기를 사용한다. 비교기는 천이전압이 전원전압과 접지전압 사이에서 변하는 CMOS 회로와는 달리 기준전압에 의해 전류소모가 있는 회로이다. 슬립모드(Sleep mode) 또는 비동작 모드(Standby mode)는 통상적인 동작을 하지 않는 모드로 내부적으로는 클럭속도를 작게하여 동작전류를 최소화한다. 입출력 패드의 경우 입력의 변화없이 항상 로우 레벨에 있어도 기준전압과 차이가 나기때문에 비교기 회로에서는 전류가 소모된다.
도 1a는 종래 기술에 따른 입력장치를 보여주는 블럭도이다.
패드(10)와 기준전압 패드(20) 및 비교기(30)로 구성되어 있다.
패드(10)는 입력전압(Vin)을 비교기(30)의 입력단에 제공하며, 기준전압 패드(20)는 기준전압(Vref)을 비교기(30)의 기준전압 입력단에 제공한다. 비교기(30)는 입력된 신호(Vin)가 기준전압(Vref)보다 낮으면 출력신호(Vout)를 로우로 출력하고, 입력된 신호(Vin)가 기준전압(Vref)보다 높으면 출력신호(Vout)를 하이로 출력한다.
도 1b는 도 1a의 비교기(30)에 대한 상세 회로도이다.
풀업 트랜지스터들(MP1, MP2)과 입력신호들(Vin, Vref)에 의해 동작하는 트랜지터들(MN1, MN2)과 풀다운 트랜지스터들(MN3, MN4)로 구성된다.
풀업 트랜지스터들(MP1, MP2)의 드레인은 전원전압(Vdd)단자에 연결되고, 게이트는 N2 노드에 연결되어 PMOS 트랜지스터(MP1)의 소스에 연결된다. 입력신호(Vin)에 의해 동작하는 NMOS 트랜지스터(MN1)의 소스는 N1 노드에 연결되고, 기준전압(Vref)에 의해 동작하는 NMOS 트랜지스터(MN2)의 소스는 N3 노드에 연결된다. 풀다운 트랜지스터들(MN3, MN4)의 드레인은 접지전압(Vss)단자에 연결된다. NMOS 트랜지스터(MN3)의 소스는 NMOS 트랜지스터(MN1)의 드레인에 연결되고 NMOS 트랜지스터(MN4)의 소스는 NMOS 트랜지스터(MN2)의 드레인에 연결된다.
도 1b에 의해 회로의 동작을 기술하면 다음과 같다. N1 노드는 PMOS 트랜지스터(MP1)의 문턱전압(Vtp)에 의한 전압강하 때문에 Vdd-Vtp 가 된다. N1 노드에 게이트가 연결된 풀다운 트랜지스터들(MN3, MN4)은 턴-온 상태가 된다. 입력전압(Vin)이 로우 상태이고, 기준전압(Vref)이 일정한 레벨이면 NMOS트랜지스터(MN1) 보다 NMOS 트랜지스터(MN2)에 흐르는 전류가 더 크게 된다. NMOS 트랜지스터들(MN2, MN4)이 턴-온 상태이고 N3 노드는 접지전압(Vss) 전위가 되어 출력전압(Vout)은 로우가 된다. 반대로 입력전압(Vin)이 하이 상태가 되면, NMOS 트랜지스터들(MN1, MN3)이 턴-온 상태가 되어 N1 노드는 접지전압(Vss) 전위가 된다. N1 노드에 게이트가 연결된 PMOS 트랜지스터들(MP1, MP2)은 턴-온 된다. PMOS 트랜지스터(MP2)를 통해 흐르는 전류가 NMOS 트랜지스터(MN2)를 통해 흐르는 전류보다 크기때문에 N3 노드는 전위가 점차 상승하고 출력전압(Vout)은 하이가 된다.
기준전압(Vref)은 외부에서 입력되는 정전압이고 전원이 인가되어있는 상태에서는 계속 입력된다. 반도체 장치가 슬립모드나 비동작 모드가 되어 패드의 입력전압(Vin)이 로우상태일때도 비교기 회로(30)에서는 전류가 소모된다.
비동작 상태일때 비교기의 기준전압을 차단시킴으로써 비교기가 불필요한 전류를 소모하지 않도록 하는 것이다.
도 1a는 종래 기술에 따른 입력 장치를 보여주는 블럭도;
도 1b는 도 1a의 비교기에 대한 상세 회로도;
도 2 는 본 발명의 실시예를 보여주는 블럭도;
도 3a는 도 2의 실시예에 대한 회로도;그리고
도 3b는 도 2의 또다른 실시예에 대한 회로도이다.
*도면의 주요부분에 대한 부호 설명*
10 : 패드 20 : 기준전압 패드
30 : 비교기 100 : 패드
200 : 기준전압 패드 300 : 스위치 회로
400 : 모드 제어회로 500 : 비교기
(구성)
본 발명의 특징에 따르면, 패드와; 기준전압을 제공하는 기준전압 패드와; 상기 패드에 입력단이 연결되는 비교기와; 상기 기준전압 패드와 상기 비교기의 기준전압 입력단을 연결/분리시키는 수단과, 상기 비교기의 상기 기준전압 입력단을 접지에 연결시키는 스위치를 구비하여 상기 기준전압 패드와 상기 비교기의 상기 기준전압 입력단을 연결하는 스위치 회로 및; 상기 스위치 회로를 동작시키는 제어회로를 포함한다.
이 실시예에 있어서, 상기 기준전압 패드와 상기 비교기의 상기 기준전압 입력단을 연결/분리시키는 수단으로 전달 게이트를 포함한다.
이 실시예에 있어서, 상기 제어회로는 비동작 모드에서만 제어신호를 발생한다.
(작용)
이러한 장치에 의하면 비동작 모드시 기준전압 패드와 비교기의 기준전압 입력단을 차단시킬 수 있다.
(실시예)
도 2는 본 발명의 바람직한 실시예를 보여주는 블럭도이다.
도 2를 참조하여, 본 실시예의 입력 장치는 패드(100)와 기준전압 패드(200), 스위치 회로(300), 모드 제어회로(400) 및 비교기(500)로 구성된다.
패드(100)는 입력전압(Vin)을 비교기(500)의 입력단에 제공하며, 기준전압 패드(200)는 기준전압(Vref)을 비교기(500)의 기준전압 입력단에 제공한다. 기준전압 패드(200)와 비교기(500) 사이에는 스위치 회로(300)가 삽입되고 스위치 회로(300)는 모드 제어회로(400)에 의해 동작한다. 정상적인 동작 모드에서는 모드 제어회로(400)의 제어신호들(Sleep, /Sleep)이 비활성화 된다. 스위치 회로(300)는 기준 전압패드(200)와 비교기(500)을 연결시킨다. 비교기(500)는 입력전압(Vin)이 기준전압(Vref) 보다 낮으면 출력전압(Vout)을 로우로 출력하고, 입력전압(Vin)이 기준전압(Vref) 보다 높으면 출력전압(Vout)을 하이로 출력한다. 슬립모드나 비동작 모드가 되면 모드 제어회로(400)의 제어신호들(Sleep, /Sleep)이 활성화된다. 스위치 회로(300)는 기준 전압패드(200)와 비교기(500)를 분리시켜서 비교기(500)의 전류소모를 막는다.
도 3a는 본 발명의 바람직한 실시예 도 2의 상세 회로도이다.
도 3a를 참조하면, N개의 패드(100)와 기준전압 패드(200), 스위치 회로(300), N개의 비교기(500)로 구성된다.
N개의 패드(100)는 N개의 비교기(500) 각각에 입력전압(Vin)을 제공하며, 기준전압 패드(200)는 스위치 회로(300)에 연결된다. 스위치 회로(300)는 기준전압 패드(200) 와 비교기(500) 기준전압(Vref) 입력단을 연결/분리시키는 역할을 하며 전달게이트(TM)와 N개의 NMOS 트랜지스터들(MN0, MN1, ... , MNN-1)로 이루어져 있다. 전달게이트(TM)의 입력에는 제어신호들(Sleep, /Sleep)이 연결되며, 기준전압 패드(200)와 비교기(500) 각각의 기준전압(Vref) 입력단 사이에 연결된다. N개의 NMOS 트랜지스터들(MN0, MN1, ... , MNN-1)의 게이트는 제어신호(Sleep)에 연결되고, 소스는 각각의 비교기(500) 기준전압(Vref) 입력단에 연결된다. NMOS 트랜지스터들(MN0, MN1, ... , MNN-1)의 드레인은 접지전압(Vss)단자에 연결된다.
회로의 동작을 보면 다음과 같다. 제어신호들(Sleep, /Sleep)이 비활성화되면 전달게이트(TM)가 동작하여 기준전압 패드(200)와 비교기(500) 기준전압(Vref) 입력단을 연결한다. 패드<0>에 입력전압(Vin)이 제공되면, 첫번째 비교기(COM0)는 입력전압(Vin)이 기준전압(Vref) 보다 낮으면 첫번째 출력신호(Vout<0>)를 로우로 출력한다. 첫번째 비교기(COM0)의 입력전압(Vin)이 기준전압(Vref) 보다 높으면 첫번째 출력신호(Vout<0>)를 하이로 출력한다. 제어신호들(Sleep, /Sleep)이 활성화되면 전달게이트(TM)가 동작하지 않고 기준전압 패드(200)와 첫번째 비교기(COM0) 기준전압(Vref) 입력단을 분리시킨다. 첫번째 NMOS 트랜지스터(MN0)는 제어신호(Sleep)에 의해 턴-온되고 첫번째 비교기(COM0)의 기준전압(Vref) 입력단을 접지전압(Vss)단자에 연결한다. 첫번째 비교기(COM0)는 동작하지 않고 전류를 소모하지 않는다. 두번째 비교기(COM1)에서 N번째 비교기(COMN-1)까지 동작은 이전에 상술한 것과 동일하다.
도 3b는 도 2의 또다른 실시예에 대한 상세 회로도이다.
도 3b를 참조하면, N개의 패드(100)와 기준전압 패드(200), 스위치 회로(300), N개의 비교기(500)로 구성된다.
N개의 패드(100)는 N개의 비교기(500) 각각에 입력전압(Vin)을 제공하며, 기준전압 패드(200)는 스위치 회로(300)에 연결된다. 스위치 회로(300)는 기준전압 패드(200) 와 비교기(500) 기준전압(Vref) 입력단을 연결/분리시키는 역할을 하며 전달게이트(TM)와 NMOS 트랜지스터(MN)로 이루어져 있다. 전달게이트(TM)의 입력에는 제어신호들(Sleep, /Sleep)이 연결되며, 기준전압 패드(200)와 비교기(500) 각각의 기준전압(Vref) 입력단 사이에 연결된다. NMOS 트랜지스터(MN)의 게이트는 제어신호(Sleep)에 연결되고, 소스는 각각의 비교기(500) 기준전압(Vref) 입력단에 공통으로 연결된다. NMOS 트랜지스터(MN)의 드레인은 접지전압(Vss)단자에 연결된다.
회로의 동작을 보면 다음과 같다. 제어신호들(Sleep, /Sleep)이 비활성화되면 전달게이트(TM)가 동작하여 기준전압 패드(200)와 비교기(500) 기준전압(Vref) 입력단을 연결한다. 패드<0>에 입력전압(Vin)이 제공되고, 첫번째 비교기(COM0)는 입력전압(Vin)이 기준전압(Vref) 보다 낮으면 첫번째 출력신호(Vout<0>)를 로우로 출력한다. 첫번째 비교기(COM0)의 입력전압(Vin)이 기준전압(Vref)보다 높으면 첫번째 출력신호(Vout<0>)를 하이로 출력한다. 제어신호들(Sleep, /Sleep)이 활성화되면 전달게이트(TM)가 동작하지 않고 기준전압 패드(200)와 첫번째 비교기(COM0) 기준전압(Vref) 입력단을 분리시킨다. NMOS 트랜지스터(MN)는 제어신호(Sleep)에 의해 턴-온되고 첫번째 비교기(COM0)의 기준전압(Vref) 입력단을 접지전압(Vss)단자에 연결한다. 첫번째 비교기(COM0)는 동작하지 않고 전류를 소모하지 않는다. 두번째 비교기(COM1)에서 N번째 비교기(COMN-1)까지 동작은 이전에 상술한 것과 동일하다.
비동작상태에서 비교기의 기준전압 입력단을 차단시키고 접지에 연결함으로써 비교기가 불필요한 전류를 소모하지 않도록 한다. 비동작 상태에서 반도체 장치 입력단의 전류소모를 최소화하여 소비되는 전류특성을 개선할 수 있다.

Claims (3)

  1. 패드와;
    기준전압을 제공하는 기준전압 패드와;
    상기 패드에 입력단이 연결되는 비교기와;
    상기 기준전압 패드와 상기 비교기의 기준전압 입력단을 연결하는 스위치 회로 및;
    상기 스위치 회로를 동작시키는 제어회로를 구비하고,
    상기 스위치 회로는,
    상기 기준전압 패드와 상기 비교기의 상기 기준전압 입력단을 연결/분리시키는 수단과,
    상기 비교기의 상기 기준전압 입력단을 접지에 연결시키는 스위치를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 기준전압 패드와 상기 비교기의 상기 기준전압 입력단을 연결/분리시키는 수단으로 전달 게이트를 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제어회로는 비동작 모드에서만 제어신호를 발생하는 것을 특징으로 하는 반도체 장치.
KR1020000011826A 2000-03-09 2000-03-09 비교기의 기준전압 스위치 회로 KR20010087940A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000011826A KR20010087940A (ko) 2000-03-09 2000-03-09 비교기의 기준전압 스위치 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000011826A KR20010087940A (ko) 2000-03-09 2000-03-09 비교기의 기준전압 스위치 회로

Publications (1)

Publication Number Publication Date
KR20010087940A true KR20010087940A (ko) 2001-09-26

Family

ID=19653660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011826A KR20010087940A (ko) 2000-03-09 2000-03-09 비교기의 기준전압 스위치 회로

Country Status (1)

Country Link
KR (1) KR20010087940A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414739B1 (ko) * 2002-03-25 2004-01-13 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생 장치
KR101026244B1 (ko) * 2008-03-31 2011-03-31 르네사스 일렉트로닉스 가부시키가이샤 동작 모드를 스위칭할 수 있는 반도체 장치 및 이에 대한 동작 모드 세팅 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414739B1 (ko) * 2002-03-25 2004-01-13 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생 장치
KR101026244B1 (ko) * 2008-03-31 2011-03-31 르네사스 일렉트로닉스 가부시키가이샤 동작 모드를 스위칭할 수 있는 반도체 장치 및 이에 대한 동작 모드 세팅 방법

Similar Documents

Publication Publication Date Title
US20060235630A1 (en) Semicondustor device
US20080315932A1 (en) Pulsed state retention power gating flip-flop
JP2007026337A (ja) 電圧レギュレータ
US6566932B2 (en) On-chip system with voltage level converting device for preventing leakage current due to voltage level difference
KR100363381B1 (ko) 반도체 칩, 반도체 인터페이스 회로, 반도체 칩의 회로보호 방법 및 그 보호 회로
KR100550143B1 (ko) 시모스 드라이버회로를 구비한 반도체장치
KR20080021176A (ko) 시스템 초기 전압 공급시 또는 슬립모드시 고정된 값을갖는 입/출력 장치
JP3465493B2 (ja) 半導体集積回路
US6359489B1 (en) Clock signal generation and buffer circuit having high noise immunity and low power consumption
KR20010087940A (ko) 비교기의 기준전압 스위치 회로
US7917776B2 (en) System-on-chip including deepstop mode to reduce total leakage current and method thereof
JP2011061289A (ja) 入力バッファ回路
US20110032028A1 (en) Voltage variation reducing circuit and semiconductor device using the same
JPH11355116A (ja) Ｃｍｏｓ出力バッファ保護回路を有する集積回路
CN111816653A (zh) 半导体装置
JPH09294062A (ja) 入力回路
JP2006173889A (ja) レベルシフト回路
KR100463246B1 (ko) 저전력 신호 전달 회로
KR20000000993A (ko) 데이타 입력버퍼
US6433594B1 (en) Semiconductor integrated circuit and semiconductor integrated circuit system
KR100715601B1 (ko) 파워온 리셋 회로
KR19990034763A (ko) 반도체 메모리 장치의 입력 버퍼
KR100277866B1 (ko) 반도체 소자의 출력 드라이버
KR100190196B1 (ko) 입력 버퍼
TWI590586B (zh) 輸出電路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination