KR101275796B1 - 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치 - Google Patents

전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치 Download PDF

Info

Publication number
KR101275796B1
KR101275796B1 KR1020060069467A KR20060069467A KR101275796B1 KR 101275796 B1 KR101275796 B1 KR 101275796B1 KR 1020060069467 A KR1020060069467 A KR 1020060069467A KR 20060069467 A KR20060069467 A KR 20060069467A KR 101275796 B1 KR101275796 B1 KR 101275796B1
Authority
KR
South Korea
Prior art keywords
data signal
output terminal
differential
output
transmission line
Prior art date
Application number
KR1020060069467A
Other languages
English (en)
Other versions
KR20080009808A (ko
Inventor
김치원
김지영
김현구
곽명보
박재현
신종신
양승희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060069467A priority Critical patent/KR101275796B1/ko
Priority to US11/880,492 priority patent/US7701262B2/en
Publication of KR20080009808A publication Critical patent/KR20080009808A/ko
Application granted granted Critical
Publication of KR101275796B1 publication Critical patent/KR101275796B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스 데이터 전송 장치가 개시된다. 상기 전송 라인 드라이버는 직렬 송신 데이터 신호에 기초하여 차동 입력 데이터 신호를 생성하여 출력하는 프리 구동부, 상기 차동 입력 데이터 신호를 수신하여 차동 출력 데이터 신호를 출력하는 차동 증폭부 및 유휴 모드에서 상기 차동 출력 데이터 신호가 소정의 공통 모드 전압을 갖도록 제어하는 공통 모드 제어부를 포함함으로써, 전력 소모가 감소되고, 공통 모드 스펙을 지원할 수 있다.
전송 라인 드라이버, 직렬 인터페이스, SATA, 공통 모드

Description

전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스 데이터 전송 장치{Transmit line driver and serial interface data transmission device}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 전송 라인 드라이버를 도시한 것이다.
도 2는 전력 소모를 감소시키기 위한 전송 라인 드라이버 구조이다.
도 3은 본 발명에 따른 일 실시예인 직렬 인터페이스 데이터 전송 장치의 블록도이다.
도 4는 본 발명에 따른 일 실시예인 전송 라인 드라이버의 회로도이다.
도 5는 본 발명에 따른 다른 일 실시예인 전송 라인 드라이버의 회로도이다.
도 6은 일반적인 전송 라인 드라이버의 출력 및 본 발명에 따른 실시예인 전송 라인 드라이버의 출력을 비교한 것이다.
도 7은 본 발명에 따른 실시예인 전송 라인 드라이버의 바이어스 전압에 따른 출력을 나타낸 것이다.
본 발명은 전자 회로에 관한 것으로, 특히, 직렬 인터페이스 데이터 송신 장치에 사용되는 전송 라인 드라이버에 관한 것이다.
도 1은 일반적인 전송 라인 드라이버(100)를 도시한 것이다.
전송 라인 드라이버(100)는 고속 직렬 인터페이스 장치에 포함되며, SCL(Source Coupled Logic) 구조를 갖는다.
전송 라인 드라이버(100)는 제1트랜지스터(110), 제2트랜지스터(115), 전류원(120), 제1저항(130) 및 제2저항(140)을 구비한다.
제1트랜지스터(110)는 제1전원 단자 및 제1출력 단자(101)에 접속되어, 제1입력 단자로부터 입력되는 제1입력 신호(in)를 수신하여 스위칭된다. 제1트랜지스터(110)는 NMOS 트랜지스터이며 전류원(120)을 통해서 상기 제1전원 단자에 접속되고, 상기 제1전원 단자로는 접지 전압이 인가된다. 상기 제1출력 단자(101)로부터 제1출력 신호(out)가 출력된다.
제2트랜지스터(115)는 상기 제1전원 단자 및 제2출력 단자(102)에 접속되어, 제2입력 단자로부터 입력되는 제2입력 신호(ip)를 수신하여 스위칭된다. 제2트랜지스터(115)도 제1트랜지스터(110)와 마찬가지로 NMOS 트랜지스터이며 전류원(120)을 통해서 상기 제1전원 단자에 접속된다. 제2출력 단자(102)로부터 제2출력 신호(outb)가 출력된다.
제1저항(130)은 제2전원 단자(Vdd)와 제1출력 단자(101)에 접속되고, 제2저항(140)은 상기 제2전원 단자(Vdd)와 제2출력 단자(102)에 접속된다.
상기 제1저항(130) 및 상기 제2저항(140)의 저항 값은 제1출력 단자(101) 및 제2출력 단자(102)가 접속되는 차동 전송 라인의 단자 저항(Rt)의 저항 값(예컨대, 50옴)과 같다.
상기 제1입력 신호(in) 및 상기 제2입력 신호(ip)는 직렬 송신 데이터 신호에 기초하여 생성된다. 정상 모드에서 상기 제1입력 신호(in) 및 상기 제2입력 신호(ip)는 서로 다른 논리 레벨을 가지며, 이에 따라서 제1트랜지스터(110) 및 제2트랜지스터(115)는 상보적으로 동작한다. 따라서 정상 모드에서의 전송 라인 드라이버(100)의 동차 출력 전압(제1출력 신호(out)와 제2출력 신호(outb)의 차)은 I×(50Ω//50Ω) [V]이 된다. I는 전류원(120)에 흐르는 전류량이며, 차동 출력 전압이 1000 [㎷]라고 가정하면, I는 20 [㎃]가 되어야 한다.
그런데 전원 전압(예컨대, Vdd)이 갈수록 낮아지면서 전송 라인 드라이버에서 발생되는 전력 소모의 영향이 증가하게 된다. 따라서, 전송 라인 드라이버(100)의 전력 소모를 일으키는 전류원(120)에 흐르는 전류의 크기(I)를 줄이는 것이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 전력 소모를 줄임과 동시에 공통 모드 스펙을 지원하는 직렬 인터페이스 데이터 전송 장치의 전송 라인 드라이버를 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명에 따른 전송 라인 드라이버는 직렬 송신 데이터 신호에 기초하여 차동 입력 데이터 신호를 생성하여 출력하 는 프리 구동부, 상기 차동 입력 데이터 신호를 수신하여 차동 출력 데이터 신호를 출력하는 차동 증폭부 및 유휴 모드에서 상기 차동 출력 데이터 신호가 소정의 공통 모드 전압을 갖도록 제어하는 공통 모드 제어부를 포함한다.
바람직하기로는 상기 전송 라인 드라이버는 상기 차동 출력 데이터 신호의 크기를 제어하기 위한 바이어스부를 더 포함한다.
바람직하기로는 상기 차동 증폭부는 상기 바이어스부와 상기 차동 출력 데이터 신호를 출력하기 위한 제1출력 단자 및 제2출력 단자에 각각 접속되고, 상기 차동 입력 데이터 신호에 의하여 제어되는 제1스위치 쌍, 제1전원 단자와 상기 제1출력 단자 및 상기 제2출력 단자에 각각 접속되고, 상기 차동 입력 데이터 신호에 의하여 제어되는 제2스위치 쌍 및 상기 제1출력 단자와 상기 제2출력 단자 사이에 접속된 제1저항을 구비한다.
바람직하기로는 상기 공통 모드 제어부는 상기 제1전원 단자와 상기 제1출력 단자 및 상기 제2출력 단자에 각각 접속되고, 유휴 모드 신호에 의하여 제어되는 제3스위치 쌍을 포함하고, 상기 제3스위치 쌍은 제2저항 및 제3저항을 통해서 각각 상기 제1출력 단자 및 상기 제2출력 단자에 접속된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 전력 소모를 감소시키기 위한 전송 라인 드라이버(200) 구조이다.
도 2를 참조하면, 전력 소모를 감소시키기 위한 전송 라인 드라이버(200)는 제1트랜지스터(210), 제2트랜지스터(215), 전류원(220), 제1저항(230), 제3트랜지스터(240) 및 제4트랜지스터(245)를 구비한다.
도 1과 도 2를 참조하면, 전력 소모를 감소시키기 위한 전송 라인 드라이버(200)는 일반적인 전송 라인 드라이버(100)의 제1저항(130) 및 제2저항(140)을 제3트랜지스터(240) 및 제4트랜지스터(245)로 대치된 것을 알 수 있다. 제3트랜지스터(240) 및 제4트랜지스터(245)는 PMOS 트랜지스터인 것이 바람직하다. 그리고 전송 라인 드라이버(200)는 제1출력 단자(201) 및 제2출력 단자(202) 사이에 차동 전송 라인의 단자 저항(Rt)의 저항 값(예컨대, 50 [Ω])의 두 배의 저항 값(100 [Ω])을 갖는 제1저항(230)을 포함한다.
따라서, 전송 라인 드라이버(200)는 일반적인 전송 라인 드라이버(100)와 똑같은 출력 전압(예컨대, 1000mV)을 가지기 위해서, 전류원(220)에 흘러야 하는 전류의 양은 일반적인 전송 라인 드라이버(100)의 전류원(120)에 흐르는 전류(I)의 양의 반으로 줄일 수 있다.
그러나 전송 라인 드라이버(200)의 문제점은 공통 모드 전압을 일정하게 할 수 없다.
직렬 인터페이스를 사용하여 고속으로 데이터를 전송할 수 있는SATA(직렬 ATA)는 하드디스크 드라이브, DVD 및 CD-RW 등의 접속 규격으로써, 공통 모드 스펙 이 정의되어 있는데, 공통 모드 전압을 정상 모드 및 유휴 모드에서 소정의 범위(DVdiffOOB) 내로 유지시켜야 하는 내용이다.
도 3은 본 발명에 따른 일 실시예인 직렬 인터페이스 데이터 전송 장치(300)의 블록도이다.
도 3을 참조하면, 직렬 인터페이스 데이터 전송 장치(300)는 직렬 변환기(310) 및 전송 라인 드라이버(320)를 포함한다.
직렬 변환기(310)는 송신할 병렬 데이터(DATA)를 직렬 송신 데이터 신호(op) 및 반전된 직렬 송신 데이터 신호(on)를 출력한다.
전송 라인 드라이버(320)는 유휴 모드 신호(IDLE)에 기초하여 상기 직렬 송신 데이터 신호(op) 및 상기 반전된 직렬 송신 데이터 신호(on)로부터 공통 모드 전압을 갖는 차동 출력 데이터 신호들(out 및 outb)을 생성하여 출력한다. 상기 차동 출력 데이터 신호들(out 및 outb)은 정상 모드일 때, 상기 공통 모드 전압을 중심으로 스윙하며, 유휴 모드일 때는 모두 공통 모드 전압을 가진다. 상기 차동 출력 데이터 신호들(out 및 outb)은 전송 라인(301)을 통해서 수신 장치(302)로 전송된다. 전송 라인(301)은 차동 교류 신호를 전송하기 위한 교류 대 교류 커플링(AC to AC coupling) 전송 라인일 수 있다.
도 4는 본 발명에 따른 일 실시예인 전송 라인 드라이버(400)의 회로도이다.
도 4를 참조하면, 전송 라인 드라이버(400)는 프리 구동부(410), 차동 증폭부(420), 공통 모드 제어부(430) 및 바이어스부(440)를 포함한다.
프리 구동부(410)는 소정의 직렬 변환기(310)로부터 전송된 직렬 송신 데이 터 신호(op) 및 반전된 직렬 송신 데이터 신호(on)에 기초하여 차동 입력 데이터 신호들(in 및 ip)을 생성하여 출력한다. 프리 구동부(410)는 정상 모드에서는 상기 직렬 송신 데이터 신호(op) 및 상기 반전된 직렬 송신 데이터 신호(on)를 반전시켜 상기 차동 입력 데이터 신호들(in 및 ip) 각각으로 출력하고, 유휴 모드에서는 상기 차동 입력 데이터 신호들(in 및 ip)을 모두 하이(high) 레벨로 출력하나, 이에 한정되는 것은 아니다. 상기 정상 모드 및 상기 유휴 모드는 유휴 모드 신호(IDLE)에 의해서 결정되며, 상기 유휴 모드 신호(IDLE)가 하이 레벨이면 유휴 모드이고, 로우(low) 레벨이면 정상 모드인 것이 바람직하나, 이에 한정되는 것은 아니다.
차동 증폭부(420)는 제1스위치 쌍(421), 제2스위치 쌍(422) 및 제1저항(423)을 구비한다.
제1스위치 쌍(421)은 바이어스부(440)와 상기 차동 출력 데이터 신호들(out 및 outb)을 출력하기 위한 제1출력 단자(401) 및 제2출력 단자(402)에 각각 접속되고, 상기 차동 입력 데이터 신호들(in 및 ip)에 의하여 제어된다. 제1스위치 쌍(421)은 NMOS 트랜지스터인 것이 바람직하다.
제2스위치 쌍(422)은 제1전원 단자(Vdd)와 제1출력 단자(401) 및 제2출력 단자(402)에 각각 접속되고, 상기 차동 입력 데이터 신호들(in 및 ip)에 의하여 제어된다. 제2스위치 쌍(422)은 PMOS 트랜지스터인 것이 바람직하다.
제1저항(423)은 제2스위치 쌍(422) 및 제1출력 단자(401)와 제2출력 단자(402) 사이에 접속된다. 제1저항(423)은 제1출력 단자(401) 및 제2출력 단자(402)가 접속하는 전송 라인의 단자 저항 값(Rt)의 두 배인 것이 바람직하다.
바이어스부(440)는 제1제어 신호들(V1, V2 및 V3)에 의해서 제어되는 스위치들(M1, M2 및 M3)을 구비한다. 상기 스위치들(M1, M2 및 M3)은 NMOS 트랜지스터로 구현되는 것이 바람직하며, 상기 제1제어 신호들(V1, V2 및 V3)에 기초하여 차동 증폭부(420)에 흐르는 전류량을 조절함으로써, 상기 전송 라인 드라이버(400)의 상기 차동 출력 데이터 신호들(out 및 outb)의 크기를 제어한다. 또한, 상기 제1제어 신호들(V1, V2 및 V3) 중에서 적어도 하나 이상의 제어 신호가 턴온되는 것이 바람직하다. 상기 제1제어 신호들(V1, V2 및 V3)이 하이 레벨이면, 바이어스 전압(Vbias)이 NMOS 트랜지스터인 상기 스위치들(M1, M2 및 M3)의 게이트로 인가됨으로써 턴온(turn-on)된다.
공통 모드 제어부(430)는 부정 논리곱 게이트들(NAND1, NAND2 및 NAND3) 및 제3스위치 쌍들(431, 432 및 433)을 포함한다.
부정 논리곱 게이트들(NAND1, NAND2 및 NAND3)은 상기 유휴 모드 신호(IDLE)와 상기 제1제어 신호들(V1, V2 및 V3) 중에서 대응되는 제어 신호를 부정 논리곱 연산하여 제2제어 신호들(nV1, nV2 및 nV3)을 출력한다.
제3스위치 쌍들(431, 432 및 433)은 상기 제1전원 단자(Vdd)와 제1출력 단자(401) 및 제2출력 단자(402)에 각각 접속되고, 상기 제2제어 신호들(nV1, nV2 및 nV3) 중에서 대응되는 제어 신호에 의해 제어된다. 그러므로 제3스위치 쌍들(431, 432 및 433)은 및 상기 제2제어 신호들(nV1, nV2 및 nV3)의 수와 대응되는 것이 바람직하다. 또한, 제3스위치 쌍들(431, 432 및 433)은 PMOS 트랜지스터로 구현되는 것이 바람직하다.
상기 제1제어 신호들(V1, V2 및 V3)에 의해 제어되는 상기 스위치들(M1, M2 및 M3)의 채널 폭 대 길이 비(이하, W/L)가 (M1의 W/L)>(M2의 W/L)>(M3의 W/L)이면, 상기 제1제어 신호들(V1, V2 및 V3) 각각에 대응되는 제3스위치 쌍들(431, 432 및 433)의 W/L도 (제3스위치(431)의 W/L)>(제3스위치(432)의 W/L)>(제3스위치(433)의 W/L) 인 것이 바람직하다.
정상 모드일 때, 공통 모드 제어부(430)는 상기 유휴 모드 신호(IDLE)가 로우 레벨로 되어 제3스위치 쌍들(431, 432 및 433)이 모두 턴오프(turn-off)됨으로써 동작하지 않는다. 따라서, 전송 라인 드라이버(400)는 도 2의 전송 라인 드라이버(200)의 구조와 같아짐으로써, 같은 크기로 상기 차동 출력 데이터 신호들(out 및 outb)을 출력하기 위하여 필요한 전류의 양이 일반적인 전송 라인 드라이버(100)에서의 반으로 줄어든다. 또한, 상기 차동 출력 데이터 신호들(out 및 outb)의 하이 레벨 전압은 VDD-(Im×Rds2) (단, VDD는 상기 제1전원 단자(Vdd)의 전압)이고, 로우 레벨 전압은 VDD-(Im×(Rds2+2Rt//2Rt)) 가 되므로, 공통 모드 전압은 VDD-(Im×(Rds2+Rt/2)) 된다. Im은 상기 스위치들(M1, M2 및 M3) 중에서 턴온된 스위치들로 흐르는 전류에 해당하고, Rds2는 제2스위치 쌍(422)의 턴온 저항 값이다.
유휴 모드일 때는, 상기 유휴 모드 신호(IDLE)가 하이 레벨로 되어 상기 제1제어 신호들(V1, V2 및 V3)에 의해서 상기 스위치들(M1, M2 및 M3) 중에서 적어도 하나 이상의 스위치가 턴온되고, 제3스위치 쌍들(431, 432 및 433) 중에서 적어도 하나 이상의 스위치 쌍이 턴온된다. 따라서, 공통 모드 전압이 VDD-(Im/2)×Rdsp (VDD는 상기 제1전원 단자(Vdd)의 전압)만큼 떨어져서 출력되고, Im은 상기 스위치 들(M1, M2 및 M3) 중에서 턴온된 스위치들로 흐르는 전류에 해당하며, Rdsp는 제3스위치 쌍들(431, 432 및 433) 중에서 턴온된 스위치 쌍들의 병렬 저항 값에 해당한다.
따라서, 상기 제1제어 신호들(V1, V2 및 V3), 제1스위치 쌍(421), 제2스위치 쌍(422) 및 제3스위치 쌍들(431, 432 및 433)의 W/L을 적절하게 조절함으로써, 정상 모드에서의 공통 모드 전압 VDD-(Im×(Rds1+Rt/2)) 및 유휴 모드에서의 공통 모드 전압 VDD-(Im/2)×Rdsp 을 스펙에 정의된 소정의 범위(DVdiffOOB) 내에서 유지시키는 것이 가능하다.
도 5는 본 발명에 따른 다른 일 실시예인 전송 라인 드라이버(500)의 회로도이다.
도 5를 참조하면 전송 라인 드라이버(500)는 프리 구동부(510), 차동 증폭부(520), 공통 모드 제어부(530) 및 바이어스부(540)를 포함한다.
프리 구동부(510)는 소정의 직렬 변환기로부터 전송된 직렬 송신 데이터 신호(op) 및 반전된 직렬 송신 데이터 신호(on)에 기초하여 차동 입력 데이터 신호들(in 및 ip)을 생성하여 출력한다.
차동 증폭부(520)는 제1스위치 쌍(521), 제2스위치 쌍(522) 및 제1저항(523)을 구비하며, 상기 차동 입력 데이터 신호들(in 및 ip)을 수신하여 차동 출력 데이터 신호들(out 및 outb)을 출력한다.
바이어스부(540)는 제1제어 신호들(V1, V2 및 V3)에 의해서 제어되는 스위치들(M1, M2 및 M3)을 구비하며, 상기 차동 출력 데이터 신호들(out 및 outb)의 크기 를 제어한다.
프리 구동부(510), 차동 증폭부(520) 및 바이어스부(540)는 도 4의 전송 라인 드라이버(400)의 프리 구동부(410), 차동 증폭부(420) 및 바이어스부(440)와 동일하게 구현되는 것이 바람직하므로, 자세한 설명을 생략하기로 한다.
공통 모드 제어부(530)는 인버터(531), 제3스위치 쌍(532), 제2저항(533) 및 제3저항(534)을 구비한다.
인버터(531)는 유휴 모드 신호(IDLE)를 반전시켜 출력한다. 상기 유휴 모드 신호(IDLE)는 유휴 모드에서 하이(high) 레벨을 가지며, 정상 모드에서는 로우(low) 레벨을 갖는 것이 바람직하다.
제3스위치 쌍(532)은 제1전원 단자(Vdd)와 제1출력 단자(501) 및 제2출력 단자(502)에 각각 접속되고, 인버터(531)로부터 출력된 상기 반전된 유휴 모드 신호(IDLE)에 의해서 제어된다. 제3스위치 쌍(532)은 제1출력 단자(501) 및 제2출력 단자(502)에 각각 제2저항(533) 및 제3저항(534)을 통해서 접속되며, 제2저항(533) 및 제3저항(534)은 제1출력 단자(501) 및 제2출력 단자(502)가 접속하는 전송 라인의 단자 저항(Rt)과 동일한 것이 바람직하다. 또한, 제3스위치 쌍(532)은 PMOS 트랜지스터로 구현되고, 제2스위치 쌍(522)을 구현한 PMOS 트랜지스터의 W/L의 반(1/2)인 것이 바람직하다.
정상 모드일 때는 상기 유휴 모드 신호(IDLE)가 로우 레벨이 되므로, 제3스위치 쌍(532)이 턴오프(turn-off)되고, 이로써 공통 모드 제어부(530)가 동작하지 않는다. 따라서, 전송 라인 드라이버(500)는 도 2의 전송 라인 드라이버(200)의 구 조와 같아짐으로써, 같은 크기로 상기 차동 출력 데이터 신호들(out 및 outb)을 출력하기 위하여 필요한 전류의 양이 일반적인 전송 라인 드라이버에서의 반으로 줄어든다. 또한, 도 4의 전송 라인 드라이버(400)와 마찬가지로 공통 모드 전압은 VDD-(Im×(Rds2+Rt/2)) 된다. Rds2는 제2스위치 쌍(522)을 구현한 PMOS 트랜지스터의 턴온 저항이다.
유휴 모드일 때는 상기 유휴 모드 신호(IDLE)가 하이 레벨이 되므로, 제3스위치 쌍(532)이 턴온(turn-on)된다. 따라서, 제3스위치 쌍(532)의 각각의 스위치를 통해서 바이어스부(540)로 흐르는 전류(Im)의 반인 Im/2의 전류가 흐른다. 이로써, 공통 모드 전압은 VDD-((Im/2)×(Rds3+Rt))이 된다. Rds3는 제3스위치 쌍(532)을 구현한 PMOS 트랜지스터의 턴온 저항이다.
앞서 언급했듯이, 제2스위치 쌍(522)과 제3스위치 쌍(532)의 W/L은 2 대 1이므로, Rds3는 Rds2의 두 배가 된다. 따라서, 정상 모드 및 유휴 모드의 공통 모드 전압은 일정하다.
도 6은 일반적인 전송 라인 드라이버(100)의 출력(b) 및 본 발명에 따른 실시예인 전송 라인 드라이버(400 및 500)의 출력(a)을 비교한 것이다.
도 6을 참조하면, 일반적인 전송 라인 드라이버(100)는 차동 출력 전압이 750[㎷]일 때, 전류가 15[㎃]가 흐르고, 본 발명에 따른 전송 라인 드라이버(400 및 500)는 차동 출력 전압이 1100[mV]일 때, 전류가 11[mA]가 흐르므로 본 발명에 따른 전송 라인 드라이버(400, 500)의 출력 저항(1100/110 = 100)은 일반적인 전송 라인 드라이버(100)의 출력 저항(750/15 = 50)의 두 배인 것을 알 수 있다. 이로 써, 본 발명에 따른 전송 라인 드라이버(400 및 500)는 일반적인 전송 라인 드라이버(100)와 동일한 차동 출력 전압을 가지기 위해서 흘러야 하는 전류의 양이 반으로 줄어들기 때문에 전력 소모가 많이 감소되는 것을 알 수 있다.
도 7은 본 발명에 따른 실시예인 전송 라인 드라이버(400 및 500)의 출력을 나타낸 것이다.
도 7을 참조하면, 전송 라인 드라이버(400 및 500)는 차동 출력 전압이 변하여도, 정상 모드 및 유휴 모드에서의 공통 모드 전압이 일정하게 유지되는 것을 알 수 있다.
본 발명에 대해 상기 실시예를 참고하여 설명하였으나, 이는 예시적인 것에 불과하며, 본 발명에 속하는 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스 데이터 전송 장치는 유휴 모드 신호에 기초하여 턴온/턴오프되는 유휴 모드 제어부를 구비함으로써, 유휴 모드의 공통 모드 전압을 정상 모드에서의 공통 모드 전압과 일정하게 유지할 수 있고, 전송 라인과 접속되는 차동 출력 단자 사이에 저항을 구비함으로써, 전력 소모를 감소시킬 수 있는 효과가 있다.

Claims (15)

  1. 직렬 송신 데이터 신호에 기초하여 차동 입력 데이터 신호를 생성하여 출력하는 프리 구동부;
    상기 차동 입력 데이터 신호를 수신하여 제1출력 단자 및 제2출력 단자로 차동 출력 데이터 신호를 출력하는 차동 증폭부; 및
    유휴 모드에서 상기 차동 출력 데이터 신호가 소정의 공통 모드 전압을 갖도록 제어하고, 정상 모드에서 턴오프(turn-off)되는 공통 모드 제어부를 포함하며,
    상기 공통 모드 제어부는
    제1전원 단자, 상기 제1출력 단자 및 상기 제2출력 단자에 접속되고, 유휴 모드 신호에 의하여 제어되는 적어도 하나의 제3스위치 쌍을 포함하는 전송 라인 드라이버.
  2. 제1항에 있어서,
    상기 차동 출력 데이터 신호의 크기를 제어하기 위한 바이어스부를 더 포함하는 것을 특징으로 하는 전송 라인 드라이버.
  3. 제2항에 있어서, 상기 차동 증폭부는
    상기 바이어스부와 상기 제1출력 단자 및 상기 제2출력 단자에 각각 접속되고, 상기 차동 입력 데이터 신호에 의하여 제어되는 제1스위치 쌍;
    상기 제1전원 단자와 상기 제1출력 단자 및 상기 제2출력 단자에 각각 접속되고, 상기 차동 입력 데이터 신호에 의하여 제어되는 제2스위치 쌍; 및
    상기 제1출력 단자와 상기 제2출력 단자 사이에 접속된 제1저항을 구비하는 것을 특징으로 하는 전송 라인 드라이버.
  4. 제3항에 있어서, 상기 적어도 하나의 제3스위치 쌍은
    제2저항 및 제3저항을 통해서 각각 상기 제1출력 단자 및 상기 제2출력 단자에 접속되는 것을 특징으로 하는 전송 라인 드라이버.
  5. 제 4항에 있어서,
    상기 제2저항 및 제3저항은 상기 제1출력 단자 및 상기 제2출력 단자가 접속하는 전송 라인의 저항 값과 실질적으로 동일하며,
    상기 제1저항은 상기 전송 라인의 저항 값의 두 배인 것을 특징으로 하는 전송 라인 드라이버.
  6. 제4항에 있어서,
    상기 제1스위치 쌍은 NMOS 트랜지스터로 구현된 스위치들로 구성되고,
    상기 제2스위치 쌍 및 상기 제3스위치 쌍은 PMOS 트랜지스터로 구현된 스위치들로 구성되는 것을 특징으로 하는 전송 라인 드라이버.
  7. 제6항에 있어서, 상기 바이어스부는
    상기 제1스위치 쌍의 일 단자에 접속되는 제1단자, 제2전원 단자에 접속되는 제2단자 및 상기 소정의 제어 신호들 중 대응되는 제어 신호에 기초하여 바이어스 전압이 공급되는 제3단자를 포함하는 복수의 바이어스 공급 트랜지스터들을 포함하는 것을 특징으로 하는 전송 라인 드라이버.
  8. 제3항에 있어서, 상기 공통 모드 제어부는
    상기 유휴 모드 신호와 상기 소정의 제어 신호들 중 대응되는 제어 신호를 부정 논리곱 연산하여 연산 결과 신호들을 출력하는 복수의 로직 연산 소자들을 더 포함하고,
    상기 적어도 하나의 제3스위치 쌍은
    상기 연산 결과 신호들 중 대응되는 연산 결과 신호에 의하여 각각 제어되는 복수의 스위치 쌍인 것을 특징으로 하는 전송 라인 드라이버.
  9. 송신할 병렬 데이터를 직렬 송신 데이터 신호로 변환하여 출력하는 직렬 변환기; 및
    유휴 모드 신호에 기초하여 상기 직렬 송신 데이터 신호로부터 공통 모드 전압을 갖는 차동 출력 데이터 신호를 생성하여 출력하는 전송 라인 드라이버를 포함하고,
    상기 전송 라인 드라이버는
    상기 직렬 송신 데이터 신호에 기초하여 차동 입력 데이터 신호를 생성하여 출력하는 프리 구동부;
    상기 차동 입력 데이터 신호를 수신하여 제1출력 단자 및 제2출력 단자로 상기 차동 출력 데이터 신호를 출력하는 차동 구동부; 및
    유휴 모드에서 상기 차동 출력 데이터 신호가 소정의 공통 모드 전압을 갖도록 제어하고, 정상 모드에서 턴오프(turn-off)되는 공통 모드 제어부를 포함하며,
    상기 공통 모드 제어부는
    제1전원 단자, 상기 제1출력 단자 및 상기 제2출력 단자에 접속되고, 상기 유휴 모드 신호에 의하여 제어되는 적어도 하나의 스위치 쌍을 포함하는 직렬 인터페이스 데이터 송신 장치.
  10. 제9항에 있어서, 상기 전송 라인 드라이버는
    상기 차동 출력 데이터 신호의 크기를 제어하기 위한 바이어스부를 더 포함하는 것을 특징으로 하는 직렬 인터페이스 데이터 송신 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020060069467A 2006-07-25 2006-07-25 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치 KR101275796B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060069467A KR101275796B1 (ko) 2006-07-25 2006-07-25 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치
US11/880,492 US7701262B2 (en) 2006-07-25 2007-07-23 Transmission line drivers and serial interface data transmission devices including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060069467A KR101275796B1 (ko) 2006-07-25 2006-07-25 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치

Publications (2)

Publication Number Publication Date
KR20080009808A KR20080009808A (ko) 2008-01-30
KR101275796B1 true KR101275796B1 (ko) 2013-06-18

Family

ID=38985534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060069467A KR101275796B1 (ko) 2006-07-25 2006-07-25 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치

Country Status (2)

Country Link
US (1) US7701262B2 (ko)
KR (1) KR101275796B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936180B2 (en) * 2008-02-01 2011-05-03 Mediatek Inc. Serial link transmitter
TWI514826B (zh) * 2008-11-14 2015-12-21 Univ Nat Sun Yat Sen 用於車載網路通訊系統之接收裝置
EP2649725A4 (en) 2010-12-10 2016-11-02 Marvell World Trade Ltd FAST SWITCH-ON COMPARATOR
US8687752B2 (en) * 2011-11-01 2014-04-01 Qualcomm Incorporated Method and apparatus for receiver adaptive phase clocked low power serial link
JP5756424B2 (ja) * 2012-03-14 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
TWI496706B (zh) * 2012-08-13 2015-08-21 Univ Nat Formosa 車載網路通訊系統及其模組化分析裝置
FR3055063B1 (fr) 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
US10069637B2 (en) * 2016-09-02 2018-09-04 Lattice Semiconductor Corporation Transmitter circuit harvesting power from power supply of a receiver circuit
US10120406B1 (en) * 2017-04-27 2018-11-06 Microchip Technology Incorporated Adaptive common mode dimmer
US11197322B2 (en) 2019-05-03 2021-12-07 Microchip Technology Incorporated Emulating collisions in wired local area networks and related systems, methods, and devices
CN112422385B (zh) 2019-08-23 2022-11-29 微芯片技术股份有限公司 用于改进的媒体访问的接口以及相关的系统、方法和设备
CN112415323A (zh) 2019-08-23 2021-02-26 微芯片技术股份有限公司 诊断网络内的电缆故障
CN112422153B (zh) 2019-08-23 2023-04-07 微芯片技术股份有限公司 检测到共享传输介质处冲突后处理数据接收的方法和系统
CN112422295B (zh) 2019-08-23 2023-06-13 微芯片技术股份有限公司 以太网接口及相关系统、方法和设备
CN112422219B (zh) 2019-08-23 2024-05-24 微芯片技术股份有限公司 以太网接口和相关系统、方法和设备
CN112423403A (zh) 2019-08-23 2021-02-26 微芯片技术股份有限公司 检测网络上的冲突
CN112491435B (zh) * 2019-08-23 2022-11-18 微芯片技术股份有限公司 包括收发器和驱动器架构的物理层的电路
KR20220156588A (ko) 2020-03-24 2022-11-25 마이크로칩 테크놀로지 인코포레이티드 10spe 로컬 및 원격 웨이크 및 관련 시스템, 방법 및 디바이스에 따른 낮은 연결 카운트 인터페이스 웨이크 소스 통신
CN114487570B (zh) * 2022-04-02 2022-06-24 深圳中宝新材科技有限公司 键合金丝焊接设备熔断电流测试电平干扰去除方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281715B1 (en) * 1998-04-29 2001-08-28 National Semiconductor Corporation Low voltage differential signaling driver with pre-emphasis circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855483A (ja) 1994-08-15 1996-02-27 Hitachi Ltd 半導体装置
JP2836557B2 (ja) 1995-12-21 1998-12-14 日本電気株式会社 駆動能力コントロール機能を備えた出力バッファ
JP2861910B2 (ja) * 1996-01-26 1999-02-24 日本電気株式会社 出力回路
US5977796A (en) * 1997-06-26 1999-11-02 Lucent Technologies, Inc. Low voltage differential swing interconnect buffer circuit
US6445225B2 (en) * 2000-01-28 2002-09-03 Telefonaktiebolaget Lm Ericsson (Publ) Line driver with variable power
JP2002334578A (ja) 2002-01-18 2002-11-22 Fujitsu Ltd 半導体装置
KR100477836B1 (ko) 2002-05-30 2005-03-23 주식회사 하이닉스반도체 클럭 드라이버
KR100480916B1 (ko) * 2002-10-30 2005-04-07 주식회사 하이닉스반도체 전류 소모를 줄인 입력 버퍼 회로
US6720805B1 (en) * 2003-04-28 2004-04-13 National Semiconductor Corporation Output load resistor biased LVDS output driver
KR100616501B1 (ko) * 2004-07-27 2006-08-25 주식회사 하이닉스반도체 리시버
JP4832020B2 (ja) * 2005-07-28 2011-12-07 ルネサスエレクトロニクス株式会社 プリエンファシス回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281715B1 (en) * 1998-04-29 2001-08-28 National Semiconductor Corporation Low voltage differential signaling driver with pre-emphasis circuit

Also Published As

Publication number Publication date
US20080024178A1 (en) 2008-01-31
US7701262B2 (en) 2010-04-20
KR20080009808A (ko) 2008-01-30

Similar Documents

Publication Publication Date Title
KR101275796B1 (ko) 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치
JP3699764B2 (ja) ドライバ回路装置及びインターフェース
EP1316146B1 (en) Circuit for producing low-voltage differential signals
US7557615B1 (en) High-speed serial data transmitter architecture
KR101290080B1 (ko) 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템
US7564270B1 (en) Differential output driver
US7109759B2 (en) Voltage mode current-assisted pre-emphasis driver
US8686781B2 (en) Voltage-mode driver with controllable output swing
US8952725B2 (en) Low voltage differential signal driving circuit and electronic device compatible with wired transmission
KR100915814B1 (ko) 반도체 메모리 장치의 데이터 출력 드라이버 제어회로
JP5756424B2 (ja) 半導体装置
KR100725994B1 (ko) 저전력 멀티-레벨 펄스 진폭 변조 드라이버 및 상기드라이버를 포함하는 반도체 장치
US7583752B2 (en) Transmitter for outputting differential signals of different voltage levels
US6646482B2 (en) Variable drive current driver circuit
JP5087365B2 (ja) 出力装置、多値出力装置、及び半導体集積装置
US6166570A (en) Output buffer circuit with switchable common mode output level
CN113541732B (zh) 混合式传输器
US5309036A (en) Driver circuit for an attachment unit interface used in a network system
US7656198B1 (en) Method and apparatus for providing a combination differential driver
JP2012514413A (ja) Ｃｏｇアプリケーションのためのインターフェースシステム
JP5332802B2 (ja) 低速ドライバ回路
JP2007189386A (ja) 半導体集積回路
CN109783421B (zh) 高速信号驱动装置
KR101621844B1 (ko) 저전압 차동 신호 전송기
WO2020084872A1 (ja) 半導体回路および半導体システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 7