CN113541732B - 混合式传输器 - Google Patents

混合式传输器 Download PDF

Info

Publication number
CN113541732B
CN113541732B CN202110117358.2A CN202110117358A CN113541732B CN 113541732 B CN113541732 B CN 113541732B CN 202110117358 A CN202110117358 A CN 202110117358A CN 113541732 B CN113541732 B CN 113541732B
Authority
CN
China
Prior art keywords
voltage
driver
mode
current
common mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110117358.2A
Other languages
English (en)
Other versions
CN113541732A (zh
Inventor
罗仁鸿
沈坤叡
林盈成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN113541732A publication Critical patent/CN113541732A/zh
Application granted granted Critical
Publication of CN113541732B publication Critical patent/CN113541732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/03Hybrid circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018514Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种混合式传输器及其共模感测电路,所述混合式传输器包括一电流模式驱动器、一电压模式驱动器及一辅助驱动器。该电流模式驱动器用来执行一电流传输。该电压模式驱动器用来执行一电压传输。该辅助驱动器耦接于该电流模式驱动器及该电压模式驱动器,用来与该电流模式驱动器共同运作以提升该电流传输的驱动能力,并与该电压模式驱动器共同运作以提升该电压传输的驱动能力。

Description

混合式传输器
技术领域
本发明涉及一种混合式传输器,尤其涉及一种同时具备电压模式及电流模式传输功能的混合式传输器。
背景技术
电子系统通常具有两种类型的传输方案:电压模式传输及电流模式传输。电压模式的传输器是由多个开关器及其控制的多个电阻所组成,电阻的阻值可用来决定输出端的差分输出电压。一般来说,电压模式传输可具有较高信号完整性(signal integrity),然而,在转态期间内,开关器的切换可能产生直通电流(shoot-through current)通过电阻,从而降低传输器的电源完整性(power integrity)。
另一方面,电流模式的传输器可由开关器及其控制的电流源来实现,以将电流传送至差分传输信道。差分电流可在接收端的终端电阻上产生一电压差以实现信号传输。相较于电压模式传输而言,电流模式传输较不易受到电源的扰动干扰,因而具备较高的电源完整性,但电流模式传输的信号完整性相对较弱。
在许多电子系统中,可将电压模式传输及电流模式传输的功能整合到传输器中,以实现较高的信号完整性及电源完整性等效率,此类型的传输器可根据电源完整性及/或信号完整性的需求,选择执行电压模式传输或电流模式传输。然而,这两种传输方案的整合产生了诸多问题,举例来说,在高速传输系统中,通常采用预加重(pre-emphasis)机制来加速信号摆幅以改善效率,但预加重电路往往无法同时支持电压模式传输及电流模式传输。鉴于此,现有技术实有改进的必要。
发明内容
因此,本发明的主要目的即在于提供一种可进行电压模式传输及电流模式传输且具备预加重功能的新式混合式传输器,以解决上述问题。
本发明的一实施例公开了一种混合式传输器,其包括一电流模式驱动器、一电压模式驱动器及一辅助驱动器。该电流模式驱动器可用来执行一电流传输。该电压模式驱动器可用来执行一电压传输。该辅助驱动器耦接于该电流模式驱动器及该电压模式驱动器,可用来与该电流模式驱动器共同运作以提升该电流传输的驱动能力,并与该电压模式驱动器共同运作以提升该电压传输的驱动能力。
本发明的另一实施例公开了一种共模感测电路,用于一传输器。该共模感测电路包括一数字模拟转换器、一计数器及一比较器。该计数器耦接于该数字模拟转换器。该比较器包括一第一输入端、一第二输入端及一输出端。该第一输入端耦接于该数字模拟转换器,该第二输入端耦接于该传输器的一第一驱动器,该输出端耦接于该计数器。其中,该共模感测电路可用来根据该第一驱动器的一第一共模电压,产生用于该传输器的一第二驱动器的一第二共模电压。
附图说明
图1为本发明实施例一传输器的示意图。
图2为图1所示的传输器的一种详细实施方式的示意图。
图3示出了可应用于电流模式驱动器的共模感测电路的一种详细结构。
图4示出了传输器作为电流模式逻辑驱动器的一种实施方式。
图5为辅助驱动器与电压模式驱动器之间的共模电压不匹配造成不必要的电流的示意图。
图6为可用来实现共模电压匹配的共模感测电路的一种详细实施方式的示意图。
图7A及7B示出了共模感测电路的一种实施方式,其中共模感测电路根据电压模式驱动器的共模电压来决定用于辅助驱动器的共模电压。
图8为根据基于电压模式驱动器的共模电压而预先设定的参考电压数值来决定辅助驱动器的共模电压的示意图。
其中,附图标记说明如下:
10 传输器
102 电流模式驱动器
104 电压模式驱动器
106 辅助驱动器
108 共模感测电路
OUTP、OUTN、OUTP_PEVM、 差分输出电压
OUTN_PEVM、OUTP_LVDS、
OUTN_LVDS
210 偏置产生器
VB1、VB2 偏置信号
VREF 参考电压
OP1 运算放大器
R1、R2 电阻单元
VCOM、VCOM_PEVM、 共模电压
VCOM_LVDS
Rshunt 分流电阻
602 数字模拟转换器
604 计数器
CP1 比较器
VDAC 电压
SDAC 信号
VDD 电源供应电压
具体实施方式
请参考图1,图1为本发明实施例一传输器10的示意图。如图1所示,传输器10为一混合式传输器,其包括一电流模式驱动器102、一电压模式驱动器104、一辅助驱动器106及一共模感测电路108。电流模式驱动器102可用来执行电流传输,举例来说,电流模式驱动器102可以是一低压差分信令(Low Voltage Differential Signaling,LVDS)传输器,其可传送电流以在接收端产生差分电压OUTP及OUTN。电压模式驱动器104可用来执行电压传输,举例来说,电压模式驱动器104可以是一预加重电压模式(Pre-EmphasisVoltage-Mode,PEVM)传输器,其具有产生并传送差分输出电压OUTP及OUTN至接收端的功能。辅助驱动器106可选择性地耦接至电流模式驱动器102或耦接至电压模式驱动器104。在电压传输下,辅助驱动器106可和电压模式驱动器104共同运作以提升电压传输的驱动能力;在电流传输下,辅助驱动器106可和电流模式驱动器102共同运作以提升电流传输的驱动能力。共模感测电路108耦接于电流模式驱动器102、电压模式驱动器104及辅助驱动器106,可用来控制电流模式驱动器102、电压模式驱动器104及辅助驱动器106的共模电压。
请参考图2,图2为图1所示的传输器10的一种详细实施方式的示意图。如图2所示,电流模式驱动器102是一低压差分信令传输器,由数个晶体管、一高侧电流源及一低侧电流源所组成。传输器10包括一偏置产生器210,可用来输出一偏置信号VB1至高侧电流源,以决定高侧电流源的电流。电流模式驱动器102的低侧电流源则受控于共模感测电路108。一般来说,电流模式驱动器102的输出电流可产生差分输出电压OUTP及OUTN,而共模感测电路108可感测输出电压OUTP及OUTN,并输出一偏置信号VB2至低侧电流源,以决定低侧电流源的电流值,此电流值使得共模电压(即输出电压OUTP及OUTN的平均)位于适当的电平。当传输器10用来执行电流传输时,可开启电流模式驱动器102并关闭电压模式驱动器104。
图3示出了可应用于电流模式驱动器102的共模感测电路108的一种详细结构。如图3所示,共模感测电路108包括一运算放大器OP1及两电阻单元R1及R2。电阻单元R1及R2分别耦接至电流模式驱动器102的差分输出端,用来接收输出电压OUTP及OUTN,从而取得电流模式驱动器102的共模电压VCOM。每一电阻单元R1及R2都可包括单一电阻或由多个电阻组合而成。参考电压VREF是一预定电压,运算放大器OP1可接收电流模式驱动器102的共模电压VCOM以及参考电压VREF,并输出一偏置信号VB2至电流模式驱动器102的低侧电流源。基于共模反馈机制,共模感测电路108可控制电流模式驱动器102的共模电压VCOM相等于参考电压VREF,以控制共模电压位于适当的电平。
请回头参考图2,电压模式驱动器104是由数个电阻、两个高侧晶体管及两个低侧晶体管所组成的一预加重电压模式传输器。晶体管可作为开关器来控制电流通过分流电阻(shunt resistor)Rshunt,从而决定差分输出电压OUTP及OUTN。举例来说,其中一高侧晶体管可被开启而形成一上拉路径,而另一分支的低侧晶体管可对应开启而形成一下拉路径,可据此产生差分输出电压OUTP及OUTN。当传输器10用来执行电压传输时,可开启电压模式驱动器104并关闭电流模式驱动器102。
在一实施例中,本发明的混合式传输器可作为一电流模式逻辑(Current-ModeLogic,CML)传输器或驱动器。电流模式逻辑驱动器仅包括高侧组件或低侧组件,另一侧的组件则通过外接电阻来实现。图4示出了传输器10作为电流模式逻辑驱动器的一种实施方式。如图4所示,在电流模式驱动器102中,若仅开启高侧电流源及晶体管时(同时低侧组件都关闭),电流模式驱动器102可作为电流模式逻辑驱动器。或者,也可通过开启低侧组件同时关闭高侧组件来实现另一种电流模式逻辑驱动器。电流模式逻辑驱动器适合高速的应用。
请回头参考图2,辅助驱动器106是由数个晶体管及电流源所组成,其相同于电流模式驱动器102的结构。如上所述,辅助驱动器106可和电流模式驱动器102及/或电压模式驱动器104共同运作以提升电流传输及/或电压传输的驱动能力。在电流模式驱动器102或电压模式驱动器104的信号转态期间,往往需要较高的驱动能力来加速信号摆幅并提升信号质量,此时可开启或启用辅助驱动器106。在信号转态期间采用辅助驱动器106来提升驱动能力的操作即称为“预加重”(pre-emphasis)操作。
在此例中,电流模式驱动器102及电压模式驱动器104可共享相同的辅助驱动器106,也就是说,当辅助驱动器106与电流模式驱动器102共同运作时,可用来提供预加重效果给电流传输;当辅助驱动器106与电压模式驱动器104共同运作时,可用来提供预加重效果给电压传输。
请继续参考图2,在具有预加重的电流模式传输之下,可开启电流模式驱动器102及辅助驱动器106并关闭电压模式驱动器104。如图2所示,辅助驱动器106的电路结构相同于电流模式驱动器102的电路结构,因此,辅助驱动器106的操作方式类似于电流模式驱动器102,其都是通过偏置产生器210及共模感测电路108进行控制。在此例中,共模感测电路108可根据参考电压VREF来决定辅助驱动器106的共模电压以及电流模式驱动器102的共模电压,其相关运作方式类似于前述段落的说明,在此不赘述。
在具有预加重的电压模式传输之下,可开启电压模式驱动器104及辅助驱动器106并关闭电流模式驱动器102。辅助驱动器106可用来协助电压模式驱动器104实现预加重功能。然而,电压模式驱动器104具有基于电阻阻值而决定的共模电压,但辅助驱动器106往往具有另一共模电压,其根据前述参考电压VREF来决定。若这两个共模电压的数值不同,则会产生额外的电流从其中一驱动器流到另一者,造成信号的平衡状态受到破坏,从而影响信号传输的质量。
举例来说,请参考图5,图5为辅助驱动器106与电压模式驱动器104之间的共模电压不匹配造成不必要的电流(或反馈电流)的示意图。如图5所示,电压模式驱动器104具有一共模电压VCOM_PEVM(其等于差分输出电压OUTP_PEVM及OUTN_PEVM的平均),共模电压VCOM_PEVM可由电阻的阻值来决定(如高侧电阻值与低侧电阻值的比例)。在不同应用或需求之下,共模电压VCOM_PEVM可被设定为具有不同数值。辅助驱动器106也具有一共模电压VCOM_LVDS(其等于差分输出电压OUTP_LVDS及OUTN_LVDS的平均)。共模电压VCOM_LVDS可根据来自于共模感测电路108的参考电压VREF来决定。若辅助驱动器106的共模电压VCOM_LVDS与电压模式驱动器104的共模电压VCOM_PEVM不相等时,则在辅助驱动器106与电压模式驱动器104之间产生电流,导致信号传输的质量受到影响。
为避免上述问题,可根据电压模式驱动器104的共模电压VCOM_PEVM来控制或调整辅助驱动器106的共模电压VCOM_LVDS。在一实施例中,共模感测电路108可根据电压模式驱动器104的共模电压VCOM_PEVM,产生用于辅助驱动器106的共模电压VCOM_LVDS,使得辅助驱动器106的共模电压VCOM_LVDS与电压模式驱动器104的共模电压VCOM_PEVM相等。
请参考图6,图6为可用来实现共模电压匹配的共模感测电路108的一种详细实施方式的示意图。如图6所示,共模感测电路108包括一数字模拟转换器(Digital-to-AnalogConverter,DAC)602、一计数器604及一比较器CP1。当辅助驱动器106与电压模式驱动器104共同运作时(例如用于进行预加重),共模感测电路108可取得电压模式驱动器104的共模电压VCOM_PEVM,从而根据电压模式驱动器104的共模电压VCOM_PEVM来决定用于辅助驱动器106的共模电压VCOM_LVDS。
为取得共模电压VCOM_PEVM,可启用或开启电压模式驱动器104(同时停用或关闭其它驱动器,如电流模式驱动器102及辅助驱动器106),使得共模感测电路108可取得差分输出电压OUTP_PEVM及OUTN_PEVM。详细来说,比较器CP1的一输入端耦接至电压模式驱动器104,用来接收差分输出电压OUTP_PEVM及OUTN_PEVM的平均值作为电压模式驱动器104的共模电压VCOM_PEVM。比较器CP1的另一输入端则耦接至数字模拟转换器602,用来接收数字模拟转换器602的电压VDAC。比较器CP1的输出端耦接至计数器604,因此,比较器CP1的比较结果可传送至计数器604,以指示计数器604提高或降低其输出信号SDAC。数字模拟转换器602耦接于计数器604的输出端,可将所接收的信号SDAC转换为电压VDAC,此反馈操作在电压VDAC的数值与共模电压VCOM_PEVM的数值相等时达到平衡,在此情况下,共模感测电路108可取得共模电压VCOM_PEVM的数值。举例来说,可锁定数字模拟转换器602与计数器604的状态以记录共模电压VCOM_PEVM的信息,其等于电压VDAC的数值。
随后,所取得的共模电压VCOM_PEVM信息可作为参考信息,用来决定辅助驱动器106的共模电压VCOM_LVDS。在一实施例中,图6的共模感测电路108的结构可结合图3所示的结构,从而根据电压模式驱动器104的共模电压VCOM_PEVM,决定用于辅助驱动器106的共模电压VCOM_LVDS。图7A及7B示出了共模感测电路108的一种实施方式,其中,共模感测电路108根据电压模式驱动器104的共模电压VCOM_PEVM来决定用于辅助驱动器106的共模电压VCOM_LVDS。图7A及7B显示图3的共模感测电路108结构结合图6的结构,因此,相关的信号及组件都采用相同符号表示。
详细来说,图7A示出了侦测阶段,其中,数字模拟转换器602、计数器604及比较器CP1都被启用以侦测电压模式驱动器104的共模电压VCOM_PEVM。随后,如图7B所示,辅助驱动器106开始运作,而相等于共模电压VCOM_PEVM的电压VDAC被传送至共模感测电路108中的运算放大器OP1,使得运算放大器OP1可输出偏置信号VB2来调整辅助驱动器106的电流值,从而使辅助驱动器106的共模电压VCOM_LVDS相等于电压VDAC。通过上述方式,电压VDAC可作为参考电压(用以取代图3中的外接参考电压VREF)用来产生输出偏置信号VB2,以决定共模电压。在此情况下,辅助驱动器106的共模电压VCOM_LVDS相等于电压模式驱动器104的共模电压VCOM_PEVM。如此一来,辅助驱动器106可顺利与电压模式驱动器104共同运作以实现预加重效果,而不会产生额外的电流来回以及不必要的干扰。
值得注意的是,本发明实施例的目的在于提供一种混合式传输器,其可进行电压模式传输和电流模式传输,以及具有可用于这两种类型传输的预加重功能。本领域技术人员当可据此进行修饰或变化,而不限于此。举例来说,电压模式驱动器及电流模式驱动器的电路结构可通过任意方式实现,其不应受限于本说明书提出的实施例,只要一传输器包括电压模式驱动器、电流模式驱动器及辅助驱动器,其可选择性地进行电压传输及电流传输,且通过适当的共模设计使辅助驱动器可由电压传输及电流传输共享,此类型的传输器都应属于本发明的范畴。在本发明提出的混合式传输器中,用户可根据信号完整性及/或电源完整性的需求,决定采用电压传输或电流传输。通过上述共模设计的技术,在进行电压传输时,辅助驱动器可作为电压模式驱动器的预加重电路,在进行电流传输时,辅助驱动器可作为电流模式驱动器的预加重电路。
除此之外,在一实施例中,电压模式驱动器中的电阻可作为电流模式驱动器进行电流传输时的终端电阻,此终端电阻可结合一外接终端电阻来实现双终端(doubletermination)的实施方式,可进一步降低信号反射以改善电流传输的信号完整性。
在另一实施例中,若电压模式驱动器的共模电压为已知或具有一预定值时,具有预加重的电压传输可通过另一种方式来实现。举例来说,如图8所示,若共模电压VCOM_PEVM具有一预定值,其等于电源供应电压VDD的一半,则共模感测电路108无须执行共模侦测,只要将参考电压VREF设定为VDD/2,运算放大器OP1即可输出偏置信号VB2以调整辅助驱动器106的电流值,使得辅助驱动器106的共模电压VCOM_LVDS等于VDD/2。
综上所述,本发明的实施例提供了一种混合式传输器,其可进行电压模式传输和电流模式传输,以及具有可用于这两种类型传输的预加重功能。混合式传输器可包括一电流模式驱动器(如低压差分信令驱动器)、一电压模式驱动器(如预加重电压模式驱动器)、以及一辅助驱动器。在混合式传输器中,可根据系统需求,选择执行电压传输或电流传输。辅助驱动器可与电流模式驱动器及电压模式驱动器的任一者共同运作,以实现电流传输和电压传输的预加重功能。通过适当的共模设计技术,当辅助驱动器与电压模式驱动器共同运作时,可控制辅助驱动器的共模电压相等于电压模式驱动器的共模电压。在一实施例中,混合式传输器的一共模感测电路可侦测电压模式驱动器的共模电压,以根据电压模式驱动器的共模电压来决定用于辅助驱动器的共模电压,使其共模电压彼此相等。如此一来,辅助驱动器可顺利与电压模式驱动器共同运作以实现预加重效果,而不会因共模电压的不匹配而产生额外的电流来回以及不必要的干扰。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种混合式传输器,包括:
一电流模式驱动器,用来执行一电流传输;
一电压模式驱动器,用来执行一电压传输;
一辅助驱动器,耦接于该电流模式驱动器及该电压模式驱动器,用来与该电流模式驱动器共同运作以提升该电流传输的驱动能力,并与该电压模式驱动器共同运作以提升该电压传输的驱动能力;以及
一共模感测电路,耦接于该电流模式驱动器、该电压模式驱动器及该辅助驱动器,用来侦测该电压模式驱动器的一共模电压,并根据该电压模式驱动器的该共模电压,决定用于该辅助驱动器的一共模电压,使该辅助驱动器的该共模电压相等于该电压模式驱动器的该共模电压;
其中,该共模感测电路包括:
一数字模拟转换器;
一计数器,耦接于该数字模拟转换器;以及
一比较器,包括:
一第一输入端,耦接于该数字模拟转换器;
一第二输入端,耦接于该电压模式驱动器;以及
一输出端,耦接于该计数器。
2.如权利要求1所述的混合式传输器,其特征在于,该电流模式驱动器包括一低压差分信令传输器。
3.如权利要求2所述的混合式传输器,其特征在于,该电流模式驱动器作为一电流模式逻辑驱动器来进行操作。
4.如权利要求1所述的混合式传输器,其特征在于,该电压模式驱动器包括一预加重电压模式传输器。
5.如权利要求1所述的混合式传输器,其特征在于,该共模感测电路用来输出一偏置信号至该辅助驱动器,以决定用于该辅助驱动器的该共模电压。
6.如权利要求1所述的混合式传输器,其特征在于,该共模感测电路还用来根据一参考电压,决定用于该辅助驱动器的该共模电压以及用于该电流模式驱动器的一共模电压。
7.如权利要求1所述的混合式传输器,其特征在于,该辅助驱动器用来在与该电流模式驱动器共同运作时提供预加重效果给该电流传输,以及在与该电压模式驱动器共同运作时提供预加重效果给该电压传输。
8.一种共模感测电路,用于一传输器,该共模感测电路包括:
一数字模拟转换器;
一计数器,耦接于该数字模拟转换器;
一运算放大器,耦接于该数字模拟转换器及该传输器的一辅助驱动器;以及
一比较器,包括:
一第一输入端,耦接于该数字模拟转换器;
一第二输入端,耦接于该传输器的一电压模式驱动器;以及
一输出端,耦接于该计数器;
其中,该共模感测电路用来根据该电压模式驱动器的一第一共模电压,产生用于该辅助驱动器的一第二共模电压。
CN202110117358.2A 2020-04-19 2021-01-28 混合式传输器 Active CN113541732B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/852,533 2020-04-19
US16/852,533 US11031936B1 (en) 2020-04-19 2020-04-19 Hybrid transmitter

Publications (2)

Publication Number Publication Date
CN113541732A CN113541732A (zh) 2021-10-22
CN113541732B true CN113541732B (zh) 2023-03-28

Family

ID=76213109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110117358.2A Active CN113541732B (zh) 2020-04-19 2021-01-28 混合式传输器

Country Status (2)

Country Link
US (1) US11031936B1 (zh)
CN (1) CN113541732B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220019347A (ko) * 2020-08-10 2022-02-17 매그나칩 반도체 유한회사 전류 모드 로직 드라이버 및 이를 포함하는 전송 드라이버
US11923835B2 (en) * 2022-06-20 2024-03-05 Key Asic Inc. Driving module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103166627A (zh) * 2013-04-03 2013-06-19 中国科学院微电子研究所 一种带有共模反馈的低电压差分信号驱动器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812733B1 (en) * 2002-08-02 2004-11-02 Pmc-Sierra, Inc. High-efficiency mixed voltage/current mode output driver
US7012450B1 (en) * 2003-12-15 2006-03-14 Decicon, Inc. Transmitter for low voltage differential signaling
US7817727B2 (en) * 2006-03-28 2010-10-19 GlobalFoundries, Inc. Hybrid output driver for high-speed communications interfaces
US9312846B2 (en) * 2013-07-16 2016-04-12 Mediatek Inc. Driver circuit for signal transmission and control method of driver circuit
US9628028B2 (en) * 2014-09-09 2017-04-18 Stmicroelectronics S.R.L. Common-mode feedback circuit, corresponding signal processing circuit and method
US9590595B2 (en) * 2015-01-08 2017-03-07 Mediatek Inc. Driver circuit with feed-forward equalizer
CN105991122B (zh) * 2015-02-11 2019-03-12 联咏科技股份有限公司 双模式串行传输装置及其模式切换方法
EP3437194A4 (en) * 2016-03-30 2020-01-01 Jariet Technologies, Inc. HYBRID DIGITAL-ANALOG CONVERSION SYSTEM
US10120406B1 (en) * 2017-04-27 2018-11-06 Microchip Technology Incorporated Adaptive common mode dimmer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103166627A (zh) * 2013-04-03 2013-06-19 中国科学院微电子研究所 一种带有共模反馈的低电压差分信号驱动器

Also Published As

Publication number Publication date
CN113541732A (zh) 2021-10-22
US11031936B1 (en) 2021-06-08

Similar Documents

Publication Publication Date Title
JP4798618B2 (ja) 出力回路および半導体集積回路装置
US6313662B1 (en) High speed low voltage differential signal driver having reduced pulse width distortion
JP3699764B2 (ja) ドライバ回路装置及びインターフェース
US5606275A (en) Buffer circuit having variable output impedance
US7701262B2 (en) Transmission line drivers and serial interface data transmission devices including the same
CN113541732B (zh) 混合式传输器
JP4618600B2 (ja) キャリブレーション回路及びこれを備えた半導体装置
US7109759B2 (en) Voltage mode current-assisted pre-emphasis driver
US7583752B2 (en) Transmitter for outputting differential signals of different voltage levels
US8952725B2 (en) Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US7038502B2 (en) LVDS driver circuit and driver circuit
WO2017221508A1 (ja) リンギング抑制回路
US20080218292A1 (en) Low voltage data transmitting circuit and associated methods
WO2012157031A1 (ja) 信号電位変換回路
JP4014383B2 (ja) 高精度差動型スイッチト電流源
US5309036A (en) Driver circuit for an attachment unit interface used in a network system
US20050275431A1 (en) High-speed low-voltage differential signaling buffer using a level shifter
US9559697B2 (en) Transmitter circuit and semiconductor integrated circuit
US6366126B1 (en) Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit
CN214380866U (zh) Cml输出驱动电路和串行发送器接口
KR100810328B1 (ko) 전류 구동형 광원 구동 회로
US7952384B2 (en) Data transmitter and related semiconductor device
WO1993022837A1 (en) Self-compensating voltage level shifting circuit
US20040047428A1 (en) Transmitter for outputting differential signals of different voltage levels
CN112688680A (zh) Cml输出驱动电路和串行发送器接口

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant