JP2022174652A - 測定装置および測定方法 - Google Patents

測定装置および測定方法 Download PDF

Info

Publication number
JP2022174652A
JP2022174652A JP2021080600A JP2021080600A JP2022174652A JP 2022174652 A JP2022174652 A JP 2022174652A JP 2021080600 A JP2021080600 A JP 2021080600A JP 2021080600 A JP2021080600 A JP 2021080600A JP 2022174652 A JP2022174652 A JP 2022174652A
Authority
JP
Japan
Prior art keywords
pattern
sampling
symbol
measurement
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021080600A
Other languages
English (en)
Inventor
清隆 一山
Kiyotaka Ichiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2021080600A priority Critical patent/JP2022174652A/ja
Priority to US17/719,340 priority patent/US20220365553A1/en
Priority to CN202210389822.8A priority patent/CN115333981B/zh
Priority to TW111115184A priority patent/TWI818521B/zh
Priority to KR1020220050627A priority patent/KR20220153494A/ko
Publication of JP2022174652A publication Critical patent/JP2022174652A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/08Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852Delays
    • H04L43/087Jitter
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31727Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/31709Jitter measurements; Jitter generators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06Clock generators producing several clock signals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/27Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】通信機能を有する被測定デバイスの試験に用いる測定装置及び測定方法を提供する。【解決手段】測定装置600は、予め定められたシンボル数のシンボルを含む被測定パターンにおけるシンボル周期よりも長いサンプリング周期を有するサンプリングクロックを発生するクロック発生部と、繰り返し入力される被測定パターンをサンプリングクロックに応じてサンプリングするサンプリング部と、繰り返し入力される被測定パターンにおけるジッタの計測対象となるシンボル遷移に対応するタイミングのサンプリングクロックに応じてサンプリング部のサンプリング結果を測定する測定部と、を備える。【選択図】図6

Description

本発明は、測定装置および測定方法に関する。
通信機能を有する被測定デバイスの試験において、測定装置は、被測定デバイスが送出する被測定信号のジッタを測定する。例えば、200GAUIおよび400GAUIのような高速なイーサネット(登録商標)においては、規格においてジッタ測定方法が定められている。この規格においては、被測定デバイスは、被測定信号として擬似ランダムパターンの一種であるPRBS13Qパターンを出力する。測定装置には、被測定デバイスが送出するPAM-4(4 Pulse Amplitude Modulation)の被測定信号のシーケンス中における特定のパターンに対応するシンボル遷移のジッタを測定することが求められる。
本発明の第1の態様においては、測定装置を提供する。測定装置は、予め定められたシンボル数のシンボルを含む被測定パターンにおけるシンボル周期よりも長いサンプリング周期を有するサンプリングクロックを発生するクロック発生部を備えてよい。測定装置は、繰り返し入力される被測定パターンをサンプリングクロックに応じてサンプリングするサンプリング部を備えてよい。測定装置は、繰り返し入力される被測定パターンにおけるジッタの計測対象となるシンボル遷移に対応するタイミングのサンプリングクロックに応じてサンプリング部のサンプリング結果を測定する測定部を備えてよい。
サンプリング周期は、シンボル周期の2以上の整数倍の周期を有してよい。
サンプリング周期は、シンボル周期の第1の整数倍の周期を有してよい。第1の整数および予め定められたシンボル数は、互いに素であってよい。
クロック発生部は、シンボル周期を1周期とするクロック信号を分周してサンプリングクロックを生成する分周部を有してよい。
クロック発生部は、サンプリングクロックをシンボル周期の1周期分シフトするか否かを切り替え可能なシフト部を有してよい。
測定装置は、サンプリングクロックをシンボル周期の1周期分シフトした場合の測定部の測定結果、およびサンプリングクロックをシフトしない場合の測定部の測定結果に基づいて、EOJ(Even Odd Jitter)を算出するジッタ算出部を更に備えてよい。
測定装置は、入力される被測定パターンに、予め定められたシンボルパターンが発生するタイミングでトリガを生成するトリガ生成部を更に備えてよい。測定部は、トリガに応じてサンプリング結果を測定してよい。
トリガ生成部は、被測定パターンにおける連続する予め定められた数のサンプリングクロックに応じたサンプリングパターンが、予め定められた比較パターンと一致することに応じてトリガを生成してよい。
トリガ生成部は、サンプリングパターンが、複数の比較パターンのいずれかに一致することに応じてトリガを生成してよい。
測定装置は、被測定パターンにおけるサンプリングパターンに同期した同期パターンを生成する同期パターン生成部を更に備えてよい。トリガ生成部は、同期パターンが比較パターンと一致することに応じてトリガを生成してよい。
同期パターン生成部は、被測定パターンの発生に用いられる擬似ランダムパターンをサンプリングクロックで間引きしたパターンと同じ擬似ランダムパターンを発生する擬似ランダムパターン発生部を有してよい。同期パターン生成部は、擬似ランダムパターン発生部が発生する擬似ランダムパターンを、被測定パターンから連続する予め定められた数のサンプリングクロックに応じて抽出したパターンに同期させるパターン同期部を有してよい。
被測定パターンは、3以上のレベルを有する多値信号のシンボルを含んでよい。測定装置は、ジッタの計測対象となるシンボル遷移に応じたレベルの閾値を発生する閾値発生部を更に備えてよい。サンプリング部は、閾値を用いて被測定パターンをサンプリングしてよい。
閾値発生部は、擬似ランダムパターン発生部が発生する擬似ランダムパターンを被測定パターンから抽出した擬似ランダムパターンに同期させるトレーニングモードにおいて、被測定パターンから被測定パターンの発生に用いられた擬似ランダムパターンを抽出するための閾値を発生してよい。
本発明の第2の態様においては、測定方法を提供する。測定方法は、測定装置が、予め定められたシンボル数のシンボルを含む被測定パターンにおけるシンボル周期よりも長いサンプリング周期を有するサンプリングクロックを発生することを備えてよい。測定方法は、測定装置が、繰り返し入力される被測定パターンをサンプリングクロックに応じてサンプリングすることを備えてよい。測定方法は、測定装置が、繰り返し入力される被測定パターンにおけるジッタの計測対象となるシンボル遷移に対応するタイミングのサンプリングクロックに応じて被測定パターンのサンプリング結果を測定することを備えてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
擬似ランダムパターンを含む被測定パターンを送出するDUT100の構成の一例を示す。 DUT100が送出する被測定信号の一例を示す。 マッピング部130によるグレイコード変換を示す表である。 PAM-4信号のシンボル遷移と閾値レベルの関係を示す。 ジッタ測定の対象となるシンボルのパターンの一例を示す。 本実施形態に係る測定装置600の構成を示す。 本実施形態に係るクロック発生部620の構成を示す。 本実施形態に係るシフト部700の構成を示す。 本実施形態に係るサンプリング部640の構成を示す。 本実施形態に係る同期パターン生成部650の構成を示す。 本実施形態に係るトリガ生成部660の構成を示す。 本実施形態に係る同期パターン生成部650およびトリガ生成部660の動作の一例を示すタイミングチャートである。 本実施形態に係る閾値発生部670の構成を示す。 本実施形態に係る測定部680の構成を示す。 EOJ(Even Odd Jitter)の測定方法の一例を示す。 被測定パターンの繰り返しからEOJの測定に用いられるシンボル遷移を特定する方法の第1例を示す。 被測定パターンの繰り返しからEOJの測定に用いられるシンボル遷移を特定する方法の第2例を示す。 本実施形態に係るカウンタ部1410の構成を示す。 本実施形態の第1変形例に係る同期パターン発生部1900の構成を示す。 本実施形態の第2変形例に係るトリガ生成部2000の構成を示す。 本発明の複数の態様が全体的または部分的に具現化されてよいコンピュータ2200の例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、擬似ランダムパターンを含む被測定パターンを送出するDUT100(被試験デバイス100)の構成の一例を示す。本図のDUT100は、一例として、200GAUIおよび400GAUIのジッタ測定に用いられるPRBS13Qを被測定パターンとして送出する。DUT100は、PRBS発生器110と、PRBS発生器120と、マッピング部130と、エンコード部140とを備える。
PRBS発生器110は、DUT100が送出する多値(本例においてはPAM-4の4値)の送信データにおける最上位ビット(MSB:Most Significant Bit)用の擬似ランダムパターンを発生する。本図の例において、PRBS発生器110は、13ビットの擬似ランダムパターン発生器であり、8191ビットの擬似ランダムパターンを繰り返し発生する。PRBS発生器110は、例えば26.5625GHzといった高周波数のクロック信号に応じたシンボル周期毎に、擬似ランダムパターンを1ビットずつマッピング部130へと出力する。
PRBS発生器120は、DUT100が送出する多値(本例においてはPAM-4の4値)の送信データにおける最下位ビット(LSB:Least Significant Bit)用の擬似ランダムパターンを発生する。本図の例において、PRBS発生器120は、13ビットの擬似ランダムパターン発生器であり、8191ビットの擬似ランダムパターンを繰り返し発生する。ここで、PRBS発生器120は、PRBS発生器110が出力する擬似ランダムパターンを4096ビットシフトした擬似ランダムパターンを発生する。PRBS発生器120は、PRBS発生器110と同様に、シンボル周期毎に、擬似ランダムパターンを1ビットずつマッピング部130へと出力する。
マッピング部130は、PRBS発生器110およびPRBS発生器120に接続される。マッピング部130は、PRBS発生器110からの最上位ビットおよびPRBS発生器120からの最下位ビットを含む多値の送信データを受け取って、DUT100が出力するシンボルにマッピングする。本図の例において、マッピング部130は、送信データをグレイコードに変換してシンボルコードにマッピングする。
エンコード部140は、マッピング部130に接続される。エンコード部140は、マッピング部130から受け取ったシンボルコードを多値信号にエンコードする。本図の例において、エンコード部140は、シンボルコードを4値の信号レベルを有するPAM-4信号のシンボルにエンコードする。エンコード部140は、エンコードした多値信号のシンボルを、シンボル周期毎に送出する。これにより、エンコード部140は、例えばPRBS13Qである被測定パターンを繰り返し送出することができる。
以上の例においては、DUT100は、シンボルとしてPAM-4信号を用いるPRBS13Qの被測定パターンを繰り返し送出する。これに代えて、DUT100は、予め定められたシンボル数のシンボルを含む他の被測定パターンを繰り返し送出してもよい。
以上の例においては、DUT100は、PRBS発生器110およびPRBS発生器120を内蔵して、PRBS13Q等の被測定パターンを送出する機能を有する。これに代えて、DUT100がPRBS発生器110およびPRBS発生器120を有しない場合には、DUT100のジッタを測定する測定装置側にPRBS発生器110およびPRBS発生器120を設けて、DUT100に対して送信データを供給してもよい。
図2は、DUT100が送出する被測定信号の一例を示す。DUT100は、被測定信号として、シンボル周期毎に1シンボルずつ、予め定められたシンボル数のシンボルを含む同一の被測定パターンを繰り返し送出する。本例において、繰り返し送出されるPRBS13Qの被測定パターンを時系列順にPRBS[0]、PRBS[1]、…と示す。PRBS13Qの各被測定パターンは、時系列順にS[0],S[1],…,S[8190]で示される8191個のシンボルからなる。
図3は、マッピング部130によるグレイコード変換を示す表である。マッピング部130は、PRBS発生器110が出力する最上位ビット(MSB)およびPRBS発生器120が出力する最下位ビット(LSB)を含む送信データを、本図の表に示すようにグレイコードに変換することにより、4つの値0~3をとり得る多値のシンボルコードに変換する。
図4は、PAM-4信号のシンボル遷移と閾値レベルの関係を示す。エンコード部140は、マッピング部130からのグレイコード0を、電圧レベルVのシンボルにエンコードする。同様に、エンコード部140は、マッピング部130からのグレイコード1~3を、電圧レベルV0~3のシンボルにそれぞれエンコードする。
連続する2つのシンボルは、それぞれ電圧レベルV0~3のうちの任意の電圧レベルを取り得る。したがって、ある特定のシンボル遷移のジッタ測定においては、遷移前のシンボルの電圧レベルと遷移後のシンボルの電圧レベルとの中点を閾値レベルに設定し、シンボルの信号値が閾値レベルをまたぐタイミングを測定する。例えば、電圧レベルVのシンボルから電圧レベルVのシンボルへのシンボル遷移の測定においては、閾値レベルを(VV+V)/2に設定する。
このように、多値信号のシンボル間でのシンボル遷移を測定する場合には、シンボル遷移に応じて閾値を適切に切り替えることが求められる。これに対し、2値信号のシンボル間でのシンボル遷移を測定する場合には、閾値はハイレベルの電圧およびローレベルの電圧の中間の電圧のまま一定に保ってよい。
図5は、ジッタ測定の対象となるシンボルのパターンの一例を示す。本図の例では、200GAUIおよび400GAUIの規格で定められたジッタ測定の対象となるシンボルのパターンを、参照パターンと共に示す。本図に示した表は、「ラベル」の列に示した各ラベルによって示されるパターンのそれぞれについて、「説明」と、「PAM4シンボル系列」と、「最初のシンボルの位置」と、「遷移開始位置」と、「閾値レベル」とを示す。
「REF」と示したパターンは、「説明」に示したとおり、DUT100が、被測定パターンの先頭において送信する参照パターンである。すなわち、DUT100は、各被測定パターンの先頭(「最初のシンボル位置」が1)から、「PAM4シンボル系列」に「3333333」と示した長さ7のパターンを送信する。
「R03」と示したパターンは、「説明」に示したとおり、シンボル0からシンボル3への立ち上がりのジッタ測定の対象となるパターンを示す。「R03」は、「PAM4シンボル系列」に「10000330」と示したパターンであり、PRBS13Qにおける1830番目のシンボル位置(S[1829]に相当)から開始する。ジッタ測定の対象となるシンボル遷移は、「10000」の最後の「0」から「330」の最初の「3」へのシンボル遷移であり、その遷移開始位置は1834番目のシンボル位置である。「R03」は、シンボル0からシンボル3のシンボル遷移であるから、ジッタ測定時に用いる閾値は(V+V)/2となる(図4参照)。同様に、図5は、連続する2つのシンボル間でシンボル値が変化する全ての種類のシンボル遷移について、PRBS13Qの被測定パターン中に、ジッタ測定の対象となるシンボル遷移を1箇所ずつ指定する。
図6は、本実施形態に係る測定装置600の構成を示す。DUT100のジッタを測定する測定装置は、高速なクロック信号に同期したシンボル周期を有する被測定パターンの中から図5に示したパターンに応じたシンボル遷移のタイミングを特定し、かつシンボルが多値信号であればそのシンボル遷移に対応する閾値レベルで被測定信号を検出することが求められる。このような動作を高速なクロック信号に相当する処理速度で行なう場合には、測定装置の回路規模が大きくなってしまう。そこで、本実施形態に係る測定装置600は、シンボル周期を有するクロック信号よりも遅いサンプリングクロックを用いて被測定パターンに含まれるシンボル遷移のジッタを測定可能とする。
測定装置600は、DUT100に接続される。測定装置600は、クロック発生部620と、サンプリング部640と、同期パターン生成部650と、トリガ生成部660と、閾値発生部670と、測定部680と、ジッタ算出部690とを備える。クロック発生部620は、予め定められたシンボル数のシンボルを含む被測定パターンにおけるシンボル周期よりも長いサンプリング周期を有するサンプリングクロックを発生する。サンプリング周期は、シンボル周期の2以上の整数倍の周期を有してよい。本実施形態において、クロック発生部620は、被測定パターンのシンボル周期を1周期とするクロック信号を分周してサンプリングクロックを生成する。
本実施形態においては、クロック発生部620は、クロック信号を2×M分周したサンプリングクロックを発生する場合について例示する。Mは、一例として16である。なお、クロック発生部620は、DUT100に供給されるクロック信号を入力してサンプリングクロックの発生に用いてよい。これに代えて、クロック発生部620は、DUT100が出力する被測定信号からクロックリカバリーによってクロック信号を再生してサンプリングクロックの発生に用いてもよい。
サンプリング部640は、DUT100、クロック発生部620、および閾値発生部670に接続される。サンプリング部640は、DUT100から繰り返し入力される被測定パターンを、クロック発生部620からのサンプリングクロックに応じてサンプリングする。被測定測定パターンの各被測定信号が多値信号の場合、サンプリング部640は、閾値発生部670が発生する閾値を用いて被測定パターンをサンプリングする。
ここで、サンプリング周期がシンボル周期の第1の整数倍(2以上)の周期を有する場合、サンプリング部640は、被測定パターンのシンボルを、第1の整数倍おきにサンプリングすることになる。したがって、サンプリング部640は、被測定パターンを、第1の整数倍おきにずらしながら複数箇所においてサンプリングしていくことができる。クロック発生部620は、このようにしてサンプル可能な箇所の中に、図5に示したようなジッタの計測対象となる全てのシンボル遷移が含まれるようにサンプリング周期を定めてよい。
ここで、クロック発生部620は、被測定パターンの1サイクルに含まれるシンボル数に対して互いに素となるようにこの第1の整数を定めることができる。この場合、サンプリング部640は、被測定パターンが第1の整数回繰り返される間に、全てのシンボルを1回ずつサンプリングすることができる。本実施形態の例においては、サンプリング部640は、8191シンボルを有する被測定パターンを繰り返し入力し、32(=2×M)おきに被測定信号のシンボルをサンプリングする。この場合、サンプリング部640は、1サイクル目の被測定パターンにおけるS[0]、S[32]、…、S[8160]をサンプリングすると、8160+32番目のシンボルとして、2サイクル目の被測定パターンにおける8160+32-8191=1番目のシンボルS[1]をサンプリングすることになる。同様にして、サンプリング部640は、被測定パターンが繰り返される毎にサンプリングするシンボルの位置を1つずつずらしていき、被測定パターンが32回繰り返される間に全てのシンボルをサンプリングすることができる。
同期パターン生成部650は、クロック発生部620およびサンプリング部640に接続される。同期パターン生成部650は、クロック発生部620からのサンプリングクロックを用いて、被測定パターンにおける連続する予め定められた数のサンプリングクロックに応じたサンプリングパターンに同期した同期パターンを生成する。この同期パターンは、サンプリング部640によりサンプリングされたシンボルが、被測定パターンにおけるどのシンボル位置に対応するかをパターンによって特定するものである。
トリガ生成部660は、クロック発生部620および同期パターン生成部650に接続される。トリガ生成部660は、入力される被測定パターンに、図5に示したような予め定められたシンボルパターンが発生するタイミングでトリガを生成する。本実施形態において、トリガ生成部660は、サンプリング部640によりサンプリングされるべきサンプリングパターンが、予め定められた比較パターンと一致することに応じてトリガを生成する。ここで、トリガ生成部660は、同期パターン生成部650が出力する同期パターンを、サンプリング部640によりサンプリングされるべきサンプリングパターンとして用い、同期パターンが比較パターンと一致することに応じてトリガを生成する。
閾値発生部670は、トリガ生成部660に接続される。閾値発生部670は、被測定パターンが、3以上のレベルを有する多値信号のシンボルを含む場合に閾値を動的に切り替えるために設けられる。閾値発生部670は、トリガ生成部660が発生するトリガに応じて、ジッタの計測対象となるシンボル遷移に応じたレベルの閾値を発生する。
測定部680は、サンプリング部640およびトリガ生成部660に接続される。測定部680は、繰り返し入力される被測定パターンにおけるジッタの計測対象となるシンボル遷移に対応するタイミングのサンプリングクロックに応じて、サンプリング部640のサンプリング結果を測定する。測定部680は、トリガ生成部660が発生するトリガに応じてサンプリング部640のサンプリング結果を測定することにより、ジッタの計測対象となるシンボル遷移に対応するサンプリング結果のみを選択して測定することができる。
ジッタ算出部690は、測定部680に接続される。ジッタ算出部690は、ジッタ算出用に設計された専用回路によって実現された専用ハードウェアであってよく、専用コンピュータであってもよい。これに代えて、ジッタ算出部690は、例えば図21に例示するような、PC(パーソナルコンピュータ)、タブレット型コンピュータ、スマートフォン、ワークステーション、サーバコンピュータ、または汎用コンピュータ等のコンピュータであってもよい。ジッタ算出部690は、測定部680の測定結果に基づいて、被測定パターンのジッタを算出する。また、ジッタ算出部690は、被測定パターンのジッタを最終的に算出するために、クロック発生部620および同期パターン生成部650等の測定装置600内の各コンポーネントを制御してよい。
以上に示した測定装置600によれば、シンボル周期を有する高速なクロック信号よりも遅いサンプリングクロックを用いて、被測定パターンに含まれる測定対象のシンボル遷移のジッタを測定することができる。また、被測定信号が多値信号である場合には、測定装置600は、閾値発生部670を備えることができ、閾値発生部670によって測定対象のシンボル遷移に応じたレベルの閾値を発生することができる。
図7は、本実施形態に係るクロック発生部620の構成を示す。クロック発生部620は、シフト部700と、分周部730と、可変遅延回路740とを有する。シフト部700は、クロック信号を入力する。クロック信号は、シンボル周期を1周期とするクロックであって、各シンボル周期がH(ハイ)レベルの期間とL(ロー)レベルの期間で構成される。シフト部700は、クロック発生部620が最終的に出力するサンプリングクロックをシンボル周期の1周期分シフトするか否かを切り替え可能とする回路を含む。
本実施形態において、シフト部700は、2分周器710と、セレクタ720とを含む。2分周器710は、クロック信号を2分周することにより、シンボル周期毎にHレベル、Lレベルが切り替わる2分周クロック信号を出力する。また、2分周器710は、2分周クロック信号を反転した反転2分周クロック信号を出力する。反転2分周クロック信号は、2分周クロック信号がHレベルのシンボル周期においてLレベルとなり、2分周クロック信号がLレベルのシンボル周期においてHレベルとなる。
セレクタ720は、2分周器710に接続される。セレクタ720は、ジッタ算出部690から入力されるシフト指示信号に応じて、2分周クロック信号および反転2分周クロック信号のいずれを出力するかを選択する。セレクタ720は、反転2分周クロック信号を出力した場合、2分周クロック信号を出力する場合と比較して、LレベルからHレベルへと遷移するタイミングがシンボル周期の1周期分シフトしたクロック信号を出力することになる。
分周部730は、シフト部700に接続される。分周部730は、シフト部700が出力するクロック信号を更にM分周することにより、2M分周されたクロック信号を出力する。可変遅延回路740は、分周部730に接続される。可変遅延回路740は、分周部730から入力されるクロック信号を、ジッタ算出部690からの遅延量設定に応じた遅延量だけ遅延させてサンプリングクロックとして出力する。これにより、可変遅延回路740は、ジッタ測定のために、サンプリングクロックを例えばシンボル周期程度の範囲内でスイープさせて被測定信号を各位相においてサンプリング可能とする。
図8は、本実施形態に係るシフト部700の回路構成例を示す。2分周器710は、D入力、クロック入力、Q出力、および反転Q出力を有するD-FF(Dフリップフロップ)によって実現されてよい。2分周器710は、反転Q出力をD入力に入力することにより、クロック信号が立ち上がる(LレベルからHレベルへの遷移)度に、Q出力が反転する。これにより、2分周器710のQ出力は、シンボル周期毎にクロック信号が立ち上がる度に、Hレベル、Lレベルの順に切り替わる。2分周器710の反転Q出力は、Q出力の反転値となる。
セレクタ720は、ジッタ算出部690からのシフト指示信号に応じてQ出力または反転Q出力を選択する。これにより、セレクタ720は、シフト指示信号に応じて適宜シンボル周期分位相をシフトさせたシフト済クロック信号を出力する。
図9は、本実施形態に係るサンプリング部640の構成を示す。サンプリング部640は、コンパレータ910と、D-FF920とを有する。
コンパレータ910は、DUT100からの被測定信号を、閾値発生部670からの閾値と比較する。本実施形態に係るコンパレータ910は、被測定信号のレベルが閾値レベルよりも高いことに応じてHレベルとなり、被測定信号のレベルが閾値よりも低いことに応じてLレベルとなる比較結果を出力する。
D-FF920は、コンパレータ910に接続される。D-FF920は、コンパレータ910の比較結果を、サンプリングクロックの立ち上がりに応じてラッチして、比較結果信号として出力する。
図10は、本実施形態に係る同期パターン生成部650の構成を示す。同期パターン生成部650は、サンプリングパターン取得部1000と、擬似ランダムパターン発生部1010と、パターン同期部1020とを有する。
サンプリングパターン取得部1000は、縦続接続された複数のD-FFにより構成されるシフトレジスタを含む。サンプリングパターン取得部1000は、サンプリングクロックに応じてシフトレジスタ内に取り込む比較結果信号を順次シフトしていくことにより、被測定パターンにおける連続する予め定められた数のサンプリングクロックに応じたサンプリングパターンA[0]~A[12](「A[12-0]」とも示す。)を取得する。本実施形態において、サンプリングパターン取得部1000は、擬似ランダムパターン発生部1010がPRBS発生器110と同様に13ビット分のD-FFを用いてPRBSを発生するのに対応して、13シンボル分の比較結果信号を格納する。
擬似ランダムパターン発生部1010は、縦続接続された複数のD-FFにより構成されるシフトレジスタと、複数の排他的論理和(XOR)素子を含み、2以上のD-FFの出力をシフトレジスタの初段のD-FFにフィードバックする回路とを含む。擬似ランダムパターン発生部1010は、被測定パターンの発生に用いられる擬似ランダムパターンをサンプリングクロックで間引いたパターンと同じ擬似ランダムパターンを発生する。本実施形態に係る擬似ランダムパターン発生部1010は、PRBS発生器110が発生する擬似ランダムパターンを2Mシンボル間隔で間引きして得られるパターンと同一の擬似ランダムパターンB[12-0]を発生する。
パターン同期部1020は、サンプリングパターン取得部1000および擬似ランダムパターン発生部1010に接続される。パターン同期部1020は、擬似ランダムパターン発生部1010が発生する擬似ランダムパターンを被測定パターンから抽出した擬似ランダムパターンに同期させるトレーニングモードにおいて、サンプリングパターン取得部1000が出力するサンプリングパターンと、擬似ランダムパターン発生部1010が発生する擬似ランダムパターンとを同期させる処理を行なう。具体的には、パターン同期部1020は、擬似ランダムパターン発生部1010が発生する擬似ランダムパターンを、被測定パターンから連続する予め定められた数(本実施形態においては13)のサンプリングクロックに応じて抽出したパターンに同期させる。
パターン同期部1020は、ANDゲート1030と、一致検出回路1040と、ORゲート1050とを有する。ANDゲート1030は、サンプリングクロックおよびORゲート1050の出力の論理積を擬似ランダムパターン発生部1010のクロックとして出力することにより、クロックゲートとして機能する。具体的には、ANDゲート1030は、ORゲート1050の出力が論理Hの場合には、サンプリングクロックを擬似ランダムパターン発生部1010へと供給する。また、ANDゲート1030は、ORゲート1050の出力が論理Lの場合には、ANDゲート1030の出力を論理Lとして、擬似ランダムパターン発生部1010へのサンプリングクロックの供給を止める。
一致検出回路1040は、サンプリングパターン取得部1000が出力するサンプリングパターンA[12-0]と擬似ランダムパターン発生部1010が出力する擬似ランダムパターンB[12-0]とが一致した場合に論理H、一致しなかった場合に論理Lとなるパターン一致信号を出力する。ORゲート1050は、モード設定値が論理Lとなるトレーニングモードにおいては、パターン一致信号が論理Lの間、論理Lを出力して擬似ランダムパターン発生部1010へのサンプリングクロックの供給を止める。ここで、図13を参照して後述するように、トレーニングモードにおいては、閾値発生部670は、PRBS発生器110が出力した擬似ランダムパターンを、サンプリング部640が被測定パターンから抽出できるように閾値を設定する。
これにより、トレーニングモードにおいては擬似ランダムパターン発生部1010の擬似ランダムパターンB[12-0]は同じ値のまま維持される一方で、サンプリングパターン取得部1000のサンプリングパターンA[12-0]はサンプリングクロックに応じて変化する。サンプリングパターン取得部1000のサンプリングパターンA[12-0]は、PRBS発生器110が出力した擬似ランダムパターンをサンプリングクロックに応じて間引きした値となる。ここで、PRBS発生器110が発生する擬似ランダムパターンを2Mシンボル間隔毎に間引きしてPRBS発生器110が有するビット数分をサンプリングしたサンプリングパターンは、擬似ランダムパターン発生部1010が発生する擬似ランダムパターンと同じ順序で発生する。
サンプリングパターン取得部1000のサンプリングパターンA[12-0]が変化すると、最終的に擬似ランダムパターンB[12-0]と一致する。これに応じてパターン一致信号が論理Hとなる結果、ORゲート1050の出力も論理Hとなって擬似ランダムパターン発生部1010にサンプリングクロックが供給されるようになる。ここで、サンプリングパターンA[12-0]は、PRBS発生器110が発生する擬似ランダムパターンを2Mシンボル間隔で間引いたものであり擬似ランダムパターン発生部1010が発生する擬似ランダムパターンと同じ順序で変化する。したがって、これ以降、擬似ランダムパターン発生部1010は、サンプリングクロックのタイミングで、被測定パターンに含まれるPRBS発生器110の擬似ランダムパターンを2Mシンボル間隔で間引いたパターンと一致する擬似ランダムパターンを同期パターンB[12-0]として出力することができる。
トレーニングモードにおいて同期を一旦確立した後は、ジッタ算出部690はモード設定値を論理Hとして測定モードとする。測定モードにおいては、擬似ランダムパターン発生部1010が、PRBS発生器110の擬似ランダムパターンを2Mシンボル間隔で間引いたパターンと同期した同期パターンを常に出力するので、閾値発生部670は、ジッタの計測対象となるシンボル遷移に応じて閾値を変化させてよく、これによってサンプリングパターン取得部1000が取得するサンプリングパターンがPRBS発生器110の擬似ランダムパターンを2Mシンボル間隔で間引いたパターンとは異なるようになってもよい。
本実施形態に係る同期パターン生成部650によれば、トレーニングモードにおいて、被測定パターンから抽出したPRBS発生器110の擬似ランダムパターンのサンプリングパターンと、擬似ランダムパターン発生部1010の擬似ランダムパターンとを同期させる。これにより、同期パターン生成部650は、測定モードにおいて閾値発生部670が閾値を変化させても、被測定パターンに含まれるPRBS発生器110の擬似ランダムパターンを間引きしたものと同期した同期パターンを出力することができる。
図11は、本実施形態に係るトリガ生成部660の構成を示す。トリガ生成部660は、D-FF1と、D-FF2と、D-FF3と、複数の論理素子とを有する。D-FF1は、D入力に固定の論理Hを入力し、クロック入力に同期パターン生成部650からの同期パターンと参照パターンとが一致した場合に立ち上がる信号を入力し、リセット入力にジッタ算出部690からのモード設定値の反転値を入力する。D-FF1は、モード設定値が論理Lとなるトレーニングモードの間、リセット状態となり、スタート信号となるQ出力を論理Lとする。これにより、サンプリングクロックおよびスタート信号を入力するANDゲートは、トレーニングモードの間、D-FF2およびD-FF3に対するサンプリングクロックの供給を停止する。
D-FF1は、トレーニングモードから測定モードに切り替わった後、同期パターンB[12-0]が図5の「REF」に対応する参照パターンと一致したことに応じて、スタート信号を論理Hとする。これにより、D-FF1は、D-FF2およびD-FF3に対するサンプリングクロックの供給を開始させる。なお、同期パターンB[12-0]は、PRBS発生器110が出力する擬似ランダムパターンを間引いたパターンと同期している。そこで、トリガ生成部660は、同期パターンB[12-0]と比較する参照パターンREF[12-0]として、図5の参照パターンが開始するタイミングまでのPRBS発生器110の擬似ランダムパターンを間引いたパターンに対応するパターンを用いる。
D-FF2は、同期パターンB[12-0]が複数のパターンP[0]~P[12]のいずれかに一致する場合に論理Hとなり、同期パターンが複数の比較パターンP[0]~P[12]のいずれかにも一致しない場合に論理Lとなる一致信号をD入力に入力する。D-FF2は、測定モードにおいて参照パターンが検出された以降において、サンプリングクロックを反転したタイミングで、一致信号をラッチしてQ出力から出力する。ここで、複数のパターンP[0]~P[12]は、図5の「R03」、「F30」、…における、計測対象のシンボル遷移のタイミングでのサンプリングパターンにそれぞれ対応する。トリガ生成部660は、参照パターンと同様に、複数のパターンP[0]~P[12]のそれぞれとして、「R03」等における計測対象のシンボル遷移のタイミングでのサンプリングパターンの各シンボルのMSBの組に対応するパターンを用いる。
D-FF3は、測定モードにおいて参照パターンが検出された以降において、サンプリングクロックのタイミングで、D-FF1が出力する比較パターン一致信号をラッチして、トリガ信号としてQ出力から出力する。
図12は、本実施形態に係る同期パターン生成部650およびトリガ生成部660の動作の一例を示すタイミングチャートである。本図は、サンプリングクロック、同期パターン、スタート信号、D-FF2およびD-FF3に供給されるサンプリングクロック、一致信号、D-FF2の出力、およびトリガ信号のそれぞれについて、横方向の時間の経過に伴う波形を示す。
時刻t2において同期パターンが参照パターンREF[12-0]と一致すると、D-FF1は、スタート信号を論理Hとし、D-FF2およびD-FF3へのサンプリングクロックの供給を開始させる。時刻t4において同期パターンがパターンP[0]と一致すると、一致信号が論理Hとなる。D-FF2は、論理Hの一致信号をサンプリングクロックを反転したタイミングでラッチし、D-FF3は、D-FF2の出力をサンプリングクロックのタイミングでラッチして、サンプリングクロックの次のサイクルである時刻t5においてトリガ信号を論理Hとする。
以上に示したトリガ生成部660は、同期パターンを用いて、被測定パターンにおける連続する予め定められた数のサンプリングクロックに応じたサンプリングパターンが、計測対象の各シンボル遷移のタイミングに対応する被測定信号のパターンである複数の比較パターンのいずれかに一致することに応じてトリガを生成することができる。
図13は、本実施形態に係る閾値発生部670の構成を示す。閾値発生部670は、シフトレジスタ1300と、セレクタ1310と、セレクタ1320と、DAC1330とを有する。シフトレジスタ1300は、図5に示したような各シンボル遷移について、閾値の選択値をシンボル遷移の出現順に格納する。本実施形態においては、閾値は6種類であるから、シフトレジスタ1300は、各シンボル遷移について3ビットの選択値を格納する。閾値の選択値は、例えば、値0はシンボル値0-1の間の閾値(V+V)/2を示し、値1はシンボル値1-2間の閾値(V+V)/2を示し、値2はシンボル値2-3間の閾値(V+V)/2を示し、値3はシンボル値0-2間の閾値(V+V)/2を示し、値4はシンボル値1-3間の閾値(V+V)/2を示し、値5はシンボル値0-3間の閾値(V+V)/2を示す。
図5に示したように計測対象のシンボル遷移は12個であるから、シフトレジスタ1300は、閾値の選択値を、サンプリングクロックによるサンプリングにおいて出現する順番に12個分格納する。そして、シフトレジスタ1300は、論理Hのトリガ信号が入力される度に、出力する閾値の選択値をシフトしていき、最後の選択値を出力すると最初の選択値に戻る。
セレクタ1310は、トレーニングモードにおいてはPRBS発生器110が出力する擬似ランダムパターンをサンプリングするための閾値(V+V)/2を選択する選択値S12(=値1)を選択する。ここで、PRBS発生器110が出力する擬似ランダムパターンは、グレイコードに変換された後に各シンボルのMSBにエンコードされる。そこで、閾値発生部670は、トレーニングモードの間、閾値を(V+V)/2とすることによってPRBS発生器110が出力する擬似ランダムパターンをサンプリング可能とする。また、セレクタ1310は、測定モードにおいては、シフトレジスタ1300が出力する選択値を選択する。
セレクタ1320は、セレクタ1310からの選択値に応じて、複数のデジタル閾値D01、D12、D23、D02、D13、およびD03の中から、選択値に対応するデジタル閾値を選択する。DAC1330は、選択されたデジタル閾値をアナログの閾値にDA変換して出力する。
以上に示した閾値発生部670によれば、トレーニングモードにおいて、被測定パターンの発生に用いられた擬似ランダムパターンを被測定パターンから抽出するための閾値を発生することができる。また、閾値発生部670は、測定モードにおいてはトリガ信号が入力される度に閾値を切り替えることにより、計測対象の各シンボル遷移に対応する閾値を発生することができる。
図14は、本実施形態に係る測定部680の構成を示す。測定部680は、カウンタ選択部1400と、複数のカウンタ部1410-0~11と、カウンタ部1420と、カウントストップ検出部1430とを有する。カウンタ選択部1400は、トリガ信号を受ける度に、複数のカウンタ部1410-0~11のうち対応するシンボル遷移を測定するカウンタ部1410に対してカウント用クロックを出力する。カウンタ選択部1400は、1つ目のトリガに応じてカウンタ部1410-0によるカウントを行なわせ、2つ目のトリガに応じてカウンタ部1410-1によるカウントを行なわせ、以下同様にカウンタ部1410を1つずつ順番にカウントさせてよい。
カウンタ部1410-0~11のそれぞれは、ジッタの計測対象となるそれぞれのシンボル遷移に対応して設けられる。本実施形態においては、図5に示したように計測対象のシンボル遷移は12個であるから、カウンタ部1410は、12個用意される。カウンタ部1410-0~11は、測定モードの開始前にリセットされる。カウンタ部1410-0は、測定モードの開始後、1つ目のトリガに対応するシンボル遷移について、比較結果信号をカウントする。具体的には、カウンタ部1410-0は、比較結果信号が0の場合は値をカウントアップせず、比較結果信号が1の場合は値をカウントアップする。カウンタ部1410-1は、2つ目のトリガに対応するシンボル遷移について、比較結果信号をカウントする。以下同様に、カウンタ部1410-11は、12番目のトリガに対応するシンボル遷移について、比較結果信号をカウントする。そして、被測定パターンの繰り返しによりカウンタ部1410が一巡すると、カウンタ部1410-0は、被測定パターンにおける1つ目のトリガに対応するシンボル遷移と同じシンボル位置に対応する、13番目のトリガに対応するシンボル遷移について、比較結果信号をカウントする。以下同様にして、カウンタ部1410-0~11は、トリガの度に順番に比較結果信号をカウントし、カウンタ部1410-11の次にはカウンタ部1410-0に戻ってカウントを継続する。
カウンタ部1420は、測定モードの開始前にリセットされる。カウンタ部1420は、カウンタ部1410-11と同じカウント用クロックを入力して、カウント用クロックの数をカウントする。カウントストップ検出部1430は、カウンタ部1420のカウント値が予め設定されたカウント回数となったことに応じてカウントストップ信号を論理Hとし、カウンタ部1410-0~11のカウントを停止させる。
以上に示した測定部680により、各カウンタ部1410は、繰り返し入力される被測定パターンにおけるそのカウンタ部1410に対応するシンボル位置のシンボル遷移の比較結果を、例えば100,000回ずつサンプリングすることができる。例えば、シンボル0から3へのシンボル遷移において、カウント値が35,000であったとすると、サンプリングクロックのタイミングにおいて、65,000回(65%)は遷移前の状態、35,000回(35%)は遷移後の状態としてカウントされたこととなる。ここで、シンボル3から0へのシンボル遷移のように、シンボル値が減少するシンボル遷移では、遷移前の状態が1とカウントされ、遷移後の状態が0とカウントされる。したがって、カウント値をカウント回数100,000から減じることで、サンプリングタイミングにおいてシンボル遷移後であった割合を算出することができる。
ジッタ算出部690は、可変遅延回路740の遅延量を微小遅延量ずつ変化させながら繰り返し100,000回ずつの上記のカウントを行なわせることにより、全種類(本実施形態においては12種類)のシンボル遷移についてのジッタヒストグラムを得ることができる。ジッタヒストグラムは、それぞれの位相において、どのような割合で遷移後であったかを示す。
ジッタ算出部690は、全種類のシンボル遷移のジッタヒストグラムを合算して、全シンボル遷移についてのジッタヒストグラムを算出してよい。そして、ジッタ算出部690は、全シンボル遷移についてのジッタヒストグラムから、BER(Bit Error Rate)が規格によって定められた値(例えば10-4)となるときのピークツウピークジッタ値およびRMSジッタ値を算出してよい。このピークツウピークジッタ値は、200GAUIおよび400GAUIにおけるJ4Uジッタ値に相当し、RMSジッタ値は、200GAUIおよび400GAUIにおけるJRMSジッタ値に相当する。
図15は、EOJ(Even Odd Jitter)の測定方法の一例を示す。例えば、200GAUIおよび400GAUIにおいては、DUT100が複数の送信器のインターリーブによって各シンボルを出力することを想定して、EOJを測定することを定めている。EOJの測定は、(1)被測定パターンとなるPRBS13Qのパターン長(8191シンボル)の3倍の間隔でシンボル遷移時間の平均値を測定すること、および(2)被測定パターンとなるPRBS13Qのパターン長(8191シンボル)の2倍の間隔でシンボル遷移時間の平均値を測定すること、を含む。
図15の上側は、(1)の測定方法を示す。測定装置600は、あるシンボル遷移iについて、1つ目のPRBS13Qと、パターン長の3倍後の4つ目のPRBS13Qと、それ以降パターン長の3倍間隔ずつの各PRBS13Qとにおけるシンボル遷移時間の平均値Ti,3を計測する。また、測定装置600は、そのシンボル遷移iについて、1つ後となる2つ目のPRBS13Qと、パターン長の3倍後の5つ目のPRBS13Qと、それ以降パターン長の3倍間隔ずつの各PRBS13Qとにおけるシンボル遷移時間の平均値Ti,4を計測する。
図15の下側は、(2)の測定方法を示す。測定装置600は、あるシンボル遷移iについて、1つ目のPRBS13Qと、パターン長の2倍後の3つ目のPRBS13Qと、さらにパターン長の2倍後の5つ目のPRBS13Qと、それ以降パターン長の2倍間隔ずつの各PRBS13Qとにおけるシンボル遷移時間の平均値Ti,1を計測する。また、測定装置600は、そのシンボル遷移iについて、1つ後となる2つ目のPRBS13Qと、パターン長の2倍後の4つ目のPRBS13Qと、さらにパターン長の2倍後の6つ目のPRBS13Qと、それ以降パターン長の2倍間隔ずつの各PRBS13Qとにおけるシンボル遷移時間の平均値Ti,2を計測する。
ジッタ算出部690は、シンボル遷移iのEOJを、以下の式(1)により算出する。
EOJ=|(Ti,2-Ti,1)-(Ti,4-Ti,3)| (1)
ジッタ算出部690は、各シンボル遷移のEOJのうち最大となるEOJを、DUT100が送出する被測定パターンのEOJとして算出する。
図16は、被測定パターンの繰り返しからEOJの測定に用いられるシンボル遷移を特定する方法の第1例を示す。測定装置600は、図15の上側に示したTi,3およびTi,4の測定に用いるシンボル遷移のサンプリングを、本図に示したパターンで行なう。
本実施形態においては、測定装置600は、8191シンボルを有するPRBS13Qの被測定パターンを、2M(=32)シンボル間隔でサンプリングする。したがって、測定装置600は、被測定パターンのある特定のシンボル位置にあるシンボル遷移iを、被測定パターンの2M回の繰り返し毎にサンプリングすることができる。本図においては、繰り返し入力される被測定パターンをPRBS[0]、PRBS[1]…と示し、横方向に2M回分の被測定パターンを配置する。本図においては、測定装置600は、シンボル遷移iを、最も左に位置する2M回おきの被測定パターンPRBS[0]、PRBS[32]、PRBS[64]、…でサンプリングする。
ここで図15の上側に示したように、Ti,3の測定対象となるシンボル遷移iは、被測定パターンの6回分の繰り返しにおける1番目および4番目に現れる。図16において、被測定パターンPRBS[0]を被測定パターンの6回ずつの繰り返しにおける1番目(0 mod 6+1=1)の被測定パターンに対応させると、PRBS[32]でサンプリングされるシンボル遷移iは、被測定パターンの6回ずつの繰り返しにおける3番目(32 mod 6+1=3)の被測定パターンに対応する。図15の上側に示すように、3番目の被測定パターンは使用されない。
次に、PRBS[64]でサンプリングされるシンボル遷移iは、被測定パターンの6回ずつの繰り返しにおける5番目(64 mod 6+1=5)の被測定パターンに対応する。図15の上側に示すように、5番目の被測定パターンは、Ti,4の測定に使用される。同様に、PRBS[96]でサンプリングされるシンボル遷移iは、被測定パターンの6回ずつの繰り返しにおける1番目(96 mod 6+1=1)の被測定パターンに対応し、Ti,3の測定に使用され、以下同様に繰り返される。
このようにして、測定装置600は、図15の上側に関して、1番目の被測定パターンのTi,3および5番目の被測定パターンのTi,4に対応するシンボル遷移iを繰り返しサンプリングすることができる。これに対し、図16の最も左側の被測定パターンのみからは、図15の上側における2番目の被測定パターンのTi,4および4番目の被測定パターンのTi,3に対応するシンボル遷移iをサンプリングすることができない。
そこで、ジッタ算出部690は、図15の上側における2番目の被測定パターンのTi,4および4番目の被測定パターンのTi,3に対応するシンボル遷移iをサンプリングするために、シフト指示信号を用いて、サンプリングクロックをシンボル周期の1周期分シフトすることを指示する。サンプリングクロックがシンボル周期の1周期分後ろにずれると、測定装置600は、サンプリングクロックをシフトする前においてシンボル遷移iをサンプリングした被測定パターンの1つ前の被測定パターンにおいて、シンボル遷移iをサンプリングすることができる。例えば、図16において、測定装置600は、PRBS[31]、PRBS[63]、PRBS[95]、…においてシンボル遷移iをサンプリングすることができる。
PRBS[31]でサンプリングされるシンボル遷移iは、被測定パターンの6回ずつの繰り返しにおける2番目(31 mod 6+1=2)の被測定パターンに対応する。図15の上側に示すように、2番目の被測定パターンは、Ti,4の測定に使用される。PRBS[63]でサンプリングされるシンボル遷移iは、被測定パターンの6回ずつの繰り返しにおける4番目(63 mod 6+1=4)の被測定パターンに対応し、Ti,3の測定に使用される。PRBS[95]でサンプリングされるシンボル遷移iは、被測定パターンの6回ずつの繰り返しにおける6番目(95 mod 6+1=6)の被測定パターンに対応し、Ti,3およびTi,4の測定には使用されない。
このように、測定装置600は、サンプリングクロックをシンボル周期の1周期分シフトすることで、図15の上側における2番目の被測定パターンのTi,4および4番目の被測定パターンのTi,3に対応するシンボル遷移iをサンプリングすることができる。
図17は、被測定パターンの繰り返しからEOJの測定に用いられるシンボル遷移を特定する方法の第2例を示す。測定装置600は、図15の下側に示したTi,1およびTi,2の測定に用いるシンボル遷移のサンプリングを、本図に示したパターンで行なう。
本図においても、図16と同様に、繰り返し入力される被測定パターンをPRBS[0]、PRBS[1]…と示し、横方向に2M回分の被測定パターンを配置する。測定装置600は、シンボル遷移iを、最も左に位置する2M回おきの被測定パターンPRBS[0]、PRBS[32]、PRBS[64]、…でサンプリングする。
ここで図15の下側に示したように、Ti,1の測定対象となるシンボル遷移iは、被測定パターンの6回分の繰り返しにおける1番目、3番目、および5番目に現れる。図17において、被測定パターンPRBS[0]を被測定パターンの6回ずつの繰り返しにおける1番目(0 mod 6+1=1)の被測定パターンに対応させると、PRBS[32]でサンプリングされるシンボル遷移iは、被測定パターンの6回ずつの繰り返しにおける3番目(32 mod 6+1=3)の被測定パターンに対応する。また、PRBS[64]でサンプリングされるシンボル遷移iは、被測定パターンの6回ずつの繰り返しにおける5番目(64 mod 6+1=5)の被測定パターンに対応する。これらは、いずれも図15の下側に示すように、Ti,1の測定に使用される。以下同様に、図17の最も左側の被測定パターンからは、Ti,1の測定に使用されるシンボル遷移iのみをサンプリングすることができる。
ジッタ算出部690は、図15の下側における2番目、4番目、および6番目の被測定パターンのTi,2に対応するシンボル遷移iをサンプリングするために、シフト指示信号を用いて、サンプリングクロックをシンボル周期の1周期分シフトすることを指示する。サンプリングクロックがシンボル周期の1周期分後ろにずれると、測定装置600は、サンプリングクロックをシフトする前においてシンボル遷移iをサンプリングした被測定パターンの1つ前の被測定パターンにおいて、シンボル遷移iをサンプリングすることができる。例えば、図17において、測定装置600は、PRBS[31]、PRBS[63]、PRBS[95]、…においてシンボル遷移iをサンプリングすることができる。
PRBS[31]でサンプリングされるシンボル遷移iは、被測定パターンの6回ずつの繰り返しにおける2番目(31 mod 6+1=2)の被測定パターンに対応する。図15の下側に示すように、2番目の被測定パターンは、Ti,2の測定に使用される。PRBS[63]でサンプリングされるシンボル遷移iは、被測定パターンの6回ずつの繰り返しにおける4番目(63 mod 6+1=4)の被測定パターンに対応し、Ti,2の測定に使用される。PRBS[95]でサンプリングされるシンボル遷移iは、被測定パターンの6回ずつの繰り返しにおける6番目(95 mod 6+1=6)の被測定パターンに対応し、Ti,2の測定に使用される。
このように、測定装置600は、サンプリングクロックをシンボル周期の1周期分シフトすることで、図15の下側における2番目、4番目、および6番目の被測定パターンのTi,2に対応するシンボル遷移iをサンプリングすることができる。
図18は、本実施形態に係るカウンタ部1410の構成を示す。図16および図17に示したEOJの測定方法を実現するために、図14に示した各カウンタ部1410は、本図に示した構成をとってよい。
本図に示したカウンタ部1410は、インターリーブ部1810と、複数のカウンタ1820-0~2とを含む。インターリーブ部1810は、被測定パターンからシンボルiをサンプリングする毎に、比較結果信号をカウントするカウンタ1820-0~2を切り替える。インターリーブ部1810は、カウンタ選択部1400からカウント用クロックが入力される度に、カウンタ1820-0~2を切り替えてよい。
複数のカウンタ1820-0~2は、インターリーブ部1810により選択されたことに応じて、比較結果信号をカウントする。本実施形態において、カウンタ部1410は、カウンタ1820を3個含む。カウンタ1820-0は、PRBS[0]、PRBS[96]、…からサンプリングしたシンボル遷移iについての比較結果信号をカウントする。これにより、カウンタ1820-0は、Ti,3の測定に使用されるシンボル遷移iについての比較結果信号をカウントすることができる。なお、サンプリングクロックがシンボル周期の1周期分シフトされている場合、カウンタ1820-0は、Ti,4の測定に使用されるシンボル遷移iについての比較結果信号をカウントすることができる。
カウンタ1820-1は、PRBS[32]、PRBS[128]、…からサンプリングしたシンボル遷移iについての比較結果信号をカウントする。これにより、カウンタ1820-1は、Ti,3およびTi,4の測定のいずれにも使用されないシンボル遷移iについての比較結果信号をカウントすることができる。なお、サンプリングクロックがシンボル周期の1周期分シフトされている場合、カウンタ1820-1は、Ti,3の測定に使用されるシンボル遷移iについての比較結果信号をカウントすることができる。
カウンタ1820-2は、PRBS[64]、PRBS[160]、…からサンプリングしたシンボル遷移iについての比較結果信号をカウントする。これにより、カウンタ1820-2は、Ti,4の測定に使用されるシンボル遷移iについての比較結果信号をカウントすることができる。なお、サンプリングクロックがシンボル周期の1周期分シフトされている場合、カウンタ1820-2は、Ti,3およびTi,4の測定のいずれにも使用されないシンボル遷移iについての比較結果信号をカウントすることができる。
なお、図17の測定方法の場合には、カウンタ1820-0~2は、いずれもTi,1の測定に使用されるシンボル遷移iについての比較結果信号をカウントする。また、サンプリングクロックがシンボル周期の1周期分シフトされている場合、カウンタ1820-0~2は、いずれもTi,2の測定に使用されるシンボル遷移iについての比較結果信号をカウントする。
加算器1830は、複数のカウンタ1820-0~2のカウント値の合計を算出して出力する。これにより加算器1830は、図17の測定方法において、Ti,1またはTi,2の測定に使用されるシンボル遷移iについての合計のカウント値を出力することができる。
測定装置600は、本図に示したカウンタ部1410を用いて、図16の最も左側の被測定パターンからTi,3およびTi,4の測定に使用されるべきシンボル遷移iについての比較結果信号をカウントする。その後、測定装置600は、サンプリングクロックをシンボル周期の1周期分シフトさせて、図16の最も右側の被測定パターンからTi,3およびTi,4の測定に使用されるべきシンボル遷移iについての比較結果信号をカウントする。これらの測定結果を用いて、ジッタ算出部690は、Ti,3およびTi,4を算出することができる。
また、測定装置600は、本図に示したカウンタ部1410を用いて、図17の最も左側の被測定パターンからTi,1の測定に使用されるべきシンボル遷移iについての比較結果信号をカウントする。その後、測定装置600は、サンプリングクロックをシンボル周期の1周期分シフトさせて、図17の最も右側の被測定パターンからTi,2の測定に使用されるべきシンボル遷移iについての比較結果信号をカウントする。これらの測定結果を用いて、ジッタ算出部690は、Ti,1およびTi,2を算出することができる。
このようにして、ジッタ算出部690は、サンプリングクロックをシンボル周期の1周期分シフトした場合の測定部680の測定結果、およびサンプリングクロックをシフトしない場合の測定部680の測定結果に基づいて、EOJを算出することができる。
図19は、本実施形態の変形例に係る同期パターン発生部1900の構成を示す。本変形例においては、測定装置600は、全てのシンボル遷移をジッタの計測対象とする。そこで、測定装置600は、サンプリングパターンが参照パターンと一致したことに応じて、それ以降全てのシンボルに対応してトリガを生成する。本変形例に係る測定装置600は、同期パターン生成部650およびトリガ生成部660に代えて、同期パターン発生部1900およびトリガ生成部2000を備える。
同期パターン発生部1900は、クロック発生部620およびサンプリング部640に接続される。同期パターン生成部650は、クロック発生部620からのサンプリングクロックを用いて、被測定パターンにおける連続する予め定められた数のサンプリングクロックに応じたサンプリングパターンに同期した同期パターンを生成する。
同期パターン発生部1900は、縦続接続された複数のD-FFにより構成されるシフトレジスタを含む。同期パターン発生部1900は、サンプリングクロックに応じてシフトレジスタ内に取り込む比較結果信号を順次シフトしていくことにより、被測定パターンにおける連続する予め定められた数のサンプリングクロックに応じたサンプリングパターンA[0]~A[12]を取得する。本実施形態において、同期パターン発生部1900は、サンプリングパターン取得部1000と同様に、13シンボル分の比較結果信号を格納する。
図20は、本実施形態の変形例に係るトリガ生成部2000の構成を示す。トリガ生成部2000は、クロック発生部620および同期パターン発生部1900に接続される。トリガ生成部2000は、同期パターンとして供給されるサンプリングパターンが参照パターンと一致したタイミング以降、全てのサンプリングクロックにおいてトリガを生成する。
トリガ生成部2000は、D-FF4と、D-FF5と、複数の論理素子とを有する。D-FF4は、図11に示したトリガ生成部660内のD-FF1と同様であり、D入力に固定の論理Hを入力し、クロック入力に同期パターン生成部1900からの同期パターンと参照パターンとが一致した場合に立ち上がる信号を入力し、リセット入力にジッタ算出部690からのモード設定値の反転値を入力する。D-FF4は、モード設定値が論理Lとなるトレーニングモードの間、リセット状態となり、スタート信号となるQ出力を論理Lとする。D-FF4は、トレーニングモードから測定モードに切り替わった後、同期パターンB[12-0]が図5の「REF」に対応する参照パターンと一致したことに応じて、スタート信号を論理Hとする。
D-FF5は、D入力にD-FF4からのスタート信号を入力し、クロック入力にサンプリングクロックの反転値を入力する。D-FF5は、D-FF4が出力するスタート信号を、サンプリングクロックを反転したタイミングでラッチして図中のスタート信号'としてQ出力から出力する。D-FF5のQ出力に接続されたANDゲートは、スタート信号'とサンプリングクロックとの論理積をとることにより、測定モードにおいてサンプリングパターンに参照パターンが検出されたタイミングの次のサンプリングクロックのタイミング以降、全てのサンプリングクロックにおいてトリガを生成する。
なお、本変形例においては、閾値発生部670は、被測定パターンを全てのサンプリングクロックに応じてシンボル遷移に応じたレベルの閾値を発生するために、図13に示したシフトレジスタ1300が、閾値の選択値を被測定パターンの全シンボル数分(本実施例において8191)格納できるようにしてよい。以上に示した変形例に係る測定装置600においては、繰り返し入力される被測定パターンにおける全てのシンボル遷移をジッタの計測対象とすることができる。
本発明の様々な実施形態は、フローチャートおよびブロック図を参照して記載されてよく、ここにおいてブロックは、(1)操作が実行されるプロセスの段階または(2)操作を実行する役割を持つ装置のセクションを表わしてよい。特定の段階およびセクションが、専用回路、コンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、および/またはコンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。専用回路は、デジタルおよび/またはアナログハードウェア回路を含んでよく、集積回路(IC)および/またはディスクリート回路を含んでよい。プログラマブル回路は、論理AND、論理OR、論理XOR、論理NAND、論理NOR、および他の論理操作、フリップフロップ、レジスタ、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブルロジックアレイ(PLA)等のようなメモリ要素等を含む、再構成可能なハードウェア回路を含んでよい。
コンピュータ可読媒体は、適切なデバイスによって実行される命令を格納可能な任意の有形なデバイスを含んでよく、その結果、そこに格納される命令を有するコンピュータ可読媒体は、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく実行され得る命令を含む、製品を備えることになる。コンピュータ可読媒体の例としては、電子記憶媒体、磁気記憶媒体、光記憶媒体、電磁記憶媒体、半導体記憶媒体等が含まれてよい。コンピュータ可読媒体のより具体的な例としては、フロッピー(登録商標)ディスク、ディスケット、ハードディスク、ランダムアクセスメモリ(RAM)、リードオンリメモリ(ROM)、消去可能プログラマブルリードオンリメモリ(EPROMまたはフラッシュメモリ)、電気的消去可能プログラマブルリードオンリメモリ(EEPROM)、静的ランダムアクセスメモリ(SRAM)、コンパクトディスクリードオンリメモリ(CD-ROM)、デジタル多用途ディスク(DVD)、ブルーレイ(登録商標)ディスク、メモリスティック、集積回路カード等が含まれてよい。
コンピュータ可読命令は、アセンブラ命令、命令セットアーキテクチャ(ISA)命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはSmalltalk(登録商標)、JAVA(登録商標)、C++等のようなオブジェクト指向プログラミング言語、および「C」プログラミング言語または同様のプログラミング言語のような従来の手続型プログラミング言語を含む、1または複数のプログラミング言語の任意の組み合わせで記述されたソースコードまたはオブジェクトコードのいずれかを含んでよい。
コンピュータ可読命令は、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のコンピュータ等のプログラム可能なデータ処理装置のプロセッサまたはプログラマブル回路に対し、ローカルにまたはローカルエリアネットワーク(LAN)、インターネット等のようなワイドエリアネットワーク(WAN)を介して提供され、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく、コンピュータ可読命令を実行してよい。プロセッサの例としては、コンピュータプロセッサ、処理ユニット、マイクロプロセッサ、デジタル信号プロセッサ、コントローラ、マイクロコントローラ等を含む。
図21は、本発明の複数の態様が全体的または部分的に具現化されてよいコンピュータ2200の例を示す。コンピュータ2200にインストールされたプログラムは、コンピュータ2200に、本発明の実施形態に係る装置に関連付けられる操作または当該装置の1または複数のセクションとして機能させることができ、または当該操作または当該1または複数のセクションを実行させることができ、および/またはコンピュータ2200に、本発明の実施形態に係るプロセスまたは当該プロセスの段階を実行させることができる。そのようなプログラムは、コンピュータ2200に、本明細書に記載のフローチャートおよびブロック図のブロックのうちのいくつかまたはすべてに関連付けられた特定の操作を実行させるべく、CPU2212によって実行されてよい。
本実施形態によるコンピュータ2200は、CPU2212、RAM2214、グラフィックコントローラ2216、およびディスプレイデバイス2218を含み、それらはホストコントローラ2210によって相互に接続されている。コンピュータ2200はまた、通信インターフェイス2222、ハードディスクドライブ2224、DVD-ROMドライブ2226、およびICカードドライブのような入/出力ユニットを含み、それらは入/出力コントローラ2220を介してホストコントローラ2210に接続されている。コンピュータはまた、ROM2230およびキーボード2242のようなレガシの入/出力ユニットを含み、それらは入/出力チップ2240を介して入/出力コントローラ2220に接続されている。
CPU2212は、ROM2230およびRAM2214内に格納されたプログラムに従い動作し、それにより各ユニットを制御する。グラフィックコントローラ2216は、RAM2214内に提供されるフレームバッファ等またはそれ自体の中にCPU2212によって生成されたイメージデータを取得し、イメージデータがディスプレイデバイス2218上に表示されるようにする。
通信インターフェイス2222は、ネットワークを介して他の電子デバイスと通信する。ハードディスクドライブ2224は、コンピュータ2200内のCPU2212によって使用されるプログラムおよびデータを格納する。DVD-ROMドライブ2226は、プログラムまたはデータをDVD-ROM2201から読み取り、ハードディスクドライブ2224にRAM2214を介してプログラムまたはデータを提供する。ICカードドライブは、プログラムおよびデータをICカードから読み取り、および/またはプログラムおよびデータをICカードに書き込む。
ROM2230はその中に、アクティブ化時にコンピュータ2200によって実行されるブートプログラム等、および/またはコンピュータ2200のハードウェアに依存するプログラムを格納する。入/出力チップ2240はまた、様々な入/出力ユニットをパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して、入/出力コントローラ2220に接続してよい。
プログラムが、DVD-ROM2201またはICカードのようなコンピュータ可読媒体によって提供される。プログラムは、コンピュータ可読媒体から読み取られ、コンピュータ可読媒体の例でもあるハードディスクドライブ2224、RAM2214、またはROM2230にインストールされ、CPU2212によって実行される。これらのプログラム内に記述される情報処理は、コンピュータ2200に読み取られ、プログラムと、上記様々なタイプのハードウェアリソースとの間の連携をもたらす。装置または方法が、コンピュータ2200の使用に従い情報の操作または処理を実現することによって構成されてよい。
例えば、通信がコンピュータ2200および外部デバイス間で実行される場合、CPU2212は、RAM2214にロードされた通信プログラムを実行し、通信プログラムに記述された処理に基づいて、通信インターフェイス2222に対し、通信処理を命令してよい。通信インターフェイス2222は、CPU2212の制御下、RAM2214、ハードディスクドライブ2224、DVD-ROM2201、またはICカードのような記録媒体内に提供される送信バッファ処理領域に格納された送信データを読み取り、読み取られた送信データをネットワークに送信し、またはネットワークから受信された受信データを記録媒体上に提供される受信バッファ処理領域等に書き込む。
また、CPU2212は、ハードディスクドライブ2224、DVD-ROMドライブ2226(DVD-ROM2201)、ICカード等のような外部記録媒体に格納されたファイルまたはデータベースの全部または必要な部分がRAM2214に読み取られるようにし、RAM2214上のデータに対し様々なタイプの処理を実行してよい。CPU2212は次に、処理されたデータを外部記録媒体にライトバックする。
様々なタイプのプログラム、データ、テーブル、およびデータベースのような様々なタイプの情報が記録媒体に格納され、情報処理を受けてよい。CPU2212は、RAM2214から読み取られたデータに対し、本開示の随所に記載され、プログラムの命令シーケンスによって指定される様々なタイプの操作、情報処理、条件判断、条件分岐、無条件分岐、情報の検索/置換等を含む、様々なタイプの処理を実行してよく、結果をRAM2214に対しライトバックする。また、CPU2212は、記録媒体内のファイル、データベース等における情報を検索してよい。例えば、各々が第2の属性の属性値に関連付けられた第1の属性の属性値を有する複数のエントリが記録媒体内に格納される場合、CPU2212は、第1の属性の属性値が指定される、条件に一致するエントリを当該複数のエントリの中から検索し、当該エントリ内に格納された第2の属性の属性値を読み取り、それにより予め定められた条件を満たす第1の属性に関連付けられた第2の属性の属性値を取得してよい。
上で説明したプログラムまたはソフトウェアモジュールは、コンピュータ2200上またはコンピュータ2200近傍のコンピュータ可読媒体に格納されてよい。また、専用通信ネットワークまたはインターネットに接続されたサーバーシステム内に提供されるハードディスクまたはRAMのような記録媒体が、コンピュータ可読媒体として使用可能であり、それによりプログラムを、ネットワークを介してコンピュータ2200に提供する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
100 DUT、110 PRBS発生器、120 PRBS発生器、130 マッピング部、140 エンコード部、600 測定装置、620 クロック発生部、640 サンプリング部、650 同期パターン生成部、660 トリガ生成部、670 閾値発生部、680 測定部、690 ジッタ算出部、700 シフト部、710 2分周器、720 セレクタ、730 分周部、740 可変遅延回路、910 コンパレータ、920 D-FF、1000 サンプリングパターン取得部、1010 擬似ランダムパターン発生部、1020 パターン同期部、1030 ANDゲート、1040 一致検出回路、1050 ORゲート、1300 シフトレジスタ、1310 セレクタ、1320 セレクタ、1330 DAC、1400 カウンタ選択部、1410-0~11 カウンタ部、1420 カウンタ部、1430 カウントストップ検出部、1810 インターリーブ部、1820-0~2 カウンタ、1830 加算器、1900 同期パターン発生部、2000 トリガ生成部、2200 コンピュータ、2201 DVD-ROM、2210 ホストコントローラ、2212 CPU、2214 RAM、2216 グラフィックコントローラ、2218 ディスプレイデバイス、2220 入/出力コントローラ、2222 通信インターフェイス、2224 ハードディスクドライブ、2226 DVD-ROMドライブ、2230 ROM、2240 入/出力チップ、2242 キーボード

Claims (14)

  1. 予め定められたシンボル数のシンボルを含む被測定パターンにおけるシンボル周期よりも長いサンプリング周期を有するサンプリングクロックを発生するクロック発生部と、
    繰り返し入力される前記被測定パターンを前記サンプリングクロックに応じてサンプリングするサンプリング部と、
    繰り返し入力される前記被測定パターンにおけるジッタの計測対象となるシンボル遷移に対応するタイミングの前記サンプリングクロックに応じて前記サンプリング部のサンプリング結果を測定する測定部と
    を備える測定装置。
  2. 前記サンプリング周期は、前記シンボル周期の2以上の整数倍の周期を有する請求項1に記載の測定装置。
  3. 前記サンプリング周期は、前記シンボル周期の第1の整数倍の周期を有し、
    前記第1の整数および前記予め定められたシンボル数は、互いに素である請求項2に記載の測定装置。
  4. 前記クロック発生部は、前記シンボル周期を1周期とするクロック信号を分周して前記サンプリングクロックを生成する分周部を有する請求項1から3のいずれか一項に記載の測定装置。
  5. 前記クロック発生部は、前記サンプリングクロックを前記シンボル周期の1周期分シフトするか否かを切り替え可能なシフト部を有する請求項4に記載の測定装置。
  6. 前記サンプリングクロックを前記シンボル周期の1周期分シフトした場合の前記測定部の測定結果、および前記サンプリングクロックをシフトしない場合の前記測定部の測定結果に基づいて、EOJ(Even Odd Jitter)を算出するジッタ算出部を更に備える請求項5に記載の測定装置。
  7. 入力される前記被測定パターンに、予め定められたシンボルパターンが発生するタイミングでトリガを生成するトリガ生成部を更に備え、
    前記測定部は、前記トリガに応じて前記サンプリング結果を測定する
    請求項1から6のいずれか一項に記載の測定装置。
  8. 前記トリガ生成部は、前記被測定パターンにおける連続する予め定められた数のサンプリングクロックに応じたサンプリングパターンが、予め定められた比較パターンと一致することに応じて前記トリガを生成する請求項7に記載の測定装置。
  9. 前記トリガ生成部は、前記サンプリングパターンが、複数の比較パターンのいずれかに一致することに応じてトリガを生成する請求項8に記載の測定装置。
  10. 前記被測定パターンにおける前記サンプリングパターンに同期した同期パターンを生成する同期パターン生成部を更に備え、
    前記トリガ生成部は、前記同期パターンが前記比較パターンと一致することに応じて前記トリガを生成する請求項8または9に記載の測定装置。
  11. 前記同期パターン生成部は、
    前記被測定パターンの発生に用いられる擬似ランダムパターンをサンプリングクロックで間引きしたパターンと同じ擬似ランダムパターンを発生する擬似ランダムパターン発生部と、
    前記擬似ランダムパターン発生部が発生する擬似ランダムパターンを、前記被測定パターンから連続する予め定められた数のサンプリングクロックに応じて抽出したパターンに同期させるパターン同期部と
    を有する請求項10に記載の測定装置。
  12. 前記被測定パターンは、3以上のレベルを有する多値信号のシンボルを含み、
    ジッタの計測対象となるシンボル遷移に応じたレベルの閾値を発生する閾値発生部を更に備え、
    前記サンプリング部は、前記閾値を用いて前記被測定パターンをサンプリングする
    請求項11に記載の測定装置。
  13. 前記閾値発生部は、前記擬似ランダムパターン発生部が発生する擬似ランダムパターンを前記被測定パターンから抽出した擬似ランダムパターンに同期させるトレーニングモードにおいて、前記被測定パターンから前記被測定パターンの発生に用いられた擬似ランダムパターンを抽出するための閾値を発生する請求項12に記載の測定装置。
  14. 測定装置が、予め定められたシンボル数のシンボルを含む被測定パターンにおけるシンボル周期よりも長いサンプリング周期を有するサンプリングクロックを発生することと、
    測定装置が、繰り返し入力される前記被測定パターンを前記サンプリングクロックに応じてサンプリングすることと、
    測定装置が、繰り返し入力される前記被測定パターンにおけるジッタの計測対象となるシンボル遷移に対応するタイミングの前記サンプリングクロックに応じて前記被測定パターンのサンプリング結果を測定することと
    を備える測定方法。
JP2021080600A 2021-05-11 2021-05-11 測定装置および測定方法 Pending JP2022174652A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021080600A JP2022174652A (ja) 2021-05-11 2021-05-11 測定装置および測定方法
US17/719,340 US20220365553A1 (en) 2021-05-11 2022-04-12 Measurement apparatus and measurement method
CN202210389822.8A CN115333981B (zh) 2021-05-11 2022-04-14 测定装置及测定方法
TW111115184A TWI818521B (zh) 2021-05-11 2022-04-21 測量裝置及測量方法
KR1020220050627A KR20220153494A (ko) 2021-05-11 2022-04-25 측정 장치 및 측정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021080600A JP2022174652A (ja) 2021-05-11 2021-05-11 測定装置および測定方法

Publications (1)

Publication Number Publication Date
JP2022174652A true JP2022174652A (ja) 2022-11-24

Family

ID=83915656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021080600A Pending JP2022174652A (ja) 2021-05-11 2021-05-11 測定装置および測定方法

Country Status (5)

Country Link
US (1) US20220365553A1 (ja)
JP (1) JP2022174652A (ja)
KR (1) KR20220153494A (ja)
CN (1) CN115333981B (ja)
TW (1) TWI818521B (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043082A (ja) * 2001-07-30 2003-02-13 Kyushu Ando Denki Kk ジッタ測定装置及び方法並びに半導体集積回路試験装置
US7222261B2 (en) * 2002-06-19 2007-05-22 Teradyne, Inc. Automatic test equipment for design-for-test (DFT) and built-in-self-test circuitry
JP2004164829A (ja) * 2002-10-24 2004-06-10 Matsushita Electric Ind Co Ltd ジッタ検出装置およびジッタ検出方法
US7970565B2 (en) * 2006-02-27 2011-06-28 Advantest Corporation Measuring device, test device, electronic device, program, and recording medium
JP2008008811A (ja) * 2006-06-30 2008-01-17 Leader Electronics Corp ジッタを検出する方法および装置
KR101085564B1 (ko) * 2007-04-27 2011-11-24 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
TWI333073B (en) * 2007-07-17 2010-11-11 Faraday Tech Corp Built-in jitter measurement circuit
US20090213918A1 (en) * 2008-02-27 2009-08-27 Waschura Thomas E Separating jitter components in a data stream
US8283933B2 (en) * 2009-03-13 2012-10-09 Qualcomm, Incorporated Systems and methods for built in self test jitter measurement
JP5243340B2 (ja) * 2009-05-08 2013-07-24 株式会社アドバンテスト 試験装置および試験方法
CN101834683A (zh) * 2010-03-24 2010-09-15 珠海市佳讯实业有限公司 一种实现v.24接口复用器固定转发时延的装置
WO2013060361A1 (en) * 2011-10-25 2013-05-02 Advantest (Singapore) Pte. Ltd. Automatic test equipment
WO2014118984A1 (ja) * 2013-02-04 2014-08-07 三菱電機株式会社 信号処理装置
CN105553624B (zh) * 2015-12-31 2019-04-05 广西大学 一种可预测的数据通信编码
JP6086639B1 (ja) * 2016-05-12 2017-03-01 株式会社セレブレクス データ受信装置
CN209250655U (zh) * 2019-02-22 2019-08-13 武汉信浩普瑞科技有限公司 一种生产测试用的高速误码测试仪及测试系统

Also Published As

Publication number Publication date
US20220365553A1 (en) 2022-11-17
TW202244520A (zh) 2022-11-16
TWI818521B (zh) 2023-10-11
KR20220153494A (ko) 2022-11-18
CN115333981A (zh) 2022-11-11
CN115333981B (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
KR101139141B1 (ko) 타이밍 발생기 및 반도체 시험 장치
US7930121B2 (en) Method and apparatus for synchronizing time stamps
KR101095642B1 (ko) 시험 장치
JP2009271078A (ja) ジッタ測定装置、ジッタ測定方法、記録媒体、通信システム、および試験装置
CN103838296A (zh) 容变周期性同步器
TWI507694B (zh) 用於時脈相位偵測的方法及積體電路
JP5274365B2 (ja) 信号測定装置、信号測定方法、記録媒体、および試験装置
US7715512B2 (en) Jitter measurement apparatus, jitter measurement method, and recording medium
US7933728B2 (en) Skew measurement apparatus, skew measurement method, recording media and test apparatus
JPWO2004057354A1 (ja) 半導体試験装置
JP2022174652A (ja) 測定装置および測定方法
JP2012083342A (ja) 測定装置、測定方法、試験装置およびプログラム
US20210288783A1 (en) Clock recovery device, an error rate measurement device, a clock recovery method, and an error rate measurement method.
US20060080054A1 (en) System and method for generating jitter analysis diagrams
JP5243340B2 (ja) 試験装置および試験方法
JP2006318002A (ja) クロック分周回路
CN108646072A (zh) 一种基于汉明距的触发产生装置
JP2016091088A (ja) 半導体集積回路の消費電力見積もり技術
JP2010237214A (ja) ジッタ測定装置、ジッタ算出器、ジッタ測定方法、プログラム、記録媒体、通信システム、および試験装置
JPS61199348A (ja) 非同期検出回路
WO2007091322A1 (ja) 信号生成装置、周期信号観測システム、集積回路、周期信号観測方法、集積回路の試験方法
JP2010041208A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240209