CN116736059B - 硅通孔检测电路及方法 - Google Patents

硅通孔检测电路及方法 Download PDF

Info

Publication number
CN116736059B
CN116736059B CN202210201963.2A CN202210201963A CN116736059B CN 116736059 B CN116736059 B CN 116736059B CN 202210201963 A CN202210201963 A CN 202210201963A CN 116736059 B CN116736059 B CN 116736059B
Authority
CN
China
Prior art keywords
silicon via
tested
equivalent
circuit
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210201963.2A
Other languages
English (en)
Other versions
CN116736059A (zh
Inventor
程伟杰
罗元钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210201963.2A priority Critical patent/CN116736059B/zh
Priority to PCT/CN2022/094516 priority patent/WO2023165030A1/zh
Priority to US17/823,583 priority patent/US20230280416A1/en
Publication of CN116736059A publication Critical patent/CN116736059A/zh
Application granted granted Critical
Publication of CN116736059B publication Critical patent/CN116736059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/04—Voltage dividers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本公开实施例提供一种硅通孔检测电路及方法，硅通孔检测电路包括待测硅通孔、等效可调电阻及反向输出电路；待测硅通孔的第一端连接等效可调电阻的第二端，第二端接地；反向输出电路的输入端与待测硅通孔的第一端连接；方法包括：将等效可调电阻的阻值调节至第一阻值，并将等效可调电阻的第一端的电压保持在预设电压值；其中，第一阻值为待测硅通孔对应的等效电阻的最大阻值。由于待测硅通孔的等效电阻与等效可调电阻构成分压电路，因此通过反向输出电路的输出端输出的信号，即可判断出待测硅通孔的等效电阻是否大于其最大阻值，进而判断出待测硅通孔是否存在缺陷。

Description

硅通孔检测电路及方法
技术领域
本公开实施例涉及检测电路技术领域，尤其涉及一种硅通孔(Through SiliconVia，简称TSV)检测方法及设备。
背景技术
TSV技术是集成电路中实现三维立体互连的关键技术，该技术可以使用TSV结构将裸芯片或多芯片模块层叠起来，使集成电路的封装体积大大减小。
目前，TSV生产工艺仍然处于研发阶段，制作工艺不够成熟，深亚微米级下的电镀工艺并不能完全保证金属铜的完全填充，由此填充的铜柱可能会出现空洞。而空洞会导致导电性下降，成为开路或者完全开路的状态，从而影响应用TSV进行封装的半导体器件的整体良率。
因此，如何有效检测TSV是否存在缺陷成为目前亟需解决的技术问题。
发明内容
本公开实施例提供一种硅通孔检测电路及方法，可以有效检测出TSV是否存在缺陷。
在一些实施例中，提供了一种硅通孔检测方法，应用于硅通孔检测电路，所述硅通孔检测电路包括待测硅通孔、等效可调电阻及反向输出电路；
所述待测硅通孔的第一端连接所述等效可调电阻的第二端，所述待测硅通孔的第二端接地；所述反向输出电路的输入端与所述待测硅通孔的第一端连接；所述方法包括：
将所述等效可调电阻的阻值调节至预设的第一阻值，并将所述等效可调电阻的第一端的电压保持在预设电压值；其中，所述第一阻值为所述待测硅通孔正常时对应的等效电阻的最大阻值；
根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔是否存在缺陷；其中，当所述待测硅通孔的第一端的电压大于所述预设电压值的一半时，所述反向输出电路的输出端输出低电平信号，当所述待测硅通孔的第一端的电压小于所述预设电压值的一半时，所述反向输出电路的输出端输出高电平信号。
在一种可行的实施方式中，所述根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔是否存在缺陷，包括：
当所述反向输出电路的输出端输出低电平信号时，确定所述待测硅通孔存在断路。
在一种可行的实施方式中，所述根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔是否存在缺陷，包括：
当所述反向输出电路的输出端输出高电平信号时，将所述等效可调电阻的阻值调节至预设的第二阻值；其中，所述第二阻值为所述待测硅通孔正常时对应的等效电阻的最小阻值；
若在所述等效可调电阻的阻值调节之后，所述反向输出电路的输出端输出低电平信号，则确定所述待测硅通孔正常；
若在所述等效可调电阻的阻值调节之后，所述反向输出电路的输出端输出高电平信号，则确定所述待测硅通孔存在短路。
在一种可行的实施方式中，在确定所述待测硅通孔存在断路之后，还包括：
将所述等效可调电阻的阻值调节至预设的至少一个第一采样电阻值；每个所述第一采样电阻值均大于所述第一阻值；
根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔对应的等效电阻的阻值范围。
在一种可行的实施方式中，在确定所述待测硅通孔正常之后，还包括：
将所述等效可调电阻的阻值调节至预设的至少一个第二采样电阻值，每个所述第二采样电阻值均大于所述第二阻值且小于所述第一阻值；
根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔对应的等效电阻的阻值范围。
在一种可行的实施方式中，在确定所述待测硅通孔存在短路之后，还包括：
将所述等效可调电阻的阻值调节至预设的至少一个第三采样电阻值，每个所述第三采样电阻值均小于所述第二阻值；
根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔对应的等效电阻的阻值范围。
在一种可行的实施方式中，所述硅通孔缺陷检测电路还包括第一开关电路与第二开关电路；所述待测硅通孔的第一端通过第二开关电路连接所述等效可调电阻的第二端，所述待测硅通孔的第二端通过所述第一开关电路接地；所述第一开关电路的第一端接地，第二端连接所述待测硅通孔的第二端；所述第二开关电路的第一端连接所述待测硅通孔的第一端，第二端连接所述等效可调电阻的第二端；
所述将所述等效可调电阻的第一端的电压保持在预设电压值之后，还包括：
导通所述第一开关电路与所述第二开关电路。
在一种可行的实施方式中，所述第一开关电路包括第一NMOS晶体管，所述第二开关电路包括第二NMOS晶体管；
所述第一NMOS晶体管的源极接地，漏极连接所述待测硅通孔的第二端；所述第二NMOS晶体管的源极连接所述待测硅通孔的第一端，漏极连接所述等效可调电阻的第二端；
所述导通所述第一开关电路与所述第二开关电路，包括：
分别将所述第一NMOS晶体管的栅极电压与所述第二NMOS晶体管的栅极电压调节为高电平，以使所述第一NMOS晶体管与所述第二NMOS晶体管导通。
在一种可行的实施方式中，所述硅通孔缺陷检测电路还包括锁存器电路与预充电电路；
所述锁存器电路包括第一PMOS晶体管与第三NMOS晶体管，所述第一PMOS晶体管的源极连接预设电源，漏极连接所述等效可调电阻的第一端，栅极连接所述反向输出电路的输出端；所述预设电源的输出电压为所述预设电压值；所述第三NMOS晶体管的源极接地，漏极连接所述等效可调电阻的第二端，栅极连接所述反向输出电路的输出端；所述预充电电路与所述待测硅通孔的第一端连接；
所述将所述等效可调电阻的第一端的电压保持在预设电压值，包括：
利用所述预充电电路，将所述待测硅通孔的第一端的电压调节至所述预设电压值。
在一种可行的实施方式中，所述预充电电路包括第二PMOS晶体管；所述第二PMOS晶体管的源极连接所述预设电源，漏极连接所述待测硅通孔的第一端，栅极连接预充电控制信号。
在一种可行的实施方式中，所述等效可调电阻包括第三PMOS晶体管，所述第三PMOS晶体管的源极连接所述第一PMOS晶体管的漏极，所述第三PMOS晶体管的漏极连接所述待测硅通孔的第一端；
所述将所述等效可调电阻的阻值调节至预设的第一阻值，包括：
调节所述第三PMOS晶体管的栅极电压，以使所述第三PMOS晶体管的等效电阻值为所述第一阻值。
在一些实施例中，提供了一种硅通孔检测电路，包括待测硅通孔、等效可调电阻及反向输出电路；
所述待测硅通孔的第一端连接所述等效可调电阻的第二端，所述待测硅通孔的第二端接地；所述反向输出电路的输入端与所述待测硅通孔的第一端连接；
所述等效可调电阻用于分压，所述等效可调电阻的阻值下限值小于第三阻值，且等效可调电阻的阻值上限值大于第四阻值，所述第三阻值为所述待测硅通孔正常时对应的等效电阻的最小阻值，所述第四阻值为所述待测硅通孔正常时对应的等效电阻的最大阻值；
所述反向输出电路用于根据所述待测硅通孔的第一端的电压输出低电平信号或者高电平信号。
在一种可行的实施方式中，所述等效可调电阻的第一端的电压保持在预设电压值时，如果所述待测硅通孔的第一端的电压大于所述预设电压值的一半，则所述反向输出电路输出的信号为低电平信号，如果所述待测硅通孔的第一端的电压小于所述预设电压值的一半，所述反向输出电路输出的信号为高电平信号。
在一种可行的实施方式中，所述硅通孔缺陷检测电路还包括第一开关电路与第二开关电路；所述第一开关电路的第一端接地，第二端连接所述待测硅通孔的第二端；所述第二开关电路的第一端连接所述待测硅通孔的第一端，第二端连接所述等效可调电阻的第二端。
在一种可行的实施方式中，所述第一开关电路包括第一NMOS晶体管，所述第二开关电路包括第二NMOS晶体管；
所述第一NMOS晶体管的源极接地，漏极连接所述待测硅通孔的第二端；所述第二NMOS晶体管的源极连接所述待测硅通孔的第一端，漏极连接所述等效可调电阻的第二端；
其中，当所述第一NMOS晶体管的栅极电压与所述第二NMOS晶体管的栅极电压为高电平时，所述第一NMOS晶体管与所述第二NMOS晶体管导通。
在一种可行的实施方式中，还包括锁存器电路与预充电电路；
所述锁存器电路包括第一PMOS晶体管与第三NMOS晶体管，所述第一PMOS晶体管的源极连接预设电源，漏极连接所述等效可调电阻的第一端，栅极连接所述反向输出电路的输出端；所述预设电源的输出电压为所述预设电压值；所述第三NMOS晶体管的源极接地，漏极连接所述等效可调电阻的第二端，栅极连接所述反向输出电路的输出端；所述预充电电路与所述待测硅通孔的第一端连接。
在一种可行的实施方式中，所述预充电电路包括第二PMOS晶体管；所述第二PMOS晶体管的源极连接所述预设电源，漏极连接所述待测硅通孔的第一端，栅极连接预充电控制信号。
在一种可行的实施方式中，所述等效可调电阻包括第三PMOS晶体管，所述第三PMOS晶体管的源极连接所述第一PMOS晶体管的漏极，漏极连接所述待测硅通孔的第一端，栅极连接电压可调电源。
本公开实施例提供的硅通孔检测电路及方法，由于待测硅通孔的等效电阻与等效可调电阻构成分压电路，因此通过比较待测硅通孔的第一端的电压是否大于预设电压值的一半，即可判断出待测硅通孔的等效电阻是否大于等效可调电阻；且由于等效可调电阻的阻值为待测硅通孔正常时对应的等效电阻的最大阻值，因此，根据待测硅通孔的等效电阻是否大于等效可调电阻，即可判断出待测硅通孔是否存在缺陷。
附图说明
图1为本公开实施例提供的一种硅通孔检测电路的结构示意图一；
图2为本公开实施例提供的一种硅通孔检测方法的流程示意图一；
图3为本公开实施例提供的一种硅通孔检测方法的流程示意图二；
图4为本公开实施例提供的一种硅通孔检测电路的结构示意图二；
图5为本公开实施例提供的一种硅通孔检测电路的结构示意图三。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。此外，虽然本公开中公开内容按照示范性一个或几个实例来介绍，但应理解，可以就这些公开内容的各个方面也可以单独构成一个完整实施方式。
需要说明的是，本公开中对于术语的简要说明，仅是为了方便理解接下来描述的实施方式，而不是意图限定本公开的实施方式。除非另有说明，这些术语应当按照其普通和通常的含义理解。
本公开中说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似或同类的对象或实体，而不必然意味着限定特定的顺序或先后次序，除非另外注明。应该理解这样使用的用语在适当情况下可以互换，例如能够根据本公开实施例图示或描述中给出那些以外的顺序实施。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖但不排他的包含，例如，包含了一系列组件的产品或设备不必限于清楚地列出的那些组件，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
本公开中使用的术语“模块”，是指任何已知或后来开发的硬件、软件、固件、人工智能、模糊逻辑或硬件或/和软件代码的组合，能够执行与该元件相关的功能。
TSV技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术，与以往的IC封装键合和使用凸点的叠加技术不同，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。
目前，TSV生产工艺仍然处于研发阶段，制作工艺不够成熟，深亚微米级下的电镀工艺并不能完全保证金属铜的完全填充，由此填充的铜柱可能会出现空洞。而空洞会导致导电性下降，成为开路或者完全开路的状态，从而影响应用TSV进行封装的半导体器件的整体良率。
面对上述技术问题，本公开提供了一种硅通孔检测电路与方法，通过建立分压检测电路的方式，可以准确判断出待测硅通孔是否存在缺陷。下面采用详细的实施例进行详细说明。
参照图1，图1为本公开实施例提供的一种硅通孔检测电路的结构示意图一。如图1所示，在本公开实施例中，上述硅通孔检测电路包括：
待测硅通孔TSV、等效可调电阻R1及反向输出电路INV1。
其中，待测硅通孔TSV可以等效为一个电阻R2。
其中，待测硅通孔TSV的第一端连接等效可调电阻R1的第二端，待测硅通孔TSV的第二端接地；反向输出电路INV1的输入端与待测硅通孔TSV的第一端连接。
可以理解的是，待测硅通孔TSV的等效电阻R2与等效可调电阻R1构成分压电路。
参照图2，图2为本公开实施例提供的一种硅通孔检测方法的流程示意图一。在一种可行的实施方式中，上述硅通孔检测方法包括：
S201、将等效可调电阻的阻值调节至预设的第一阻值，并将等效可调电阻的第一端的电压保持在预设电压值。
其中，上述第一阻值为待测硅通孔TSV在正常情况下对应的等效电阻R2的最大阻值。在一种可行的实施方式中，可以预先检测出同一类型的硅通孔在正常情况下的等效电阻的最大阻值与最小阻值。
其中，上述第一阻值小于待测硅通孔TSV处于断路时的阻值。
S202、根据反向输出电路INV1的输出端Vout输出的信号，确定待测硅通孔TSV是否存在缺陷。
在一种可行的实施方式中，在检测硅通孔TSV时，可以将等效可调电阻R1的第一端的电压保持在预设电压值VDD，然后检测反向输出电路INV1的输出端Vout输出的信号，并根据反向输出电路INV1的输出端Vout输出的信号，来确定待测硅通孔TSV是否存在缺陷。
其中，可以预先对反向输出电路INV1进行预配置，当待测硅通孔TSV的第一端的电压大于预设电压值VDD的一半时，反向输出电路INV1的输出端Vout输出低电平信号，当待测硅通孔TSV的第一端的电压小于预设电压值VDD的一半时，反向输出电路INV1的输出端Vout输出高电平信号。
可以理解的是，由于待测硅通孔TSV的等效电阻R2与等效可调电阻R1构成分压电路，因此通过比较待测硅通孔TSV的第一端的电压是否大于预设电压值VDD的一半，即可判断出待测硅通孔TSV的等效电阻R2的阻值是否大于等效可调电阻R1的阻值；另外，由于等效可调电阻R1此时的阻值为待测硅通孔TSV在正常情况下对应的等效电阻R2的最大阻值，因此，根据待测硅通孔TSV的等效电阻R2的阻值是否大于等效可调电阻R1的阻值，即可判断出待测硅通孔TSV是否断路。
在一些实施例中，当反向输出电路INV1的输出端Vout输出低电平信号时，表示待测硅通孔TSV的等效阻值R2的阻值大于其在正常情况下的最大阻值，因此此时可以确定待测硅通孔TSV存在断路。当反向输出电路INV1的输出端Vout输出高电平信号时，表示待测硅通孔TSV的等效阻值R2的阻值小于其在正常情况下最大阻值，因此可以确定待测硅通孔TSV正常或存在短路。
本公开实施例提供的硅通孔检测电路及方法，利用待测硅通孔TSV的等效阻值R2与等效可调电阻R1构成分压电路，然后通过比较待测硅通孔TSV的第一端的电压是否大于预设电压值的一半，来判断待测硅通孔TSV的等效电阻R2的阻值是否大于等效可调电阻R1的阻值；由于等效可调电阻R1的阻值为待测硅通孔TSV的等效阻值R2在正常情况下的最大阻值，因此，根据待测硅通孔TSV的等效阻值R2的阻值是否大于等效可调电阻R1的阻值，即可准确判断出待测硅通孔TSV是否存在断路。
在一些实施例中，在将等效可调电阻R1的阻值调节至上述第一阻值后，如果反向输出电路INV1的输出端Vout输出高电平信号，则表示待测硅通孔TSV的等效阻值R2的阻值小于其在正常情况下最大阻值，因此此时可以确定待测硅通孔TSV正常或存在短路。
在确定待测硅通孔TSV正常或存在短路后，在一些实施例中，可以进一步将等效可调电阻R1的阻值调节至预设的第二阻值。其中，该第二阻值为待测硅通孔TSV的等效电阻R2在正常情况下的最小阻值。
在一些实施例中，上述第二阻值大于待测硅通孔TSV在短路时的等效电阻的阻值。
其中，若在等效可调电阻R1的阻值调节为第二阻值之后，反向输出电路INV1的输出端Vout输出低电平信号，则表示待测硅通孔TSV正常。若在等效可调电阻R1的阻值调节之后，反向输出电路INV1的输出端Vout输出高电平信号，则表示待测硅通孔TSV存在短路。
可以理解的是，若在等效可调电阻R1的阻值调节为第二阻值之后，反向输出电路INV1的输出端Vout输出低电平信号，则表示待测硅通孔TSV的等效阻值R2的阻值大于其在正常情况下的最小阻值，因此可以确定待测硅通孔TSV正常。若在等效可调电阻R1的阻值调节为第二阻值之后，反向输出电路INV1的输出端Vout输出高电平信号，则表示待测硅通孔TSV的等效阻值R2的阻值小于其在正常情况下的最小阻值，因此可以确定待测硅通孔TSV短路。
为了更好的理解本公开实施例，参照图3，图3为本公开实施例提供的一种硅通孔检测方法的流程示意图二。在一种可行的实施方式中，上述硅通孔检测方法包括：
S301、将等效可调电阻的阻值调节至预设的第一阻值，并将等效可调电阻的第一端的电压保持在预设电压值。
其中，上述第一阻值为待测硅通孔在正常情况下对应的等效电阻的最大阻值。
S302、获取反向输出电路的输出端输出的信号，如果反向输出电路输出高电平信号，则继续执行S303；如果反向输出电路输出低电平信号，则确定待测硅通孔存在断路。
S303、将等效可调电阻的阻值调节至预设的第二阻值。其中，第二阻值为待测硅通孔正常时对应的等效电阻的最小阻值。
S304、获取反向输出电路的输出端输出的信号，如果反向输出电路输出高电平信号，则确定待测硅通孔存在短路；如果反向输出电路输出低电平信号，则确定待测硅通孔正常。
本公开实施例提供的硅通孔检测电路及方法，利用待测硅通孔的等效阻值与等效可调电阻构成分压电路，在进行检测时，将等效可调电阻的一端的电压保持在预设电压值，调节等效可调电阻的阻值至待测硅通孔正常时对应的等效电阻的最大阻值或最小阻值，然后根据反向输出电路的输出端输出的信号，即可准确确定出待测硅通孔是否正常，或者是否存在断路或短路。
可以理解的是，图3所示的流程图仅为示意图，不用作局限本公开实施例中各步骤的顺序，例如，可以先将等效可调电阻调节至待测硅通孔在正常情况下对应的等效电阻的最大阻值，用于确定待测硅通孔是否存在断路，再将等效可调电阻调节至待测硅通孔在正常情况下对应的等效电阻的最小阻值，用于确定待测硅通孔是否存在短路；也可以先将等效可调电阻调节至待测硅通孔在正常情况下对应的等效电阻的最小阻值，用于确定待测硅通孔是否存在短路，再将等效可调电阻调节至待测硅通孔在正常情况下对应的等效电阻的最大阻值，用于确定待测硅通孔是否存在断路。
在一些实施例中，参照图4，图4为本公开实施例提供的一种硅通孔检测电路的结构示意图二，在一种可行的实施方式中，上述硅通孔检测短路还包括：
第一开关电路、第二开关电路、预充电电路以及锁存器电路。
在一些实施例中，第一开关电路的第一端接地，第二端连接待测硅通孔TSV的第二端；第二开关电路的第一端连接待测硅通孔TSV的第一端，第二端连接等效可调电阻R1的第二端。
在一些实施例中，在非测试状态下，第一开关电路与第二开关电路处于断路状态，硅通孔TSV接入正常工作电路。测试过程中，在将等效可调电阻R1的第一端的电压保持在预设电压值之后，导通第一开关电路与第二开关电路。
在一些实施例中，锁存器电路可以采用PMOS晶体管与NMOS晶体管来实现；预充电电路可以采用PMOS晶体管来实现；等效可调电阻可以采用PMOS晶体管来实现。
可选的，上述第一开关电路与第二开关电路可以采用NMOS晶体管来实现。
为了更好的理解本公开实施例，参照图5，图5为本公开实施例提供的一种硅通孔检测电路的结构示意图三。如图5所示，在一些实施例中，上述硅通孔检测电路包括：
第一NMOS晶体管M0、待测硅通孔TSV、第二NMOS晶体管M1、第三NMOS晶体管M5、第二PMOS晶体管M2、第一PMOS晶体管M3、第三PMOS晶体管M4及反向输出电路INV1。
其中，第一NMOS晶体管M0的源极接地，漏极连接待测硅通孔TSV的第二端，栅极连接控制电源VCSL0。在一些实施例中，第一NMOS晶体管M0等效形成上述第一开关电路。待测硅通孔TSV可以等效为一个电阻R2。
第二NMOS晶体管M1的源极连接待测硅通孔TSV的第一端，漏极连接第三PMOS晶体管M4的漏极，栅极连接控制电源VCSL。在一些实施例中，第二NMOS晶体管M1等效形成上述第二开关电路。
在测试过程中，分别将第一NMOS晶体管M0的栅极电压与第二NMOS晶体管M1的栅极电压调节为高电平，从而使第一NMOS晶体管M0与第二NMOS晶体管M1导通。
在一些实施例中，第一PMOS晶体管M3与第三NMOS晶体管M5可以形成上述锁存器电路。
其中，第一PMOS晶体管M3的源极连接预设电源VDD，漏极连接第三PMOS晶体管M4的源极，栅极连接反向输出电路INV1的输出端。第三NMOS晶体管M5的源极接地，漏极连接第三PMOS晶体管M4的漏极，栅极连接反向输出电路INV1的输出端。
在一些实施例中，利用第二PMOS晶体管M2可以形成上述预充电电路。其中，第二PMOS晶体管M2的源极连接预设电源VDD，漏极连接第二NMOS晶体管M1的漏极，栅极连接预充电控制信号Vp。
在一些实施例中，利用第三PMOS晶体管M4可以形成上述等效可调电阻。其中，第三PMOS晶体管M4的栅极连接可调电压Vbias。在一些实施例中，通过调节可调电压Vbias来调节第三PMOS晶体管M4的等效电阻R1的阻值。
为了更好的理解本公开实施例，在一种可行的实施方式中，假设等效可调电阻R1的阻值可以调节为12个不同的阻值，分别为r0～r11。
其中，r0、r1、r2、……、r11的大小依次递增，且r4为待测硅通孔TSV正常时对应的等效电阻的最小阻值，r8为待测硅通孔TSV正常时对应的等效电阻的最大阻值。
上述硅通孔检测电路不在检测状态时：
VCSL0＝L(低电平，下同)，VCSL＝L，Vp＝H(高电平，下同)，此时硅通孔处于断路状态，且预充电电路处于断路状态，上述硅通孔检测电路无效。
上述硅通孔检测电路在检测状态时，上述硅通孔检测方法包括：
步骤1.调整Vbias，以将等效可调电阻R1的阻值调整为r8。
步骤2，预充电操作：锁存输入，将第二NMOS晶体管M1的漏极的电压V1预充电至预设电压值VDD。
当第二NMOS晶体管M1的漏极的电压V1预充电至预设电压值VDD，即反向输出电路的输入端为高电平时，则反向输出电路的输出端为低电平，第一PMOS晶体管M3导通且第三NMOS晶体管M5处于非导通状态。通过预充电操作能够给予反向输出电路、第一PMOS晶体管M3和第三NMOS晶体管M5一个初始态。
步骤3，传感操作：调节VCSL0＝H、VCSL＝H。
其中，在调节VCSL0＝H、VCSL＝H后，V1＝VDD*(R2/(R1+R2))。
此时，如果V1>VDD/2，则反向输出电路INV1的输出端Vout输出低电平信号，即Vout＝L，表示R2＞r8，此种情况下可以确定待测硅通孔TSV存在断路。
如果V1＜VDD/2，反向输出电路INV1的输出端Vout输出高电平信号，即Vout＝H，表示R2＜r8，此种情况下待测硅通孔TSV正常或存在短路。继续步骤4。
步骤4，调整Vbias，以将等效可调电阻R1的阻值调整为r4。
重复步骤2、3.
如果V1>VDD/2，则反向输出电路INV1的输出端Vout输出低电平信号，即Vout＝L，表示R2＞r4，此种情况下可以确定待测硅通孔TSV正常。
如果V1＜VDD/2，则反向输出电路INV1的输出端Vout输出高电平信号，即Vout＝H，表示R2＜r4，此种情况下可以确定待测硅通孔TSV短路。
本公开实施例提供的硅通孔检测电路及方法，利用待测硅通孔的等效阻值与等效可调电阻构成分压电路，在进行检测时，将等效可调电阻的一端的电压保持在预设电压值，调节等效可调电阻的阻值至待测硅通孔正常时对应的等效电阻的最大阻值或最小阻值，然后根据反向输出电路的输出端输出的信号，即可准确确定出待测硅通孔是否正常，或者是否存在断路或短路。
在一些实施例中，在确定待测硅通孔存在断路之后，上述硅通孔检测方法还包括：
将等效可调电阻的阻值调节至预设的至少一个第一采样电阻值；根据反向输出电路的输出端输出的信号，确定待测硅通孔对应的等效电阻的阻值范围。其中，上述每个第一采样电阻值均大于待测硅通孔正常时对应的等效电阻的最大阻值。
在一种可行的实施方式中，仍旧参照图5，假设等效可调电阻R1的阻值可以调节为12个不同的阻值，分别为r0～r11。其中，r0、r1、r2、……、r11的大小依次递增，且r4为待测硅通孔TSV正常时对应的等效电阻的最小阻值，r8为待测硅通孔TSV正常时对应的等效电阻的最大阻值。
在确定待测硅通孔存在断路之后，上述硅通孔检测方法还包括：
步骤1，调整Vbias，以将等效可调电阻R1的阻值调整为r11。
步骤2，预充电操作：锁存输入，将第二NMOS晶体管M1的漏极的电压V1预充电至VDD。
步骤3，传感操作：调节VCSL0＝H、VCSL＝H。
其中，在调节VCSL0＝H、VCSL＝H后，V1＝VDD*(R2/(R1+R2))。
此时，如果V1>VDD/2，则反向输出电路INV1的输出端Vout输出低电平信号，即Vout＝L，表示R2＞r11。此种情况下可以确定待测硅通孔对应的等效电阻R2的阻值范围为R2＞r11。
如果V1＜VDD/2，则反向输出电路INV1的输出端Vout输出高电平信号，即Vout＝H，表示R2＜r11。此种情况下继续步骤4。
步骤4，调整Vbias，以将等效可调电阻R1的阻值调整为r10。
重复上述步骤2与步骤3。
此时，如果V1>VDD/2，则反向输出电路INV1的输出端Vout输出低电平信号，即Vout＝L，表示R2＞r10。此种情况下可以确定待测硅通孔对应的等效电阻R2的阻值范围为r10<R2＜r11。
如果V1＜VDD/2，则反向输出电路INV1的输出端Vout输出高电平信号，即Vout＝H，表示R2＜r10。此种情况下继续步骤5。
步骤5，调整Vbias，以将等效可调电阻R1的阻值调整为r9。
重复上述步骤2与步骤3。
此时，如果V1>VDD/2，则反向输出电路INV1的输出端Vout输出低电平信号，即Vout＝L，表示R2＞r9。此种情况下可以确定待测硅通孔对应的等效电阻R2的阻值范围为r9<R2＜r10。
如果V1＜VDD/2，则反向输出电路INV1的输出端Vout输出高电平信号，即Vout＝H，表示R2＜r9。此种情况下可以确定待测硅通孔对应的等效电阻R2的阻值范围为r8<R2＜r9。
本公开实施例所提供的硅通孔检测方法，在确定待测硅通孔存在断路之后，将等效可调电阻的阻值调节至预设的至少一个采样电阻值，然后根据反向输出电路的输出端输出的信号，可以检测出待测硅通孔对应的等效电阻的阻值范围。其中，上述各个采样电阻值均大于待测硅通孔正常时对应的等效电阻的最大阻值。
在一些实施例中，在确定待测硅通孔TSV正常时，可以将等效可调电阻的阻值调节至预设的至少一个第二采样电阻值，然后根据反向输出电路INV1的输出端Vout输出的信号，确定所述待测硅通孔对应的等效电阻的阻值范围。其中，每个第二采样电阻值均大于上述第二阻值且小于上述第一阻值。
在一种可行的实施方式中，仍旧参照图5，假设等效可调电阻R1的阻值可以调节为12个不同的阻值，分别为r0～r11。其中，r0、r1、r2、……、r11的阻值依次递增，且r4为待测硅通孔TSV正常时对应的等效电阻的最小阻值，r8为待测硅通孔TSV正常时对应的等效电阻的最大阻值。
在确定待测硅通孔正常之后，上述硅通孔检测方法还包括：
步骤1，调整Vbias，以将等效可调电阻R1的阻值调整为r7。
步骤2，预充电操作：锁存输入，将第二NMOS晶体管M1的漏极的电压V1预充电至VDD。
步骤3，传感操作：调节VCSL0＝H、VCSL＝H。
其中，在调节VCSL0＝H、VCSL＝H后，V1＝VDD*(R2/(R1+R2))。
此时，如果V1>VDD/2，则反向输出电路INV1的输出端Vout输出低电平信号，即Vout＝L，表示R2＞r7。此种情况下可以确定待测硅通孔对应的等效电阻R2的阻值范围为r7＜R2＜r8。
如果V1＜VDD/2，则反向输出电路INV1的输出端Vout输出高电平信号，即Vout＝H，表示R2＜r7。此种情况下继续步骤4。
步骤4，调整Vbias，以将等效可调电阻R1的阻值调整为r6。
重复上述步骤2与步骤3。
此时，如果V1>VDD/2，则反向输出电路INV1的输出端Vout输出低电平信号，即Vout＝L，表示R2＞r6。此种情况下可以确定待测硅通孔对应的等效电阻R2的阻值范围为r6<R2＜r7。
如果V1＜VDD/2，则反向输出电路INV1的输出端Vout输出高电平信号，即Vout＝H，表示R2＜r6。此种情况下继续步骤5。
步骤5，调整Vbias，以将等效可调电阻R1的阻值调整为r5。
重复上述步骤2与步骤3。
此时，如果V1>VDD/2，则反向输出电路INV1的输出端Vout输出低电平信号，即Vout＝L，表示R2＞r5。此种情况下可以确定待测硅通孔对应的等效电阻R2的阻值范围为r5<R2＜r6。
如果V1＜VDD/2，则反向输出电路INV1的输出端Vout输出高电平信号，即Vout＝H，表示R2＜r5。此种情况下可以确定待测硅通孔对应的等效电阻R2的阻值范围为r4<R2＜r5。
本公开实施例所提供的硅通孔检测方法，在确定待测硅通孔正常之后，将等效可调电阻的阻值调节至预设的至少一个采样电阻值，然后根据反向输出电路的输出端输出的信号，可以检测出待测硅通孔对应的等效电阻的阻值范围。其中，上述各个采样电阻值大于待测硅通孔正常时对应的等效电阻的最小阻值，且小于待测硅通孔正常时对应的等效电阻的最大阻值。
在一些实施例中，在确定待测硅通孔TSV短路时，可以将等效可调电阻的阻值调节至预设的至少一个第三采样电阻值，然后根据反向输出电路INV1的输出端Vout输出的信号，确定所述待测硅通孔对应的等效电阻的阻值范围。其中，每个第三采样电阻值均小于待测硅通孔TSV正常时对应的等效电阻的最小阻值。
在一种可行的实施方式中，仍旧参照图5，假设等效可调电阻R1的阻值可以调节为12个不同的阻值，分别为r0～r11。其中，r0、r1、r2、……、r11的阻值依次递增，且r4为待测硅通孔TSV正常时对应的等效电阻的最小阻值，r8为待测硅通孔TSV正常时对应的等效电阻的最大阻值。
在确定待测硅通孔短路之后，上述硅通孔检测方法还包括：
步骤1，调整Vbias，以将等效可调电阻R1的阻值调整为r3。
步骤2，预充电操作：锁存输入，将第二NMOS晶体管M1的漏极的电压V1预充电至VDD。
步骤3，传感操作：调节VCSL0＝H、VCSL＝H。
其中，在调节VCSL0＝H、VCSL＝H后，V1＝VDD*(R2/(R1+R2))。
此时，如果V1>VDD/2，则反向输出电路INV1的输出端Vout输出低电平信号，即Vout＝L，表示R2＞r3。此种情况下可以确定待测硅通孔对应的等效电阻R2的阻值范围为r3＜R2＜r4。
如果V1＜VDD/2，则反向输出电路INV1的输出端Vout输出高电平信号，即Vout＝H，表示R2＜r3。此种情况下继续步骤4。
步骤4，调整Vbias，以将等效可调电阻R1的阻值调整为r2。
重复上述步骤2与步骤3。
此时，如果V1>VDD/2，则反向输出电路INV1的输出端Vout输出低电平信号，即Vout＝L，表示R2＞r2。此种情况下可以确定待测硅通孔对应的等效电阻R2的阻值范围为r2<R2＜r3。
如果V1＜VDD/2，则反向输出电路INV1的输出端Vout输出高电平信号，即Vout＝H，表示R2＜r2。此种情况下继续步骤5。
步骤5，调整Vbias，以将等效可调电阻R1的阻值调整为r1。
重复上述步骤2与步骤3。
此时，如果V1>VDD/2，则反向输出电路INV1的输出端Vout输出低电平信号，即Vout＝L，表示R2＞r1。此种情况下可以确定待测硅通孔对应的等效电阻R2的阻值范围为r1<R2＜r2。
如果V1＜VDD/2，则反向输出电路INV1的输出端Vout输出高电平信号，即Vout＝H，表示R2＜r1。此种情况下继续步骤6。
步骤6，调整Vbias，以将等效可调电阻R1的阻值调整为r0。
重复上述步骤2与步骤3。
此时，如果V1>VDD/2，则反向输出电路INV1的输出端Vout输出低电平信号，即Vout＝L，表示R2＞r0。此种情况下可以确定待测硅通孔对应的等效电阻R2的阻值范围为r0<R2＜r1。
如果V1＜VDD/2，则反向输出电路INV1的输出端Vout输出高电平信号，即Vout＝H，表示R2＜r0。此种情况下可以确定待测硅通孔对应的等效电阻R2的阻值范围为R2＜r0。
本公开实施例所提供的硅通孔检测方法，在确定待测硅通孔短路之后，将等效可调电阻的阻值调节至预设的至少一个采样电阻值，然后根据反向输出电路的输出端输出的信号，可以检测出待测硅通孔对应的等效电阻的阻值范围。其中，上述采样电阻值均小于待测硅通孔TSV正常时对应的等效电阻的最小阻值。
在本公开所提供的几个实施例中，应该理解到，所揭露的电路和方法，可以通过其它的方式实现。例如，以上所描述的实施例仅仅是示意性的，例如，电路模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (14)

1.一种硅通孔检测方法，其特征在于，应用于硅通孔检测电路，所述硅通孔检测电路包括待测硅通孔、等效可调电阻及反向输出电路；
所述待测硅通孔的第一端连接所述等效可调电阻的第二端，所述待测硅通孔的第二端接地；所述反向输出电路的输入端与所述待测硅通孔的第一端连接；所述方法包括：
将所述等效可调电阻的阻值调节至预设的第一阻值，并将所述等效可调电阻的第一端的电压保持在预设电压值；其中，所述第一阻值为所述待测硅通孔正常时对应的等效电阻的最大阻值；
根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔是否存在缺陷；其中，当所述待测硅通孔的第一端的电压大于所述预设电压值的一半时，所述反向输出电路的输出端输出低电平信号，当所述待测硅通孔的第一端的电压小于所述预设电压值的一半时，所述反向输出电路的输出端输出高电平信号；
所述硅通孔缺陷检测电路还包括第一开关电路与第二开关电路；所述待测硅通孔的第一端通过第二开关电路连接所述等效可调电阻的第二端，所述待测硅通孔的第二端通过所述第一开关电路接地；所述第一开关电路的第一端接地，第二端连接所述待测硅通孔的第二端；所述第二开关电路的第一端连接所述待测硅通孔的第一端，第二端连接所述等效可调电阻的第二端；
所述将所述等效可调电阻的第一端的电压保持在预设电压值之后，还包括：
导通所述第一开关电路与所述第二开关电路；
所述第一开关电路包括第一NMOS晶体管，所述第二开关电路包括第二NMOS晶体管；所述第一NMOS晶体管的源极接地，漏极连接所述待测硅通孔的第二端；所述第二NMOS晶体管的源极连接所述待测硅通孔的第一端，漏极连接所述等效可调电阻的第二端；
所述导通所述第一开关电路与所述第二开关电路，包括：
分别将所述第一NMOS晶体管的栅极电压与所述第二NMOS晶体管的栅极电压调节为高电平，以使所述第一NMOS晶体管与所述第二NMOS晶体管导通。
2.根据权利要求1所述的方法，其特征在于，所述根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔是否存在缺陷，包括：
当所述反向输出电路的输出端输出低电平信号时，确定所述待测硅通孔存在断路。
3.根据权利要求1所述的方法，其特征在于，所述根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔是否存在缺陷，包括：
当所述反向输出电路的输出端输出高电平信号时，将所述等效可调电阻的阻值调节至预设的第二阻值；其中，所述第二阻值为所述待测硅通孔正常时对应的等效电阻的最小阻值；
若在所述等效可调电阻的阻值调节之后，所述反向输出电路的输出端输出低电平信号，则确定所述待测硅通孔正常；
若在所述等效可调电阻的阻值调节之后，所述反向输出电路的输出端输出高电平信号，则确定所述待测硅通孔存在短路。
4.根据权利要求2所述的方法，其特征在于，在确定所述待测硅通孔存在断路之后，还包括：
将所述等效可调电阻的阻值调节至预设的至少一个第一采样电阻值；每个所述第一采样电阻值均大于所述第一阻值；
根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔对应的等效电阻的阻值范围。
5.根据权利要求3所述的方法，其特征在于，在确定所述待测硅通孔正常之后，还包括：
将所述等效可调电阻的阻值调节至预设的至少一个第二采样电阻值，每个所述第二采样电阻值均大于所述第二阻值且小于所述第一阻值；
根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔对应的等效电阻的阻值范围。
6.根据权利要求3所述的方法，其特征在于，在确定所述待测硅通孔存在短路之后，还包括：
将所述等效可调电阻的阻值调节至预设的至少一个第三采样电阻值，每个所述第三采样电阻值均小于所述第二阻值；
根据所述反向输出电路的输出端输出的信号，确定所述待测硅通孔对应的等效电阻的阻值范围。
7.根据权利要求1所述的方法，其特征在于，所述硅通孔缺陷检测电路还包括锁存器电路与预充电电路；
所述锁存器电路包括第一PMOS晶体管与第三NMOS晶体管，所述第一PMOS晶体管的源极连接预设电源，漏极连接所述等效可调电阻的第一端，栅极连接所述反向输出电路的输出端；所述预设电源的输出电压为所述预设电压值；所述第三NMOS晶体管的源极接地，漏极连接所述等效可调电阻的第二端，栅极连接所述反向输出电路的输出端；所述预充电电路与所述待测硅通孔的第一端连接；
所述将所述等效可调电阻的第一端的电压保持在预设电压值，包括：
利用所述预充电电路，将所述待测硅通孔的第一端的电压调节至所述预设电压值。
8.根据权利要求7所述的方法，其特征在于，所述预充电电路包括第二PMOS晶体管；所述第二PMOS晶体管的源极连接所述预设电源，漏极连接所述待测硅通孔的第一端，栅极连接预充电控制信号。
9.根据权利要求7所述的方法，其特征在于，所述等效可调电阻包括第三PMOS晶体管，所述第三PMOS晶体管的源极连接所述第一PMOS晶体管的漏极，所述第三PMOS晶体管的漏极连接所述待测硅通孔的第一端；
所述将所述等效可调电阻的阻值调节至预设的第一阻值，包括：
调节所述第三PMOS晶体管的栅极电压，以使所述第三PMOS晶体管的等效电阻值为所述第一阻值。
10.一种硅通孔检测电路，其特征在于，包括待测硅通孔、等效可调电阻及反向输出电路；
所述待测硅通孔的第一端连接所述等效可调电阻的第二端，所述待测硅通孔的第二端接地；所述反向输出电路的输入端与所述待测硅通孔的第一端连接；
所述等效可调电阻用于分压，所述等效可调电阻的阻值下限值小于第三阻值，且等效可调电阻的阻值上限值大于第四阻值，所述第三阻值为所述待测硅通孔正常时对应的等效电阻的最小阻值，所述第四阻值为所述待测硅通孔正常时对应的等效电阻的最大阻值；
所述反向输出电路用于根据所述待测硅通孔的第一端的电压输出低电平信号或者高电平信号；
所述硅通孔缺陷检测电路还包括第一开关电路与第二开关电路；所述第一开关电路的第一端接地，第二端连接所述待测硅通孔的第二端；所述第二开关电路的第一端连接所述待测硅通孔的第一端，第二端连接所述等效可调电阻的第二端；
所述第一开关电路包括第一NMOS晶体管，所述第二开关电路包括第二NMOS晶体管；所述第一NMOS晶体管的源极接地，漏极连接所述待测硅通孔的第二端；所述第二NMOS晶体管的源极连接所述待测硅通孔的第一端，漏极连接所述等效可调电阻的第二端；其中，当所述第一NMOS晶体管的栅极电压与所述第二NMOS晶体管的栅极电压为高电平时，所述第一NMOS晶体管与所述第二NMOS晶体管导通。
11.根据权利要求10所述的硅通孔检测电路，其特征在于，所述等效可调电阻的第一端的电压保持在预设电压值时，如果所述待测硅通孔的第一端的电压大于所述预设电压值的一半，则所述反向输出电路输出的信号为低电平信号，如果所述待测硅通孔的第一端的电压小于所述预设电压值的一半，所述反向输出电路输出的信号为高电平信号。
12.根据权利要求10所述的硅通孔检测电路，其特征在于，还包括锁存器电路与预充电电路；
所述锁存器电路包括第一PMOS晶体管与第三NMOS晶体管，所述第一PMOS晶体管的源极连接预设电源，漏极连接所述等效可调电阻的第一端，栅极连接所述反向输出电路的输出端；所述预设电源的输出电压为预设电压值；所述第三NMOS晶体管的源极接地，漏极连接所述等效可调电阻的第二端，栅极连接所述反向输出电路的输出端；所述预充电电路与所述待测硅通孔的第一端连接。
13.根据权利要求12所述的硅通孔检测电路，其特征在于，所述预充电电路包括第二PMOS晶体管；所述第二PMOS晶体管的源极连接所述预设电源，漏极连接所述待测硅通孔的第一端，栅极连接预充电控制信号。
14.根据权利要求12所述的硅通孔检测电路，其特征在于，所述等效可调电阻包括第三PMOS晶体管，所述第三PMOS晶体管的源极连接所述第一PMOS晶体管的漏极，漏极连接所述待测硅通孔的第一端，栅极连接电压可调电源。
CN202210201963.2A 2022-03-02 2022-03-02 硅通孔检测电路及方法 Active CN116736059B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210201963.2A CN116736059B (zh) 2022-03-02 2022-03-02 硅通孔检测电路及方法
PCT/CN2022/094516 WO2023165030A1 (zh) 2022-03-02 2022-05-23 硅通孔检测电路及方法
US17/823,583 US20230280416A1 (en) 2022-03-02 2022-08-31 Through silicon via detection circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210201963.2A CN116736059B (zh) 2022-03-02 2022-03-02 硅通孔检测电路及方法

Publications (2)

Publication Number Publication Date
CN116736059A CN116736059A (zh) 2023-09-12
CN116736059B true CN116736059B (zh) 2024-06-07

Family

ID=87882787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210201963.2A Active CN116736059B (zh) 2022-03-02 2022-03-02 硅通孔检测电路及方法

Country Status (2)

Country Link
CN (1) CN116736059B (zh)
WO (1) WO2023165030A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2541415A1 (en) * 2011-06-30 2013-01-02 Imec Fault mode circuits
CN105405785A (zh) * 2015-11-05 2016-03-16 合肥工业大学 一种基于仲裁器的绑定前硅通孔测试结构
CN106199382A (zh) * 2016-07-06 2016-12-07 合肥工业大学 一种基于游标环的绑定前硅通孔测试结构
CN206057425U (zh) * 2016-07-31 2017-03-29 盈甲医疗器械制造（上海）有限公司 容限范围可调的直流电压检测系统
CN106771985A (zh) * 2017-02-20 2017-05-31 中国人民解放军国防科学技术大学 一种弱短路故障测试电路及其测试方法
CN111323694A (zh) * 2020-03-26 2020-06-23 安徽财经大学 一种基于桥结构的硅通孔开路故障测试结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012078332A (ja) * 2009-10-09 2012-04-19 Elpida Memory Inc 半導体装置、半導体装置の試験方法、及びデータ処理システム。
KR101772808B1 (ko) * 2016-03-18 2017-08-30 연세대학교 산학협력단 Tsv 테스트 및 분석 회로 및 테스트 방법
WO2020098740A1 (en) * 2018-11-16 2020-05-22 Changxin Memory Technologies, Inc. Through-silicon via detecting circuit, method and integrated circuit having the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2541415A1 (en) * 2011-06-30 2013-01-02 Imec Fault mode circuits
CN105405785A (zh) * 2015-11-05 2016-03-16 合肥工业大学 一种基于仲裁器的绑定前硅通孔测试结构
CN106199382A (zh) * 2016-07-06 2016-12-07 合肥工业大学 一种基于游标环的绑定前硅通孔测试结构
CN206057425U (zh) * 2016-07-31 2017-03-29 盈甲医疗器械制造（上海）有限公司 容限范围可调的直流电压检测系统
CN106771985A (zh) * 2017-02-20 2017-05-31 中国人民解放军国防科学技术大学 一种弱短路故障测试电路及其测试方法
CN111323694A (zh) * 2020-03-26 2020-06-23 安徽财经大学 一种基于桥结构的硅通孔开路故障测试结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于自定义探针的绑定前TSV测试方法;方旭;俞洋;彭喜元;;仪器仪表学报;20180515(第05期);144-154 *

Also Published As

Publication number Publication date
WO2023165030A1 (zh) 2023-09-07
CN116736059A (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
KR101094916B1 (ko) 반도체 장치의 테스트 회로 및 방법
KR101762768B1 (ko) 고속 입력-출력 디바이스들의 테스트
US9285417B2 (en) Low-voltage IC test for defect screening
US20140266291A1 (en) Method, device and system for automatic detection of defects in tsv vias
US9607684B2 (en) Circuit-level abstraction of multigate devices using two-dimensional technology computer aided design
US7345935B2 (en) Semiconductor wafer and method for testing ferroelectric memory device
US9835680B2 (en) Method, device and computer program product for circuit testing
KR102589004B1 (ko) 반도체 불량 분석 장치 및 그것의 불량 분석 방법
US10169510B2 (en) Dynamic fault model generation for diagnostics simulation and pattern generation
Yi et al. A pulse shrinking-based test solution for prebond through silicon via in 3-D ICs
US10768222B1 (en) Method and apparatus for direct testing and characterization of a three dimensional semiconductor memory structure
US10319456B2 (en) Apparatus and method for measuring performance of memory array
Arumí et al. Prebond testing of weak defects in TSVs
CN115656769A (zh) Fpga多芯片的并行测试方法、装置和计算机设备
Karmani et al. Design and test challenges in Nano-scale analog and mixed CMOS technology
CN116736059B (zh) 硅通孔检测电路及方法
Hashizume et al. A built-in supply current test circuit for electrical interconnect tests of 3D ICs
US20230280416A1 (en) Through silicon via detection circuit and method
CN203631540U (zh) 测试结构
Huang et al. PLL-assisted timing circuit for accurate TSV leakage binning
Dai et al. A scan-based pre-bond test of through-silicon vias with open and short defects
KR101524409B1 (ko) 3차원 반도체의 테스트 장치
Mayahinia et al. An efficient test strategy for detection of electromigration impact in advanced finfet memories
US11682465B2 (en) Reliable through-silicon vias
Ohtani et al. A defect level monitor of resistive open defect at interconnects in 3D ICs by injected charge volume

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant