CN105405785A - 一种基于仲裁器的绑定前硅通孔测试结构 - Google Patents

Abstract

本发明公开了一种基于仲裁器的绑定前硅通孔测试结构，针对现有TSV测试方案只能够检测单种故障以及测试精度不高可检测故障范围窄的难题，实现对电阻开路故障、泄漏故障以及两种故障共存的TSV检测。包括参考延时电路、被测TSV模块电路、仲裁器电路、输入节点In、输出节点Out1和输出节点Out2。依次将被测TSV的延迟时间与不同的参考延迟时间比较，仲裁器电路给出比较结果，确定被测TSV是否存在故障以及存在故障的级别。本发明可以有效的检测出存在电阻开路故障、泄漏故障以及两种故障共存的TSV，具有精度高、可检测故障范围广、提供故障分级功能等优点。

Description

一种基于仲裁器的绑定前硅通孔测试结构

技术领域

本发明涉及超大规模集成电路测试技术领域，具体是一种基于仲裁器的绑定前硅通孔测试结构。

背景技术

基于硅通孔（Through-SiliconVia，TSV）的三维集成电路极大地推动了集成电路行业的发展。与传统的二维集成电路不同，三维集成电路通过TSV把多个晶片垂直堆叠，使得它拥有功耗低、带宽高、面积小、性能好、支持异构集成等优点。据估计，基于TSV垂直互连的三维集成电路功耗降低50%，带宽提高8倍，堆叠存储器缩小35%。

当前TSV的制造工艺还不成熟，TSV可能存在微孔和针孔缺陷，这些缺陷导致TSV产生电阻开路故障和泄漏故障，严重降低了三维集成电路的良率和可靠性，因此三维集成电路的TSV测试非常必要。近期国内外许多著名研究结构和学者的学术研究都涉及了三维集成电路TSV的测试，如绑定前TSV测试、绑定后TSV测试等。绑定前测试主要检测TSV是否存在制造缺陷，绑定后测试则检测TSV在绑定过程中是否引入新的缺陷。绑定前阶段晶片未薄化时，TSV底端埋于衬底中限制了TSV的可观察性；在晶片薄化后，虽然TSV底端露出可以访问，但由于测试探针的最小间距远大于TSV的间距，使用探针测试TSV非常困难，绑定前测试仍面临着巨大的挑战。此外，在绑定前阶段检测出故障TSV能够明显增加三维集成电路堆叠的良率，因此绑定前进行TSV测试尤为重要。

采用PMOS管漏电流的方法可以检测TSV的泄漏故障，通过检测发生泄漏故障的泄漏电阻大小来判断TSV是否存在泄漏故障。采用电桥电路的方法可以检测TSV的完全开路故障，比较被测TSV与无故障TSV电容大小来判断TSV是否存在完全开路故障。这类方法只能够检测单类故障且可检测故障范围有限，严重降低了整体三维集成电路的良率。

基于环形振荡器的方法可以检测出TSV的单种电阻开路故障和单种泄漏故障。该方法把TSV作为环形振荡器的负载，通过比较被测TSV的环形振荡器振荡周期与无故障TSV振荡周期来判断TSV是否存在故障。然而该种方法有以下问题：1）测试精度较低，并且能检测的故障范围有限。2）当一个TSV同时存在电阻开路故障和泄漏故障时，两种故障对于环形振荡器振荡周期有着相反的影响，会使得故障效应相互抵消从而导致误测。

发明内容本发明的目的是提供一种基于仲裁器的绑定前硅通孔测试结构，以克服现有TSV测试方案中存在的不足，该硅通孔测试结构可以检测电阻开路故障、泄漏故障以及两种故障共存情况下的TSV，测试精度高且可检测故障范围广，并且提供TSV故障严重程度分级的功能。

为了达到上述目的，本发明所采用的技术方案为：

一种基于仲裁器的绑定前硅通孔测试结构，其特征在于：包括参考延时电路、被测TSV模块电路、仲裁器电路、输入节点In、输出节点Out1、输出节点Out2，其中：

所述参考延时电路由第一反相器、第二反相器、第三反相器、第四反相器、第一电容、第二电容、第三电容、第四电容、第一四选一多路选择器、第五反相器构成，其中第一反相器、第二反相器、第三反相器、第四反相器的输入端共接至输入节点In，第一反相器、第二反相器、第三反相器、第四反相的输出端一一对应与第一四选一多路选择器的四个输入端连接，且第一反相器、第二反相器、第三反相器、第四反相的输出端还一一对应通过第一电容、第二电容、第三电容、第四电容与地相连接，第一四选一多路选择器的输出端与第五反相器输入端连接，第五反相器输出端连接至仲裁器电路；

所述被测TSV模块电路由第六反相器、被测TSV、第二四选一多路选择器、第七反相器构成，其中第六反相器的输入端连接至输入节点In，第六反相器的输出端分别连接至被测TSV、第二四选一多路选择器的四个输入端，第二四选一多路选择器的输出端与第七反相器的输入端连接，第七反相器的输出端连接至仲裁器电路；

所述仲裁器电路由第一与非门、第二与非门、第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管构成，所述参考延时电路中第五反相器输出端与第一与非门的输入端a相连接，被测TSV模块电路中第七反相器的输出端与第二与非门的输入端b相连接，第一与非门的输出端分别与第二与非门的输入端a、第一PMOS管的栅极、第一NMOS管的栅极、第二PMOS管的源极连接，第二与非门的输出端分别与第一与非门的输入端b、第二PMOS管的栅极、第二NMOS管的栅极、第一PMOS管的源极连接，第一PMOS管的漏极与第一NMOS管的漏极共接至输出节点Out1，第二PMOS管的漏极与第二NMOS管的漏极共接至输出节点Out2，第一NMOS管的源极、第二NMOS管的源极分别与地相连接。

所述的一种基于仲裁器的绑定前硅通孔测试结构，其特征在于：设无故障的TSV的等效电容为C，参考延时电路中的第一电容、第二电容、第三电容、第四电容的容值分别为略小于C的0.999C、0.995C、0.99C、0.9C。

所述的一种基于仲裁器的绑定前硅通孔测试结构，其特征在于：所述第一反相器、第二反相器、第三反相器、第四反相器以及第六反相器的参数完全相同；第一四选一多路选择器与第二四选一多路选择器的参数完全相同；第五反相器与第七反相器的参数完全相同；第一与非门与第二与非门的参数完全相同；第一PMOS管与第二PMOS管的参数完全相同；第一NMOS管与第二NMOS管的参数完全相同。

本发明的有益效果为：

本发明利用发生故障TSV的延迟时间变小的原理，比较高电平信号通过被测TSV模块电路以及参考延时电路的延迟时间，在被测TSV模块延迟时间大于参考延时电路的延迟时间时认定该被测TSV无故障，否则该被测TSV存在故障；其延迟时间比较结果由仲裁器电路给出。被测TSV延迟时间与不同的参考延迟时间相比，可对其延迟进行区间定位，实现TSV故障分级。该发明能够有效的检测出电阻开路故障、泄漏故障以及两种故障共存的TSV；且具有测试精度高、可检测故障范围广等优点。

附图说明

图1是最基本的基于仲裁器的绑定前硅通孔测试结构原理图。

图2是本发明所述的基于仲裁器的绑定前硅通孔测试结构原理图。

图3是仲裁器电路结构的真值表。

具体实施方式

发明一种基于仲裁器的绑定前硅通孔测试结构，包括参考延时电路、被测TSV模块电路、仲裁器电路、输入节点In、输出节点Out1和输出节点Out2；所述参考延时电路依次包括有第一反相器1、第二反相器2、第三反相器3、第四反相器4、第一电容5、第二电容6、第三电容7、第四电容8、第一四选一多路选择器9、第五反相器10；被测TSV模块电路依次包括第六反相器11、被测TSV12、第二四选一多路选择器13、第七反相器14；仲裁器电路依次包括第一与非门15、第二与非门16、第一PMOS管17、第一NMOS管18、第二PMOS管19、第二NMOS管20；

其中，输入节点In为第一反相器1、第二反相器2、第三反相器3、第四反相器4、第六反相器11的输入端；第一反相器1输出端分别与第一电容5顶端、第一四选一多路选择器9的输入端三相连接；第二反相器2输出端分别与第二电容6顶端、第一四选一多路选择器9的输入端二相连接；第三反相器3输出端分别与第三电容7顶端、第一四选一多路选择器9的输入端一相连接；第四反相器4输出端分别与第四电容8顶端、第一四选一多路选择器9的输入端零相连接；第一电容5、第二电容6、第三电容7、第四电容8的底端分别与地线连接；第一四选一多路选择器9的输出端与第五反相器10的输入端相连接；第六反相器11的输出端分别与被测TSV12、第二四选一多路选择器13的输入端零、一、二、三相连接；第二四选一多路选择器13的输出端与第七反相器14的输入端相连接；第五反相器10的输出端与第一与非门15的输入端a相连接；第七反相器14的输出端与第二与非门16的输入端b相连接；第一与非门15的输出端分别与第二与非门16的输入端a、第一PMOS管17的栅极、第一NMOS管18的栅极、第二PMOS管19的源极相连接；第二与非门16的输出端与第一与非门15的输入端b、第二PMOS管19的栅极、第二NMOS管20的栅极、第一PMOS管17的源极相连接；第一NMOS管18的源极与第二NMOS管20的源极分别与地相连接；第一PMOS管17的漏极分别与第一NMOS管18的漏极、输出节点Out1相连接；第二PMOS管19的漏极分别与第二NMOS管20的漏极、输出节点Out2相连接。

设无故障TSV的等效电容为C，参考延时电路中的第一电容5、第二电容6、第三电容7、第四电容8的容值分别为略小于C的0.999C、0.995C、0.99C、0.9C。

第一反相器1、第二反相器2、第三反相器3、第四反相器4以及第六反相器11的参数完全相同；第一四选一多路选择器9与第二四选一多路选择器13的参数完全相同；第五反相器10与第七反相器14的参数完全相同；第一与非门15与第二与非门16的参数完全相同；第一PMOS管17与第二PMOS管19的参数完全相同；第一NMOS管18与第二NMOS管20的参数完全相同。

本发明产品测试TSV的基本原理如下：

参见图2，在第一四选一多路选择器9、第二四选一多路选择器13均选择输入端三的情况下，屏蔽了外围的不相关电路，可以简化为最基本的绑定前硅通孔测试结构如图1所示（两四选一多路选择器的延时抵消，因此忽略）。为了便于讲述该基于仲裁器的绑定前硅通孔测试结构的测试原理，这里直接阐述最基本的绑定前硅通孔测试结构的测试原理。

参见图1，右侧模块表示两输入基本的仲裁器，仲裁器由一个触发器（两个与非门耦合，也叫做RS锁存器）和一个滤波器组成。它的状态转移真值表如图3所示，其逻辑功能为：1）输入节点A、B都为低电平：节点C、D电压都为高电平，导通输出端的两个NMOS管，输出节点Out1、Out2输出（0，0）；2）输入节点A为高电平，B为低电平：节点C为低电平，节点D为高电平，输出节点Out1、Out2输出（1，0）；3）输入节点A为低电平，B为高电平：节点C为高电平，节点D为低电平，输出节点Out1、Out2输出（0，1）；4）输入节点A、B都为高电平：若C、D初始状态不全为1，则C、D则保持原初始状态，输出端保持原输出结果；如果C、D的初始状态全为1，则触发器处于亚稳态状态，输出端的输出结果不定。综上分析，仲裁器能够判断两个输入信号（节点A、节点B）谁先由低电平跳变高电平，如果节点A先到达高电平，输出节点Out1、Out2输出（1，0）；如果节点B先到达高电平，输出节点Out1、Out2输出（0，1）；对于节点A、B在同一时刻到达高电平，触发器处于亚稳态状态，输出结果不定。

参见图1，左上模块表示带有驱动器和接收器的无故障TSV。由于无故障TSV等效为TSV与衬底之间的电容，因此可以将无故障TSV替换为电容C。替换之后无故障的被测TSV与电容C参数完全一致，节点In高电平信号同时到达A、B两端，导致输出结果不确定。为了避免亚稳态导致的输出结果不确定问题，将电容设置为无故障TSV等效电容C的X倍（X趋近1但小于1，这里采用X=0.999），使其延迟时间无限接近无故障TSV延迟时间，但仍小于无故障TSV延迟时间。例如，无故障TSV等效电容为100fF，其TSV延迟时间为6.0ns，设置99.9fF的电容，其延迟时间为5.994ns。被测TSV延迟时间在区间（5.994ns,6ns）时，TSV无故障；被测TSV延迟时间小于5.994ns时，认为TSV存在故障。此处0.001C所减小的延迟时间偏差6ps即为可容忍的TSV延迟时间偏差。

参见图1，左下模块表示带有驱动器和接收器的被测TSV。在此模块中，Rleak表示泄漏故障的等效泄漏电阻，Ropen表示在电阻开路故障的开路电阻，d表示发生电阻开路故障的位置离TSV顶端的距离。TSV无故障时：Ropen=0，Rleak=∞，TSV的等效电容为dC+（1-d）C=C；TSV只存在电阻开路故障时：Rleak=∞，Ropen≠0；TSV只存在泄漏故障时：Ropen=0，Rleak≠∞；TSV存在两种故障时：Ropen≠0，Rleak≠∞。

该测试结构只需一个输入信号In和两个输出信号Out1、Out2，其测试步骤为：第一步，置In为低电平足够长时间，用于对电容0.999C与被测TSV充电；第二步，输入端In置为高电平，用于对电容0.999C与被测TSV放电；第三步，观察输出端的输出组合来确定TSV是否存在故障。在完成第一个步骤后A、B两端的电压都为低电平。在第二个步骤中，A、B两端都会从低电平跳变到高电平，只是跳变的时刻不同。在第三步骤中，仲裁器可以根据A、B两个节点谁先由低电平跳变到高电平给出相应的输出结果。1）被测TSV无故障时，由于被测TSV等效电容C大于0.999C，节点A先到达高电平，输出节点Out1、Out2输出（1，0）。2）被测TSV存在故障时，被测TSV的延迟时间小于电容0.999C的延迟时间，节点B先到达高电平，输出节点Out1、Out2输出（0，1）。综上所述，输出组合（Out1=1,Out2=0）表示被测TSV无故障，输出组合（Out1=0,Out2=1）表示被测TSV存在故障。

本发明产品提供故障TSV故障分级功能原理如下：

参见图2，该结构确定故障等级方法如下：1）第一四选一多路选择器9、第二四选一多路选择器13均选择输入端三，进行一次测量，测量结果为无故障，测试终止且表明被测TSV为无故障TSV；测量结果为有故障，则进入下一步。2）第一四选一多路选择器9、第二四选一多路选择器13均选择输入端二，进行一次测量，测量结果为无故障，测试终止且表明被测TSV故障等级为1；测量结果为有故障，则进入下一步。3）第一四选一多路选择器9、第二四选一多路选择器13均选择输入端一，进行一次测量，测量结果为无故障，测试终止且表明被测TSV故障等级为2；测量结果为有故障，则进入下一步。4）第一四选一多路选择器9、第二四选一多路选择器13均选择输入端零，进行一次测量，测量结果为无故障，测试终止且表明被测TSV故障等级为3；测量结果为有故障，测试终止且表明被测TSV故障等级为4。故障等级越高表明故障的严重程度越重。

本发明的关键点在于，依据于TSV故障导致高电平信号通过TSV的延迟时间减小的原理，设计电路比较高电平信号分别通过被测TSV与参考无故障TSV的延迟时间即可判断被测TSV是否存在故障。因为TSV发生电阻开路故障、泄漏故障以及两种故障共存情况下都是减小了高电平通过TSV的延迟时间，所以该发明可以检测出电阻开路故障、泄漏故障以及两种故障共存的TSV，同时具有测试精度高和可检测故障范围广的优点。该发明不仅能够检测出TSV是否存在故障，而且还能够定位TSV的故障程度，提高测后故障诊断的能力。

Claims (3)

1.一种基于仲裁器的绑定前硅通孔测试结构，其特征在于：包括参考延时电路、被测TSV模块电路、仲裁器电路、输入节点In、输出节点Out1、输出节点Out2，其中：

所述参考延时电路由第一反相器、第二反相器、第三反相器、第四反相器、第一电容、第二电容、第三电容、第四电容、第一四选一多路选择器、第五反相器构成，其中第一反相器、第二反相器、第三反相器、第四反相器的输入端共接至输入节点In，第一反相器、第二反相器、第三反相器、第四反相的输出端一一对应与第一四选一多路选择器的四个输入端连接，且第一反相器、第二反相器、第三反相器、第四反相的输出端还一一对应通过第一电容、第二电容、第三电容、第四电容与地相连接，第一四选一多路选择器的输出端与第五反相器输入端连接，第五反相器输出端连接至仲裁器电路；

所述被测TSV模块电路由第六反相器、被测TSV、第二四选一多路选择器、第七反相器构成，其中第六反相器的输入端连接至输入节点In，第六反相器的输出端分别连接至被测TSV、第二四选一多路选择器的四个输入端，第二四选一多路选择器的输出端与第七反相器的输入端连接，第七反相器的输出端连接至仲裁器电路；

所述仲裁器电路由第一与非门、第二与非门、第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管构成，所述参考延时电路中第五反相器输出端与第一与非门的输入端a相连接，被测TSV模块电路中第七反相器的输出端与第二与非门的输入端b相连接，第一与非门的输出端分别与第二与非门的输入端a、第一PMOS管的栅极、第一NMOS管的栅极、第二PMOS管的源极连接，第二与非门的输出端分别与第一与非门的输入端b、第二PMOS管的栅极、第二NMOS管的栅极、第一PMOS管的源极连接，第一PMOS管的漏极与第一NMOS管的漏极共接至输出节点Out1，第二PMOS管的漏极与第二NMOS管的漏极共接至输出节点Out2，第一NMOS管的源极、第二NMOS管的源极分别与地相连接。

2.根据权利要求1所述的一种基于仲裁器的绑定前硅通孔测试结构，其特征在于：设无故障的TSV的等效电容为C，参考延时电路中的第一电容、第二电容、第三电容、第四电容的容值分别为略小于C的0.999C、0.995C、0.99C、0.9C。

3.根据权利要求1所述的一种基于仲裁器的绑定前硅通孔测试结构，其特征在于：所述第一反相器、第二反相器、第三反相器、第四反相器以及第六反相器的参数完全相同；第一四选一多路选择器与第二四选一多路选择器的参数完全相同；第五反相器与第七反相器的参数完全相同；第一与非门与第二与非门的参数完全相同；第一PMOS管与第二PMOS管的参数完全相同；第一NMOS管与第二NMOS管的参数完全相同。