CN111508931B - 显示面板及其制作方法 - Google Patents

显示面板及其制作方法 Download PDF

Info

Publication number
CN111508931B
CN111508931B CN202010312291.3A CN202010312291A CN111508931B CN 111508931 B CN111508931 B CN 111508931B CN 202010312291 A CN202010312291 A CN 202010312291A CN 111508931 B CN111508931 B CN 111508931B
Authority
CN
China
Prior art keywords
display panel
forming
insulating layer
test
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010312291.3A
Other languages
English (en)
Other versions
CN111508931A (zh
Inventor
王森
王伟
刘斌
杨鸣
党扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010312291.3A priority Critical patent/CN111508931B/zh
Publication of CN111508931A publication Critical patent/CN111508931A/zh
Application granted granted Critical
Publication of CN111508931B publication Critical patent/CN111508931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种显示面板及其制作方法，属于显示技术领域。其中，显示面板，包括显示区和位于显示区周边的电学测试区域，所述电学测试区域的显示面板包括：位于所述显示面板的第一表面的第一导电图形；覆盖所述第一导电图形的绝缘层，所述绝缘层包括暴露出至少部分所述第一导电图形的过孔，暴露出的所述第一导电图形的部分形成第一测试引脚；位于所述显示面板的第二表面的第二测试引脚，所述第一表面和所述第二表面为相对的表面。本发明的技术方案能够避免显示面板在进行电学测试时出现多暗线和烧屏风险。

Description

显示面板及其制作方法
技术领域
本发明涉及显示技术领域，特别是指一种显示面板及其制作方法。
背景技术
在显示产品的制程中，为了对显示产品的品质进行监控，需要对切割后形成的显示面板进行电学测试(Electrical test，ET)，通过电学测试获得显示区的电路的电学性能。在显示面板的电学测试区域设置有多个测试引脚，通过向测试引脚输入信号可以实现对显示面板的电学测试，相关技术中，多个测试引脚之间的间距比较小。
柔性显示面板的基底一般采用有机薄膜制成，在利用激光对柔性显示面板母板进行切割形成柔性显示面板时，在切割线附近会产生大量连续的灰化后的有机物，灰化后的有机物有导电性，这样在测试引脚之间的距离比较近时，测试引脚之间会出现短路，进行电学测试时就会出现多暗线和烧屏风险。
发明内容
本发明要解决的技术问题是提供一种显示面板及其制作方法，能够避免显示面板在进行电学测试时出现多暗线和烧屏风险。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种显示面板，包括显示区和位于显示区周边的电学测试区域，所述电学测试区域的显示面板包括：
位于所述显示面板的第一表面的第一导电图形；
覆盖所述第一导电图形的绝缘层，所述绝缘层包括暴露出至少部分所述第一导电图形的过孔，暴露出的所述第一导电图形的部分形成第一测试引脚；
位于所述显示面板的第二表面的第二测试引脚，所述第一表面和所述第二表面为相对的表面。
一些实施例中，所述显示面板还包括：
位于相邻所述第一导电图形之间的信号引线，所述绝缘层覆盖所述信号引线，所述信号引线通过贯穿所述显示面板的过孔与所述第二测试引脚连接。
一些实施例中，相邻所述第一测试引脚之间的间距大于200um，相邻所述第二测试引脚之间的间距大于200um。
一些实施例中，所述第二测试引脚在所述第一表面上的正投影位于相邻的两个第一测试引脚之间。
一些实施例中，所述第二测试引脚在所述第一表面上的正投影与相邻的两个第一测试引脚之间的最小距离相等。
一些实施例中，所述信号引线与所述第一导电图形同层同材料设置。
一些实施例中，所述显示面板为柔性显示面板。
本发明实施例还提供了一种显示面板的制作方法，所述显示面板包括显示区和位于显示区周边的电学测试区域，所述制作方法包括：
在所述电学测试区域，在所述显示面板的第一表面形成第一导电图形；
形成覆盖所述第一导电图形的绝缘层，对所述绝缘层进行构图形成暴露出至少部分所述第一导电图形的过孔，暴露出的所述第一导电图形的部分形成第一测试引脚；
在所述显示面板的第二表面形成第二测试引脚，所述第一表面和所述第二表面为相对的表面。
一些实施例中，具体包括：
提供一刚性载板；
在所述刚性载板上形成柔性基底，对所述柔性基底进行构图在所述柔性基底的表面形成多个间隔排布的凹槽，所述凹槽的槽底与所述刚性载板之间的距离不大于50nm；
在所述凹槽内形成所述第二测试引脚；
形成缓冲层；
形成第一栅绝缘层；
形成第二栅绝缘层；
形成层间绝缘层；
形成贯穿所述缓冲层、所述第一栅绝缘层、所述第二栅绝缘层和所述层间绝缘层的过孔，所述过孔暴露出所述第二测试引脚；
在所述层间绝缘层上形成导电层，对所述导电层进行构图形成与所述第二测试引脚连接的信号引线和第一导电图形，所述信号引线位于相邻的两个所述第一导电图形之间；
形成钝化层，对所述钝化层进行构图形成暴露出所述第一导电图形的过孔，暴露出的所述第一导电图形的部分形成所述第一测试引脚；
将所述柔性基底从所述刚性载板上剥离，位于所述第二测试引脚远离所述缓冲层的一侧的柔性基底残留在所述刚性载板上使得所述第二测试引脚暴露出来。
一些实施例中，具体包括：
提供一刚性载板；
在所述刚性载板上形成柔性基底，对所述柔性基底进行构图在所述柔性基底的表面形成多个间隔排布的凹槽，所述凹槽的槽底与所述刚性载板之间的距离不大于50nm；
形成缓冲层；
形成第一栅绝缘层；
形成第二栅绝缘层；
形成层间绝缘层；
形成贯穿所述缓冲层、所述第一栅绝缘层、所述第二栅绝缘层和所述层间绝缘层的过孔，所述过孔暴露出所述凹槽；
在所述层间绝缘层上形成导电层，所述导电层的部分落入所述凹槽形成所述第二测试引脚，对所述导电层进行构图形成与所述第二测试引脚连接的信号引线和第一导电图形，所述信号引线位于相邻的两个所述第一导电图形之间；
形成钝化层，对所述钝化层进行构图形成暴露出所述第一导电图形的过孔，暴露出的所述第一导电图形的部分形成所述第一测试引脚；
将所述柔性基底从所述刚性载板上剥离，位于所述第二测试引脚远离所述缓冲层的一侧的柔性基底残留在所述刚性载板上使得所述第二测试引脚暴露出来。
本发明的实施例具有以下有益效果：
上述方案中，电学测试区域的测试引脚分别位于显示面板的第一表面和第二表面，由于测试引脚分别位于两个不同的表面上，可以降低电学测试区域每一表面上测试引脚的密度，可以使得相邻测试引脚之间的距离比较大，能够避免相邻测试引脚之间出现短路，这样在对显示面板进行电学测试时能够避免出现多暗线和烧屏风险。
附图说明
图1为相关技术显示面板电学测试区域的示意图；
图2为本发明实施例显示面板电学测试区域的示意图；
图3-图5为本发明实施例显示面板的制作方法的流程示意图。
附图标记
1 衬底基板
2 缓冲层
3 第一栅绝缘层
4 第二栅绝缘层
5 层间绝缘层
6 钝化层
7 测试引脚
71 第一测试引脚
72 第二测试引脚
73 信号引线
8 刚性载板
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
相关技术中，如图1所示，显示面板的电学测试区域包括位于衬底基板1 上的缓冲层2、第一栅绝缘层3、第二栅绝缘层4、层间绝缘层5、测试引脚7 和钝化层6，其中，钝化层6包括有暴露出测试引脚7的过孔。如图1所示，测试引脚7位于衬底基板1的同一侧，测试引脚7的宽度d1一般为130um(微米)左右，测试引脚7之间的间距d2一般为70um左右，测试引脚7之间的有效间距d3一般约200um，比较小。
衬底基板1一般采用有机薄膜制成，显示面板为柔性显示面板，在利用激光对柔性显示面板母板进行切割形成柔性显示面板时，在切割线附近会产生大量连续的灰化后的有机物，灰化后的有机物具有导电性，由于测试引脚7之间的有效间距d3比较小，测试引脚之间会出现短路，进行电学测试时就会出现多暗线和烧屏风险。
本发明的实施例提供一种显示面板及其制作方法，能够避免显示面板在进行电学测试时出现多暗线和烧屏风险。
本发明的实施例提供一种显示面板，包括显示区和位于显示区周边的电学测试区域，如图2所示，所述电学测试区域包括设置在所述显示面板第一表面的第一测试引脚71和设置在所述显示面板第二表面的第二测试引脚72，所述第一表面和所述第二表面为相对的表面。
如图2所示，所述电学测试区域的显示面板包括：
位于所述第一表面的第一导电图形；
覆盖所述第一导电图形的绝缘层，如图2所示，该绝缘层可以为钝化层6，所述绝缘层包括暴露出至少部分所述第一导电图形的过孔，暴露出的所述第一导电图形的部分形成所述第一测试引脚71；
位于所述显示面板的第二表面的第二测试引脚72。
本实施例中，电学测试区域的测试引脚分别位于显示面板的第一表面和第二表面，由于测试引脚分别位于两个不同的表面上，可以降低电学测试区域每一表面上测试引脚的密度，可以使得相邻测试引脚之间的距离比较大，能够避免相邻测试引脚之间出现短路，这样在对显示面板进行电学测试时能够避免出现多暗线和烧屏风险。
一些实施例中，显示面板还包括：
位于相邻所述第一导电图形之间的信号引线73，所述信号引线73通过贯穿所述显示面板的过孔与所述第二测试引脚72连接，在进行电学测试时，输入至第二测试引脚72的测试电信号可以通过信号引线73传输至显示区，保证电学测试的正常进行。
本实施例中，由于信号引线73被钝化层6包覆，钝化层6一般采用无机绝缘材料制作，这样即使在显示面板的第一表面有大量连续的灰化后的有机物，也不会使得信号引线73与第一测试引脚71之间短路。
一些实施例中，相邻所述第一测试引脚71之间的间距大于200um，具体可以为400um；相邻所述第二测试引脚72之间的间距大于200um；具体可以为400um。这样可以使得相邻测试引脚之间的距离比较大，能够避免相邻测试引脚之间出现短路，这样在对显示面板进行电学测试时能够避免出现多暗线和烧屏风险。
一些实施例中，如图2所示，所述第二测试引脚72在所述第一表面上的正投影位于相邻的两个第一测试引脚71之间。
一些实施例中，所述第二测试引脚72在所述第二表面上的正投影与相邻的两个第一测试引脚71之间的最小距离可以相等。
如图2所示，第一测试引脚71的宽度d1可以仍为130um左右，但相邻第一测试引脚71之间的间距d2可以增大至270um左右，相邻第一测试引脚 71之间的有效间距d3可以增大至400um，远大于相关技术中的200um。
一些实施例中，所述信号引线73与所述第一导电图形同层同材料设置，这样可以通过一次构图工艺同时形成信号引线73与所述第一导电图形，能够节省制作显示面板的构图工艺的次数。
一些实施例中，所述衬底基板1可以为柔性基底，显示面板为柔性显示面板。在柔性基底采用有机薄膜时，即使在利用激光对柔性显示面板母板进行切割形成柔性显示面板时，在切割线附近会产生大量连续的灰化后的有机物，由于相邻第一测试引脚71之间的距离比较大，相邻第二测试引脚72之间的距离比较大，仍能够避免相邻测试引脚之间出现短路，这样在对显示面板进行电学测试时能够避免出现多暗线和烧屏风险。
值得注意的是，由于本实施例的显示面板中，第一测试引脚71和第二测试引脚72分别位于显示面板的两个表面上，这样在对显示面板进行电学测试时，需要采用双面压接的方式，同时向第一测试引脚71和第二测试引脚72 输入测试电信号。
本发明实施例还提供了一种显示面板的制作方法，所述显示面板包括显示区和位于显示区周边的电学测试区域，所述制作方法包括：
在所述电学测试区域，在所述显示面板的第一表面形成第一导电图形；
形成覆盖所述第一导电图形的绝缘层，对所述绝缘层进行构图形成暴露出至少部分所述第一导电图形的过孔，暴露出的所述第一导电图形的部分形成第一测试引脚；
在所述显示面板的第二表面形成第二测试引脚，所述第一表面和所述第二表面为相对的表面。
本实施例中，电学测试区域的测试引脚分别位于显示面板的第一表面和第二表面，由于测试引脚分别位于两个不同的表面上，可以降低电学测试区域每一表面上测试引脚的密度，可以使得相邻测试引脚之间的距离比较大，能够避免相邻测试引脚之间出现短路，这样在对显示面板进行电学测试时能够避免出现多暗线和烧屏风险。
一些实施例中，相邻所述第一测试引脚71之间的间距大于200um，具体可以为400um；相邻所述第二测试引脚72之间的间距大于200um；具体可以为400um。这样可以使得相邻测试引脚之间的距离比较大，能够避免相邻测试引脚之间出现短路，这样在对显示面板进行电学测试时能够避免出现多暗线和烧屏风险。
一些实施例中，如图2所示，所述第二测试引脚72在所述第一表面上的正投影位于相邻的两个第一测试引脚71之间。
一些实施例中，所述第二测试引脚72在所述第二表面上的正投影与相邻的两个第一测试引脚71之间的最小距离可以相等。
一具体实施例中，显示面板的制作方法包括以下步骤：
步骤1、如图3所示，提供一刚性载板8；
刚性载板8可以为玻璃基板或石英基板。
步骤2、在所述刚性载板8上形成柔性基底1，柔性基底1可以采用聚酰亚胺，可以采用涂覆的方式形成柔性基底1，对所述柔性基底1进行构图在所述柔性基底1的表面形成多个间隔排布的凹槽，如图3所示，所述凹槽的槽底与所述刚性载板8之间的距离D不大于50nm；
在凹槽的底部保留部分柔性基底1的作用是为了保证后续在进行激光剥离工艺时，柔性基底1能正常从刚性载板8上剥离。另外，在进行激光剥离时，激光从刚性载板8一侧进行扫描，柔性基底1与刚性载板8分离后，会有约 50nm厚的聚酰亚胺(PI)残留在刚性载板8上，这样柔性基底1与刚性载板 8分离后，第二测试引脚72会在柔性基底1的下表面暴露出来，将有利于第二测试引脚72的压接。
步骤3、如图3所示，在所述凹槽内形成所述第二测试引脚72；
具体地，可以采用溅射或热蒸发的方法在柔性基底1上沉积金属层，金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo, Ti\Cu\Ti，Mo\Al\Mo等。在金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于第二测试引脚72的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的金属层，剥离剩余的光刻胶，形成第二测试引脚72。
步骤4、如图4所示，形成缓冲层2、第一栅绝缘层3、第二栅绝缘层4、层间绝缘层5，对缓冲层2、第一栅绝缘层3、第二栅绝缘层4、层间绝缘层5 进行构图，形成贯穿缓冲层2、第一栅绝缘层3、第二栅绝缘层4、层间绝缘层5的过孔，过孔暴露出第二测试引脚72；
具体地，可以采用磁控溅射、热蒸发、PECVD或其它成膜方法分别形成缓冲层2、第一栅绝缘层3、第二栅绝缘层4、层间绝缘层5。
步骤5、如图4所示，在层间绝缘层5上形成导电层，对所述导电层进行构图形成与所述第二测试引脚72连接的信号引线73和第一导电图形，所述信号引线位于相邻的两个所述第一导电图形之间；
其中，导电层可以采用金属。具体地，可以采用溅射或热蒸发的方法在层间绝缘层5上沉积金属层，金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni， Mn，Ti，Ta，W等金属以及这些金属的合金，金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于第一导电图形和信号引线73的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的金属层，剥离剩余的光刻胶，形成第一导电图形和信号引线73。
步骤6、如图4所示，形成钝化层6，对所述钝化层6进行构图形成暴露出所述第一导电图形的过孔，暴露出的所述第一导电图形的部分形成所述第一测试引脚71；
具体地，可以在完成步骤5的柔性基底1上采用磁控溅射、热蒸发、PECVD 或其它成膜方法沉积厚度为
Figure BDA0002458109170000091
的钝化层，钝化层可以选用氧化物、氮化物或者氧氮化合物，具体地，钝化层材料可以是SiNx，SiOx或Si(ON)x，钝化层还可以使用Al2O3。钝化层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。其中，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体可以是SiH4，NH3，N2或SiH2Cl2，NH3，N2。通过一次构图工艺形成包括有过孔的钝化层6的图形。
步骤7、如图5所示，利用激光剥离工艺将所述柔性基底1从所述刚性载板8上剥离，在进行激光剥离时，激光从刚性载板8一侧进行扫描，柔性基底 1与刚性载板8分离后，会有约50nm厚的聚酰亚胺(PI)残留在刚性载板8 上，这样柔性基底1与刚性载板8分离后，第二测试引脚72会在柔性基底1 的下表面暴露出来，在进行电学测试时，可以向第二测试引脚72输入测试电信号。
另一具体实施例中，显示面板的制作方法包括以下步骤：
步骤1、如图3所示，提供一刚性载板8；
刚性载板8可以为玻璃基板或石英基板。
步骤2、在所述刚性载板8上形成柔性基底1，柔性基底1可以采用聚酰亚胺，可以采用涂覆的方式形成柔性基底1，对所述柔性基底1进行构图在所述柔性基底1的表面形成多个间隔排布的凹槽，如图3所示，所述凹槽的槽底与所述刚性载板8之间的距离D不大于50nm；
在凹槽的底部保留部分柔性基底1的作用是为了保证后续在进行激光剥离工艺时，柔性基底1能正常从刚性载板8上剥离。
步骤3、如图4所示，形成缓冲层2、第一栅绝缘层3、第二栅绝缘层4、层间绝缘层5，对缓冲层2、第一栅绝缘层3、第二栅绝缘层4、层间绝缘层5 进行构图，形成贯穿缓冲层2、第一栅绝缘层3、第二栅绝缘层4、层间绝缘层5的过孔，过孔暴露出凹槽；
具体地，可以采用磁控溅射、热蒸发、PECVD或其它成膜方法分别形成缓冲层2、第一栅绝缘层3、第二栅绝缘层4、层间绝缘层5。
步骤4、如图4所示，在层间绝缘层5上形成导电层，所述导电层的部分落入所述凹槽形成所述第二测试引脚72，对所述导电层进行构图形成与所述第二测试引脚72连接的信号引线73和第一导电图形，所述信号引线73位于相邻的两个所述第一导电图形之间；
其中，导电层可以采用金属。具体地，可以采用溅射或热蒸发的方法在层间绝缘层5上沉积金属层，金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni， Mn，Ti，Ta，W等金属以及这些金属的合金，金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于第一导电图形和信号引线73的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的金属层，剥离剩余的光刻胶，形成第一导电图形和信号引线73。
步骤5、如图4所示，形成钝化层6，对所述钝化层6进行构图形成暴露出所述第一导电图形的过孔，暴露出的所述第一导电图形的部分形成所述第一测试引脚71；
具体地，可以在完成步骤4的柔性基底1上采用磁控溅射、热蒸发、PECVD 或其它成膜方法沉积厚度为
Figure BDA0002458109170000111
的钝化层，钝化层可以选用氧化物、氮化物或者氧氮化合物，具体地，钝化层材料可以是SiNx，SiOx或Si(ON)x，钝化层还可以使用Al2O3。钝化层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。其中，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体可以是SiH4，NH3，N2或SiH2Cl2，NH3，N2。通过一次构图工艺形成包括有过孔的钝化层6的图形。
步骤6、如图5所示，利用激光剥离工艺将所述柔性基底1从所述刚性载板8上剥离，在进行激光剥离时，激光从刚性载板8一侧进行扫描，柔性基底 1与刚性载板8分离后，会有约50nm厚的聚酰亚胺(PI)残留在刚性载板8 上，这样柔性基底1与刚性载板8分离后，第二测试引脚72会在柔性基底1 的下表面暴露出来，在进行电学测试时，可以向第二测试引脚72输入测试电信号。
本实施例中，采用新的测试引脚的设计，在制备柔性基底1之后在对应第二测试引脚72的部分制备凹槽，凹槽底部保留有50nm厚的柔性基底，以保证激光剥离时柔性基底1能正常剥离，并且在进行激光剥离工艺后，第二测试引脚72会被暴露出来，不影响第二测试引脚72的使用，之后制备缓冲层2、第一栅绝缘层3、第二栅绝缘层4、层间绝缘层5、第一导电图形、信号引线 73和钝化层6，信号引线73与第二测试引脚72连接，从而实现双面测试引脚的设计。其中，第一测试引脚71仍与相关技术中的设计相同，信号引线73 被钝化层6包覆，钝化层6一般采用无机绝缘材料制作，这样即使在显示面板的第一表面有大量连续的灰化后的有机物，也不会使得信号引线73与第一测试引脚71之间短路。如图2所示，第一测试引脚71的宽度d1可以仍为130um 左右，相邻第一测试引脚71之间的间距d2可以增大至270um左右，相邻第一测试引脚71之间的有效间距d3可以增大至400um，远大于相关技术中的200um。
值得注意的是，由于本实施例的显示面板中，第一测试引脚71和第二测试引脚72分别位于显示面板的两个表面上，这样在对显示面板进行电学测试时，需要采用双面压接的方式，同时向第一测试引脚71和第二测试引脚72 输入测试电信号。
在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种显示面板，包括显示区和位于显示区周边的电学测试区域，其特征在于，所述电学测试区域的显示面板包括：
位于所述显示面板的第一表面的第一导电图形；
覆盖所述第一导电图形的绝缘层，所述绝缘层包括暴露出至少部分所述第一导电图形的过孔，暴露出的所述第一导电图形的部分形成第一测试引脚，相邻所述第一测试引脚之间的间距大于200um；
位于所述显示面板的第二表面的第二测试引脚，所述第一表面和所述第二表面为相对的表面，相邻所述第二测试引脚之间的间距大于200um。
2.根据权利要求1所述的显示面板，其特征在于，还包括：
位于相邻所述第一导电图形之间的信号引线，所述绝缘层覆盖所述信号引线，所述信号引线通过贯穿所述显示面板的过孔与所述第二测试引脚连接。
3.根据权利要求1所述的显示面板，其特征在于，所述第二测试引脚在所述第一表面上的正投影位于相邻的两个第一测试引脚之间。
4.根据权利要求3所述的显示面板，其特征在于，所述第二测试引脚在所述第一表面上的正投影与相邻的两个第一测试引脚之间的最小距离相等。
5.根据权利要求2所述的显示面板，其特征在于，所述信号引线与所述第一导电图形同层同材料设置。
6.根据权利要求1-5中任一项所述的显示面板，其特征在于，所述显示面板为柔性显示面板。
7.一种显示面板的制作方法，其特征在于，所述显示面板包括显示区和位于显示区周边的电学测试区域，所述制作方法包括：
在所述电学测试区域，在所述显示面板的第一表面形成第一导电图形；
形成覆盖所述第一导电图形的绝缘层，对所述绝缘层进行构图形成暴露出至少部分所述第一导电图形的过孔，暴露出的所述第一导电图形的部分形成第一测试引脚，相邻所述第一测试引脚之间的间距大于200um；
在所述显示面板的第二表面形成第二测试引脚，所述第一表面和所述第二表面为相对的表面，相邻所述第二测试引脚之间的间距大于200um。
8.根据权利要求7所述的显示面板的制作方法，其特征在于，具体包括：
提供一刚性载板；
在所述刚性载板上形成柔性基底，对所述柔性基底进行构图在所述柔性基底的表面形成多个间隔排布的凹槽，所述凹槽的槽底与所述刚性载板之间的距离不大于50nm；
在所述凹槽内形成所述第二测试引脚；
形成缓冲层；
形成第一栅绝缘层；
形成第二栅绝缘层；
形成层间绝缘层；
形成贯穿所述缓冲层、所述第一栅绝缘层、所述第二栅绝缘层和所述层间绝缘层的过孔，所述过孔暴露出所述第二测试引脚；
在所述层间绝缘层上形成导电层，对所述导电层进行构图形成与所述第二测试引脚连接的信号引线和第一导电图形，所述信号引线位于相邻的两个所述第一导电图形之间；
形成钝化层，对所述钝化层进行构图形成暴露出所述第一导电图形的过孔，暴露出的所述第一导电图形的部分形成所述第一测试引脚；
将所述柔性基底从所述刚性载板上剥离，位于所述第二测试引脚远离所述缓冲层的一侧的柔性基底残留在所述刚性载板上使得所述第二测试引脚暴露出来。
9.根据权利要求7所述的显示面板的制作方法，其特征在于，具体包括：
提供一刚性载板；
在所述刚性载板上形成柔性基底，对所述柔性基底进行构图在所述柔性基底的表面形成多个间隔排布的凹槽，所述凹槽的槽底与所述刚性载板之间的距离不大于50nm；
形成缓冲层；
形成第一栅绝缘层；
形成第二栅绝缘层；
形成层间绝缘层；
形成贯穿所述缓冲层、所述第一栅绝缘层、所述第二栅绝缘层和所述层间绝缘层的过孔，所述过孔暴露出所述凹槽；
在所述层间绝缘层上形成导电层，所述导电层的部分落入所述凹槽形成所述第二测试引脚，对所述导电层进行构图形成与所述第二测试引脚连接的信号引线和第一导电图形，所述信号引线位于相邻的两个所述第一导电图形之间；
形成钝化层，对所述钝化层进行构图形成暴露出所述第一导电图形的过孔，暴露出的所述第一导电图形的部分形成所述第一测试引脚；
将所述柔性基底从所述刚性载板上剥离，位于所述第二测试引脚远离所述缓冲层的一侧的柔性基底残留在所述刚性载板上使得所述第二测试引脚暴露出来。
CN202010312291.3A 2020-04-20 2020-04-20 显示面板及其制作方法 Active CN111508931B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010312291.3A CN111508931B (zh) 2020-04-20 2020-04-20 显示面板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010312291.3A CN111508931B (zh) 2020-04-20 2020-04-20 显示面板及其制作方法

Publications (2)

Publication Number Publication Date
CN111508931A CN111508931A (zh) 2020-08-07
CN111508931B true CN111508931B (zh) 2022-06-03

Family

ID=71864832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010312291.3A Active CN111508931B (zh) 2020-04-20 2020-04-20 显示面板及其制作方法

Country Status (1)

Country Link
CN (1) CN111508931B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003785A (ja) * 1998-06-15 2000-01-07 Sony Corp エレクトロルミネッセント・ディスプレイの製造方法
CN104851875A (zh) * 2014-02-18 2015-08-19 联华电子股份有限公司 具有硅通孔的半导体结构及其制作方法和测试方法
CN109521611A (zh) * 2018-12-20 2019-03-26 上海中航光电子有限公司 显示面板和显示装置
CN110277363A (zh) * 2018-03-16 2019-09-24 南茂科技股份有限公司 半导体封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003785A (ja) * 1998-06-15 2000-01-07 Sony Corp エレクトロルミネッセント・ディスプレイの製造方法
CN104851875A (zh) * 2014-02-18 2015-08-19 联华电子股份有限公司 具有硅通孔的半导体结构及其制作方法和测试方法
CN110277363A (zh) * 2018-03-16 2019-09-24 南茂科技股份有限公司 半导体封装结构
CN109521611A (zh) * 2018-12-20 2019-03-26 上海中航光电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN111508931A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
KR100643986B1 (ko) 반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학장치, 및 전자기기
CN111524927B (zh) 驱动基板及其制备方法和显示装置
US7735221B2 (en) Method for manufacturing a multilayer wiring board
US7375286B2 (en) Printed circuit board and manufacturing method thereof
KR101212554B1 (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
US11301101B2 (en) Touch substrate, method for preparing the same, and display device
KR20020004848A (ko) 패턴형성방법 및 박막트랜지스터의 제조방법
KR100674458B1 (ko) 프린트 기판 제조 방법 및 프린트 기판
US8178374B2 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
US20200363904A1 (en) Flexible substrate, touch display substrate, manufacturing methods thereof, and touch display device
CN109410750B (zh) 显示基板及其制作方法、显示装置
US20130146333A1 (en) Touch panel, method for forming the same, and display system
CN111508931B (zh) 显示面板及其制作方法
KR19990040842A (ko) 액정 표시 장치용 배선 및 그 제조 방법
US6800816B2 (en) Wiring circuit board having bumps and method of producing same
CN114093241B (zh) 驱动背板及其制作方法、显示装置
JP2008241595A (ja) プローブカード・アセンブリ用基板およびそれを用いたプローブカード
KR20090065645A (ko) 평판표시장치 및 이의 제조 방법
TW201916757A (zh) 多層線路結構及其製作方法
US20240032207A1 (en) Method for Manufacturing a Sheet with Double-Sided Structured Conducting Layers for Electronic Applications
JP2001053418A (ja) 有機膜パターン形成方法
JP2003332712A (ja) 金属パターンの製造方法、コンタクトプローブの製造方法及びコンタクトプローブ
JP2820008B2 (ja) 半導体装置の膜厚モニタ構造及びモニタ方法
CN117832229A (zh) 显示基板及其制作方法、显示装置
JPH05145218A (ja) セラミツクプリント基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant