CN105051878A - 具有牺牲凸块的封装完整度监视器 - Google Patents

具有牺牲凸块的封装完整度监视器 Download PDF

Info

Publication number
CN105051878A
CN105051878A CN201480012016.2A CN201480012016A CN105051878A CN 105051878 A CN105051878 A CN 105051878A CN 201480012016 A CN201480012016 A CN 201480012016A CN 105051878 A CN105051878 A CN 105051878A
Authority
CN
China
Prior art keywords
scan chain
encapsulation
integrity degree
degree monitor
test signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480012016.2A
Other languages
English (en)
Other versions
CN105051878B (zh
Inventor
唐纳恰·罗尼
玛利提斯·德拉多雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN105051878A publication Critical patent/CN105051878A/zh
Application granted granted Critical
Publication of CN105051878B publication Critical patent/CN105051878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种具有封装完整度监视功能的设备，其中含有：一封装(100)，此者具有一经由多个凸块(106、108)连接至一中介层(104)的晶粒(102)，其中该凸块的至少一部份含有虚拟凸块(106)；一封装完整度监视器(202)，此者具有一用以传送测试信号的传送器(204)和一用以接收该测试信号的接收器(206)；以及一第一扫描链(208)，此者含有在该晶粒(102)内及该中介层(104)内串联连接该虚拟凸块(106)的一部份的多个交替互连(210、212)，其中该第一扫描链(208)具有一第一末端，其耦接于该封装完整度监视器(202)的传送器(204)，和一第二末端，其耦接于该封装完整度监视器(202)的接收器(206)。

Description

具有牺牲凸块的封装完整度监视器
技术领域
本案所述的具体实施例是关于用以监视集成电路(IC)封装的封装完整度的系统。
背景技术
在许多集成电路系统中，欲将一晶粒连接至一中介层可通过将该晶粒上的微凸块连附于该中介层上的相对应接片所达成。然而，在组装过程中可能会由于晶粒上的微凸块与中介层上的接片间的连附失败而造成良率损失。连附失败虽或许会发生在晶粒上的任何微凸块，然由于在晶粒的外部边缘处的机械应力增加，这项问题更可能会出现在位于晶粒的边缘处的微凸块。此项问题致使一缓冲地带的运用，其含有环绕于晶粒边缘处的牺牲虚拟凸块。
除提供缓冲地带并满足最低密度要求之外，晶粒上的虚拟凸块通常并不会执行其他功能。然而，本案申请人认定若能运用虚拟凸块以协助监视一装置的封装完整度确为较佳。如此可提供一种早期警示系统，借以协助决定何时晶粒可能会面临失败或是何时晶粒因错误组装之故而已告失败。
发明内容
一种具有封装完整度监视功能的设备，其中含有：一封装，此者具有一经由多个凸块连接至一中介层的晶粒，其中该凸块的至少一部份含有虚拟凸块；一封装完整度监视器，此者具有一用以传送测试信号的传送器和一用以接收该测试信号的接收器；以及一第一扫描链，此者含有在该晶粒内及该中介层内串联连接该虚拟凸块的一部份的多个交替互连，其中该第一扫描链具有一第一末端，其耦接于该封装完整度监视器的传送器，和一第二末端，其耦接于该封装完整度监视器的接收器。
选择性地，该封装完整度监视器可经配置以若在该第一扫描链中出现不连续性时提供失败信号。
选择性地，该装置可进一步含有一第二扫描链，其中该封装完整度监视器是经配置以决定该第一扫描链及该第二扫描链何者之中发生错误。
选择性地，该封装完整度监视器可经配置以在该封装的操作过程中传送额外的信号。
选择性地，该封装完整度监视器可进一步含有一时间至数字转换器，此者是经配置以测量该测试信号走过该第一扫描链的时间。
选择性地，该封装完整度监视器可经配置以若通过该第一扫描链的所测得时间是位于一可容允范围的外部则提供一失败信号。
选择性地，该第一扫描链可含有一震荡器网络内的负载。
选择性地，该封装完整度监视器可经配置以测量该震荡器网络的震荡频率，并且若该震荡频率位于一可容允范围的外部则提供一失败信号。
选择性地，该设备进一步包含一第二扫描链，其中该虚拟凸块的至少一者为该第一扫描链的一部份也是该第二扫描链的一部份。
选择性地，该第一扫描链可构成一第一圆环，并且该设备可进一步包含一第二扫描链，此者构成一环绕于该第一圆环的第二圆环。
一种具有封装完整度监视功能的设备，其中含有：一基板，此者经由多个凸块连接至一中介层的晶粒，其中该凸块的至少一部份含有虚拟凸块；一封装完整度监视器，此者具有一用以传送测试信号的传送器和一用以接收该测试信号的接收器；以及一第一扫描链，此者含有在该中介层内及该基板内串联连接该虚拟凸块的一部份的多个交替互连，其中该第一扫描链具有一第一末端，其耦接于该封装完整度监视器的传送器，和一第二末端，其耦接于该封装完整度监视器的接收器。
选择性地，该封装完整度监视器可经配置以若在该第一扫描链中出现不连续性时提供失败信号。
选择性地，该封装完整度监视器可进一步含有一时间至数字转换器，此者是经配置以测量该测试信号走过该第一扫描链的时间，并且其中该封装完整度监视器可经配置以若通过该第一扫描链的所测得时间是位于一可容允范围的外部则提供一失败信号。
选择性地，该第一扫描链可含有一震荡器网络内的负载，并且其中该封装完整度监视器可经配置以测量该震荡器网络的震荡频率，并且若该震荡频率位于一可容允范围的外部则提供一失败信号。
一种用以监视一封装的整合度的方法，该封装包含一经由多个凸块连接至一中介层的晶粒，其中该凸块的至少一部份含有虚拟凸块，该方法包含：在位于该封装处的封装完整度监视器产生一测试信号；以及经由一第一扫描链传送该测试信号，该第一扫描链含有在该晶粒内及该中介层内串联连接该虚拟凸块的一部份的多个交替互连。
选择性地，该方法可进一步包含由该封装完整度监视器接收该测试信号。
选择性地，该方法可进一步包含若该封装完整度监视器并未自该第一扫描链收到该测试信号则提供一失败信号。
选择性地，该测试信号可为在该封装的操作过程中所传送。
选择性地，该方法可进一步包含：利用一时间至数字转换器以测量该测试信号走过该第一扫描链的时间；以及若该所测得时间是位于一可容允范围的外部则提供一失败信号。
选择性地，该第一扫描链可含有一震荡器网络上的负载，并且该方法可进一步包含若该震荡器网络的震荡频率位于一可容允范围的外部则提供一失败信号。
自阅读后载详细说明将能显知其他与进一步的特点和特性。
附图说明
所附图式说明多项具体实施例的设计与运用方式，其中类似构件是按共同的参考编号所参照。然该绘图并不必然地依循比例所绘。为更佳地了解如何达成前述与其他优点和目的，本文中将依随附图式所示呈现更为特定地描述的具体实施例。该图式仅描绘出多项示范性具体实施例，且因而不应将此视为限制本案的权利要求书。
图1-1及1-2说明一IC封装和基板的范例的上视图与截面视图；
图2-1说明一具有一封装完整度监视器的IC封装的截面视图；
图2-2说明一具有一封装完整度监视器的IC封装的上视图；
图2-3说明一具有一封装完整度监视器和额外扫描链的IC封装的上视图；以及
图3说明一利用虚拟凸块以对一IC封装的封装完整度进行监视的方法的流程图。
具体实施方式
后文中将参照图式以说明各式特性。应注意到该图式并非依比例所绘制，并且具有类似结构或功能的构件在全部图式里是以相仿参考编号所表示。应注意到该图式仅欲有助于说明该特性。其并非欲以作为本发明的穷举性说明或为以限制本发明的范畴。此外，示范性具体实施例无须具备全部的所示特性或优点。并同于一特定具体实施例所描述的特性或优点并不必然地受限于该具体实施例，而是能够在任何其他具体实施例中加以实作，即使未经如此说明或者若未显明地描述亦然。同时，在本说明书全篇中对于「一些具体实施例」或「其他具体实施例」的参照是指关联于该具体实施例所描述的特定特征、结构、材料或特性是经纳入在至少一具体实施例之内。因此，在本说明书全篇中不同位置处出现的「在一些具体实施例里」或「在其他具体实施例里」语词并非必然地是参照于相同的单一或多项具体实施例。
图1-1及1-2说明一IC封装100的上视图与截面视图。该IC封装含有一晶粒102及一中介层104。该晶粒102是通过将该晶粒102上的多个微凸块106及108连接至该中介层104上的相对应接片以架置于该中介层104上。在一些情况下，该中介层104本身可透过多个凸块(即如C4球体)110(如图1-2中所示)以架置于一基板上(未予图示)。
然在IC封装的组装过程中，可能会由于晶粒102上的微凸块与中介层104上的接片间的连附失败而造成良率损失。连附失败虽可能发生在晶粒102上的任何微凸块，然确更可能出现在位于晶粒102的边缘处的微凸块，因为在这些位置处的机械应力会增加。基于此项理由，可提供一缓冲地带，此地带在该晶粒102的外部范围处(即如邻次于该晶粒102的外部边缘处)含有多个牺牲虚拟凸块圆环，而位于该晶粒102的内部范围处(即如远离于该晶粒102的边缘)的作用微凸块则可对该晶粒102上的作用电路构件提供功能性支持。例如，图1-1说明该IC封装100在该晶粒102的外部范围上具有三圈的虚拟凸块106(其中该外部范围是邻次于该晶粒102的外部边缘)，而作用微凸块108则是位于该晶粒102的内部范围处(其中该内部范围是远离于该晶粒102的外部边缘)。
在该IC封装100中，该牺牲虚拟凸块106不含有作用电路构件，同时除提供缓冲地带和满足最低密度要求以外并无其他用途。然而，确可构思以利用这些未用虚拟凸块来协助监视封装完整度并侦测IC封装内的潜在失败问题。
在IC封装的组装作业中，可采用一种「已知良好晶粒(knowngooddie，KGD)」策略。尤其，首先可对个别的晶粒进行检测，然后将通过这些检测的已知良好晶粒组装至中介层上以构成IC封装。在组装完毕后，再依整体方式检测各个封装。
不过，在已知良好晶粒决定作业与封装测试之间通常并不会进行中间性检测。例如，在将晶粒组装至中介层上的阶段处一般说来是不会进行测试以检查晶粒对中介层的连接性。同时，在实际的IC封装操作过程中，通常也不会有进一步测试以评鉴晶粒与中介层之间的连接性。而利用IC封装内的现有牺牲虚拟凸块可提供中间性检测俾测试晶粒至中介层连接性，并且可供在IC封装的操作过程中对晶粒至中介层连接性进行监视。
图2-1说明一具有一封装完整度监视器的IC封装100的截面视图。该IC封装100含有一晶粒102，此者含有一封装完整度监视器202和一或更多个扫描链208。该IC封装100也含有一中介层104，此者透过多个微凸块(即如虚拟凸块106以及像是图1-1中所示的微凸块108的作用凸块)而耦接于该晶粒102。该封装完整度监视器202含有一传送器204及一接收器206。在一些情况下，该封装完整度监视器202可为按如一芯片或一芯片(内)的组件所实作。在所示附图中，该传送器204和该接收器206是经绘示为相同组件的一部份(即如其可为相同硬件模块的一部份)。或另者，该封装完整度监视器202的传送器204以及该封装完整度监视器202的接收器206可为分离且彼此相隔，同时可设置在该IC封装100的不同区域处。各个扫描链208是经连接至该扫描链208的一末端上的传送器204，并且连接至该扫描链208的另一末端上的接收器206。该封装完整度监视器202是经配置以自该传送器204传送走过一扫描链208的测试信号，并且在该接收器206处接收来自该扫描链208的另一末端的测试信号。
该扫描链208各者可通过该晶粒102内的交替互连210以及该中介层104内的互连210串联连接该多个虚拟凸块106。如此可产生一条沿该扫描链208走过各个虚拟凸块的信号路径。
若该扫描链208内出现中断，则由该传送器204传送至该扫描链208的测试信号将无法抵达该接收器206。这项在扫描链208内发生中断的问题虽可能是由于该晶粒102处的互连210的失败或者该中介层104处的互连212的失败所造成，然在大部份情况下这是因为该扫描链208内的虚拟凸块206其一者内的连附失败而致。在组装过程中有可能会出现这些连附失败。因此，在一些情况下，该封装完整度监视器202可在该IC封装100的制造过程中进行此(等)测试信号的传输作业。连附失败也可能是在该IC封装100的操作过程中由于电压、温度和其他因素所造成的应力之故而发生。因此，在其他情况下，该封装完整度监视器202可在该IC封装100的操作寿命过程中进行此(等)测试信号的传输作业。在一实作中，该封装完整度监视器202可为配置以周期性地，即如按照规则性的间隔，或是响应于所侦得事件(像是含有该IC封装100的装置通电启动)，来产生并传送该(等)测试信号。又在一些其他情况下，可在该IC封装100的制造过程中，以及在该IC封装100的操作寿命过程中，进行该封装完整度监视器202的测试信号传输作业。然无论是在何时传送该(等)测试信号，当发生连附失败时，该封装完整度监视器202就会侦测到相对应的扫描链208内的不连续性并且送返一错误。
由于该虚拟凸块l06并非该IC封装100内(除该封装完整度监视器202外)的任何作用装置电路的一部份，因此一虚拟凸块106里的连附失败并不必然地表示在该装置上出现实际的失败问题。不过，在该IC封装100的操作过程中该虚拟凸块106的其一者内的失败可代表应力增加，或者是该晶粒102上含有重要作用凸块的其他微凸块上出现迫近失败。因此，会希望能够监视该虚拟凸块106的连接性，借以侦测出该作用凸块里的潜在未来失败问题。位于该晶粒102上的封装完整度监视器202可供在当该IC封装100为操作中时产生测试信号，因而当该IC封装100内的作用电路为运作中时可经由该扫描链208对该虚拟凸块106的连接性进行监视。
对于该测试信号可采用各式传送及接收电路的组合以驱动该扫描链208。在一些情况下，可利用具有足够驱动强度以驱动一互连结构的RC网络的传送缓冲器以及一介接于该封装完整度监视器202的数字逻辑的接收缓冲器。在检测过程中可传送一逻辑高位，而若将此记录在该接收缓冲器处则可获致「通过」。该接收缓冲器的输入可具有弱的下拉电阻器(pull-downresistor)，借以在当发生失败事件时能够清晰地定义缓冲器状态。
图2-2说明一具有三个虚拟凸块106圆环的IC封装100的上视图。这三个虚拟凸块106圆环是位在该晶粒102的外部范围处(即如邻次于该晶粒102的边缘)。该IC封装100也含有多个作用凸块(像是图1-1内所示的凸块108)，这些在本图中省略以明确说明。即如图2-2所示，在此有三个扫描链208-1、208-2及208-3，各者是针对于各个虚拟凸块106圆环。各个扫描链208-1、208-2及208-3在一末端上是连接至位于该封装完整度监视器202内的一传送器(未予图示)，而在另一末端上则为连接至位于该封装完整度监视器202内的一接收器(未予图示)。在一些情况下，该封装完整度监视器202是经配置以针对各个扫描链208产生分别的测试信号。而在其他情况下，该封装完整度监视器202可为配置以产生透过所有扫描链上传送的相同测试信号。各个扫描链208含有位于该晶粒102处的多个交替互连210(「晶粒互连」)以及位于该中介层104处的多个交替互连212(「中介层互连」)，因此沿各个扫描链208上的所有虚拟凸块106皆为串联连接。该扫描链208内的任何虚拟凸块106处的不连续性都将会造成整个扫描链208内的不连续性。
在该封装完整度监视器202内的接收器可含有多任务设施，借以接收来自各个个别扫描链(208-1、208-2、208-3)的信号。若在其一扫描链208内出现不连续性，则在该封装完整度监视器202处的接收器将能决定哪个扫描链208含有此不连续性。由于各个扫描链208会覆盖一圆环内的所有虚拟凸块106，因此该封装完整度监视器202将能决定该项失败是发生在哪个圆环里。在一些情况下，该封装完整度监视器202内的接收器可含有一缓存器以供进行结果诊断，而该缓存器里的位是依照经过哪些扫描链208且哪些出现失败的方式所设定。在其他情况下，该封装完整度监视器202可含有一探测接片，或者该IC封装100可含有一经耦接于该封装完整度监视器202的探测接片。然后可运用「自动化检测设备(ATE)」以测量该探测接片上的电压位准，这可表示出一特定扫描链是否通过或失败。
图2-3说明一具有额外扫描链208-4及208-5的IC封装100的上视图。该IC封装100也含有如前文参照于图FIG.2-2所讨论的扫描链208-1至208-3，然在此省略以明确说明。即如图2-3所示，该扫描链208-4及208-5具有不规则样式。在一些情况下，是无须将所有的虚拟凸块106皆纳入在一扫描链208内。相反地，一扫描链208可为配置(即如以具有某一展幅及/或在某个位置处)以覆盖该晶粒102上较为关注的一(些)区域。例如，该晶粒上的一(些)区域，像是该晶粒102的角落处，由于在这些区域内的机械性应力量值较大之故，因此对于机械性连附失败来说可被视为是具有较高的风险度。而其他区域则由于邻近该装置内的重要作用电路构件所以被视为是具有较高的关注度。扫描链208-4及208-5可为配置以连续地串连位在这些所关注区域之内的虚拟凸块106。
在一些情况下，该扫描链208-4和208-5可为选择性地配置以重迭于该扫描链208-1、208-2或208-3。在这种情况下，有些虚拟凸块106是可能为一个以上扫描链(即如两个扫描链)的一部份。
该封装完整度监视器202可含有用以诊断来自不同扫描链208的结果的逻辑。如此可供将失败的位置限制至较少数量的虚拟凸块106，或甚限制至单一个虚拟凸块106。例如，在图2-3所示的IC封装100中，若该封装完整度监视器202侦测到在该扫描链208-3上出现失败并且在该扫描链208-5上出现失败，则可将该失败的来源限制至具有两个虚拟凸块106(也即该扫描链208-3及208-5两者所共享的两个虚拟凸块106)的区域。在一些情况下，可选择性地利用图形理论来决定最有效率的扫描链集合以将测试覆盖面积最大化。
在一些情况下，该封装完整度监视器202可为选择性地配置以传送该(等)测试信号，并且通过测量该(等)所收信号的不同特点来侦测出潜在性错误。例如，在一些情况下，该封装完整度监视器202可含有一时间至数字转换器(TDC)。此TDC可为配置以在当测试信号进入一扫描链208内时启动，并且在当位于该扫描链208的其他侧上的接收器处收到该测试信号时停止。如此可让该封装完整度监视器202能够测量出一测试信号传播通过一特定扫描链208的时间量值。
测试信号传播穿过一扫描链208的所耗用时间可能会依照各种因素而定。温度和电压上的变化，以及作用于该微凸块上的机械性应力，都会对由该TDC所测得的结果造成影响。在造成该扫描链208内的不连续性的总体性的失败之前，微凸块连接的劣化可能会导致信号行旅穿过该扫描链208的时间超过一可容允范围。对于一给定IC封装来说，是有可能计算一可容允范围，而针对一特定扫描链208的TDC测量作业则为其改变。在该可容允范围的外部的测量作业可表示该扫描链208内的迫近失败。在一些其中该IC封装具有多个扫描链208的情况下，其有多个对应于该个别扫描链208的可容允范围。
在一些情况下，各个扫描链208可为选择性地配置以作为一震荡网络内的RC负载。该震荡器可为一环绕于该扫描链节点的分布式圆环震荡器。在一些情况下，可利用锁相回路(PLL)以产生震荡信号。该PLL可为在该封装完整度监视器202中所实例化的自定义PLL。而在其他情况下，可利用该晶粒102内的现有PLL以将该震荡器信号多功化至该晶粒102的整体频率资源(globalclockresource)上。此震荡频率可能会受到像是温度、电压及机械性应力的因素所影响。通过像是计数器以测量此震荡频率，即可决定各个扫描链208的状态。若该震荡频率落在一可容允范围的外部，则会送返一错误。
在一些情况下，可扩展前述概念以对经由该凸块110(即如C4球体)所相互连接的中介层104与基板间的连接性进行监视。在这些情况下，可将该封装完整度监视器设置在该中介层104内。不过，由于通过该中介层104、基板和C4球体的互连布局(routinginterconnects)处理的成本通常比较高，因此使得标准连接性检查，像是「接合动作检测小组(JTAG)」边界扫描，在一些状况下会较为实际。然对于一些需在严苛热性-机械环境下要求高可靠度的系统而言，此另增成本则可视为有其价值。
在一实作中，为监视该中介层104与该基板之间的连接性，可提供一种具有封装完整度监视功能的设备。该装置可包含：一基板，此者经由多个凸块(即如C4球体)连接至一中介层，其中该凸块的至少一部份含有虚拟凸块；一封装完整度监视器，此者具有一用以传送测试信号的传送器和一用以接收该测试信号的接收器；以及一第一扫描链，此者具有在该中介层内及该基板内串联连接该虚拟凸块的一部份的多个交替互连。而该第一扫描链具有一第一末端，此末端是经耦接于该封装完整度监视器的传送器，和一第二末端，而此末端则是耦接于该封装完整度监视器的接收器。选择性地，该封装完整度监视器可经配置以若在该第一扫描链中出现不连续性时提供失败信号。在一些情况下，该封装完整度监视器可选择性地含有一时间至数字转换器，此者是经配置以测量该测试信号走过该第一扫描链的时间。在这些情况下，该封装完整度监视器可经配置以若通过该第一扫描链的所测得时间是位于一可容允范围的外部则提供一失败信号。在其他情况下，该第一扫描链可选择性地含有一震荡器网络内的负载。在这种情况下，该封装完整度监视器可经配置以测量该震荡器网络的震荡频率，并且若该震荡频率位于一可容允范围的外部则提供一失败信号。
在一些情况下，本揭所述的封装完整度监视器202可为配置以既能监视该晶粒102与该中介层104之间的连接性，又能监视该中介层104与该基板之间的连接性两者。
同时，在一些情况下，本揭所述的封装完整度监视器202可含有一输出，借以在当该扫描链208无法将自该传送器204所收到的测试信号传送至该接收器206时能够提供失败信号。可将该失败信号传送至一指示器，像是视觉指示器(即如LED、显示器等等)及/或音讯指示器(即如喇叭)，借以知会使用者所侦得的失败问题。该失败信号可选择性地含有一数值以表示其中出现错误的扫描链208的识别数据。在一实作中，该封装完整度监视器202可为配置以响应于侦得错误而自动地输出失败信号。而在另一实作里，可将该失败信号储存在该封装完整度监视器202中。在这种情况下，可响应于接取该封装完整度监视器202的用户而将该失败信号提供予该用户。
该封装完整度监视器202既经描述为位在该IC封装100的晶粒102或中介层104上。因此，该IC封装100和该封装完整度监视器202可被视为是一设备(即如装置)的部份。在其他情况下，该封装完整度监视器202可远离于该IC封装100。例如，在其他具体实施例中，该封装完整度监视器202可即如通过一或更多的有线或无线方式通讯式地耦接于该IC封装100。在这些情况下，该封装100和该封装完整度监视器202虽为分离装置，然可被视为是一设备的一部份(即如一含有彼此间为通讯式地耦接的封装100和封装完整度监视器202的系统)。例如，该晶粒102或该中介层104(或是该封装100的其他组件)可含有一信号接收器以供接收从该封装完整度监视器202以无线方式传来的信号，以及一信号传送器以供将信号以无线方式传送至该封装完整度监视器202。或另者，该晶粒102或该中介层104(或者该IC封装100的其他组件)可含有(多个)终端，借以透过一连接器(即如一或更多个导体)按相通且可卸解的方式耦接于该封装完整度监视器202。在这种情况下，该封装完整度监视器202可经由该(等)终端以与该IC封装100进行通讯。
图3说明一种利用IC封装内的虚拟凸块以实作封装完整度检测的方法。首先，在项目301处，在该晶粒上产生一封装完整度监视器。该封装完整度监视器可为前文中参照于图2-1至2-3所讨论的封装完整度监视器202的任一者。该封装完整度监视器可含有一传送器及一接收器。如前所述，在一些情况下，该封装完整度监视器可选择性地含有一TDC。而在其他情况下，该封装完整度监视器可含有一震荡器。
现返回图3，在项目302里产生多个扫描链，其中各个扫描链串联连接多个虚拟凸块。该扫描链可为前文中参照于图2-1至2-3所讨论的扫描链208的任一者。如前所述，在一些情况下，对于各个虚拟凸块106圆环可有一个扫描链208。在其他情况下，则可有多个经配置以涵盖该晶粒102上被视为有问题或敏感性的区域上的扫描链208。在一些情况下，该扫描链208也可经配置以将测试覆盖面积最大化。
现返回图3，一旦产生该扫描链之后，可于项目303处将在该封装完整度监视器处所产生的测试信号自该封装完整度监视器的传送器分别地传送至该多个扫描链。在一些情况下，各个测试信号可为固定逻辑高位。然在其他情况下，该测试信号可为脉冲或震荡信号。同时，可在含有该封装完整度监视器的IC封装的制造过程中，在该IC封装的操作寿命过程中，或两者，进行该测试信号的产生与传送处理。
接着，在项目304中，对于是否存在有错误(或失败)进行决定作业。这可依照该封装完整度监视器的接收器收到该(等)测试信号及/或并未收到一或更多测试信号所达成。在一些具体实施例里，若由于一或更多该扫描链之内的不连续性而并未在该封装完整度监视器的接收器处收到测试信号，则可视为是侦测到错误。这可通过该封装完整度监视器的接收器收到一逻辑低位所侦测出。在一些其中利用一TDC以测量信号走过该扫描链的时间的情况下，不连续性会造成该TDC逾时。在一些情况下，若该信号走过扫描链的时间超过一预设可容允时间，则可视为是侦得错误。在一些情况下，若震荡测试信号的频率是位于一可容允频率范围的外部，则可视为是侦得错误。
若并未侦测到错误，则该方法返回至项目303，其中可产生额外的测试信号并由该封装完整度监视器传送以进一步检测该封装。该测试信号的产生和传送作业可为依周期性方式，像是按一预设间隔(即如每小时、每天、每月等等)，或者是响应于所侦得事件(即如含有该IC封装的装置的通电启动)，所执行。
若侦测到错误，则该方法前进到项目305，在此该封装完整度监视器可运用逻辑以决定失败出现于何处。若并无重迭的扫描链，则决定结果将仅为其中存在有失败问题的特定扫描链。然而，在具有重迭扫描链的具体实施例里，可分析来自于不同扫描链的结果以将失败的可能位置缩减至比较小的微凸块集合。
在项目306中，该封装完整度监视器可提供一失败信号以表示侦测到失败问题。此失败信号可为由该封装完整度监视器响应于在该扫描链之一或更多者内所侦得的不连续性而自动地提供。或另者，该失败信号可为响应于取用该封装完整度监视器的使用者的请求所提供。在一些情况下，该失败信号可表示出现失败问题的位置或是可能位置。
在一些情况下，本揭示的封装完整度监视器可适用于接附在标准覆晶封装中的晶粒。
前文中虽显示并描述诸多特性，然将能了解该并非欲以限制本发明，同时熟谙本项技艺的人士应能知晓确可进行各式变化及修改而不致悖离本发明的范畴。从而，应将本说明书及图式视为示范性质但不具限制意义。本发明应涵盖各种替代、修改和等同项目。

Claims (15)

1.一种具有封装完整度监视功能的设备，包含：
封装，此者具有经由多个凸块连接至中介层的晶粒，其中该凸块的至少一部份含有虚拟凸块；
封装完整度监视器，此者具有用以传送测试信号的传送器和用以接收该测试信号的接收器；以及
第一扫描链，此者含有在该晶粒内及该中介层内串联连接该虚拟凸块的一部份的多个交替互连，其中该第一扫描链具有第一末端，其耦接于该封装完整度监视器的该传送器，和第二末端，其耦接于该封装完整度监视器的该接收器。
2.如权利要求1所述的设备，其中该封装完整度监视器是经配置以若在该第一扫描链中出现不连续性时提供失败信号。
3.如权利要求1或2所述的设备，进一步含有第二扫描链，其中该封装完整度监视器是经配置以决定该第一扫描链及该第二扫描链何者之中发生错误。
4.如权利要求1至3中任一项所述的设备，其中该封装完整度监视器是经配置以在该封装的操作过程中传送额外的信号。
5.如权利要求1至4中任一项所述的设备，其中该封装完整度监视器进一步含有时间至数字转换器，此者是经配置以测量该测试信号走过该第一扫描链的时间。
6.如权利要求5所述的设备，其中该封装完整度监视器是经配置以若通过该第一扫描链的所测得时间是位于可容允范围的外部则提供失败信号。
7.如权利要求1至6中任一项所述的设备，其中该第一扫描链含有震荡器网络内的负载。
8.如权利要求7所述的设备，其中该封装完整度监视器是经配置以测量该震荡器网络的震荡频率，并且若该震荡频率位于可容允范围的外部则提供失败信号。
9.如权利要求1或2或者权利要求4-8中任一项所述的设备，进一步包含第二扫描链，其中该虚拟凸块的至少一者为该第一扫描链的一部份及该第二扫描链的一部份的两者。
10.如权利要求1或2或者权利要求4-8中任一项所述的设备，其中该第一扫描链构成第一圆环，并且该设备进一步包含第二扫描链，此者构成环绕于该第一圆环的第二圆环。
11.一种用以监视封装的整合度的方法，该封装具有经由多个凸块连接至中介层的晶粒，其中该凸块的至少一部份含有虚拟凸块，该方法包含：
在位于该封装处的封装完整度监视器产生测试信号；以及
经由第一扫描链传送该测试信号，该第一扫描链含有在该晶粒中及该中介层中串联连接该虚拟凸块的一部份的多个交替互连。
12.如权利要求11所述的方法，进一步包含由该封装完整度监视器接收该测试信号。
13.如权利要求11或12所述的方法，进一步包含若该封装完整度监视器并未自该第一扫描链收到该测试信号则提供失败信号。
14.如权利要求11至13中任一项所述的方法，其中该测试信号是在该封装的操作过程中所传送。
15.如权利要求11至14中任一项所述的方法，进一步包含：
利用时间至数字转换器以测量该测试信号走过该第一扫描链的时间；以及
若该所测得时间是位于可容允范围的外部则提供失败信号。
CN201480012016.2A 2013-03-07 2014-03-06 具有牺牲凸块的封装完整度监视器 Active CN105051878B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/789,347 2013-03-07
US13/789,347 US9128148B2 (en) 2013-03-07 2013-03-07 Package integrity monitor with sacrificial bumps
PCT/US2014/021435 WO2014138495A1 (en) 2013-03-07 2014-03-06 Package integrity monitor with sacrificial bumps

Publications (2)

Publication Number Publication Date
CN105051878A true CN105051878A (zh) 2015-11-11
CN105051878B CN105051878B (zh) 2017-11-28

Family

ID=50390260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480012016.2A Active CN105051878B (zh) 2013-03-07 2014-03-06 具有牺牲凸块的封装完整度监视器

Country Status (7)

Country Link
US (1) US9128148B2 (zh)
EP (1) EP2965348B1 (zh)
JP (1) JP6415459B2 (zh)
KR (1) KR102170167B1 (zh)
CN (1) CN105051878B (zh)
TW (1) TWI623762B (zh)
WO (1) WO2014138495A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108206154A (zh) * 2016-12-19 2018-06-26 技鼎股份有限公司 应用在扇出制程的晶粒定位方法及生产设备
CN109752413A (zh) * 2018-12-27 2019-05-14 苏州佳世达电通有限公司 测试两基板之间多个焊球的结构及其方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343418B2 (en) * 2013-11-05 2016-05-17 Xilinx, Inc. Solder bump arrangements for large area analog circuitry
KR102478381B1 (ko) 2015-12-21 2022-12-20 삼성전자주식회사 반도체 패키지
US10886228B2 (en) * 2015-12-23 2021-01-05 Intel Corporation Improving size and efficiency of dies
US10886171B2 (en) 2016-07-02 2021-01-05 Intel Corporation Rlink-on-die interconnect features to enable signaling
US10262911B1 (en) 2016-12-14 2019-04-16 Xilinx, Inc. Circuit for and method of testing bond connections between a first die and a second die
US10317464B2 (en) 2017-05-08 2019-06-11 Xilinx, Inc. Dynamic scan chain reconfiguration in an integrated circuit
US11282776B2 (en) 2018-02-22 2022-03-22 Xilinx, Inc. High density routing for heterogeneous package integration
US11171104B2 (en) 2019-10-24 2021-11-09 Marvell Asia Pte, Ltd. IC chip package with dummy solder structure under corner, and related method
KR20210079543A (ko) * 2019-12-20 2021-06-30 삼성전자주식회사 고대역폭 메모리 및 이를 포함하는 시스템
KR20210113492A (ko) 2020-03-06 2021-09-16 에스케이하이닉스 주식회사 반도체 기판, 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법
KR20210126228A (ko) 2020-04-10 2021-10-20 삼성전자주식회사 반도체 패키지
CN112992865B (zh) * 2021-02-26 2023-07-11 珠海天成先进半导体科技有限公司 一种晶圆级键合工艺监控结构、方法及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166607A (en) * 1998-03-05 2000-12-26 Stmicroelectronics S.A. Semiconductor test structure formed in cutting path of semiconductor water
US20040183187A1 (en) * 2003-03-17 2004-09-23 Tomoo Yamasaki Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
US6867613B1 (en) * 2004-07-07 2005-03-15 Advanced Micro Devices, Inc. Built-in self timing test method and apparatus
US20100318313A1 (en) * 2009-06-11 2010-12-16 International Business Machines Corporation Measurement methodology and array structure for statistical stress and test of reliabilty structures
CN102738123A (zh) * 2011-04-13 2012-10-17 台湾积体电路制造股份有限公司 集成电路及集成电路系统及其制造方法
CN102800653A (zh) * 2011-05-27 2012-11-28 台湾积体电路制造股份有限公司 使用伪连接的中介层测试
US20120319717A1 (en) * 2011-06-16 2012-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for 3d ic test

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246426A (ja) * 1996-03-04 1997-09-19 Sony Corp 表面実装型電子部品、配線基板、実装基板及び実装方法
JP2006195780A (ja) * 2005-01-14 2006-07-27 Yamatake Corp コントローラおよびリモートｉ／ｏ通信方法
JP2007214454A (ja) * 2006-02-10 2007-08-23 Alps Electric Co Ltd 基板接続試験用ユニット
US7945827B1 (en) * 2006-12-28 2011-05-17 Marvell International Technology Ltd. Method and device for scan chain management of dies reused in a multi-chip package
JP5034781B2 (ja) * 2007-08-27 2012-09-26 富士通株式会社 半田バンプの高感度抵抗測定装置及び監視方法
TWI441270B (zh) 2008-12-17 2014-06-11 Ind Tech Res Inst 三維積體電路之直通矽晶穿孔製程監控方法及裝置
JP2011014703A (ja) 2009-07-01 2011-01-20 Renesas Electronics Corp 半導体集積回路装置、及び半導体集積回路装置のテスト方法
US8384411B2 (en) 2009-12-18 2013-02-26 Tektronix, Inc. Method and device for measuring inter-chip signals
US8327201B1 (en) * 2010-05-05 2012-12-04 Xilinx, Inc. Parallel testing of an integrated circuit that includes multiple dies
US8648615B2 (en) * 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework
US8832511B2 (en) * 2011-08-15 2014-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. Built-in self-test for interposer
JP2013083619A (ja) * 2011-09-27 2013-05-09 Elpida Memory Inc 半導体チップ、半導体装置、及びその測定方法
KR20130071884A (ko) * 2011-12-21 2013-07-01 삼성전자주식회사 다이 패키지 및 이를 포함하는 시스템

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166607A (en) * 1998-03-05 2000-12-26 Stmicroelectronics S.A. Semiconductor test structure formed in cutting path of semiconductor water
US20040183187A1 (en) * 2003-03-17 2004-09-23 Tomoo Yamasaki Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
US6867613B1 (en) * 2004-07-07 2005-03-15 Advanced Micro Devices, Inc. Built-in self timing test method and apparatus
US20100318313A1 (en) * 2009-06-11 2010-12-16 International Business Machines Corporation Measurement methodology and array structure for statistical stress and test of reliabilty structures
CN102738123A (zh) * 2011-04-13 2012-10-17 台湾积体电路制造股份有限公司 集成电路及集成电路系统及其制造方法
CN102800653A (zh) * 2011-05-27 2012-11-28 台湾积体电路制造股份有限公司 使用伪连接的中介层测试
US20120319717A1 (en) * 2011-06-16 2012-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for 3d ic test

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108206154A (zh) * 2016-12-19 2018-06-26 技鼎股份有限公司 应用在扇出制程的晶粒定位方法及生产设备
CN108206154B (zh) * 2016-12-19 2020-06-19 技鼎股份有限公司 应用在扇出制程的晶粒定位方法及生产设备
CN109752413A (zh) * 2018-12-27 2019-05-14 苏州佳世达电通有限公司 测试两基板之间多个焊球的结构及其方法
CN109752413B (zh) * 2018-12-27 2021-08-03 苏州佳世达电通有限公司 测试两基板之间多个焊球的结构及其方法

Also Published As

Publication number Publication date
EP2965348B1 (en) 2017-12-20
TW201439559A (zh) 2014-10-16
TWI623762B (zh) 2018-05-11
US9128148B2 (en) 2015-09-08
JP2016510877A (ja) 2016-04-11
US20140253171A1 (en) 2014-09-11
CN105051878B (zh) 2017-11-28
KR20150127125A (ko) 2015-11-16
EP2965348A1 (en) 2016-01-13
JP6415459B2 (ja) 2018-10-31
WO2014138495A1 (en) 2014-09-12
KR102170167B1 (ko) 2020-10-26

Similar Documents

Publication Publication Date Title
CN105051878A (zh) 具有牺牲凸块的封装完整度监视器
US10444279B2 (en) Non-invasive pre-bond TSV test using ring oscillators and multiple voltage levels
CN104661891B (zh) 用于对轨道交通的铁路网络的铁路部件进行诊断的方法
US7307439B2 (en) Semiconductor integrated circuit apparatus, measurement result management system, and management server
CN102313870B (zh) 集成电路并行测试方法、装置和系统
US9933475B2 (en) Semiconductor device and multi-chip module
CN104062534A (zh) 针对短路测试集成电路封装
CN202035054U (zh) 基于流媒体实时总线的故障自检系统
US7471099B2 (en) Semiconductor device with mechanism for leak defect detection
US10041848B2 (en) Pressure sensor device for measuring a differential normal pressure to the device and related methods
US7750665B2 (en) Semiconductor device
US8937494B1 (en) Method and apparatus for detecting rising and falling transitions of internal signals of an integrated circuit
CN102594923A (zh) 一种用在电力运行巡视检测中的物联网系统
KR102378902B1 (ko) Hvdc 케이블 부분방전 패턴분석 기법 및 장치
CN104418293B (zh) 微机械结构元件和用于微机械结构元件的相应检查方法
TWI468704B (zh) 中介層的測試方法
Ebrahimi et al. Intermittent resistance fault detection at board level
JP2014142191A (ja) 蓄電池状態検知方法及び蓄電池状態検知装置
CN206378543U (zh) Wi‑Fi模块的测试装置及测试系统
Huang et al. Versatile transition-time monitoring for interconnects via distributed TDC
AU2023254955A1 (en) Conveyor Pulley Lagging Wear Monitoring System
Speckmann Autonomous Early Warning System for Monitoring Critical Infrastructure Elements Using Smart Multi-sensors
Hofmeister et al. Automating control and evaluation of FPGA testing using SJ BIST®
Roth et al. Ball grid array (BGA) solder joint intermittency real-time detection
Radonjić et al. Improving a technology model for intermediate maintenance of radio-relay devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant