JP3794162B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3794162B2 JP3794162B2 JP10640598A JP10640598A JP3794162B2 JP 3794162 B2 JP3794162 B2 JP 3794162B2 JP 10640598 A JP10640598 A JP 10640598A JP 10640598 A JP10640598 A JP 10640598A JP 3794162 B2 JP3794162 B2 JP 3794162B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- solder
- solder ball
- bumps
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特にはんだバンプを介して実装基板に実装されるデバイス・チップにおけるはんだバンプの接合特性の良否を判定する検査工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
電子機器の小型化をより一層進展させるためには、部品実装密度を如何に向上させるかが重要なポイントとなる。半導体ＩＣ（集積回路）に関しても、ボンディング・ワイヤとリード・フレームとを用いた従来のパッケージ実装に代わり、ＬＳＩ（大規模集積回路）のベア・チップを直接に実装基板上の導体パターンに接続するワイヤレス・ボンディングが提案されている。
特に、デバイス・チップの素子形成面側に全ての電極部とこれに接続するはんだボールバンプやビーム・リードを実装端子として形成しておき、この素子形成面を下向きにして実装端子とプリント配線基板上の導体パターンとを直接的に接続する方法は、フリップチップ・ボンディング法と呼ばれており、アセンブリ工程が合理化できることからハイブリッドＩＣの実装や大型コンピュータ用途に広く利用されている。
【０００３】
中でもはんだボールバンプは、今後の多ピン数パッケージとして有望なＢＧＡ（ボール・グリッド・アレイ）パッケージ用の実装端子として、ますます重要な地位を占めるものと期待されている。ここでＢＧＡとは、通常、デバイス・チップの周辺部に集中しているＡｌ（アルミニウム）電極パッドの配列パターンを絶縁性の仲介層（インタポーザ）を介してより広範囲に分散された規則的な電気接点の配列パターンに変換し、この電気接点にはんだボールバンプを配する技術である。
【０００４】
そして、このＢＧＡによれば、隣接するはんだボールバンプ間の配列ピッチを大きく確保することができるため、はんだボールバンプ間の短絡の虞れがなく、従ってボール径を縮小せずに十分な接合強度をもってデバイス・チップをプリント配線基板にフリップチップ実装することが可能となる。
近年においては、パッケージ１個に２００個以上ものはんだボールバンプが形成される場合もあり、これら多数のはんだボールバンプをいかに均一な高さに形成できるかが、実装の信頼性を左右する。
従来、はんだボールバンプの形成は一般に電解メッキにより行われてきたが、この方法には下地材料層の表面状態や電気抵抗のわずかなバラツキによって成膜されるはんだの厚みが変動するという問題があった。
【０００５】
この問題を解決するため、本出願人は、真空薄膜形成技術とレジスト・パターンのリフトオフ技術とを組み合わせて、半導体ＩＣのＡｌ系電極パッドとバンプとの間に両者の密着性向上や相互拡散防止等を目的とするバリアメタル膜を使用するはんだボールバンプの形成方法を提案している（特開平７−２８８２５５号公報参照）。なお、このバリアメタル膜は、バンプの仕上がり形状を左右することから、通常、ＢＬＭ（Ball Limitting Metal）膜と呼ばれている。
【０００６】
以下、このＢＬＭ膜を使用したはんだボールバンプの製造方法を、図１４〜図１９を用いて説明する。
先ず、半導体基板１１表面に形成した例えばＬＳＩ（図示せず）の接合部に、その外部接続端子として例えばＡｌ電極パッド１２を形成する。続いて、例えばシリコン窒化膜１３及びポリイミド膜１４がこの順に積層されたパッシベーション膜（表面保護膜）１５を基体全面に被覆した後、このパッシベーション膜１５に開口した接続孔を介してＡｌ電極パッド１２に接続するＢＬＭ膜１６を形成する。
なお、ＢＬＭ膜１６の構造としては、Ｃｒ（クロム）膜／Ｃｕ（銅）膜／Ａｕ（金）膜の３層構造が最も一般的である。この３層構造のうち、下層のＣｒ膜は、Ａｌ電極パッド１２との良好な密着性を確保するための密着層として、また中間のＣｕ膜は、後に形成するはんだボールバンプからのはんだの拡散を防止するためのバリア層として、更に上層のＡｕ膜は、中間のＣｕ膜の酸化を防止するための酸化を防止膜として、各々主に作用するものである（図１４参照）。
【０００７】
次いで、基体全面に十分に厚いフォトレジスト膜１７を塗布した後、フォトリソグラフィ技術を用いて、このフォトレジスト膜１７をパターニングする。こうして、ＢＬＭ膜１６及びその周囲のパッシベーション膜１５を露出させる開口部１８を形成する（図１５参照）。
【０００８】
次いで、例えば蒸着技術を用いて、基体全面にＰｂ（鉛）及びＳｎ（スズ）からなるはんだ蒸着膜１９を成膜する。このとき、このはんだ蒸着膜１９は、開口部１８におけるフォトレジスト膜１７端部の大きな段差により、開口部１８内のＢＬＭ膜１６及びその周囲のパッシベーション膜１５上のはんだ蒸着膜１９とフォトレジスト膜１７上のはんだ蒸着膜１９とに分断される（図１６参照）。
【０００９】
次いで、リフトオフ技術を用いて、ウェーハをレジスト剥離液に浸した状態で加熱揺動処理を行なって、フォトレジスト膜１７と共にそのフォトレジスト膜１７上のはんだ蒸着膜１９を除去する。こうして、ＢＬＭ膜１６及びその周囲のパッシベーション膜１５を被覆するはんだ蒸着膜１９のみを残存させる（図１７参照）。
【００１０】
次いで、いわゆるウェットバックと呼ばれる加熱溶融処理を行う。即ち、はんだ蒸着膜１９表面にフラックスを塗布した後、Ｎ2 （窒素）雰囲気下において段階的に昇温すると、はんだ蒸着膜１９はそれ自身の表面張力により収縮して、ＢＬＭ膜１６上で自己整合的にはんだボールバンプ２０となる。このようにして、半導体基板１１表面に形成したＬＳＩの外部接続端子としてのＡｌ電極パッド１２上に、ＢＬＭ膜１６を介して、はんだボールバンプ２０を形成する（図１８参照）。
【００１１】
次いで、はんだボールバンプ２０が形成された半導体基板１１をダイシングして、個々のデバイス・チップ２１に分割した後、このデバイス・チップ２１のはんだボールバンプ形成面を下向きにしてプリント配線基板２２に対向させる。なお、このときのプリント配線基板２２は、例えばガラスエポキシ基板２３上に配線パターンをなすＣｕランド２４が形成され、このＣｕランド２４上に共晶はんだ膜２５が予備付けされている。また、Ｃｕランド２４以外の表面はソルダーレジスト膜２６によって覆われている。
そして、プリント配線基板２２の共晶はんだ膜２５が予備付けされたＣｕランド２４とデバイス・チップ２１のはんだボールバンプ２０とを位置合わせした後に、両者を加熱溶着させる。このようにして、デバイス・チップ２１のプリント配線基板２２へのフリップチップ実装を完了する（図１９参照）。
【００１２】
【発明が解決しようとする課題】
ところで、はんだボールバンプ２０を介してデバイス・チップ２１をプリント配線基板２２にフリップチップ実装する前には、デバイス・チップ２１のはんだボールバンプ接合部の電気特性を診断するための電気的検査（通称：ぺレットチェック）が行われる。この電気的検査は、半導体基板１１のダイシング前に行われる場合とダイシング後に行われる場合とがあるが、いずれにしても従来は仕上がり後のはんだボールバンプ２０の頂頭部に検査装置の電気測定プローブを接触させ、接触抵抗測定や動作試験を行っていた。
【００１３】
しかしながら、デバイス・チップ２１がこのような電気的検査に合格しても、これをフリップチップ実装したプリント配線基板２２を更に別部品と組み合わせたりして最終製品にまで組み立てた後、出荷前検査を行う段階において、初めてはんだボールバンプ２０の接合不良が検出される場合がある。
【００１４】
このようなはんだボールバンプ２０の接合不良の原因としては、ＢＬＭ膜１６の表面に僅かに残ったポリイミド膜１４やフォトレジスト膜１７の残渣がＢＬＭ膜１６とはんだボールバンプ２０との間の接合強度を低下させていること、ＢＬＭ膜１６やはんだ膜１９に含まれる微量の不純物がこれら両膜間における金属原子の拡散係数を変化させ、ＢＬＭ膜１６とはんだボールバンプ２０との電気的接続に重要な役割を果たすＣｕ−Ｓｎ合金層が十分に形成されていないこと等、はんだボールバンプ２０の形成プロセスにおける極めて微妙な異変によってＢＬＭ膜１６とはんだボールバンプ２０との接合が所定の強度を保持していないことが考えられる。そして、このような異変が、最終製品の出荷前検査のような過酷な温度サイクルを繰り返し経るうちに、はんだボールバンプ２０の接合不良として顕在化されるのである。
【００１５】
このように、製品の組み立て等が進んだ段階においてはんだボールバンプ２０の接合不良が検出されると、この情報がはんだボールバンプ２０の形成プロセスにフィードバックされるまでの時間差が大きくなり、このタイムラグの間に不良デバイス・チップが生産され続け、大量の不良製品の発生を引き起こすおそれがある。従って、デバイス・チップ２１をプリント配線基板２２にフリップチップ実装する工程に先立って、従来の電気測定プローブによるはんだボールバンプ２０の電気特性検査とは別に、はんだボールバンプ２０の接合不良を高感度に判定することができる手段を確立することが切望されている。
【００１６】
そこで本発明は、こうした事情を鑑みてなされたものであり、実装基板へのチップ実装に先立って、はんだバンプの形成プロセスに起因するはんだバンプの接合不良を検出し、その接合特性の良否を簡便かつ高感度に判定することが可能な半導体装置の製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明者は、過酷な温度サイクルを用いて行われる出荷前検査において不良と判定された製品の中に、はんだバンプの形成プロセスにおける不具合を原因とするはんだバンプの接合不良が多く含まれており、かつこのはんだバンプの接合不良がはんだバンプを上方に引っ張る際の引っ張り強度やはんだバンプの破断面の状態によく反映されている事実を見出した。
【００１８】
即ち、はんだバンプの接合特性が良好な良品サンプルとはんだバンプの接合特性が良好でない不良品サンプルとを用い、デバイス・チップのはんだバンプをプローブによって上方に引っ張って破断させる実験を行ったところ、良品サンプルの場合、そのはんだバンプの破断が延性破断モードとなり、その破断状態を観察すると、デバイス・チップ側にはんだ残膜が十分に残存しており、はんだバンプの下地の露出は殆ど認められないか、或いは極めて少なかった。また、はんだバンプの破断限界のプローブ荷重、即ち引っ張り強度はある基準値を越えた。
これに対し、不良品サンプルの場合には、そのはんだバンプの破断が脆性破断モードとなり、その破断状態を観察すると、デバイス・チップ側にはんだ残膜が殆ど残存しないか、不規則な島状のはんだ残膜が僅かに残存するにすぎず、はんだバンプの下地の露出面積が大きくなっていた。また、そのはんだバンプの破断限界における引っ張り強度は、延性破断時の基準値に達しなかった。
【００１９】
従って、こうした実験結果に基づいて検討を重ね、上記課題を解決するための手段として、以下の本発明に係る半導体装置の製造方法を想到した。
即ち、請求項１に係る半導体装置の製造方法は、デバイス・チップの電極パッド部にはんだバンプを形成するはんだバンプ形成工程と、このはんだバンプをデバイス・チップの主面に略垂直な方向に引っ張り上げて、はんだバンプを破断させるはんだバンプ破断工程と、このはんだバンプの破断限界のプローブ荷重に基づいてはんだバンプの接合特性の良否を判定する検査工程とを有する半導体装置の製造方法において、はんだバンプの破断工程は、はんだバンプを挟持可能なハサミ状の治具をもつ物理測定プローブではんだバンプを挟持することによって、はんだバンプと物理測定プローブとを固着させて行うことを特徴とする。
【００２０】
このように請求項１に係る半導体装置の製造方法においては、デバイス・チップのはんだバンプを上方に引っ張り上げてはんだバンプを破断させ、その際のはんだバンプの引っ張り強度を指標としてはんだバンプの接合特性の良否を判定する検査を行う。即ち、予め良品サンプルと不良品サンプルとを用いた実験によって設定した引っ張り強度の基準値を越える場合には、はんだバンプの接合特性が良好であると判定し、その基準値に達しない場合には、はんだバンプの接合特性が不良であると判定する。
このため、はんだバンプ形成工程における異常、例えばはんだバンプとその下地膜との界面における有機物残渣により接合強度不良が突発的に発生し、しかもこの異常が従来の電気特性検査によっては検出することができない場合であっても、このはんだバンプの形成プロセスに起因するはんだバンプの接合不良が検出され、その接合特性の良否が簡便かつ高感度に判定される。
【００２１】
従って、このようなはんだバンプの接合特性の良否を判定する検査工程を半導体装置の製造ラインに組み込んで、デバイス・チップの実装基板への実装工程に先立って行うことにより、厳しく良品選別されたバンプ形成チップのみが実装基板に実装され、製品デバイスとして組み立てられることになるため、最終的な製品デバイスの信頼性及び耐久性が従来の製造工程によるものと比較して大幅に向上する。また、はんだバンプの接合不良が検出された場合においても、その情報がはんだバンプの形成プロセスにフィードバックされるまでの時間も従来より短縮されるため、その間における大量の不良製品の発生が抑制される。
【００２２】
また、請求項２に係る半導体装置の製造方法は、デバイス・チップの電極パッド部にはんだバンプを形成するはんだバンプ形成工程と、このはんだバンプをデバイス・チップの主面に略垂直な方向に引っ張り上げて、はんだバンプを破断させるはんだバンプ破断工程と、このはんだバンプの破断面の状態に基づいてはんだバンプの接合特性の良否を判定する検査工程とを有する半導体装置の製造方法において、はんだバンプ破断工程は、はんだバンプを挟持可能なハサミ状の治具をもつ物理測定プローブではんだバンプを挟持することによって、はんだバンプと物理測定プローブとを固着させて行うことを特徴とする。
【００２３】
このように請求項２に係る半導体装置の製造方法においては、デバイス・チップのはんだバンプを上方に引っ張り上げてはんだバンプを破断させ、その際のはんだバンプの破断面の状態を指標としてはんだバンプの接合特性の良否を判定する検査を行う。即ち、予め良品サンプルと不良品サンプルとを用いた実験よって設定した破断状態を基準として、デバイス・チップ側の破断面にはんだ残膜がより多く残存し、はんだバンプの下地の露出がより少ない場合は、はんだバンプの接合特性が良好であると判定し、デバイス・チップ側の破断面にはんだ残膜がより少なくしか残存せず、はんだバンプの下地の露出がより多い場合には、はんだバンプの接合特性が不良であると判定する。
【００２４】
このため、はんだバンプ形成工程における異常、例えばはんだバンプとその下地膜との界面における有機物残渣により接合強度不良が突発的に発生し、しかもこの異常が従来の電気特性検査によっては検出することができない場合であっても、このはんだバンプの形成プロセスに起因するはんだバンプの接合不良が検出され、その接合特性の良否が簡便かつ高感度に判定される。
【００２５】
従って、このようなはんだバンプの接合特性の良否を判定する検査工程を半導体装置の製造ラインに組み込んで、デバイス・チップの実装基板への実装工程に先立って行うことにより、厳しく良品選別されたバンプ形成チップのみが実装基板に実装され、製品デバイスとして組み立てられることになるため、最終的な製品デバイスの信頼性及び耐久性が従来の製造工程によるものと比較して大幅に向上する。また、はんだバンプの接合不良が検出された場合においても、その情報がはんだバンプの形成プロセスにフィードバックされるまでの時間も従来より短縮されるため、その間における大量の不良製品の発生が抑制される。
【００２６】
なお、上記請求項１に係るはんだバンプの引っ張り強度を指標とする検査方法と上記請求項２に係るはんだバンプの破断面の状態を指標とする検査方法とを組み合わてはんだバンプの接合特性の良否を判定する検査工程としてもよい。この場合、両者は互いに補完・補強し合って、はんだバンプの接合特性の良否がより的確に判定されることになるため、更に一層厳しく良品選別されたバンプ形成チップのみが実装基板に実装されて、最終的な製品デバイスの信頼性及び耐久性は更に向上する。
【００２９】
また、請求項３に係る半導体装置の製造方法は、上記請求項１又は２に係る半導体装置の製造方法において、前記はんだバンプ形成工程の後、前記検査工程の前に、デバイス・チップに所定の熱処理を加えて、はんだバンプの接合特性を加速的に劣化させる特性劣化加速工程を有していることを特徴とする。
このように請求項３に係る半導体装置の製造方法においては、検査工程の前にデバイス・チップに熱処理を加えることにより、はんだバンプや下地膜を構成する金属原子の熱拡散を敢えて過剰に進行させて、はんだバンプの接合特性の劣化が強制的に加速されるため、はんだバンプの接合特性の良否が判定されると共にその信頼性寿命が予測評価される。
このため、はんだバンプ形成工程における微妙な異常に起因してはんだバンプの接合不良が発生し、しかもこの微妙な異常が従来の電気特性検査によっては検出することができないばかりでなく、上記請求項１又は２に係る半導体装置の製造方法において特性劣化加速工程のない検査方法によっても検出することができない場合であっても、このはんだバンプの形成プロセスに起因するはんだバンプの接合不良が検出され、接合特性の良否が簡便かつ高感度に判定される。
従って、このようなはんだバンプの接合特性の良否を判定すると共にその信頼性寿命を予測評価する検査工程を半導体装置の製造ラインに組み込んで、デバイス・チップの実装基板への実装工程に先立って行うことにより、上記請求項１又は２に係る半導体装置の製造方法において特性劣化加速工程のない場合よりも更に厳しく良品選別されたバンプ形成チップのみが実装基板に実装されて、製品デバイスとして組み立てられるため、この最終的な製品デバイスの信頼性及び耐久性は、上記請求項１又は２に係る半導体装置の製造方法において特性劣化加速工程のない場合よりも更に向上する。
【００３０】
また、請求項４に係る半導体装置の製造方法は、上記請求項３に係る半導体装置の製造方法において、前記特性劣化加速工程が、デバイス・チップに、１００〜３００℃の温度における５０〜２０００時間の熱処理を加える工程であることを特徴とする。
このように請求項４に係る半導体装置の製造方法においては、温度１００〜３００℃、５０〜２０００時間の熱処理を行うことにより、良品はんだバンプまでを不良品化することなく、はんだバンプの接合特性を加速的に劣化させることが可能な特性劣化加速工程としての高温長時間の熱処理が実現される。即ち、高温長時間の熱処理の条件として、熱処理温度や熱処理時間が上記の範囲より低い方へ外れると、はんだバンプの特性の劣化を加速する効果がなくなり、逆に高い方へ外れると、良品はんだバンプまでが不良品と判定されやすくなり、検査精度か低下する原因となるため、特性劣化加速工程としての高温長時間の熱処理の条件は、上記の温度１００〜３００℃、５０〜２０００時間が好適である。
なお、はんだバンプの特性劣化加速工程としては、通常の製品出荷前検査で採用されている温度サイクルを加える工程を用いてもよいが、高温長時間の熱処理を加える工程の方がより簡単である。また、高温長時間の熱処理の場合の雰囲気は、最終的な組み立て製品の使用環境が大気中であることから、所定の相対湿度に調整された大気とすれば通常は十分である。但し、はんだバンプ形成プロセスにおける特定の不具合の内容を詳細に検討したり、或いは劣化を定量的に解釈する必要がある場合には、たとえば窒素ガス雰囲気等の不活性ガス雰囲気を用いてもよい。
【００３２】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を説明する。
（第１の実施形態）
本発明の第１の実施形態は、デバイス・チップの電極パッド部にはんだボールバンプを形成するはんだボールバンプ形成工程の後、このはんだボールバンプを介してデバイス・チップをプリント配線基板にフリップチップ実装する実装工程の前に、はんだボールバンプに固着させたハサミ状の物理検査プローブをデバイス・チップの主面に略垂直な方向に上昇させて、はんだボールバンプを破断させると共に、その際のはんだボールバンプの引張り破壊強度及びバンプ破断面の状態に基づいてはんだボールバンプの接合特性の良否を判定する引張り破壊検査工程を設けたものである。
【００３３】
このような本実施形態に係る半導体装置の製造方法を、図１〜図５を用いて詳細に説明する。ここで、図１〜図３はそれぞれ引張り破壊検査工程においてハサミ状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図、図４及び図５はそれぞれ引張り破壊検査工程におけるはんだボールバンプの破断面の状態を示す概略断面図である。
【００３４】
先ず、図１に示されるようなはんだボールバンプ１７が形成されているデバイス・チップ２１を作製する。但し、このはんだボールバンプ１７の形成工程は上記図１５〜図１９に示す従来の場合と同様であるため、その説明は省略する。
なお、このようにして作製したデバイス・チップ２１においては、図１に示されるように、半導体基板１１表面に形成されたＬＳＩ（図示せず）の外部接続端子としてＡｌ電極パッド１２が形成されている。また、その半導体基板１１は、その全面がシリコン窒化膜及びポリイミド膜がこの順に積層されたパッシベーション膜１５によって被覆されている。また、このパッシベーション膜１５に開口された接続孔を介してＡｌ系電極パッド１２に接続するＢＬＭ膜１６が形成されている。そして、このＢＬＭ膜１６上に、はんだボールバンプ２０が形成されている。
【００３５】
なおここで、ＢＬＭ膜１６は、厚さ約０．１μｍのＣｒ膜、厚さ約１．０μｍのＣｕ膜、及び厚さ約０．１μｍのＡｕ膜がこの順に積層された３層構造となっている。また、はんだボールバンプ２０は、９７％Ｐｂ−３％Ｓｎ合金を構成材料としている。そして、これらＢＬＭ膜１６とはんだボールバンプ２０との接触面積は、６．４×１０3 〜２．８×１０ 4μｍ2 とする。
【００３６】
次いで、このデバイス・チップ２１に形成されているはんだボールバンプ２０に対して、引張り破壊検査を行う。
即ち、図１に示されるように、デバイス・チップ２１を引張り試験機にセットして、このデバイス・チップ２１の上方に、ハサミ状の物理測定プローブ３１を配置する。ここで、ハサミ状の物理測定プローブ３１とは、デバイス・チップ２１のはんだボールバンプ２０を挟持するためのハサミ状の治具をもち、上下方向に移動可能な物理検査プローブをいう。そして、デバイス・チップ２１のはんだボールバンプ２０との位置合わせを行った後、ハサミ状の物理測定プローブ３１を図中の矢印で示す方向に下降させる。
【００３７】
なお、はんだボールバンプ２０の高さ及び大きさはデバイス・チップの種類によって異なる。例えば、チップ周辺に配列されたＡｌ電極パッド１２の直上領域にそのままはんだボールバンプ２０が配列される場合には、その高さは６５μｍ前後とされるが、ＢＧＡのようにＡｌ電極パッド１２の直上領域外にも再配列される場合には隣接するはんだボールバンプ２０の接触のおそれが少なくなる分、はんだボールバンプ２０を大型化することが可能となり、１２５μｍ前後とされる。従って、物理測定プローブ３１のハサミ状の治具は、はんだボールバンプ２０の大きさに合わせて最適化することが必要である。
【００３８】
続いて、図２に示されるように、物理測定プローブ３１のハサミ状の治具を用いてはんだボールバンプ２０を挟持し、このはんだボールバンプ２０に物理測定プローブ３１を固着させる。
【００３９】
続いて、図３に示されるように、はんだボールバンプ２０に固着させた物理測定プローブ３１を図中の矢印で示す方向に上昇させる。このとき、このハサミ状の物理測定プローブ３１には、はんだボールバンプ２０が破断するまで荷重を加えていく。また、このハサミ状の物理測定プローブ３１の引き上げ速度と引き上げ距離は、それぞれ、
引き上げ速度：０．１ｍｍ／秒
引き上げ距離：０．５ｍｍ
とする。
【００４０】
この結果、はんだボールバンプ２０は上方に引っ張られ、遂には下地のＢＬＭ膜１６近傍から破断される。このとき、はんだボールバンプ２０が破断に至るまでの間に物理測定プローブ３１に加えた荷重、即ちはんだボールバンプ２０の引張り破壊強度を試験機に備え付けのロードセル（図示せず）によって検出し、そのピーク値及びバンプ破断面の状態に基づいて、はんだボールバンプ２０の接合特性の良否を判定する。
【００４１】
ここで、本発明者が行った引張り破壊検査の評価結果の一例として、はんだボールバンプ２０の接合特性が良好な場合のバンプ破断面の状態とはんだボールバンプ２０の接合特性が良好でない場合のバンプ破断面の状態とをそれぞれ図４及び図５に比較して示す。
【００４２】
通常の製品ロットから抜き取った良品サンプルの場合、即ちはんだボールバンプ２０の品質が良好で、またＢＬＭ膜１６との合金化反応も十分に進行して優れた下地密着性が達成されているデバイス・チップ２１の場合、図４に示されるように、はんだボールバンプ２０が物理測定プローブ３１を用いて破断された後の半導体基板１１側のバンプ破断面は、延性破断されたはんだボールバンプ２０の一部であるはんだ残膜２０ａが下地のＢＬＭ膜１６表面の全体を覆うように残存した状態となっていた。また、このときのはんだボールバンプ２０の破断限界のプローブ荷重、即ち引張り破壊強度は、６０〜６２ｇｆであった。
【００４３】
これに対して、はんだボールバンプ２０の形成工程において不具合が発生した製品ロットから抜き取った不良品サンプルの場合、即ちはんだボールバンプ２０の品質が不良で、ＢＬＭ膜１６との下地密着性が不足しているデバイス・チップ２１の場合、図５に示されるように、はんだボールバンプ２０が物理測定プローブ３１を用いて破断された後の半導体基板１１側のバンプ破断面においては、脆性破断されたはんだボールバンプ２０の一部であるはんだ残膜が殆ど残存せず、僅かに残存するはんだ残膜２０ｂが下地のＢＬＭ膜１６表面の一部を覆って、茶褐色に変色したＢＬＭ膜１６表面の大部分が露出した状態となっていた。また、このときのはんだボールバンプ２０の破断限界の引張り破壊強度は、５５ｇｆであった。
【００４４】
このようにして、良品サンプルの場合及び不良品サンプルの場合におけるはんだボールバンプ２０の引張り破壊強度とバンプ破断面の状態のデータを蓄積して、はんだボールバンプ２０の接合特性の良否を判定する基準を設定することが可能になる。
従って、はんだボールバンプ２０の接合特性の良否が不明なサンプルを対象にする場合、はんだボールバンプ２０をハサミ状の物理測定プローブ３１を用いて破断する引張り破壊検査を行って、はんだボールバンプ２０の引張り破壊強度を測定すると共に半導体基板１１側のバンプ破断面を観察し、その結果を設定した基準と照らし合わせることにより、従来の電気特性検査によっては検出することができないような異常、例えばはんだボールバンプ２０とその下地のＢＬＭ膜１６との界面における有機物残渣による接合強度不良がはんだボールバンプ形成工程において突発的に発生した場合であっても、はんだボールバンプ２０の接合特性の良否を簡便かつ高感度に判定することが可能になる。
【００４５】
そして、このようなはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査工程を半導体装置の製造ラインに組み込み、デバイス・チップ２１のプリント配線基板へのフリップチップ実装工程に先立って行うことにより、厳しく接合特性を良品選別されたはんだボールバンプ２０が形成されたデバイス・チップ２１のみがフリップチップ実装され、製品デバイスとして組み立てられることになるため、この最終的な製品デバイスの信頼性及び耐久性を従来の製造工程によるものと比較して大幅に向上させることができる。
また、はんだボールバンプ２０の接合不良が検出された場合においても、その情報がはんだボールバンプ２０の形成プロセスにフィードバックされるまでの時間が従来よりも短縮されるため、その間における大量の不良製品の発生を抑制することができる。
【００４６】
なお、本実施形態におけるはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査方法は、文字通り破壊的手法であるため、製造ロットごとに所定数をサンプリングしたデバイス・チップ２１を対象として行うものとする。
【００４７】
（第２の実施形態）
本発明の第２の実施形態は、デバイス・チップの電極パッド部にはんだボールバンプを形成するはんだボールバンプ形成工程に続いて、このデバイス・チップに所定の熱処理を加えてはんだボールバンプの接合特性を加速的に劣化させる特性劣化加速工程を経た後、このはんだボールバンプを介してデバイス・チップをプリント配線基板に実装する実装工程の前に、はんだボールバンプに固着させたハサミ状の物理検査プローブをデバイス・チップの主面に略垂直な方向に上昇させて、はんだボールバンプを破断させると共に、その際のはんだボールバンプの引張り破壊強度及びバンプ破断面の状態に基づいてはんだボールバンプの接合特性の良否を判定する引張り破壊検査工程を設けたものである。即ち、上記第１の実施形態における引張り破壊検査工程の前に、特性劣化加速工程を設けたものである。
【００４８】
このような本実施形態に係る半導体装置の製造方法を、図１〜図６を用いて詳細に説明する。ここで、図６は特性劣化加速工程による良品／不良品はんだボールバンプの引張り破壊強度とバンプ破断面の異常発生率の変化を示すグラフである。なお、図１〜図５は上記第１の実施形態の場合と同様であるため、本実施形態においてそのまま流用する。
【００４９】
先ず、図１に示されるようなはんだボールバンプ１７が形成されているデバイス・チップ２１を作製する。但し、このはんだボールバンプ１７の形成工程は上記図１５〜図１９に示す従来の場合と同様であるため、その説明は省略する。
次いで、このデバイス・チップ２１に形成されているはんだボールバンプ２０に対する引張り破壊検査を行う前に、高温長時間の熱処理を加える。例えば加熱オーブン内の大気雰囲気中にデバイス・チップ２１をセットして、設定温度１５０℃において２２０時間だけ放置する。
【００５０】
ところで、デバイス・チップ２１に対しては、はんだボールバンプ２０が完成されるまでのはんだ膜の成膜工程やウェットバック工程において所定の熱履歴が既に加えられている。このため、Ｃｒ膜／Ｃｕ膜／Ａｕ膜の３層構造をなすＢＬＭ膜１６の最上層のＡｕ膜とその下の層である厚いＣｕ膜の一部にははんだ膜の成分元素であるＰｂやＳｎが拡散して合金層が形成されており、Ｃｕ膜の下層側と、最下層のＣｒ膜は未反応状態で残っている。この金属拡散や合金化反応の進行具合は、不純物のわずかな混入や温度変化によっても容易に変動してしまう。つまり、はんだボールバンプ接合部は、各々の成分元素が微妙なバランスを保って存在する極めて複雑な多元素系となっている。
従って、このようなはんだボールバンプ２０が形成されているデバイス・チップに対して引張り破壊検査を行う前に高温長時間の熱処理を加えることは、ＢＬＭ膜１６やはんだボールバンプ２０の構成原子の熱拡散を敢えて過剰に進行させることになり、信頼性寿命を予測評価するためのはんだボールバンプの接合特性を加速的に劣化させる特性劣化加速試験の意味合いをもつ。このときの高温長時間の熱処理は、当然、はんだ膜の成膜工程やウェットバック工程において加えられる熱履歴よりも総熱エネルギー量の大きいものでなければならない。
【００５１】
次いで、このような特性劣化加速試験として、温度１５０℃、２２０時間の高温長時間の熱処理を加えたデバイス・チップ２１のはんだボールバンプ２０に対して、引張り破壊検査を行う。
即ち、図１に示されるように、デバイス・チップ２１を引張り試験機にセットして、ハサミ状の物理測定プローブ３１とデバイス・チップ２１のはんだボールバンプ２０との位置合わせを行った後、このハサミ状の物理測定プローブ３１を図中の矢印で示す方向に下降させる。
【００５２】
続いて、図２に示されるように、物理測定プローブ３１のハサミ状の治具を用いてはんだボールバンプ２０を挟持し、はんだボールバンプ２０にハサミ状の物理測定プローブ３１を固着させた後、図３に示されるように、このハサミ状の物理測定プローブ３１を図中の矢印で示す方向に上昇させる。このとき、ハサミ状の物理測定プローブ３１には、はんだボールバンプ２０が破断するまで荷重を加えていく。また、このハサミ状の物理測定プローブ３１の引き上げ速度と引き上げ距離は、それぞれ上記第１の実施形態の場合と同様とする。
【００５３】
この結果、はんだボールバンプ２０は上方に引っ張られ、遂には下地のＢＬＭ膜１６近傍から破断される。このとき、はんだボールバンプ２０が破断に至るまでの間に物理測定プローブ３１に加えた荷重、即ちはんだボールバンプ２０の引張り破壊強度を試験機に備え付けのロードセルによって検出し、そのピーク値及びバンプ破断面の状態に基づいて、はんだボールバンプ２０の接合特性の良否を判定する。
【００５４】
ここで、本発明者が行った引張り破壊検査の評価結果の一例として、はんだボールバンプ２０の接合特性が良好な場合のバンプ破断面の状態とはんだボールバンプ２０の接合特性が良好でない場合のバンプ破断面の状態とをそれぞれ図４及び図５に比較して示す。
【００５５】
デバイス・チップ２１のはんだボールバンプ２０の品質が良好で、またＢＬＭ膜１６との合金化反応も十分に進行して優れた下地密着性が達成されている良品サンプルの場合には、引張り破壊検査の前に温度１５０℃、２２０時間の高温長時間の熱処理を加えても、図４に示されるように、半導体基板１１側のバンプ破断面には、延性破断されたはんだボールバンプ２０の一部であるはんだ残膜２０ａが下地のＢＬＭ膜１６表面の全体を覆うように残存した状態となっていた。また、このときのはんだボールバンプ２０の引張り破壊強度は、６２〜６３ｇｆと、引張り破壊検査の前に高温長時間の熱処理を加えない場合と殆ど変化がなかった。
【００５６】
これに対して、デバイス・チップ２１のはんだボールバンプ２０の品質が不良で、ＢＬＭ膜１６との下地密着性が不足している不良品サンプルの場合には、引張り破壊検査の前に温度１５０℃、２２０時間の高温長時間の熱処理を加えると、図５に示されるように、半導体基板１１側のバンプ破断面には、脆性破断されたはんだボールバンプ２０の一部であるはんだ残膜が殆ど残存せず、僅かに残存するはんだ残膜２０ｂが下地のＢＬＭ膜１６表面の一部を覆って、茶褐色に変色したＢＬＭ膜１６表面の大部分が露出した状態となっていた。また、このときのはんだボールバンプ２０の破断限界の引張り破壊強度は、４３ｇｆと、同じ不良品サンプルであっても、引張り破壊検査の前に高温長時間の熱処理を加えない場合と比べると１２ｇｆ程度更に低下していた。
【００５７】
次に、引張り破壊検査前の高温長時間の熱処理における温度を１５０℃に維持したまま、放置時間を５０〜２６０時間の範囲において変化させた場合のはんだボールバンプ２０の引張り破壊強度及びバンプ破断面の異常発生率を測定した。なおここで、バンプ破断面の異常発生率とは、デバイス・チップ１個当たりのはんだボールバンプ２０の測定数２５個のうち、図５に示されるように、半導体基板１１側のバンプ破断面に、脆性破断されたはんだボールバンプ２０の一部であるはんだ残膜が全く残存しないか、僅かしか残存せず、茶褐色に変色したＢＬＭ膜１６表面の大部分が露出した状態となっているはんだボールバンプ２０の数の割合である。
【００５８】
この測定の結果を、図６のグラフに示す。このグラフの横軸はデバイス・チップ２１を温度１５０℃に放置した時間［時間］を示し、縦軸は白抜きのプロット（□−□、△−△、○−○）に対応するはんだボールバンプ２０の引張り破壊強度［ｇｆ］、及び黒塗りのプロット（■−■、●−●）に対応するバンプ破断面の異常発生率［％］をそれぞれ示す。また、四角プロット（□−□、■−■）及び三角プロット（△−△）はそれぞれ良品はんだボールバンプの場合を表し、丸プロット（○−○、●−●）は不良品はんだボールバンプの場合を表す。
【００５９】
良品はんだボールバンプの場合の引張り破壊強度は、高温長時間の熱処理を加えない場合、上記第１の実施形態において述べたように６１〜６２ｇｆであったが、温度１５０℃の熱処理を加えた場合には、引張り破壊強度の値に多少の変動は生じるものの５０〜２６０時間の範囲において殆ど変わらなかった。また、良品はんだボールバンプの場合のバンプ破断面の異常発生率も、２２０時間くらいまでは殆ど増加せず、２２０時間を越えると僅かに増加し始め、更に２４０時間を越えると急激に増大していった。
【００６０】
これに対して、不良品はんだボールバンプの場合の引張り破壊強度は、高温長時間の熱処理を加えない場合、上記第１の実施形態において述べたように５５ｇｆであったが、温度１５０℃の熱処理を加えた場合には、この引張り破壊強度の値は、２２０時間を越えると急速に低下し始め、２４０時間経過後においては４３ｇｆまで低下した。また、不良品はんだボールバンプの場合のバンプ破断面の異常発生率は、１３０時間を越えるあたりから急激に上昇し始め、２４０時間経過後においてはバンプ破断面の異常発生率が１００％となり、全数に異常が発生した。
【００６１】
また、不良品はんだボールバンプの場合、良品はんだボールバンプの場合に比べてバンプ破断面に異常が発生するまでの高温熱処理時間、即ち寿命が著しく短縮しており、この寿命は引張り破壊強度が低下し始める高温熱処理時間とおおよそ一致していた。即ち、はんだボールバンプ２０の引張り破壊強度とバンプ破断面の性状変化との間には強い相関があり、引張り試験機による引張り破壊強度の測定とバンプ破断面の観察とが互いに補完・補強的な検査手法となり得ることが裏付けられた。
【００６２】
このようにして、良品サンプルの場合及び不良品サンプルの場合におけるはんだボールバンプ２０の引張り破壊強度及びバンプ破断面の異常発生率のデータを蓄積して、はんだボールバンプ２０の接合特性の良否を判定する基準を設定することが可能になる。
【００６３】
従って、はんだボールバンプ２０の接合特性の良否が不明なサンプルを対象にする場合、例えば温度１５０℃、２２０〜２４０時間の高温長時間の熱処理を加えた後に引張り破壊検査を行って、はんだボールバンプ２０が物理測定プローブ３１を用いて破断された際のはんだボールバンプ２０の引張り破壊強度と半導体基板１１側のバンプ破断面の異常発生率を測定し、その結果を設定した基準と照らし合わせることにより、従来の電気特性検査によっても、上記第１の実施形態の引張り破壊検査によっても検出することができないような微妙な異常がはんだボールバンプ形成工程において突発的に発生した場合であっても、はんだボールバンプ２０の接合特性の良否を簡便かつ高感度に判定することが可能になる。
【００６４】
そして、このようなはんだボールバンプ接合部の劣化を意図的に促進させる特性劣化加速工程を経たはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査工程を半導体装置の製造ラインに組み込み、デバイス・チップ２１のプリント配線基板へのフリップチップ実装工程に先立って行うことにより、上記第１の実施形態の場合よりも更に厳しく接合特性を良品選別されたはんだボールバンプ２０が形成されたデバイス・チップ２１のみがフリップチップ実装され、製品デバイスとして組み立てられることになるため、この最終的な製品デバイスの信頼性及び耐久性を上記第１の実施形態の場合と比較して更に向上させることができる。
【００６５】
なお、本実施形態におけるはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査方法は、文字通り破壊的手法であるため、製造ロットごとに所定数をサンプリングしたデバイス・チップ２１を対象として行うものとする。
【００６６】
（第３の実施形態）
本発明の第３の実施形態は、デバイス・チップの電極パッド部にはんだボールバンプを形成するはんだボールバンプ形成工程の後、このはんだボールバンプを介してデバイス・チップをプリント配線基板に実装する実装工程の前に、はんだボールバンプに固着させた加熱可能な棒状の物理検査プローブをデバイス・チップの主面に略垂直な方向に上昇させて、はんだボールバンプを破断させると共に、その際のはんだボールバンプの引張り破壊強度及びバンプ破断面の状態に基づいてはんだボールバンプの接合特性の良否を判定する引張り破壊検査工程を設けたものである。即ち、はんだボールバンプの引張り破壊検査工程において、上記第１の実施形態におけるハサミ状の物理検査プローブの代わりに、加熱可能な棒状の物理検査プローブを用いたものである。
【００６７】
このような本実施形態に係る半導体装置の製造方法を、図７〜図９を用いて詳細に説明する。ここで、図７〜図９はそれぞれ引張り破壊検査工程において加熱可能な棒状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図である。なお、上記図１〜図３の構成要素と同一の要素には同一の符号を付して説明を省略する。
【００６８】
先ず、図７に示されるようなはんだボールバンプ１７が形成されているデバイス・チップ２１を作製する。但し、このはんだボールバンプ１７の形成工程は上記図１５〜図１９に示す従来の場合と同様であるため、その説明は省略する。
【００６９】
なお、このようにして作製したデバイス・チップ２１は、図７に示されるように、半導体基板１１表面に形成されたＬＳＩの外部接続端子としてのＡｌ電極パッド１２上に、基体全面に純に積層されたシリコン窒化膜及びポリイミド膜からなるパッシベーション膜１５に開口された接続孔を介して、厚さ約０．１μｍのＣｒ膜、厚さ約１．０μｍのＣｕ膜、及び厚さ約０．１μｍのＡｕ膜がこの順に積層された３層構造のＢＬＭ膜１６が形成されており、更にこのＢＬＭ膜１６上には、９７％Ｐｂ−３％Ｓｎ合金を構成材料とするはんだボールバンプ２０が形成されている。ここで、ＢＬＭ膜１６とはんだボールバンプ２０との接触面積は、６．４×１０3 〜２．８×１０ 4μｍ2 とする。
【００７０】
次いで、このデバイス・チップ２１に形成されているはんだボールバンプ２０に対して、引張り破壊検査を行う。
即ち、図７に示されるように、デバイス・チップ２１を引張り試験機にセットして、このデバイス・チップ２１の上方に、加熱可能な棒状の物理測定プローブ３２を配置する。ここで、加熱可能な棒状の物理測定プローブ３２とは、デバイス・チップ２１のはんだボールバンプ２０に突き刺すための加熱可能な棒状の治具をもち、上下方向に移動可能な物理検査プローブをいう。そして、デバイス・チップ２１のはんだボールバンプ２０との位置合わせを行った後、棒状の治具を加熱した状態で物理測定プローブ３２の図中の矢印で示す方向に下降させる。
【００７１】
続いて、図８に示されるように、物理測定プローブ３２の加熱した状態の棒状の治具をはんだボールバンプ２０に突き刺す。このとき、物理測定プローブ３２の棒状の治具は加熱されており、その先端部が接触するはんだボールバンプ２０は部分的に溶融するため、容易に突き刺さる。その後、物理測定プローブ３２の棒状の治具を冷却させることにより、この物理測定プローブ３２の棒状の治具とはんだボールバンプ２０とを固着させる。
【００７２】
続いて、図９に示されるように、はんだボールバンプ２０に固着させた棒状の物理測定プローブ３２を図中の矢印で示す方向に上昇させる。このとき、棒状の物理測定プローブ３２には、はんだボールバンプ２０が破断するまで荷重を加えていく。また、この棒状の物理測定プローブ３２の引き上げ速度と引き上げ距離は、それぞれ、
引き上げ速度：０．１ｍｍ／秒
引き上げ距離：０．５ｍｍ
とする。
【００７３】
この結果、はんだボールバンプ２０は上方に引っ張られ、遂には下地のＢＬＭ膜１６近傍から破断される。このとき、はんだボールバンプ２０が破断に至るまでの間に物理測定プローブ３２に加えた荷重、即ちはんだボールバンプ２０の引張り破壊強度を試験機に備え付けのロードセル（図示せず）によって検出し、そのピーク値及びバンプ破断面の状態に基づいて、はんだボールバンプ２０の接合特性の良否を判定する。
【００７４】
即ち、上記第１の実施形態の場合と同様に、はんだボールバンプ２０の品質が良好で、またＢＬＭ膜１６との合金化反応も十分に進行して優れた下地密着性が達成されている良品サンプルの場合と、はんだボールバンプ２０の品質が不良で、ＢＬＭ膜１６との下地密着性が不足している不良品サンプルの場合におけるはんだボールバンプ２０の引張り破壊強度とバンプ破断面の状態のデータを蓄積して、はんだボールバンプ２０の接合特性の良否を判定する基準を設定する。
【００７５】
その後、はんだボールバンプ２０の接合特性の良否が不明なサンプルを対象にして、はんだボールバンプ２０を物理測定プローブ３２を用いて破断する引張り破壊検査を行い、はんだボールバンプ２０の引張り破壊強度の測定とバンプ破断面の観察の結果を設定した基準と照らし合わせることにより、従来の電気特性検査によっては検出することができないような異常がはんだボールバンプ形成工程において突発的に発生した場合であっても、はんだボールバンプ２０の接合特性の良否を簡便かつ高感度に判定することが可能になる。
【００７６】
そして、このようなはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査工程を半導体装置の製造ラインに組み込み、デバイス・チップ２１のプリント配線基板へのフリップチップ実装工程に先立って行うことにより、上記第１の実施形態の場合と同様に、最終的な製品デバイスの信頼性及び耐久性を従来の製造工程によるものと比較して大幅に向上させることができる。また、はんだボールバンプ２０の接合不良についての情報がはんだボールバンプ２０の形成プロセスにフィードバックされるまでの時間も従来より短縮されるため、その間における大量の不良製品の発生を抑制することができる。
【００７７】
なお、本実施形態におけるはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査方法は、文字通り破壊的手法であるため、製造ロットごとに所定数をサンプリングしたデバイス・チップ２１を対象として行うものとする。
【００７８】
（第４の実施形態）
本発明の第４の実施形態は、デバイス・チップの電極パッド部にはんだボールバンプを形成するはんだボールバンプ形成工程に続いて、このデバイス・チップに所定の熱処理を加えてはんだボールバンプの接合特性を加速的に劣化させる特性劣化加速工程を経た後、このはんだボールバンプを介してデバイス・チップをプリント配線基板に実装する実装工程の前に、はんだボールバンプに固着させた加熱可能な棒状の物理検査プローブをデバイス・チップの主面に略垂直な方向に上昇させて、はんだボールバンプを破断させると共に、その際のはんだボールバンプの引張り破壊強度及びバンプ破断面の状態に基づいてはんだボールバンプの接合特性の良否を判定する引張り破壊検査工程を設けたものである。即ち、上記第３の実施形態における引張り破壊検査工程の前に、上記第２の実施形態の場合と同様の特性劣化加速工程を設けたものである。
【００７９】
このような本実施形態に係る半導体装置の製造方法を、図７〜図９を用いて詳細に説明する。なお、図７〜図９は上記第３の実施形態の場合と同様であるため、本実施形態にそのまま流用する。
【００８０】
先ず、図７に示されるようなはんだボールバンプ１７が形成されているデバイス・チップ２１を作製する。但し、このはんだボールバンプ１７の形成工程は上記図１５〜図１９に示す従来の場合と同様であるため、その説明は省略する。
【００８１】
次いで、このデバイス・チップ２１に形成されているはんだボールバンプ２０に対する引張り破壊検査を行う前に、高温長時間の熱処理を加える。例えば加熱オーブン内の大気雰囲気中にデバイス・チップ２１をセットして、設定温度１５０℃において２２０時間だけ放置する。このようにして、ＢＬＭ膜１６やはんだボールバンプ２０の構成原子の熱拡散を敢えて過剰に進行させることにより、信頼性寿命を予測評価するためのはんだボールバンプ２０の接合特性を加速的に劣化させる特性劣化加速試験を行う。
【００８２】
次いで、このように加速劣化試験としての温度１５０℃、２２０時間の高温長時間の熱処理を加えたデバイス・チップ２１のはんだボールバンプ２０に対して、引張り破壊検査を行う。
即ち、図７に示されるように、デバイス・チップ２１を引張り試験機にセットして、加熱可能な棒状の物理測定プローブ３２とデバイス・チップ２１のはんだボールバンプ２０との位置合わせを行った後、棒状の治具を加熱した状態で物理測定プローブ３２を図中の矢印で示す方向に下降させる。
【００８３】
続いて、図８に示されるように、物理測定プローブ３２の加熱した状態の棒状の治具をはんだボールバンプ２０に突き刺した後、その棒状の治具を冷却させることにより、この物理測定プローブ３２とはんだボールバンプ２０とを固着させる。
【００８４】
続いて、図９に示されるように、はんだボールバンプ２０に固着させた棒状の物理測定プローブ３２を図中の矢印で示す方向に上昇させる。このとき、棒状の物理測定プローブ３２には、はんだボールバンプ２０が破断するまで荷重を加えていく。また、この棒状の物理測定プローブ３２の引き上げ速度と引き上げ距離は、それぞれ上記第３の実施形態の場合と同様とする。
【００８５】
この結果、はんだボールバンプ２０は上方に引っ張られ、遂には下地のＢＬＭ膜１６近傍から破断される。このとき、はんだボールバンプ２０が破断に至るまでの間に物理測定プローブ３１に加えた荷重、即ちはんだボールバンプ２０の引張り破壊強度を試験機に備え付けのロードセルによって検出する。
【００８６】
次に、引張り破壊検査前の高温長時間の熱処理における温度を１５０℃に維持したまま、熱処理時間を５０〜２６０時間の範囲において変化させた場合のはんだボールバンプ２０のバンプ破断面の異常発生率及びはんだボールバンプ２０の引張り破壊強度を測定する。その結果、上記第２の実施形態における図６のグラフに示す場合とほぼ同様のデータが得られた。
【００８７】
このようにして、良品サンプルの場合及び不良品サンプルの場合におけるはんだボールバンプ２０の引張り破壊強度及びバンプ破断面の異常発生率のデータを蓄積して、はんだボールバンプ２０の接合特性の良否を判定する基準を設定した後、はんだボールバンプ２０の接合特性の良否が不明なサンプルを対象にして、例えば温度１５０℃、２２０〜２４０時間の高温長時間の熱処理を加えた後にはんだボールバンプ２０を物理測定プローブ３２を用いて破断する引張り破壊検査を行い、はんだボールバンプ２０の引張り破壊強度の測定及びバンプ破断面の観察の結果を設定した基準と照らし合わせることにより、従来の電気特性検査によっても、上記第３の実施形態の引張り破壊検査によっても検出することができないような微妙な異常がはんだボールバンプ形成工程において突発的に発生した場合であっても、はんだボールバンプ２０の接合特性の良否を簡便かつ高感度に判定することが可能になる。
【００８８】
そして、このようなはんだボールバンプ接合部の劣化を意図的に促進させる特性劣化加速工程を経たはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査工程を半導体装置の製造ラインに組み込み、デバイス・チップ２１のプリント配線基板へのフリップチップ実装工程に先立って行うことにより、上記第１の実施形態の場合よりも更に厳しく接合特性を良品選別されたはんだボールバンプ２０が形成されたデバイス・チップ２１のみがフリップチップ実装され、製品デバイスとして組み立てられることになるため、この最終的な製品デバイスの信頼性及び耐久性を上記第３の実施形態の場合よりも更に向上させることができる。
【００８９】
なお、本実施形態におけるはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査方法は、文字通り破壊的手法であるため、製造ロットごとに所定数をサンプリングしたデバイス・チップ２１を対象として行うものとする。
【００９０】
（第５の実施形態）
本発明の第５の実施形態は、デバイス・チップの電極パッド部にはんだボールバンプを形成するはんだボールバンプ形成工程を経て、このはんだボールバンプを介してデバイス・チップをプリント配線基板にフリップチップ実装する実装工程の後に、デバイス・チップをプリント配線基板の主面に略垂直な方向に上昇させて、はんだボールバンプを破断させると共に、その際のはんだボールバンプの引張り破壊強度及びバンプ破断面の状態に基づいてはんだボールバンプの接合特性の良否を判定する引張り破壊検査工程を設けたものである。
【００９１】
このような本実施形態に係る半導体装置の製造方法を、図１０〜図１３を用いて詳細に説明する。ここで、図１０及び図１２はそれぞれ引張り破壊検査工程においてデバイス・チップのプリント配線基板へのフリップチップ実装後のはんだボールバンプを破断する様子を示す概略断面図、図１１及び図１３はそれぞれ図１０及び図１２の一部拡大図である。
【００９２】
先ず、図１０及び図１１に示されるようなはんだボールバンプ１７を介してデバイス・チップ２１がプリント配線基板２２にフリップチップ実装されている半導体装置を作製する。但し、このはんだボールバンプ１７の形成工程及びデバイス・チップ２１のプリント配線基板２２への実装工程は上記図１４〜図１９に示す従来の場合と同様であるため、その説明は省略する。
【００９３】
なお、このようにして作製した半導体装置は、図１０及び図１１に示されるように、デバイス・チップ２１の半導体基板１１表面に形成されたＬＳＩの外部接続端子としてのＡｌ電極パッド１２上に、基体全面に積層されたシリコン窒化膜及びポリイミド膜からなるパッシベーション膜１５に開口された接続孔を介して厚さ約０．１μｍのＣｒ膜、厚さ約１．０μｍのＣｕ膜、及び厚さ約０．１μｍのＡｕ膜がこの順に積層された３層構造のＢＬＭ膜１６が形成されており、更にこのＢＬＭ膜１６上に、９７％Ｐｂ−３％Ｓｎ合金を構成材料とするはんだボールバンプ２０が形成されている。ここで、ＢＬＭ膜１６とはんだボールバンプ２０との接触面積は、６．４×１０3 〜２．８×１０ 4μｍ2 である。
【００９４】
また、プリント配線基板２２のガラスエポキシ基板２３上には、配線パターンをなすＣｕランド２４が形成され、このＣｕランド２４上には共晶はんだ膜２５が予備付けされている。また、Ｃｕランド２４以外の表面はソルダーレジスト膜２６によって覆われている。
そして、プリント配線基板２２上にデバイス・チップ２１が下向きに対向し、プリント配線基板２２の共晶はんだ膜２５が予備付けされた複数ヶ所のＣｕランド２４とデバイス・チップ２１の複数個のはんだボールバンプ２０とが加熱溶着されている。このようにして、デバイス・チップ２１がプリント配線基板２２にフリップチップ実装されている。
【００９５】
次いで、このようにデバイス・チップ２１がプリント配線基板２２にフリップチップ実装されている半導体装置の複数個のはんだボールバンプ２０に対して、引張り破壊検査を行う。
即ち、図１０に示されるように、デバイス・チップ２１を引っ張り試験機にセットして、上下方向に移動可能な物理測定プローブ３３をデバイス・チップ２１に固着させる。
【００９６】
続いて、図１２に示されるように、このデバイス・チップ２１に固着させた物理測定プローブ３３を図中の矢印で示す方向に上昇させる。このとき、物理測定プローブ３３には、複数個のはんだボールバンプ２０が全て破断するまで荷重を加えていく。
【００９７】
この結果、図１２及び図１３に示されるように、デバイス・チップ２１は上方に引っ張られ、遂には複数個のはんだボールバンプ２０の全てが下地のＢＬＭ膜１６近傍から破断される。このとき、複数個のはんだボールバンプ２０の全てが破断に至るまでの間に物理測定プローブ３３に加えた荷重、即ち複数個のはんだボールバンプ２０の引張り破壊強度を引張り試験機に備え付けのロードセル（図示せず）によって検出し、そのピーク値及び破断面の状態に基づいて、はんだボールバンプ２０の接合特性の良否を判定する。
【００９８】
即ち、はんだボールバンプ２０の品質が良好で、ＢＬＭ膜１６との合金化反応も十分に進行して優れた下地密着性が達成されている良品サンプルの場合と、はんだボールバンプ２０の品質が不良で、ＢＬＭ膜１６との下地密着性が不足している不良品サンプルの場合における複数個のはんだボールバンプ２０の引張り破壊強度とバンプ破断面の状態のデータを蓄積して、はんだボールバンプ２０の接合特性の良否を判定する基準を設定する。
【００９９】
その後、はんだボールバンプ２０の接合特性の良否が不明なサンプルを対象にして、複数個のはんだボールバンプ２０を物理測定プローブ３３を用いて破断する引張り破壊検査を行い、複数個のはんだボールバンプ２０の引張り破壊強度の測定し、バンプ破断面の観察して、その結果を設定した基準と照らし合わせることにより、従来の電気特性検査によっては検出することができないような異常がはんだボールバンプ形成工程において突発的に発生した場合であっても、はんだボールバンプ２０の接合特性の良否を簡便かつ高感度に判定することが可能になる。
【０１００】
そして、このようなはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査工程を半導体装置の製造ラインに組み込み、製品ロット全体のプリント配線基板２２へのフリップチップ実装工程に先立ち、製品ロットから抜き取ったテスト用のデバイス・チップ２１を先行的にプリント配線基板２２にフリップチップ実装して、はんだバンプ２０の接合特性の良否を判定することにより、上記第１の実施形態の場合と同様に、最終的な製品デバイスの信頼性及び耐久性を従来の製造工程によるものと比較して大幅に向上させることができる。また、はんだボールバンプ２０の接合不良についての情報がはんだボールバンプ２０の形成プロセスにフィードバックされるまでの時間も従来より短縮されるため、その間における大量の不良製品の発生を抑制することができる。
【０１０１】
なお、本実施形態におけるはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査方法は、文字通り破壊的手法であるため、製造ロットごとに所定数をサンプリングしたデバイス・チップ２１を先行的にプリント配線基板２２にフリップチップ実装した半導体装置を対象として行うものとする。
【０１０２】
（第６の実施形態）
本発明の第６の実施形態は、デバイス・チップの電極パッド部にはんだボールバンプを形成するはんだボールバンプ形成工程を経て、このはんだボールバンプを介してデバイス・チップをプリント配線基板にフリップチップ実装する実装工程に続き、この実装後の半導体装置に所定の熱処理を加えてはんだボールバンプの接合特性を加速的に劣化させる特性劣化加速工程を経た後に、デバイス・チップをプリント配線基板の主面に略垂直な方向に上昇させて、はんだボールバンプを破断させると共に、その際のはんだボールバンプの引張り破壊強度及びバンプ破断面の状態に基づいてはんだボールバンプの接合特性の良否を判定する引張り破壊検査工程を設けたものである。即ち、上記第５の実施形態における引張り破壊検査工程の前に、上記第２の実施形態の場合と同様の特性劣化加速工程を設けたものである。
【０１０３】
このような本実施形態に係る半導体装置の製造方法を、図１０〜図１３を用いて詳細に説明する。なお、図１０〜図１３は上記第３の実施形態の場合と同様であるため、そのまま流用するものである。
【０１０４】
先ず、図１０及び図１１に示されるようなはんだボールバンプ１７を介してデバイス・チップ２１がプリント配線基板２２にフリップチップ実装されている半導体装置を作製する。但し、このはんだボールバンプ１７の形成工程及びデバイス・チップ２１のプリント配線基板２２への実装工程は上記図１４〜図１９に示す従来の場合と同様であるため、その説明は省略する。
【０１０５】
次いで、このようにデバイス・チップ２１がプリント配線基板２２にフリップチップ実装されている半導体装置の複数個のはんだボールバンプ２０に対して引張り破壊検査を行う前に、高温長時間の熱処理を加える。
例えば加熱オーブン内の大気雰囲気中に半導体装置をセットして、設定温度１５０℃において２２０時間だけ放置する。このようにして、ＢＬＭ膜１６やはんだボールバンプ２０の構成原子の熱拡散を敢えて過剰に進行させることにより、信頼性寿命を予測評価するためのはんだボールバンプ２０の接合特性を加速的に劣化させる特性劣化加速試験を行う。
【０１０６】
次いで、このように加速劣化試験としての高温長時間の熱処理を加えた半導体装置のデバイス・チップ２１とプリント配線基板２２とを接続しているはんだボールバンプ２０に対して、引張り破壊検査を行う。
即ち、図１０に示されるように、デバイス・チップ２１を引っ張り引張り試験機にセットして、上下方向に移動可能な物理測定プローブ３３をデバイス・チップ２１に固着させた後、図１２に示されるように、この物理測定プローブ３３を図中の矢印で示す方向に上昇させる。このとき、物理測定プローブ３３には、複数個のはんだボールバンプ２０が全て破断するまで荷重を加えていく。
【０１０７】
この結果、図１２及び図１３に示されるように、デバイス・チップ２１は上方に引っ張られ、遂には複数個のはんだボールバンプ２０の全てが下地のＢＬＭ膜１６近傍から破断される。このとき、複数個のはんだボールバンプ２０の全てが破断に至るまでの間に物理測定プローブ３３に加えた荷重、即ち複数個のはんだボールバンプ２０の引張り破壊強度を引張り試験機に備え付けのロードセル（図示せず）によって検出し、そのピーク値及び破断面の状態に基づいて、はんだボールバンプ２０の接合特性の良否を判定する。
【０１０８】
次に、引張り破壊検査前の高温長時間の熱処理における温度を１５０℃に維持したまま、熱処理時間を５０〜２６０時間の範囲において変化させた場合の複数個のはんだボールバンプ２０の引張り破壊強度とバンプ破断面の異常発生率を測定する。
その結果、上記第２の実施形態における図６のグラフに示す場合と（引張り強度は、バンプ１個当りの値に換算すると）ほぼ同様のデータが得られた。
【０１０９】
このようにして、良品サンプルの場合及び不良品サンプルの場合における複数個のはんだボールバンプ２０の引張り破壊強度及びバンプ破断面の異常発生率のデータを蓄積して、はんだボールバンプ２０の接合特性の良否を判定する基準を設定した後、はんだボールバンプ２０の接合特性の良否が不明なサンプルを対象にして、例えば温度１５０℃、２２０〜２４０時間の高温長時間の熱処理を加えた後に複数個のはんだボールバンプ２０を物理測定プローブ３３を用いて破断する引張り破壊検査を行い、複数個のはんだボールバンプ２０の引張り破壊強度の測定し、バンプ破断面の観察して、その結果を設定した基準と照らし合わせることにより、従来の電気特性検査によっても、上記第３の実施形態の引張り破壊検査によっても検出することができないような微妙な異常がはんだボールバンプ形成工程において突発的に発生した場合であっても、はんだボールバンプ２０の接合特性の良否を簡便かつ高感度に判定することが可能になる。
【０１１０】
そして、このようなはんだボールバンプ接合部の劣化を意図的に促進させる特性劣化加速工程を経たはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査工程を半導体装置の製造ラインに組み込み、製品ロット全体のプリント配線基板２２へのフリップチップ実装工程に先立ち、製品ロットから抜き取ったテスト用のデバイス・チップ２１を先行的にプリント配線基板２２にフリップチップ実装して、はんだバンプ２０の接合特性の良否を判定することにより、上記第５の実施形態の場合よりも更に厳しく接合特性を良品選別されたはんだボールバンプ２０が形成されたデバイス・チップ２１のみがフリップチップ実装されて、製品デバイスとして組み立てられることになるため、最終的な製品デバイスの信頼性及び耐久性を上記第５の実施形態の場合よりも更に向上させることができる。
【０１１１】
なお、本実施形態におけるはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査方法は、文字通り破壊的手法であるため、製造ロットごとに所定数をサンプリングしたデバイス・チップ２１を先行的にプリント配線基板２２にフリップチップ実装した半導体装置を対象として行うものとする。
【０１１２】
以上、上記第１〜第６の実施形態に基づいて本発明を説明したが、本発明はこれらの実施形態に何ら限定されるものではない。例えば、デバイス・チップやプリント配線基板の各材料膜の種類や膜厚、物理測定プローブの構成、引張り破壊検査の条件、特性劣化加速試験としての高温長時間の熱処理の条件等の細部については、適宜変更、選択、組合せが可能である。
【０１１３】
【発明の効果】
以上、詳細に説明した通り、本発明に係る半導体装置の製造方法によれば、次のような効果を奏することができる。
即ち、請求項１に係る半導体装置の製造方法によれば、デバイス・チップのはんだバンプを上方に引っ張り上げてはんだバンプを破断させ、その際のはんだバンプの引張り破壊強度を指標としてはんだバンプの接合特性の良否を判定する検査を行うことにより、はんだバンプ形成工程における異常が突発的に発生し、しかもこの異常が従来の電気特性検査によっては検出することができない場合であっても、このはんだバンプの形成プロセスに起因するはんだバンプの接合不良を検出し、その接合特性の良否を簡便かつ高感度に判定することが可能になる。
従って、このようなはんだバンプの接合特性の良否を判定する検査工程を半導体装置の製造ラインに組み込んで、デバイス・チップの実装基板への実装工程に先立って行うことにより、厳しく良品選別されたバンプ形成チップのみが実装基板に実装され、製品デバイスとして組み立てられるため、最終的な製品デバイスの信頼性及び耐久性を従来よりも大幅に向上することができる。また、はんだバンプの接合不良が検出された場合に、その情報がはんだバンプの形成プロセスにフィードバックされるまでの時間が従来より短縮されるため、その間における大量の不良製品の発生を抑制することができる。
【０１１４】
また、請求項２に係る半導体装置の製造方法は、デバイス・チップのはんだバンプを上方に引っ張り上げてはんだバンプを破断させ、その際のバンプ破断面の状態を指標としてはんだバンプの接合特性の良否を判定する検査を行うことにより、はんだバンプ形成工程における異常が突発的に発生し、しかもこの異常が従来の電気特性検査によっては検出することができない場合であっても、このはんだバンプの形成プロセスに起因するはんだバンプの接合不良を検出し、その接合特性の良否を簡便かつ高感度に判定することが可能になる。
従って、このようなはんだバンプの接合特性の良否を判定する検査工程を半導体装置の製造ラインに組み込んで、デバイス・チップの実装基板への実装工程に先立って行うことにより、厳しく良品選別されたバンプ形成チップのみが実装基板に実装され、製品デバイスとして組み立てられるため、最終的な製品デバイスの信頼性及び耐久性を従来よりも大幅に向上することができる。また、はんだバンプの接合不良が検出された場合に、その情報がはんだバンプの形成プロセスにフィードバックされるまでの時間が従来より短縮されるため、その間における大量の不良製品の発生を抑制することができる。
なお、上記請求項１に係るはんだバンプの引張り破壊強度を指標とする検査方法と上記請求項２に係るバンプ破断面の状態を指標とする検査方法とを組み合わてはんだバンプの接合特性の良否を判定する検査工程とすることにより、互いに補完・補強し合って、はんだバンプの接合特性の良否をより的確に判定することが可能になるため、更に一層厳しく良品選別されたバンプ形成チップのみが実装基板に実装されて、最終的な製品デバイスの信頼性及び耐久性を更に向上させることができる。
【０１１７】
また、請求項３に係る半導体装置の製造方法によれば、はんだバンプを形成した後、はんだバンプの接合特性の良否を判定する検査を行う前に、デバイス・チップに所定の熱処理を加えてはんだバンプの接合特性を加速的に劣化させる特性劣化加速工程を設けることにより、はんだバンプや下地膜を構成する金属原子の熱拡散が過剰に進行して、はんだバンプの接合特性の劣化が強制的に加速されるため、はんだバンプ形成工程における微妙な異常に起因してはんだバンプの接合不良が発生し、しかもこの微妙な異常が従来の電気特性検査によっては検出することができないばかりでなく、上記請求項１又は２に係る半導体装置の製造方法において特性劣化加速工程のない検査方法によっても検出することができない場合であっても、このはんだバンプの形成プロセスに起因するはんだバンプの接合不良を検出し、その接合特性の良否を簡便かつ高感度に判定することが可能になると共に、その信頼性寿命を予測評価することが可能になる。
従って、このようなはんだバンプの接合特性の良否を判定すると共にその信頼性寿命を予測評価する検査工程を半導体装置の製造ラインに組み込んで、デバイス・チップの実装基板への実装工程に先立って行うことにより、上記請求項１又は２に係る半導体装置の製造方法において特性劣化加速工程のない場合より更に厳しく良品選別されたバンプ形成チップのみが実装基板に実装されて、製品デバイスとして組み立てられるため、最終的な製品デバイスの信頼性及び耐久性を上記請求項１又は２に係る半導体装置の製造方法において特性劣化加速工程のない場合より更に向上することができる。
【０１１８】
また、請求項４に係る半導体装置の製造方法によれば、温度１００〜３００℃、５０〜２０００時間の熱処理を行うことにより、特性劣化加速工程として高温長時間の熱処理を実現し、良品はんだバンプまでを不良品化することなく、はんだバンプの接合特性を加速的に劣化させることが可能になるため、上記請求項３に係る半導体装置の製造方法における最終的な製品デバイスの信頼性及び耐久性の更なる向上という効果を実現することができる。
【０１２０】
以上の説明からも明らかなように、本発明は、微細なデザインルールに基づいて設計され、高集積度、高性能、高信頼性を要求される将来の半導体装置の製造方法を実現することに極めて有効に寄与することができる。
【図面の簡単な説明】
【図１】本発明の第１及び第２の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程においてハサミ状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図（その１）である。
【図２】本発明の第１及び第２の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程においてハサミ状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図（その２）である。
【図３】本発明の第１及び第２の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程においてハサミ状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図（その３）である。
【図４】本発明の第１及び第２の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程において良品はんだバンプが延性破断された破断面の状態を示す概略断面図である。
【図５】本発明の第１及び第２の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程において不良品はんだバンプが脆性破断された破断面の状態を示す概略断面図である。
【図６】本発明の第２の実施形態に係る半導体装置の製造プロセスにおける特性劣化加速工程による良品／不良品はんだボールバンプの引張り破壊強度とバンプ破断面の異常発生率の変化を示すグラフである。
【図７】本発明の第３及び第４の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程において加熱可能な棒状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図（その１）である。
【図８】本発明の第３及び第４の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程において加熱可能な棒状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図（その２）である。
【図９】本発明の第３及び第４の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程において加熱可能な棒状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図（その３）である。
【図１０】本発明の第５及び第６の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程においてデバイス・チップのプリント配線基板へのフリップチップ実装後のはんだボールバンプを破断する様子を示す概略断面図（その１）である。
【図１１】図１０の一部拡大図である。
【図１２】本発明の第５及び第６の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程においてデバイス・チップのプリント配線基板へのフリップチップ実装後のはんだボールバンプを破断する様子を示す概略断面図（その２）である。
【図１３】図１２の一部拡大図である。
【図１４】従来の半導体装置の製造プロセスを説明するための工程断面図（その１）である。
【図１５】従来の半導体装置の製造プロセスを説明するための工程断面図（その２）である。
【図１６】従来の半導体装置の製造プロセスを説明するための工程断面図（その３）である。
【図１７】従来の半導体装置の製造プロセスを説明するための工程断面図（その４）である。
【図１８】従来の半導体装置の製造プロセスを説明するための工程断面図（その５）である。
【図１９】従来の半導体装置の製造プロセスを説明するための工程断面図（その６）である。
【符号の説明】
１１…半導体基板、１２…Ａｌ電極パッド、１３…シリコン窒化膜、１４…ポリイミド膜、１５…パッシベーション膜、１６…ＢＬＭ膜、１７…フォトレジスト膜、１８…開口部、１９…はんだ蒸着膜、２０…はんだボールバンプ、２０ａ、２０ｂ…はんだ残膜、２１…デバイス・チップ、２２…プリント配線基板、２３…ガラスエポキシ基板、２４…Ｃｕランド、２５…共晶はんだ膜、２６…ソルダーレジスト膜、３１、３２、３３…物理測定プローブ。
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特にはんだバンプを介して実装基板に実装されるデバイス・チップにおけるはんだバンプの接合特性の良否を判定する検査工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
電子機器の小型化をより一層進展させるためには、部品実装密度を如何に向上させるかが重要なポイントとなる。半導体ＩＣ（集積回路）に関しても、ボンディング・ワイヤとリード・フレームとを用いた従来のパッケージ実装に代わり、ＬＳＩ（大規模集積回路）のベア・チップを直接に実装基板上の導体パターンに接続するワイヤレス・ボンディングが提案されている。
特に、デバイス・チップの素子形成面側に全ての電極部とこれに接続するはんだボールバンプやビーム・リードを実装端子として形成しておき、この素子形成面を下向きにして実装端子とプリント配線基板上の導体パターンとを直接的に接続する方法は、フリップチップ・ボンディング法と呼ばれており、アセンブリ工程が合理化できることからハイブリッドＩＣの実装や大型コンピュータ用途に広く利用されている。
【０００３】
中でもはんだボールバンプは、今後の多ピン数パッケージとして有望なＢＧＡ（ボール・グリッド・アレイ）パッケージ用の実装端子として、ますます重要な地位を占めるものと期待されている。ここでＢＧＡとは、通常、デバイス・チップの周辺部に集中しているＡｌ（アルミニウム）電極パッドの配列パターンを絶縁性の仲介層（インタポーザ）を介してより広範囲に分散された規則的な電気接点の配列パターンに変換し、この電気接点にはんだボールバンプを配する技術である。
【０００４】
そして、このＢＧＡによれば、隣接するはんだボールバンプ間の配列ピッチを大きく確保することができるため、はんだボールバンプ間の短絡の虞れがなく、従ってボール径を縮小せずに十分な接合強度をもってデバイス・チップをプリント配線基板にフリップチップ実装することが可能となる。
近年においては、パッケージ１個に２００個以上ものはんだボールバンプが形成される場合もあり、これら多数のはんだボールバンプをいかに均一な高さに形成できるかが、実装の信頼性を左右する。
従来、はんだボールバンプの形成は一般に電解メッキにより行われてきたが、この方法には下地材料層の表面状態や電気抵抗のわずかなバラツキによって成膜されるはんだの厚みが変動するという問題があった。
【０００５】
この問題を解決するため、本出願人は、真空薄膜形成技術とレジスト・パターンのリフトオフ技術とを組み合わせて、半導体ＩＣのＡｌ系電極パッドとバンプとの間に両者の密着性向上や相互拡散防止等を目的とするバリアメタル膜を使用するはんだボールバンプの形成方法を提案している（特開平７−２８８２５５号公報参照）。なお、このバリアメタル膜は、バンプの仕上がり形状を左右することから、通常、ＢＬＭ（Ball Limitting Metal）膜と呼ばれている。
【０００６】
以下、このＢＬＭ膜を使用したはんだボールバンプの製造方法を、図１４〜図１９を用いて説明する。
先ず、半導体基板１１表面に形成した例えばＬＳＩ（図示せず）の接合部に、その外部接続端子として例えばＡｌ電極パッド１２を形成する。続いて、例えばシリコン窒化膜１３及びポリイミド膜１４がこの順に積層されたパッシベーション膜（表面保護膜）１５を基体全面に被覆した後、このパッシベーション膜１５に開口した接続孔を介してＡｌ電極パッド１２に接続するＢＬＭ膜１６を形成する。
なお、ＢＬＭ膜１６の構造としては、Ｃｒ（クロム）膜／Ｃｕ（銅）膜／Ａｕ（金）膜の３層構造が最も一般的である。この３層構造のうち、下層のＣｒ膜は、Ａｌ電極パッド１２との良好な密着性を確保するための密着層として、また中間のＣｕ膜は、後に形成するはんだボールバンプからのはんだの拡散を防止するためのバリア層として、更に上層のＡｕ膜は、中間のＣｕ膜の酸化を防止するための酸化を防止膜として、各々主に作用するものである（図１４参照）。
【０００７】
次いで、基体全面に十分に厚いフォトレジスト膜１７を塗布した後、フォトリソグラフィ技術を用いて、このフォトレジスト膜１７をパターニングする。こうして、ＢＬＭ膜１６及びその周囲のパッシベーション膜１５を露出させる開口部１８を形成する（図１５参照）。
【０００８】
次いで、例えば蒸着技術を用いて、基体全面にＰｂ（鉛）及びＳｎ（スズ）からなるはんだ蒸着膜１９を成膜する。このとき、このはんだ蒸着膜１９は、開口部１８におけるフォトレジスト膜１７端部の大きな段差により、開口部１８内のＢＬＭ膜１６及びその周囲のパッシベーション膜１５上のはんだ蒸着膜１９とフォトレジスト膜１７上のはんだ蒸着膜１９とに分断される（図１６参照）。
【０００９】
次いで、リフトオフ技術を用いて、ウェーハをレジスト剥離液に浸した状態で加熱揺動処理を行なって、フォトレジスト膜１７と共にそのフォトレジスト膜１７上のはんだ蒸着膜１９を除去する。こうして、ＢＬＭ膜１６及びその周囲のパッシベーション膜１５を被覆するはんだ蒸着膜１９のみを残存させる（図１７参照）。
【００１０】
次いで、いわゆるウェットバックと呼ばれる加熱溶融処理を行う。即ち、はんだ蒸着膜１９表面にフラックスを塗布した後、Ｎ2 （窒素）雰囲気下において段階的に昇温すると、はんだ蒸着膜１９はそれ自身の表面張力により収縮して、ＢＬＭ膜１６上で自己整合的にはんだボールバンプ２０となる。このようにして、半導体基板１１表面に形成したＬＳＩの外部接続端子としてのＡｌ電極パッド１２上に、ＢＬＭ膜１６を介して、はんだボールバンプ２０を形成する（図１８参照）。
【００１１】
次いで、はんだボールバンプ２０が形成された半導体基板１１をダイシングして、個々のデバイス・チップ２１に分割した後、このデバイス・チップ２１のはんだボールバンプ形成面を下向きにしてプリント配線基板２２に対向させる。なお、このときのプリント配線基板２２は、例えばガラスエポキシ基板２３上に配線パターンをなすＣｕランド２４が形成され、このＣｕランド２４上に共晶はんだ膜２５が予備付けされている。また、Ｃｕランド２４以外の表面はソルダーレジスト膜２６によって覆われている。
そして、プリント配線基板２２の共晶はんだ膜２５が予備付けされたＣｕランド２４とデバイス・チップ２１のはんだボールバンプ２０とを位置合わせした後に、両者を加熱溶着させる。このようにして、デバイス・チップ２１のプリント配線基板２２へのフリップチップ実装を完了する（図１９参照）。
【００１２】
【発明が解決しようとする課題】
ところで、はんだボールバンプ２０を介してデバイス・チップ２１をプリント配線基板２２にフリップチップ実装する前には、デバイス・チップ２１のはんだボールバンプ接合部の電気特性を診断するための電気的検査（通称：ぺレットチェック）が行われる。この電気的検査は、半導体基板１１のダイシング前に行われる場合とダイシング後に行われる場合とがあるが、いずれにしても従来は仕上がり後のはんだボールバンプ２０の頂頭部に検査装置の電気測定プローブを接触させ、接触抵抗測定や動作試験を行っていた。
【００１３】
しかしながら、デバイス・チップ２１がこのような電気的検査に合格しても、これをフリップチップ実装したプリント配線基板２２を更に別部品と組み合わせたりして最終製品にまで組み立てた後、出荷前検査を行う段階において、初めてはんだボールバンプ２０の接合不良が検出される場合がある。
【００１４】
このようなはんだボールバンプ２０の接合不良の原因としては、ＢＬＭ膜１６の表面に僅かに残ったポリイミド膜１４やフォトレジスト膜１７の残渣がＢＬＭ膜１６とはんだボールバンプ２０との間の接合強度を低下させていること、ＢＬＭ膜１６やはんだ膜１９に含まれる微量の不純物がこれら両膜間における金属原子の拡散係数を変化させ、ＢＬＭ膜１６とはんだボールバンプ２０との電気的接続に重要な役割を果たすＣｕ−Ｓｎ合金層が十分に形成されていないこと等、はんだボールバンプ２０の形成プロセスにおける極めて微妙な異変によってＢＬＭ膜１６とはんだボールバンプ２０との接合が所定の強度を保持していないことが考えられる。そして、このような異変が、最終製品の出荷前検査のような過酷な温度サイクルを繰り返し経るうちに、はんだボールバンプ２０の接合不良として顕在化されるのである。
【００１５】
このように、製品の組み立て等が進んだ段階においてはんだボールバンプ２０の接合不良が検出されると、この情報がはんだボールバンプ２０の形成プロセスにフィードバックされるまでの時間差が大きくなり、このタイムラグの間に不良デバイス・チップが生産され続け、大量の不良製品の発生を引き起こすおそれがある。従って、デバイス・チップ２１をプリント配線基板２２にフリップチップ実装する工程に先立って、従来の電気測定プローブによるはんだボールバンプ２０の電気特性検査とは別に、はんだボールバンプ２０の接合不良を高感度に判定することができる手段を確立することが切望されている。
【００１６】
そこで本発明は、こうした事情を鑑みてなされたものであり、実装基板へのチップ実装に先立って、はんだバンプの形成プロセスに起因するはんだバンプの接合不良を検出し、その接合特性の良否を簡便かつ高感度に判定することが可能な半導体装置の製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明者は、過酷な温度サイクルを用いて行われる出荷前検査において不良と判定された製品の中に、はんだバンプの形成プロセスにおける不具合を原因とするはんだバンプの接合不良が多く含まれており、かつこのはんだバンプの接合不良がはんだバンプを上方に引っ張る際の引っ張り強度やはんだバンプの破断面の状態によく反映されている事実を見出した。
【００１８】
即ち、はんだバンプの接合特性が良好な良品サンプルとはんだバンプの接合特性が良好でない不良品サンプルとを用い、デバイス・チップのはんだバンプをプローブによって上方に引っ張って破断させる実験を行ったところ、良品サンプルの場合、そのはんだバンプの破断が延性破断モードとなり、その破断状態を観察すると、デバイス・チップ側にはんだ残膜が十分に残存しており、はんだバンプの下地の露出は殆ど認められないか、或いは極めて少なかった。また、はんだバンプの破断限界のプローブ荷重、即ち引っ張り強度はある基準値を越えた。
これに対し、不良品サンプルの場合には、そのはんだバンプの破断が脆性破断モードとなり、その破断状態を観察すると、デバイス・チップ側にはんだ残膜が殆ど残存しないか、不規則な島状のはんだ残膜が僅かに残存するにすぎず、はんだバンプの下地の露出面積が大きくなっていた。また、そのはんだバンプの破断限界における引っ張り強度は、延性破断時の基準値に達しなかった。
【００１９】
従って、こうした実験結果に基づいて検討を重ね、上記課題を解決するための手段として、以下の本発明に係る半導体装置の製造方法を想到した。
即ち、請求項１に係る半導体装置の製造方法は、デバイス・チップの電極パッド部にはんだバンプを形成するはんだバンプ形成工程と、このはんだバンプをデバイス・チップの主面に略垂直な方向に引っ張り上げて、はんだバンプを破断させるはんだバンプ破断工程と、このはんだバンプの破断限界のプローブ荷重に基づいてはんだバンプの接合特性の良否を判定する検査工程とを有する半導体装置の製造方法において、はんだバンプの破断工程は、はんだバンプを挟持可能なハサミ状の治具をもつ物理測定プローブではんだバンプを挟持することによって、はんだバンプと物理測定プローブとを固着させて行うことを特徴とする。
【００２０】
このように請求項１に係る半導体装置の製造方法においては、デバイス・チップのはんだバンプを上方に引っ張り上げてはんだバンプを破断させ、その際のはんだバンプの引っ張り強度を指標としてはんだバンプの接合特性の良否を判定する検査を行う。即ち、予め良品サンプルと不良品サンプルとを用いた実験によって設定した引っ張り強度の基準値を越える場合には、はんだバンプの接合特性が良好であると判定し、その基準値に達しない場合には、はんだバンプの接合特性が不良であると判定する。
このため、はんだバンプ形成工程における異常、例えばはんだバンプとその下地膜との界面における有機物残渣により接合強度不良が突発的に発生し、しかもこの異常が従来の電気特性検査によっては検出することができない場合であっても、このはんだバンプの形成プロセスに起因するはんだバンプの接合不良が検出され、その接合特性の良否が簡便かつ高感度に判定される。
【００２１】
従って、このようなはんだバンプの接合特性の良否を判定する検査工程を半導体装置の製造ラインに組み込んで、デバイス・チップの実装基板への実装工程に先立って行うことにより、厳しく良品選別されたバンプ形成チップのみが実装基板に実装され、製品デバイスとして組み立てられることになるため、最終的な製品デバイスの信頼性及び耐久性が従来の製造工程によるものと比較して大幅に向上する。また、はんだバンプの接合不良が検出された場合においても、その情報がはんだバンプの形成プロセスにフィードバックされるまでの時間も従来より短縮されるため、その間における大量の不良製品の発生が抑制される。
【００２２】
また、請求項２に係る半導体装置の製造方法は、デバイス・チップの電極パッド部にはんだバンプを形成するはんだバンプ形成工程と、このはんだバンプをデバイス・チップの主面に略垂直な方向に引っ張り上げて、はんだバンプを破断させるはんだバンプ破断工程と、このはんだバンプの破断面の状態に基づいてはんだバンプの接合特性の良否を判定する検査工程とを有する半導体装置の製造方法において、はんだバンプ破断工程は、はんだバンプを挟持可能なハサミ状の治具をもつ物理測定プローブではんだバンプを挟持することによって、はんだバンプと物理測定プローブとを固着させて行うことを特徴とする。
【００２３】
このように請求項２に係る半導体装置の製造方法においては、デバイス・チップのはんだバンプを上方に引っ張り上げてはんだバンプを破断させ、その際のはんだバンプの破断面の状態を指標としてはんだバンプの接合特性の良否を判定する検査を行う。即ち、予め良品サンプルと不良品サンプルとを用いた実験よって設定した破断状態を基準として、デバイス・チップ側の破断面にはんだ残膜がより多く残存し、はんだバンプの下地の露出がより少ない場合は、はんだバンプの接合特性が良好であると判定し、デバイス・チップ側の破断面にはんだ残膜がより少なくしか残存せず、はんだバンプの下地の露出がより多い場合には、はんだバンプの接合特性が不良であると判定する。
【００２４】
このため、はんだバンプ形成工程における異常、例えばはんだバンプとその下地膜との界面における有機物残渣により接合強度不良が突発的に発生し、しかもこの異常が従来の電気特性検査によっては検出することができない場合であっても、このはんだバンプの形成プロセスに起因するはんだバンプの接合不良が検出され、その接合特性の良否が簡便かつ高感度に判定される。
【００２５】
従って、このようなはんだバンプの接合特性の良否を判定する検査工程を半導体装置の製造ラインに組み込んで、デバイス・チップの実装基板への実装工程に先立って行うことにより、厳しく良品選別されたバンプ形成チップのみが実装基板に実装され、製品デバイスとして組み立てられることになるため、最終的な製品デバイスの信頼性及び耐久性が従来の製造工程によるものと比較して大幅に向上する。また、はんだバンプの接合不良が検出された場合においても、その情報がはんだバンプの形成プロセスにフィードバックされるまでの時間も従来より短縮されるため、その間における大量の不良製品の発生が抑制される。
【００２６】
なお、上記請求項１に係るはんだバンプの引っ張り強度を指標とする検査方法と上記請求項２に係るはんだバンプの破断面の状態を指標とする検査方法とを組み合わてはんだバンプの接合特性の良否を判定する検査工程としてもよい。この場合、両者は互いに補完・補強し合って、はんだバンプの接合特性の良否がより的確に判定されることになるため、更に一層厳しく良品選別されたバンプ形成チップのみが実装基板に実装されて、最終的な製品デバイスの信頼性及び耐久性は更に向上する。
【００２９】
また、請求項３に係る半導体装置の製造方法は、上記請求項１又は２に係る半導体装置の製造方法において、前記はんだバンプ形成工程の後、前記検査工程の前に、デバイス・チップに所定の熱処理を加えて、はんだバンプの接合特性を加速的に劣化させる特性劣化加速工程を有していることを特徴とする。
このように請求項３に係る半導体装置の製造方法においては、検査工程の前にデバイス・チップに熱処理を加えることにより、はんだバンプや下地膜を構成する金属原子の熱拡散を敢えて過剰に進行させて、はんだバンプの接合特性の劣化が強制的に加速されるため、はんだバンプの接合特性の良否が判定されると共にその信頼性寿命が予測評価される。
このため、はんだバンプ形成工程における微妙な異常に起因してはんだバンプの接合不良が発生し、しかもこの微妙な異常が従来の電気特性検査によっては検出することができないばかりでなく、上記請求項１又は２に係る半導体装置の製造方法において特性劣化加速工程のない検査方法によっても検出することができない場合であっても、このはんだバンプの形成プロセスに起因するはんだバンプの接合不良が検出され、接合特性の良否が簡便かつ高感度に判定される。
従って、このようなはんだバンプの接合特性の良否を判定すると共にその信頼性寿命を予測評価する検査工程を半導体装置の製造ラインに組み込んで、デバイス・チップの実装基板への実装工程に先立って行うことにより、上記請求項１又は２に係る半導体装置の製造方法において特性劣化加速工程のない場合よりも更に厳しく良品選別されたバンプ形成チップのみが実装基板に実装されて、製品デバイスとして組み立てられるため、この最終的な製品デバイスの信頼性及び耐久性は、上記請求項１又は２に係る半導体装置の製造方法において特性劣化加速工程のない場合よりも更に向上する。
【００３０】
また、請求項４に係る半導体装置の製造方法は、上記請求項３に係る半導体装置の製造方法において、前記特性劣化加速工程が、デバイス・チップに、１００〜３００℃の温度における５０〜２０００時間の熱処理を加える工程であることを特徴とする。
このように請求項４に係る半導体装置の製造方法においては、温度１００〜３００℃、５０〜２０００時間の熱処理を行うことにより、良品はんだバンプまでを不良品化することなく、はんだバンプの接合特性を加速的に劣化させることが可能な特性劣化加速工程としての高温長時間の熱処理が実現される。即ち、高温長時間の熱処理の条件として、熱処理温度や熱処理時間が上記の範囲より低い方へ外れると、はんだバンプの特性の劣化を加速する効果がなくなり、逆に高い方へ外れると、良品はんだバンプまでが不良品と判定されやすくなり、検査精度か低下する原因となるため、特性劣化加速工程としての高温長時間の熱処理の条件は、上記の温度１００〜３００℃、５０〜２０００時間が好適である。
なお、はんだバンプの特性劣化加速工程としては、通常の製品出荷前検査で採用されている温度サイクルを加える工程を用いてもよいが、高温長時間の熱処理を加える工程の方がより簡単である。また、高温長時間の熱処理の場合の雰囲気は、最終的な組み立て製品の使用環境が大気中であることから、所定の相対湿度に調整された大気とすれば通常は十分である。但し、はんだバンプ形成プロセスにおける特定の不具合の内容を詳細に検討したり、或いは劣化を定量的に解釈する必要がある場合には、たとえば窒素ガス雰囲気等の不活性ガス雰囲気を用いてもよい。
【００３２】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を説明する。
（第１の実施形態）
本発明の第１の実施形態は、デバイス・チップの電極パッド部にはんだボールバンプを形成するはんだボールバンプ形成工程の後、このはんだボールバンプを介してデバイス・チップをプリント配線基板にフリップチップ実装する実装工程の前に、はんだボールバンプに固着させたハサミ状の物理検査プローブをデバイス・チップの主面に略垂直な方向に上昇させて、はんだボールバンプを破断させると共に、その際のはんだボールバンプの引張り破壊強度及びバンプ破断面の状態に基づいてはんだボールバンプの接合特性の良否を判定する引張り破壊検査工程を設けたものである。
【００３３】
このような本実施形態に係る半導体装置の製造方法を、図１〜図５を用いて詳細に説明する。ここで、図１〜図３はそれぞれ引張り破壊検査工程においてハサミ状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図、図４及び図５はそれぞれ引張り破壊検査工程におけるはんだボールバンプの破断面の状態を示す概略断面図である。
【００３４】
先ず、図１に示されるようなはんだボールバンプ１７が形成されているデバイス・チップ２１を作製する。但し、このはんだボールバンプ１７の形成工程は上記図１５〜図１９に示す従来の場合と同様であるため、その説明は省略する。
なお、このようにして作製したデバイス・チップ２１においては、図１に示されるように、半導体基板１１表面に形成されたＬＳＩ（図示せず）の外部接続端子としてＡｌ電極パッド１２が形成されている。また、その半導体基板１１は、その全面がシリコン窒化膜及びポリイミド膜がこの順に積層されたパッシベーション膜１５によって被覆されている。また、このパッシベーション膜１５に開口された接続孔を介してＡｌ系電極パッド１２に接続するＢＬＭ膜１６が形成されている。そして、このＢＬＭ膜１６上に、はんだボールバンプ２０が形成されている。
【００３５】
なおここで、ＢＬＭ膜１６は、厚さ約０．１μｍのＣｒ膜、厚さ約１．０μｍのＣｕ膜、及び厚さ約０．１μｍのＡｕ膜がこの順に積層された３層構造となっている。また、はんだボールバンプ２０は、９７％Ｐｂ−３％Ｓｎ合金を構成材料としている。そして、これらＢＬＭ膜１６とはんだボールバンプ２０との接触面積は、６．４×１０3 〜２．８×１０ 4μｍ2 とする。
【００３６】
次いで、このデバイス・チップ２１に形成されているはんだボールバンプ２０に対して、引張り破壊検査を行う。
即ち、図１に示されるように、デバイス・チップ２１を引張り試験機にセットして、このデバイス・チップ２１の上方に、ハサミ状の物理測定プローブ３１を配置する。ここで、ハサミ状の物理測定プローブ３１とは、デバイス・チップ２１のはんだボールバンプ２０を挟持するためのハサミ状の治具をもち、上下方向に移動可能な物理検査プローブをいう。そして、デバイス・チップ２１のはんだボールバンプ２０との位置合わせを行った後、ハサミ状の物理測定プローブ３１を図中の矢印で示す方向に下降させる。
【００３７】
なお、はんだボールバンプ２０の高さ及び大きさはデバイス・チップの種類によって異なる。例えば、チップ周辺に配列されたＡｌ電極パッド１２の直上領域にそのままはんだボールバンプ２０が配列される場合には、その高さは６５μｍ前後とされるが、ＢＧＡのようにＡｌ電極パッド１２の直上領域外にも再配列される場合には隣接するはんだボールバンプ２０の接触のおそれが少なくなる分、はんだボールバンプ２０を大型化することが可能となり、１２５μｍ前後とされる。従って、物理測定プローブ３１のハサミ状の治具は、はんだボールバンプ２０の大きさに合わせて最適化することが必要である。
【００３８】
続いて、図２に示されるように、物理測定プローブ３１のハサミ状の治具を用いてはんだボールバンプ２０を挟持し、このはんだボールバンプ２０に物理測定プローブ３１を固着させる。
【００３９】
続いて、図３に示されるように、はんだボールバンプ２０に固着させた物理測定プローブ３１を図中の矢印で示す方向に上昇させる。このとき、このハサミ状の物理測定プローブ３１には、はんだボールバンプ２０が破断するまで荷重を加えていく。また、このハサミ状の物理測定プローブ３１の引き上げ速度と引き上げ距離は、それぞれ、
引き上げ速度：０．１ｍｍ／秒
引き上げ距離：０．５ｍｍ
とする。
【００４０】
この結果、はんだボールバンプ２０は上方に引っ張られ、遂には下地のＢＬＭ膜１６近傍から破断される。このとき、はんだボールバンプ２０が破断に至るまでの間に物理測定プローブ３１に加えた荷重、即ちはんだボールバンプ２０の引張り破壊強度を試験機に備え付けのロードセル（図示せず）によって検出し、そのピーク値及びバンプ破断面の状態に基づいて、はんだボールバンプ２０の接合特性の良否を判定する。
【００４１】
ここで、本発明者が行った引張り破壊検査の評価結果の一例として、はんだボールバンプ２０の接合特性が良好な場合のバンプ破断面の状態とはんだボールバンプ２０の接合特性が良好でない場合のバンプ破断面の状態とをそれぞれ図４及び図５に比較して示す。
【００４２】
通常の製品ロットから抜き取った良品サンプルの場合、即ちはんだボールバンプ２０の品質が良好で、またＢＬＭ膜１６との合金化反応も十分に進行して優れた下地密着性が達成されているデバイス・チップ２１の場合、図４に示されるように、はんだボールバンプ２０が物理測定プローブ３１を用いて破断された後の半導体基板１１側のバンプ破断面は、延性破断されたはんだボールバンプ２０の一部であるはんだ残膜２０ａが下地のＢＬＭ膜１６表面の全体を覆うように残存した状態となっていた。また、このときのはんだボールバンプ２０の破断限界のプローブ荷重、即ち引張り破壊強度は、６０〜６２ｇｆであった。
【００４３】
これに対して、はんだボールバンプ２０の形成工程において不具合が発生した製品ロットから抜き取った不良品サンプルの場合、即ちはんだボールバンプ２０の品質が不良で、ＢＬＭ膜１６との下地密着性が不足しているデバイス・チップ２１の場合、図５に示されるように、はんだボールバンプ２０が物理測定プローブ３１を用いて破断された後の半導体基板１１側のバンプ破断面においては、脆性破断されたはんだボールバンプ２０の一部であるはんだ残膜が殆ど残存せず、僅かに残存するはんだ残膜２０ｂが下地のＢＬＭ膜１６表面の一部を覆って、茶褐色に変色したＢＬＭ膜１６表面の大部分が露出した状態となっていた。また、このときのはんだボールバンプ２０の破断限界の引張り破壊強度は、５５ｇｆであった。
【００４４】
このようにして、良品サンプルの場合及び不良品サンプルの場合におけるはんだボールバンプ２０の引張り破壊強度とバンプ破断面の状態のデータを蓄積して、はんだボールバンプ２０の接合特性の良否を判定する基準を設定することが可能になる。
従って、はんだボールバンプ２０の接合特性の良否が不明なサンプルを対象にする場合、はんだボールバンプ２０をハサミ状の物理測定プローブ３１を用いて破断する引張り破壊検査を行って、はんだボールバンプ２０の引張り破壊強度を測定すると共に半導体基板１１側のバンプ破断面を観察し、その結果を設定した基準と照らし合わせることにより、従来の電気特性検査によっては検出することができないような異常、例えばはんだボールバンプ２０とその下地のＢＬＭ膜１６との界面における有機物残渣による接合強度不良がはんだボールバンプ形成工程において突発的に発生した場合であっても、はんだボールバンプ２０の接合特性の良否を簡便かつ高感度に判定することが可能になる。
【００４５】
そして、このようなはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査工程を半導体装置の製造ラインに組み込み、デバイス・チップ２１のプリント配線基板へのフリップチップ実装工程に先立って行うことにより、厳しく接合特性を良品選別されたはんだボールバンプ２０が形成されたデバイス・チップ２１のみがフリップチップ実装され、製品デバイスとして組み立てられることになるため、この最終的な製品デバイスの信頼性及び耐久性を従来の製造工程によるものと比較して大幅に向上させることができる。
また、はんだボールバンプ２０の接合不良が検出された場合においても、その情報がはんだボールバンプ２０の形成プロセスにフィードバックされるまでの時間が従来よりも短縮されるため、その間における大量の不良製品の発生を抑制することができる。
【００４６】
なお、本実施形態におけるはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査方法は、文字通り破壊的手法であるため、製造ロットごとに所定数をサンプリングしたデバイス・チップ２１を対象として行うものとする。
【００４７】
（第２の実施形態）
本発明の第２の実施形態は、デバイス・チップの電極パッド部にはんだボールバンプを形成するはんだボールバンプ形成工程に続いて、このデバイス・チップに所定の熱処理を加えてはんだボールバンプの接合特性を加速的に劣化させる特性劣化加速工程を経た後、このはんだボールバンプを介してデバイス・チップをプリント配線基板に実装する実装工程の前に、はんだボールバンプに固着させたハサミ状の物理検査プローブをデバイス・チップの主面に略垂直な方向に上昇させて、はんだボールバンプを破断させると共に、その際のはんだボールバンプの引張り破壊強度及びバンプ破断面の状態に基づいてはんだボールバンプの接合特性の良否を判定する引張り破壊検査工程を設けたものである。即ち、上記第１の実施形態における引張り破壊検査工程の前に、特性劣化加速工程を設けたものである。
【００４８】
このような本実施形態に係る半導体装置の製造方法を、図１〜図６を用いて詳細に説明する。ここで、図６は特性劣化加速工程による良品／不良品はんだボールバンプの引張り破壊強度とバンプ破断面の異常発生率の変化を示すグラフである。なお、図１〜図５は上記第１の実施形態の場合と同様であるため、本実施形態においてそのまま流用する。
【００４９】
先ず、図１に示されるようなはんだボールバンプ１７が形成されているデバイス・チップ２１を作製する。但し、このはんだボールバンプ１７の形成工程は上記図１５〜図１９に示す従来の場合と同様であるため、その説明は省略する。
次いで、このデバイス・チップ２１に形成されているはんだボールバンプ２０に対する引張り破壊検査を行う前に、高温長時間の熱処理を加える。例えば加熱オーブン内の大気雰囲気中にデバイス・チップ２１をセットして、設定温度１５０℃において２２０時間だけ放置する。
【００５０】
ところで、デバイス・チップ２１に対しては、はんだボールバンプ２０が完成されるまでのはんだ膜の成膜工程やウェットバック工程において所定の熱履歴が既に加えられている。このため、Ｃｒ膜／Ｃｕ膜／Ａｕ膜の３層構造をなすＢＬＭ膜１６の最上層のＡｕ膜とその下の層である厚いＣｕ膜の一部にははんだ膜の成分元素であるＰｂやＳｎが拡散して合金層が形成されており、Ｃｕ膜の下層側と、最下層のＣｒ膜は未反応状態で残っている。この金属拡散や合金化反応の進行具合は、不純物のわずかな混入や温度変化によっても容易に変動してしまう。つまり、はんだボールバンプ接合部は、各々の成分元素が微妙なバランスを保って存在する極めて複雑な多元素系となっている。
従って、このようなはんだボールバンプ２０が形成されているデバイス・チップに対して引張り破壊検査を行う前に高温長時間の熱処理を加えることは、ＢＬＭ膜１６やはんだボールバンプ２０の構成原子の熱拡散を敢えて過剰に進行させることになり、信頼性寿命を予測評価するためのはんだボールバンプの接合特性を加速的に劣化させる特性劣化加速試験の意味合いをもつ。このときの高温長時間の熱処理は、当然、はんだ膜の成膜工程やウェットバック工程において加えられる熱履歴よりも総熱エネルギー量の大きいものでなければならない。
【００５１】
次いで、このような特性劣化加速試験として、温度１５０℃、２２０時間の高温長時間の熱処理を加えたデバイス・チップ２１のはんだボールバンプ２０に対して、引張り破壊検査を行う。
即ち、図１に示されるように、デバイス・チップ２１を引張り試験機にセットして、ハサミ状の物理測定プローブ３１とデバイス・チップ２１のはんだボールバンプ２０との位置合わせを行った後、このハサミ状の物理測定プローブ３１を図中の矢印で示す方向に下降させる。
【００５２】
続いて、図２に示されるように、物理測定プローブ３１のハサミ状の治具を用いてはんだボールバンプ２０を挟持し、はんだボールバンプ２０にハサミ状の物理測定プローブ３１を固着させた後、図３に示されるように、このハサミ状の物理測定プローブ３１を図中の矢印で示す方向に上昇させる。このとき、ハサミ状の物理測定プローブ３１には、はんだボールバンプ２０が破断するまで荷重を加えていく。また、このハサミ状の物理測定プローブ３１の引き上げ速度と引き上げ距離は、それぞれ上記第１の実施形態の場合と同様とする。
【００５３】
この結果、はんだボールバンプ２０は上方に引っ張られ、遂には下地のＢＬＭ膜１６近傍から破断される。このとき、はんだボールバンプ２０が破断に至るまでの間に物理測定プローブ３１に加えた荷重、即ちはんだボールバンプ２０の引張り破壊強度を試験機に備え付けのロードセルによって検出し、そのピーク値及びバンプ破断面の状態に基づいて、はんだボールバンプ２０の接合特性の良否を判定する。
【００５４】
ここで、本発明者が行った引張り破壊検査の評価結果の一例として、はんだボールバンプ２０の接合特性が良好な場合のバンプ破断面の状態とはんだボールバンプ２０の接合特性が良好でない場合のバンプ破断面の状態とをそれぞれ図４及び図５に比較して示す。
【００５５】
デバイス・チップ２１のはんだボールバンプ２０の品質が良好で、またＢＬＭ膜１６との合金化反応も十分に進行して優れた下地密着性が達成されている良品サンプルの場合には、引張り破壊検査の前に温度１５０℃、２２０時間の高温長時間の熱処理を加えても、図４に示されるように、半導体基板１１側のバンプ破断面には、延性破断されたはんだボールバンプ２０の一部であるはんだ残膜２０ａが下地のＢＬＭ膜１６表面の全体を覆うように残存した状態となっていた。また、このときのはんだボールバンプ２０の引張り破壊強度は、６２〜６３ｇｆと、引張り破壊検査の前に高温長時間の熱処理を加えない場合と殆ど変化がなかった。
【００５６】
これに対して、デバイス・チップ２１のはんだボールバンプ２０の品質が不良で、ＢＬＭ膜１６との下地密着性が不足している不良品サンプルの場合には、引張り破壊検査の前に温度１５０℃、２２０時間の高温長時間の熱処理を加えると、図５に示されるように、半導体基板１１側のバンプ破断面には、脆性破断されたはんだボールバンプ２０の一部であるはんだ残膜が殆ど残存せず、僅かに残存するはんだ残膜２０ｂが下地のＢＬＭ膜１６表面の一部を覆って、茶褐色に変色したＢＬＭ膜１６表面の大部分が露出した状態となっていた。また、このときのはんだボールバンプ２０の破断限界の引張り破壊強度は、４３ｇｆと、同じ不良品サンプルであっても、引張り破壊検査の前に高温長時間の熱処理を加えない場合と比べると１２ｇｆ程度更に低下していた。
【００５７】
次に、引張り破壊検査前の高温長時間の熱処理における温度を１５０℃に維持したまま、放置時間を５０〜２６０時間の範囲において変化させた場合のはんだボールバンプ２０の引張り破壊強度及びバンプ破断面の異常発生率を測定した。なおここで、バンプ破断面の異常発生率とは、デバイス・チップ１個当たりのはんだボールバンプ２０の測定数２５個のうち、図５に示されるように、半導体基板１１側のバンプ破断面に、脆性破断されたはんだボールバンプ２０の一部であるはんだ残膜が全く残存しないか、僅かしか残存せず、茶褐色に変色したＢＬＭ膜１６表面の大部分が露出した状態となっているはんだボールバンプ２０の数の割合である。
【００５８】
この測定の結果を、図６のグラフに示す。このグラフの横軸はデバイス・チップ２１を温度１５０℃に放置した時間［時間］を示し、縦軸は白抜きのプロット（□−□、△−△、○−○）に対応するはんだボールバンプ２０の引張り破壊強度［ｇｆ］、及び黒塗りのプロット（■−■、●−●）に対応するバンプ破断面の異常発生率［％］をそれぞれ示す。また、四角プロット（□−□、■−■）及び三角プロット（△−△）はそれぞれ良品はんだボールバンプの場合を表し、丸プロット（○−○、●−●）は不良品はんだボールバンプの場合を表す。
【００５９】
良品はんだボールバンプの場合の引張り破壊強度は、高温長時間の熱処理を加えない場合、上記第１の実施形態において述べたように６１〜６２ｇｆであったが、温度１５０℃の熱処理を加えた場合には、引張り破壊強度の値に多少の変動は生じるものの５０〜２６０時間の範囲において殆ど変わらなかった。また、良品はんだボールバンプの場合のバンプ破断面の異常発生率も、２２０時間くらいまでは殆ど増加せず、２２０時間を越えると僅かに増加し始め、更に２４０時間を越えると急激に増大していった。
【００６０】
これに対して、不良品はんだボールバンプの場合の引張り破壊強度は、高温長時間の熱処理を加えない場合、上記第１の実施形態において述べたように５５ｇｆであったが、温度１５０℃の熱処理を加えた場合には、この引張り破壊強度の値は、２２０時間を越えると急速に低下し始め、２４０時間経過後においては４３ｇｆまで低下した。また、不良品はんだボールバンプの場合のバンプ破断面の異常発生率は、１３０時間を越えるあたりから急激に上昇し始め、２４０時間経過後においてはバンプ破断面の異常発生率が１００％となり、全数に異常が発生した。
【００６１】
また、不良品はんだボールバンプの場合、良品はんだボールバンプの場合に比べてバンプ破断面に異常が発生するまでの高温熱処理時間、即ち寿命が著しく短縮しており、この寿命は引張り破壊強度が低下し始める高温熱処理時間とおおよそ一致していた。即ち、はんだボールバンプ２０の引張り破壊強度とバンプ破断面の性状変化との間には強い相関があり、引張り試験機による引張り破壊強度の測定とバンプ破断面の観察とが互いに補完・補強的な検査手法となり得ることが裏付けられた。
【００６２】
このようにして、良品サンプルの場合及び不良品サンプルの場合におけるはんだボールバンプ２０の引張り破壊強度及びバンプ破断面の異常発生率のデータを蓄積して、はんだボールバンプ２０の接合特性の良否を判定する基準を設定することが可能になる。
【００６３】
従って、はんだボールバンプ２０の接合特性の良否が不明なサンプルを対象にする場合、例えば温度１５０℃、２２０〜２４０時間の高温長時間の熱処理を加えた後に引張り破壊検査を行って、はんだボールバンプ２０が物理測定プローブ３１を用いて破断された際のはんだボールバンプ２０の引張り破壊強度と半導体基板１１側のバンプ破断面の異常発生率を測定し、その結果を設定した基準と照らし合わせることにより、従来の電気特性検査によっても、上記第１の実施形態の引張り破壊検査によっても検出することができないような微妙な異常がはんだボールバンプ形成工程において突発的に発生した場合であっても、はんだボールバンプ２０の接合特性の良否を簡便かつ高感度に判定することが可能になる。
【００６４】
そして、このようなはんだボールバンプ接合部の劣化を意図的に促進させる特性劣化加速工程を経たはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査工程を半導体装置の製造ラインに組み込み、デバイス・チップ２１のプリント配線基板へのフリップチップ実装工程に先立って行うことにより、上記第１の実施形態の場合よりも更に厳しく接合特性を良品選別されたはんだボールバンプ２０が形成されたデバイス・チップ２１のみがフリップチップ実装され、製品デバイスとして組み立てられることになるため、この最終的な製品デバイスの信頼性及び耐久性を上記第１の実施形態の場合と比較して更に向上させることができる。
【００６５】
なお、本実施形態におけるはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査方法は、文字通り破壊的手法であるため、製造ロットごとに所定数をサンプリングしたデバイス・チップ２１を対象として行うものとする。
【００６６】
（第３の実施形態）
本発明の第３の実施形態は、デバイス・チップの電極パッド部にはんだボールバンプを形成するはんだボールバンプ形成工程の後、このはんだボールバンプを介してデバイス・チップをプリント配線基板に実装する実装工程の前に、はんだボールバンプに固着させた加熱可能な棒状の物理検査プローブをデバイス・チップの主面に略垂直な方向に上昇させて、はんだボールバンプを破断させると共に、その際のはんだボールバンプの引張り破壊強度及びバンプ破断面の状態に基づいてはんだボールバンプの接合特性の良否を判定する引張り破壊検査工程を設けたものである。即ち、はんだボールバンプの引張り破壊検査工程において、上記第１の実施形態におけるハサミ状の物理検査プローブの代わりに、加熱可能な棒状の物理検査プローブを用いたものである。
【００６７】
このような本実施形態に係る半導体装置の製造方法を、図７〜図９を用いて詳細に説明する。ここで、図７〜図９はそれぞれ引張り破壊検査工程において加熱可能な棒状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図である。なお、上記図１〜図３の構成要素と同一の要素には同一の符号を付して説明を省略する。
【００６８】
先ず、図７に示されるようなはんだボールバンプ１７が形成されているデバイス・チップ２１を作製する。但し、このはんだボールバンプ１７の形成工程は上記図１５〜図１９に示す従来の場合と同様であるため、その説明は省略する。
【００６９】
なお、このようにして作製したデバイス・チップ２１は、図７に示されるように、半導体基板１１表面に形成されたＬＳＩの外部接続端子としてのＡｌ電極パッド１２上に、基体全面に純に積層されたシリコン窒化膜及びポリイミド膜からなるパッシベーション膜１５に開口された接続孔を介して、厚さ約０．１μｍのＣｒ膜、厚さ約１．０μｍのＣｕ膜、及び厚さ約０．１μｍのＡｕ膜がこの順に積層された３層構造のＢＬＭ膜１６が形成されており、更にこのＢＬＭ膜１６上には、９７％Ｐｂ−３％Ｓｎ合金を構成材料とするはんだボールバンプ２０が形成されている。ここで、ＢＬＭ膜１６とはんだボールバンプ２０との接触面積は、６．４×１０3 〜２．８×１０ 4μｍ2 とする。
【００７０】
次いで、このデバイス・チップ２１に形成されているはんだボールバンプ２０に対して、引張り破壊検査を行う。
即ち、図７に示されるように、デバイス・チップ２１を引張り試験機にセットして、このデバイス・チップ２１の上方に、加熱可能な棒状の物理測定プローブ３２を配置する。ここで、加熱可能な棒状の物理測定プローブ３２とは、デバイス・チップ２１のはんだボールバンプ２０に突き刺すための加熱可能な棒状の治具をもち、上下方向に移動可能な物理検査プローブをいう。そして、デバイス・チップ２１のはんだボールバンプ２０との位置合わせを行った後、棒状の治具を加熱した状態で物理測定プローブ３２の図中の矢印で示す方向に下降させる。
【００７１】
続いて、図８に示されるように、物理測定プローブ３２の加熱した状態の棒状の治具をはんだボールバンプ２０に突き刺す。このとき、物理測定プローブ３２の棒状の治具は加熱されており、その先端部が接触するはんだボールバンプ２０は部分的に溶融するため、容易に突き刺さる。その後、物理測定プローブ３２の棒状の治具を冷却させることにより、この物理測定プローブ３２の棒状の治具とはんだボールバンプ２０とを固着させる。
【００７２】
続いて、図９に示されるように、はんだボールバンプ２０に固着させた棒状の物理測定プローブ３２を図中の矢印で示す方向に上昇させる。このとき、棒状の物理測定プローブ３２には、はんだボールバンプ２０が破断するまで荷重を加えていく。また、この棒状の物理測定プローブ３２の引き上げ速度と引き上げ距離は、それぞれ、
引き上げ速度：０．１ｍｍ／秒
引き上げ距離：０．５ｍｍ
とする。
【００７３】
この結果、はんだボールバンプ２０は上方に引っ張られ、遂には下地のＢＬＭ膜１６近傍から破断される。このとき、はんだボールバンプ２０が破断に至るまでの間に物理測定プローブ３２に加えた荷重、即ちはんだボールバンプ２０の引張り破壊強度を試験機に備え付けのロードセル（図示せず）によって検出し、そのピーク値及びバンプ破断面の状態に基づいて、はんだボールバンプ２０の接合特性の良否を判定する。
【００７４】
即ち、上記第１の実施形態の場合と同様に、はんだボールバンプ２０の品質が良好で、またＢＬＭ膜１６との合金化反応も十分に進行して優れた下地密着性が達成されている良品サンプルの場合と、はんだボールバンプ２０の品質が不良で、ＢＬＭ膜１６との下地密着性が不足している不良品サンプルの場合におけるはんだボールバンプ２０の引張り破壊強度とバンプ破断面の状態のデータを蓄積して、はんだボールバンプ２０の接合特性の良否を判定する基準を設定する。
【００７５】
その後、はんだボールバンプ２０の接合特性の良否が不明なサンプルを対象にして、はんだボールバンプ２０を物理測定プローブ３２を用いて破断する引張り破壊検査を行い、はんだボールバンプ２０の引張り破壊強度の測定とバンプ破断面の観察の結果を設定した基準と照らし合わせることにより、従来の電気特性検査によっては検出することができないような異常がはんだボールバンプ形成工程において突発的に発生した場合であっても、はんだボールバンプ２０の接合特性の良否を簡便かつ高感度に判定することが可能になる。
【００７６】
そして、このようなはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査工程を半導体装置の製造ラインに組み込み、デバイス・チップ２１のプリント配線基板へのフリップチップ実装工程に先立って行うことにより、上記第１の実施形態の場合と同様に、最終的な製品デバイスの信頼性及び耐久性を従来の製造工程によるものと比較して大幅に向上させることができる。また、はんだボールバンプ２０の接合不良についての情報がはんだボールバンプ２０の形成プロセスにフィードバックされるまでの時間も従来より短縮されるため、その間における大量の不良製品の発生を抑制することができる。
【００７７】
なお、本実施形態におけるはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査方法は、文字通り破壊的手法であるため、製造ロットごとに所定数をサンプリングしたデバイス・チップ２１を対象として行うものとする。
【００７８】
（第４の実施形態）
本発明の第４の実施形態は、デバイス・チップの電極パッド部にはんだボールバンプを形成するはんだボールバンプ形成工程に続いて、このデバイス・チップに所定の熱処理を加えてはんだボールバンプの接合特性を加速的に劣化させる特性劣化加速工程を経た後、このはんだボールバンプを介してデバイス・チップをプリント配線基板に実装する実装工程の前に、はんだボールバンプに固着させた加熱可能な棒状の物理検査プローブをデバイス・チップの主面に略垂直な方向に上昇させて、はんだボールバンプを破断させると共に、その際のはんだボールバンプの引張り破壊強度及びバンプ破断面の状態に基づいてはんだボールバンプの接合特性の良否を判定する引張り破壊検査工程を設けたものである。即ち、上記第３の実施形態における引張り破壊検査工程の前に、上記第２の実施形態の場合と同様の特性劣化加速工程を設けたものである。
【００７９】
このような本実施形態に係る半導体装置の製造方法を、図７〜図９を用いて詳細に説明する。なお、図７〜図９は上記第３の実施形態の場合と同様であるため、本実施形態にそのまま流用する。
【００８０】
先ず、図７に示されるようなはんだボールバンプ１７が形成されているデバイス・チップ２１を作製する。但し、このはんだボールバンプ１７の形成工程は上記図１５〜図１９に示す従来の場合と同様であるため、その説明は省略する。
【００８１】
次いで、このデバイス・チップ２１に形成されているはんだボールバンプ２０に対する引張り破壊検査を行う前に、高温長時間の熱処理を加える。例えば加熱オーブン内の大気雰囲気中にデバイス・チップ２１をセットして、設定温度１５０℃において２２０時間だけ放置する。このようにして、ＢＬＭ膜１６やはんだボールバンプ２０の構成原子の熱拡散を敢えて過剰に進行させることにより、信頼性寿命を予測評価するためのはんだボールバンプ２０の接合特性を加速的に劣化させる特性劣化加速試験を行う。
【００８２】
次いで、このように加速劣化試験としての温度１５０℃、２２０時間の高温長時間の熱処理を加えたデバイス・チップ２１のはんだボールバンプ２０に対して、引張り破壊検査を行う。
即ち、図７に示されるように、デバイス・チップ２１を引張り試験機にセットして、加熱可能な棒状の物理測定プローブ３２とデバイス・チップ２１のはんだボールバンプ２０との位置合わせを行った後、棒状の治具を加熱した状態で物理測定プローブ３２を図中の矢印で示す方向に下降させる。
【００８３】
続いて、図８に示されるように、物理測定プローブ３２の加熱した状態の棒状の治具をはんだボールバンプ２０に突き刺した後、その棒状の治具を冷却させることにより、この物理測定プローブ３２とはんだボールバンプ２０とを固着させる。
【００８４】
続いて、図９に示されるように、はんだボールバンプ２０に固着させた棒状の物理測定プローブ３２を図中の矢印で示す方向に上昇させる。このとき、棒状の物理測定プローブ３２には、はんだボールバンプ２０が破断するまで荷重を加えていく。また、この棒状の物理測定プローブ３２の引き上げ速度と引き上げ距離は、それぞれ上記第３の実施形態の場合と同様とする。
【００８５】
この結果、はんだボールバンプ２０は上方に引っ張られ、遂には下地のＢＬＭ膜１６近傍から破断される。このとき、はんだボールバンプ２０が破断に至るまでの間に物理測定プローブ３１に加えた荷重、即ちはんだボールバンプ２０の引張り破壊強度を試験機に備え付けのロードセルによって検出する。
【００８６】
次に、引張り破壊検査前の高温長時間の熱処理における温度を１５０℃に維持したまま、熱処理時間を５０〜２６０時間の範囲において変化させた場合のはんだボールバンプ２０のバンプ破断面の異常発生率及びはんだボールバンプ２０の引張り破壊強度を測定する。その結果、上記第２の実施形態における図６のグラフに示す場合とほぼ同様のデータが得られた。
【００８７】
このようにして、良品サンプルの場合及び不良品サンプルの場合におけるはんだボールバンプ２０の引張り破壊強度及びバンプ破断面の異常発生率のデータを蓄積して、はんだボールバンプ２０の接合特性の良否を判定する基準を設定した後、はんだボールバンプ２０の接合特性の良否が不明なサンプルを対象にして、例えば温度１５０℃、２２０〜２４０時間の高温長時間の熱処理を加えた後にはんだボールバンプ２０を物理測定プローブ３２を用いて破断する引張り破壊検査を行い、はんだボールバンプ２０の引張り破壊強度の測定及びバンプ破断面の観察の結果を設定した基準と照らし合わせることにより、従来の電気特性検査によっても、上記第３の実施形態の引張り破壊検査によっても検出することができないような微妙な異常がはんだボールバンプ形成工程において突発的に発生した場合であっても、はんだボールバンプ２０の接合特性の良否を簡便かつ高感度に判定することが可能になる。
【００８８】
そして、このようなはんだボールバンプ接合部の劣化を意図的に促進させる特性劣化加速工程を経たはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査工程を半導体装置の製造ラインに組み込み、デバイス・チップ２１のプリント配線基板へのフリップチップ実装工程に先立って行うことにより、上記第１の実施形態の場合よりも更に厳しく接合特性を良品選別されたはんだボールバンプ２０が形成されたデバイス・チップ２１のみがフリップチップ実装され、製品デバイスとして組み立てられることになるため、この最終的な製品デバイスの信頼性及び耐久性を上記第３の実施形態の場合よりも更に向上させることができる。
【００８９】
なお、本実施形態におけるはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査方法は、文字通り破壊的手法であるため、製造ロットごとに所定数をサンプリングしたデバイス・チップ２１を対象として行うものとする。
【００９０】
（第５の実施形態）
本発明の第５の実施形態は、デバイス・チップの電極パッド部にはんだボールバンプを形成するはんだボールバンプ形成工程を経て、このはんだボールバンプを介してデバイス・チップをプリント配線基板にフリップチップ実装する実装工程の後に、デバイス・チップをプリント配線基板の主面に略垂直な方向に上昇させて、はんだボールバンプを破断させると共に、その際のはんだボールバンプの引張り破壊強度及びバンプ破断面の状態に基づいてはんだボールバンプの接合特性の良否を判定する引張り破壊検査工程を設けたものである。
【００９１】
このような本実施形態に係る半導体装置の製造方法を、図１０〜図１３を用いて詳細に説明する。ここで、図１０及び図１２はそれぞれ引張り破壊検査工程においてデバイス・チップのプリント配線基板へのフリップチップ実装後のはんだボールバンプを破断する様子を示す概略断面図、図１１及び図１３はそれぞれ図１０及び図１２の一部拡大図である。
【００９２】
先ず、図１０及び図１１に示されるようなはんだボールバンプ１７を介してデバイス・チップ２１がプリント配線基板２２にフリップチップ実装されている半導体装置を作製する。但し、このはんだボールバンプ１７の形成工程及びデバイス・チップ２１のプリント配線基板２２への実装工程は上記図１４〜図１９に示す従来の場合と同様であるため、その説明は省略する。
【００９３】
なお、このようにして作製した半導体装置は、図１０及び図１１に示されるように、デバイス・チップ２１の半導体基板１１表面に形成されたＬＳＩの外部接続端子としてのＡｌ電極パッド１２上に、基体全面に積層されたシリコン窒化膜及びポリイミド膜からなるパッシベーション膜１５に開口された接続孔を介して厚さ約０．１μｍのＣｒ膜、厚さ約１．０μｍのＣｕ膜、及び厚さ約０．１μｍのＡｕ膜がこの順に積層された３層構造のＢＬＭ膜１６が形成されており、更にこのＢＬＭ膜１６上に、９７％Ｐｂ−３％Ｓｎ合金を構成材料とするはんだボールバンプ２０が形成されている。ここで、ＢＬＭ膜１６とはんだボールバンプ２０との接触面積は、６．４×１０3 〜２．８×１０ 4μｍ2 である。
【００９４】
また、プリント配線基板２２のガラスエポキシ基板２３上には、配線パターンをなすＣｕランド２４が形成され、このＣｕランド２４上には共晶はんだ膜２５が予備付けされている。また、Ｃｕランド２４以外の表面はソルダーレジスト膜２６によって覆われている。
そして、プリント配線基板２２上にデバイス・チップ２１が下向きに対向し、プリント配線基板２２の共晶はんだ膜２５が予備付けされた複数ヶ所のＣｕランド２４とデバイス・チップ２１の複数個のはんだボールバンプ２０とが加熱溶着されている。このようにして、デバイス・チップ２１がプリント配線基板２２にフリップチップ実装されている。
【００９５】
次いで、このようにデバイス・チップ２１がプリント配線基板２２にフリップチップ実装されている半導体装置の複数個のはんだボールバンプ２０に対して、引張り破壊検査を行う。
即ち、図１０に示されるように、デバイス・チップ２１を引っ張り試験機にセットして、上下方向に移動可能な物理測定プローブ３３をデバイス・チップ２１に固着させる。
【００９６】
続いて、図１２に示されるように、このデバイス・チップ２１に固着させた物理測定プローブ３３を図中の矢印で示す方向に上昇させる。このとき、物理測定プローブ３３には、複数個のはんだボールバンプ２０が全て破断するまで荷重を加えていく。
【００９７】
この結果、図１２及び図１３に示されるように、デバイス・チップ２１は上方に引っ張られ、遂には複数個のはんだボールバンプ２０の全てが下地のＢＬＭ膜１６近傍から破断される。このとき、複数個のはんだボールバンプ２０の全てが破断に至るまでの間に物理測定プローブ３３に加えた荷重、即ち複数個のはんだボールバンプ２０の引張り破壊強度を引張り試験機に備え付けのロードセル（図示せず）によって検出し、そのピーク値及び破断面の状態に基づいて、はんだボールバンプ２０の接合特性の良否を判定する。
【００９８】
即ち、はんだボールバンプ２０の品質が良好で、ＢＬＭ膜１６との合金化反応も十分に進行して優れた下地密着性が達成されている良品サンプルの場合と、はんだボールバンプ２０の品質が不良で、ＢＬＭ膜１６との下地密着性が不足している不良品サンプルの場合における複数個のはんだボールバンプ２０の引張り破壊強度とバンプ破断面の状態のデータを蓄積して、はんだボールバンプ２０の接合特性の良否を判定する基準を設定する。
【００９９】
その後、はんだボールバンプ２０の接合特性の良否が不明なサンプルを対象にして、複数個のはんだボールバンプ２０を物理測定プローブ３３を用いて破断する引張り破壊検査を行い、複数個のはんだボールバンプ２０の引張り破壊強度の測定し、バンプ破断面の観察して、その結果を設定した基準と照らし合わせることにより、従来の電気特性検査によっては検出することができないような異常がはんだボールバンプ形成工程において突発的に発生した場合であっても、はんだボールバンプ２０の接合特性の良否を簡便かつ高感度に判定することが可能になる。
【０１００】
そして、このようなはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査工程を半導体装置の製造ラインに組み込み、製品ロット全体のプリント配線基板２２へのフリップチップ実装工程に先立ち、製品ロットから抜き取ったテスト用のデバイス・チップ２１を先行的にプリント配線基板２２にフリップチップ実装して、はんだバンプ２０の接合特性の良否を判定することにより、上記第１の実施形態の場合と同様に、最終的な製品デバイスの信頼性及び耐久性を従来の製造工程によるものと比較して大幅に向上させることができる。また、はんだボールバンプ２０の接合不良についての情報がはんだボールバンプ２０の形成プロセスにフィードバックされるまでの時間も従来より短縮されるため、その間における大量の不良製品の発生を抑制することができる。
【０１０１】
なお、本実施形態におけるはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査方法は、文字通り破壊的手法であるため、製造ロットごとに所定数をサンプリングしたデバイス・チップ２１を先行的にプリント配線基板２２にフリップチップ実装した半導体装置を対象として行うものとする。
【０１０２】
（第６の実施形態）
本発明の第６の実施形態は、デバイス・チップの電極パッド部にはんだボールバンプを形成するはんだボールバンプ形成工程を経て、このはんだボールバンプを介してデバイス・チップをプリント配線基板にフリップチップ実装する実装工程に続き、この実装後の半導体装置に所定の熱処理を加えてはんだボールバンプの接合特性を加速的に劣化させる特性劣化加速工程を経た後に、デバイス・チップをプリント配線基板の主面に略垂直な方向に上昇させて、はんだボールバンプを破断させると共に、その際のはんだボールバンプの引張り破壊強度及びバンプ破断面の状態に基づいてはんだボールバンプの接合特性の良否を判定する引張り破壊検査工程を設けたものである。即ち、上記第５の実施形態における引張り破壊検査工程の前に、上記第２の実施形態の場合と同様の特性劣化加速工程を設けたものである。
【０１０３】
このような本実施形態に係る半導体装置の製造方法を、図１０〜図１３を用いて詳細に説明する。なお、図１０〜図１３は上記第３の実施形態の場合と同様であるため、そのまま流用するものである。
【０１０４】
先ず、図１０及び図１１に示されるようなはんだボールバンプ１７を介してデバイス・チップ２１がプリント配線基板２２にフリップチップ実装されている半導体装置を作製する。但し、このはんだボールバンプ１７の形成工程及びデバイス・チップ２１のプリント配線基板２２への実装工程は上記図１４〜図１９に示す従来の場合と同様であるため、その説明は省略する。
【０１０５】
次いで、このようにデバイス・チップ２１がプリント配線基板２２にフリップチップ実装されている半導体装置の複数個のはんだボールバンプ２０に対して引張り破壊検査を行う前に、高温長時間の熱処理を加える。
例えば加熱オーブン内の大気雰囲気中に半導体装置をセットして、設定温度１５０℃において２２０時間だけ放置する。このようにして、ＢＬＭ膜１６やはんだボールバンプ２０の構成原子の熱拡散を敢えて過剰に進行させることにより、信頼性寿命を予測評価するためのはんだボールバンプ２０の接合特性を加速的に劣化させる特性劣化加速試験を行う。
【０１０６】
次いで、このように加速劣化試験としての高温長時間の熱処理を加えた半導体装置のデバイス・チップ２１とプリント配線基板２２とを接続しているはんだボールバンプ２０に対して、引張り破壊検査を行う。
即ち、図１０に示されるように、デバイス・チップ２１を引っ張り引張り試験機にセットして、上下方向に移動可能な物理測定プローブ３３をデバイス・チップ２１に固着させた後、図１２に示されるように、この物理測定プローブ３３を図中の矢印で示す方向に上昇させる。このとき、物理測定プローブ３３には、複数個のはんだボールバンプ２０が全て破断するまで荷重を加えていく。
【０１０７】
この結果、図１２及び図１３に示されるように、デバイス・チップ２１は上方に引っ張られ、遂には複数個のはんだボールバンプ２０の全てが下地のＢＬＭ膜１６近傍から破断される。このとき、複数個のはんだボールバンプ２０の全てが破断に至るまでの間に物理測定プローブ３３に加えた荷重、即ち複数個のはんだボールバンプ２０の引張り破壊強度を引張り試験機に備え付けのロードセル（図示せず）によって検出し、そのピーク値及び破断面の状態に基づいて、はんだボールバンプ２０の接合特性の良否を判定する。
【０１０８】
次に、引張り破壊検査前の高温長時間の熱処理における温度を１５０℃に維持したまま、熱処理時間を５０〜２６０時間の範囲において変化させた場合の複数個のはんだボールバンプ２０の引張り破壊強度とバンプ破断面の異常発生率を測定する。
その結果、上記第２の実施形態における図６のグラフに示す場合と（引張り強度は、バンプ１個当りの値に換算すると）ほぼ同様のデータが得られた。
【０１０９】
このようにして、良品サンプルの場合及び不良品サンプルの場合における複数個のはんだボールバンプ２０の引張り破壊強度及びバンプ破断面の異常発生率のデータを蓄積して、はんだボールバンプ２０の接合特性の良否を判定する基準を設定した後、はんだボールバンプ２０の接合特性の良否が不明なサンプルを対象にして、例えば温度１５０℃、２２０〜２４０時間の高温長時間の熱処理を加えた後に複数個のはんだボールバンプ２０を物理測定プローブ３３を用いて破断する引張り破壊検査を行い、複数個のはんだボールバンプ２０の引張り破壊強度の測定し、バンプ破断面の観察して、その結果を設定した基準と照らし合わせることにより、従来の電気特性検査によっても、上記第３の実施形態の引張り破壊検査によっても検出することができないような微妙な異常がはんだボールバンプ形成工程において突発的に発生した場合であっても、はんだボールバンプ２０の接合特性の良否を簡便かつ高感度に判定することが可能になる。
【０１１０】
そして、このようなはんだボールバンプ接合部の劣化を意図的に促進させる特性劣化加速工程を経たはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査工程を半導体装置の製造ラインに組み込み、製品ロット全体のプリント配線基板２２へのフリップチップ実装工程に先立ち、製品ロットから抜き取ったテスト用のデバイス・チップ２１を先行的にプリント配線基板２２にフリップチップ実装して、はんだバンプ２０の接合特性の良否を判定することにより、上記第５の実施形態の場合よりも更に厳しく接合特性を良品選別されたはんだボールバンプ２０が形成されたデバイス・チップ２１のみがフリップチップ実装されて、製品デバイスとして組み立てられることになるため、最終的な製品デバイスの信頼性及び耐久性を上記第５の実施形態の場合よりも更に向上させることができる。
【０１１１】
なお、本実施形態におけるはんだボールバンプ２０の接合特性の良否を判定する引張り破壊検査方法は、文字通り破壊的手法であるため、製造ロットごとに所定数をサンプリングしたデバイス・チップ２１を先行的にプリント配線基板２２にフリップチップ実装した半導体装置を対象として行うものとする。
【０１１２】
以上、上記第１〜第６の実施形態に基づいて本発明を説明したが、本発明はこれらの実施形態に何ら限定されるものではない。例えば、デバイス・チップやプリント配線基板の各材料膜の種類や膜厚、物理測定プローブの構成、引張り破壊検査の条件、特性劣化加速試験としての高温長時間の熱処理の条件等の細部については、適宜変更、選択、組合せが可能である。
【０１１３】
【発明の効果】
以上、詳細に説明した通り、本発明に係る半導体装置の製造方法によれば、次のような効果を奏することができる。
即ち、請求項１に係る半導体装置の製造方法によれば、デバイス・チップのはんだバンプを上方に引っ張り上げてはんだバンプを破断させ、その際のはんだバンプの引張り破壊強度を指標としてはんだバンプの接合特性の良否を判定する検査を行うことにより、はんだバンプ形成工程における異常が突発的に発生し、しかもこの異常が従来の電気特性検査によっては検出することができない場合であっても、このはんだバンプの形成プロセスに起因するはんだバンプの接合不良を検出し、その接合特性の良否を簡便かつ高感度に判定することが可能になる。
従って、このようなはんだバンプの接合特性の良否を判定する検査工程を半導体装置の製造ラインに組み込んで、デバイス・チップの実装基板への実装工程に先立って行うことにより、厳しく良品選別されたバンプ形成チップのみが実装基板に実装され、製品デバイスとして組み立てられるため、最終的な製品デバイスの信頼性及び耐久性を従来よりも大幅に向上することができる。また、はんだバンプの接合不良が検出された場合に、その情報がはんだバンプの形成プロセスにフィードバックされるまでの時間が従来より短縮されるため、その間における大量の不良製品の発生を抑制することができる。
【０１１４】
また、請求項２に係る半導体装置の製造方法は、デバイス・チップのはんだバンプを上方に引っ張り上げてはんだバンプを破断させ、その際のバンプ破断面の状態を指標としてはんだバンプの接合特性の良否を判定する検査を行うことにより、はんだバンプ形成工程における異常が突発的に発生し、しかもこの異常が従来の電気特性検査によっては検出することができない場合であっても、このはんだバンプの形成プロセスに起因するはんだバンプの接合不良を検出し、その接合特性の良否を簡便かつ高感度に判定することが可能になる。
従って、このようなはんだバンプの接合特性の良否を判定する検査工程を半導体装置の製造ラインに組み込んで、デバイス・チップの実装基板への実装工程に先立って行うことにより、厳しく良品選別されたバンプ形成チップのみが実装基板に実装され、製品デバイスとして組み立てられるため、最終的な製品デバイスの信頼性及び耐久性を従来よりも大幅に向上することができる。また、はんだバンプの接合不良が検出された場合に、その情報がはんだバンプの形成プロセスにフィードバックされるまでの時間が従来より短縮されるため、その間における大量の不良製品の発生を抑制することができる。
なお、上記請求項１に係るはんだバンプの引張り破壊強度を指標とする検査方法と上記請求項２に係るバンプ破断面の状態を指標とする検査方法とを組み合わてはんだバンプの接合特性の良否を判定する検査工程とすることにより、互いに補完・補強し合って、はんだバンプの接合特性の良否をより的確に判定することが可能になるため、更に一層厳しく良品選別されたバンプ形成チップのみが実装基板に実装されて、最終的な製品デバイスの信頼性及び耐久性を更に向上させることができる。
【０１１７】
また、請求項３に係る半導体装置の製造方法によれば、はんだバンプを形成した後、はんだバンプの接合特性の良否を判定する検査を行う前に、デバイス・チップに所定の熱処理を加えてはんだバンプの接合特性を加速的に劣化させる特性劣化加速工程を設けることにより、はんだバンプや下地膜を構成する金属原子の熱拡散が過剰に進行して、はんだバンプの接合特性の劣化が強制的に加速されるため、はんだバンプ形成工程における微妙な異常に起因してはんだバンプの接合不良が発生し、しかもこの微妙な異常が従来の電気特性検査によっては検出することができないばかりでなく、上記請求項１又は２に係る半導体装置の製造方法において特性劣化加速工程のない検査方法によっても検出することができない場合であっても、このはんだバンプの形成プロセスに起因するはんだバンプの接合不良を検出し、その接合特性の良否を簡便かつ高感度に判定することが可能になると共に、その信頼性寿命を予測評価することが可能になる。
従って、このようなはんだバンプの接合特性の良否を判定すると共にその信頼性寿命を予測評価する検査工程を半導体装置の製造ラインに組み込んで、デバイス・チップの実装基板への実装工程に先立って行うことにより、上記請求項１又は２に係る半導体装置の製造方法において特性劣化加速工程のない場合より更に厳しく良品選別されたバンプ形成チップのみが実装基板に実装されて、製品デバイスとして組み立てられるため、最終的な製品デバイスの信頼性及び耐久性を上記請求項１又は２に係る半導体装置の製造方法において特性劣化加速工程のない場合より更に向上することができる。
【０１１８】
また、請求項４に係る半導体装置の製造方法によれば、温度１００〜３００℃、５０〜２０００時間の熱処理を行うことにより、特性劣化加速工程として高温長時間の熱処理を実現し、良品はんだバンプまでを不良品化することなく、はんだバンプの接合特性を加速的に劣化させることが可能になるため、上記請求項３に係る半導体装置の製造方法における最終的な製品デバイスの信頼性及び耐久性の更なる向上という効果を実現することができる。
【０１２０】
以上の説明からも明らかなように、本発明は、微細なデザインルールに基づいて設計され、高集積度、高性能、高信頼性を要求される将来の半導体装置の製造方法を実現することに極めて有効に寄与することができる。
【図面の簡単な説明】
【図１】本発明の第１及び第２の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程においてハサミ状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図（その１）である。
【図２】本発明の第１及び第２の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程においてハサミ状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図（その２）である。
【図３】本発明の第１及び第２の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程においてハサミ状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図（その３）である。
【図４】本発明の第１及び第２の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程において良品はんだバンプが延性破断された破断面の状態を示す概略断面図である。
【図５】本発明の第１及び第２の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程において不良品はんだバンプが脆性破断された破断面の状態を示す概略断面図である。
【図６】本発明の第２の実施形態に係る半導体装置の製造プロセスにおける特性劣化加速工程による良品／不良品はんだボールバンプの引張り破壊強度とバンプ破断面の異常発生率の変化を示すグラフである。
【図７】本発明の第３及び第４の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程において加熱可能な棒状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図（その１）である。
【図８】本発明の第３及び第４の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程において加熱可能な棒状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図（その２）である。
【図９】本発明の第３及び第４の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程において加熱可能な棒状の物理検査プローブを用いてデバイス・チップのはんだボールバンプを破断する様子を示す概略断面図（その３）である。
【図１０】本発明の第５及び第６の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程においてデバイス・チップのプリント配線基板へのフリップチップ実装後のはんだボールバンプを破断する様子を示す概略断面図（その１）である。
【図１１】図１０の一部拡大図である。
【図１２】本発明の第５及び第６の実施形態に係る半導体装置の製造プロセスの引張り破壊検査工程においてデバイス・チップのプリント配線基板へのフリップチップ実装後のはんだボールバンプを破断する様子を示す概略断面図（その２）である。
【図１３】図１２の一部拡大図である。
【図１４】従来の半導体装置の製造プロセスを説明するための工程断面図（その１）である。
【図１５】従来の半導体装置の製造プロセスを説明するための工程断面図（その２）である。
【図１６】従来の半導体装置の製造プロセスを説明するための工程断面図（その３）である。
【図１７】従来の半導体装置の製造プロセスを説明するための工程断面図（その４）である。
【図１８】従来の半導体装置の製造プロセスを説明するための工程断面図（その５）である。
【図１９】従来の半導体装置の製造プロセスを説明するための工程断面図（その６）である。
【符号の説明】
１１…半導体基板、１２…Ａｌ電極パッド、１３…シリコン窒化膜、１４…ポリイミド膜、１５…パッシベーション膜、１６…ＢＬＭ膜、１７…フォトレジスト膜、１８…開口部、１９…はんだ蒸着膜、２０…はんだボールバンプ、２０ａ、２０ｂ…はんだ残膜、２１…デバイス・チップ、２２…プリント配線基板、２３…ガラスエポキシ基板、２４…Ｃｕランド、２５…共晶はんだ膜、２６…ソルダーレジスト膜、３１、３２、３３…物理測定プローブ。
Claims (4)
- デバイス・チップの電極パッド部にはんだバンプを形成するはんだバンプ形成工程と、
前記はんだバンプを前記デバイス・チップの主面に略垂直な方向に引っ張り上げて、前記はんだバンプを破断させるはんだバンプ破断工程と、
前記はんだバンプの破断限界のプローブ荷重に基づいて前記はんだバンプの接合特性の良否を判定する検査工程と、を有する半導体装置の製造方法において、
前記はんだバンプ破断工程は、前記はんだバンプを挟持可能なハサミ状の治具をもつ物理測定プローブで前記はんだバンプを挟持することによって、前記はんだバンプと前記物理測定プローブとを固着させて行う
ことを特徴とする半導体装置の製造方法。 - デバイス・チップの電極パッド部にはんだバンプを形成するはんだバンプ形成工程と、
前記はんだバンプを前記デバイス・チップの主面に略垂直な方向に引っ張り上げて、前記はんだバンプを破断させるはんだバンプ破断工程と、
前記はんだバンプの破断面の状態に基づいて前記はんだバンプの接合特性の良否を判定する検査工程と、を有する半導体装置の製造方法において、
前記はんだバンプ破断工程は、前記はんだバンプを挟持可能なハサミ状の治具をもつ物理測定プローブで前記はんだバンプを挟持することによって、前記はんだバンプと前記物理測定プローブとを固着させて行う
ことを特徴とする半導体装置の製造方法。 - 請求項１又は２に記載の半導体装置の製造方法において、前記はんだバンプ形成工程の後、前記検査工程の前に、前記デバイス・チップに所定の熱処理を加えて前記はんだバンプの接合特性を加速的に劣化させる特性劣化加速工程を有している
ことを特徴とする半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、前記特性劣化加速工程が、前記デバイス・チップに、１００℃乃至３００℃の温度における５０時間乃至２０００時間の熱処理を加える工程である
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10640598A JP3794162B2 (ja) | 1998-04-16 | 1998-04-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10640598A JP3794162B2 (ja) | 1998-04-16 | 1998-04-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297763A JPH11297763A (ja) | 1999-10-29 |
| JP3794162B2 true JP3794162B2 (ja) | 2006-07-05 |
Family
ID=14432779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10640598A Expired - Fee Related JP3794162B2 (ja) | 1998-04-16 | 1998-04-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3794162B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3321455B2 (ja) | 1999-04-02 | 2002-09-03 | 株式会社アークテック | 電極引張試験方法、その装置及び電極引張試験用の基板／プローブ支持装置並びに電極プローブ接合装置 |
| JP5346720B2 (ja) * | 2009-07-10 | 2013-11-20 | 東レエンジニアリング株式会社 | 接合強度測定装置および接合強度測定方法 |
| EP2386846A1 (en) * | 2010-05-14 | 2011-11-16 | Nordson Corporation | System and method for testing of bonds of a semiconductor assembly |
| EP2386845B1 (en) * | 2010-05-14 | 2024-03-13 | Nordson Corporation | Apparatus and method for testing of bonds of a semiconductor assembly |
| KR102300626B1 (ko) * | 2014-10-23 | 2021-09-09 | 세메스 주식회사 | 웨이퍼의 볼 단자 검사 장치 |
| JP7338258B2 (ja) * | 2019-06-19 | 2023-09-05 | 株式会社レゾナック | 接合材評価方法、及び評価試験装置 |
-
1998
- 1998-04-16 JP JP10640598A patent/JP3794162B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11297763A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Khoury et al. | A comparison of copper and gold wire bonding on integrated circuit devices | |
| US8183147B2 (en) | Method of fabricating a conductive post on an electrode | |
| US8198737B2 (en) | Method of forming wire bonds in semiconductor devices | |
| JP5490425B2 (ja) | 半導体チップの電気特性測定方法 | |
| US7446546B2 (en) | Method and system of trace pull test | |
| US10186463B2 (en) | Method of filling probe indentations in contact pads | |
| US6605522B1 (en) | Method of manufacturing a semiconductor device having a protruding bump electrode | |
| JP5918205B2 (ja) | 試験装置及びその試験方法 | |
| US20040222522A1 (en) | Semiconductor device and manufacturing method of the same | |
| US6784556B2 (en) | Design of interconnection pads with separated probing and wire bonding regions | |
| KR100228472B1 (ko) | 반도체 장치의 시험용기판 및 반도체 장치의 시험방법 | |
| US20030173587A1 (en) | Assembly of semiconductor device and wiring substrate | |
| Hotchkiss et al. | Effects of probe damage on wire bond integrity | |
| JP3794162B2 (ja) | 半導体装置の製造方法 | |
| US6548881B1 (en) | Method and apparatus to achieve bond pad crater sensing and stepping identification in integrated circuit products | |
| US6605954B1 (en) | Reducing probe card substrate warpage | |
| Waidhas et al. | Study of the board level reliability performance of a large 0.3 mm pitch wafer level package | |
| US6395568B1 (en) | Method and apparatus for achieving bond pad crater sensing and ESD protection integrated circuit products | |
| US6281693B1 (en) | Semiconductor device test board and a method of testing a semiconductor device | |
| KR101169687B1 (ko) | 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법 | |
| Wu et al. | Enhanced WLCSP reliability for RF applications | |
| JPH112576A (ja) | ハンダ・ボールの検査方法 | |
| US20030094686A1 (en) | Semiconductor device and method for manufacturing same | |
| Albrecht et al. | CSP board level reliability–results | |
| JP3485424B2 (ja) | Ｉｃパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |