JP6769830B2 - 半導体パッケージおよび半導体装置 - Google Patents
半導体パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP6769830B2 JP6769830B2 JP2016210821A JP2016210821A JP6769830B2 JP 6769830 B2 JP6769830 B2 JP 6769830B2 JP 2016210821 A JP2016210821 A JP 2016210821A JP 2016210821 A JP2016210821 A JP 2016210821A JP 6769830 B2 JP6769830 B2 JP 6769830B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal substrate
- center line
- virtual center
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明の一実施形態に係る半導体パッケージは、基板と、金属基板と、枠体とを備えている。基板は、平面視において矩形状であり、第1辺および第1辺に対向している第2辺にそれぞれ位置する2組のネジ止め部と、上面に位置する実装領域と、実装領域に位置する貫通孔とを有する。金属基板は、平面視において矩形状であり、貫通孔に嵌め込まれているとともに、基板よりも熱膨張係数が大きい。枠体は、金属材料を含み、実装領域を囲んでいるとともに、平面視において金属基板の少なくとも一部と重なっている。金属基板は、第1辺および第2辺に位置するとともに対向しているネジ止め部同士を結ぶ第1仮想中心線および第2仮想中心線と間をあけるとともに、第1仮想中心線と第2仮想中心線の間に位置している。
図1は、本発明の一実施形態に係る半導体パッケージの斜視図である。図2は、本発明の一実施形態に係る半導体パッケージを示す分解斜視図である。図3は、本発明の一実施形態に係る半導体パッケージを示す平面図である。図4は、図3に示した本発明の一実施形態に係る半導体パッケージにおけるA−A線での断面図である。図5は、図3に示した本発明の一実施形態に係る半導体パッケージにおけるB−B線での断面図である。また、図6は、本発明の他の実施形態係る半導体パッケージを示す斜視図である。そして、図7は、本発明の他の実施形態に係る半導体パッケージを示す平面図である。これらの図において、本発明の実施形態に係る半導体パッケージ1は、基板2と、金属基板3と、枠体4と、入出力端子5とを備えている。基板2は、貫通孔22を有しており、この貫通孔22に金属基板3が嵌め込まれている。
と重ならない位置に設けられていることによって、金属基板3が熱膨張したとしても、基板2の貫通孔22内で抑えられるため、基板2を反り難くすることができる。
基板2は、例えば金属材料からなる場合には、鉄、ニッケル、コバルトからなる合金からなり、矩形状に加工された基板2の長手方向の両端部に2箇所ずつネジ止め部23が設けられる。ネジ止め部23は、基板2の対辺に位置するネジ止め部23同士が2つの仮想中心線で結ばれるように設けられる。さらに、ネジ止め部23は、上記の2つの仮想中心線がネジ止め部23が設けられる基板2の対辺と直交する方向に平行となるように設けられる。また、基板2の中央部には、平面視にて、長辺が金属基板3の長辺方向と平行となる矩形状の貫通孔22を設けて、金属基板3を貫通孔22に嵌め込み金属基板を挿入固定する。次に、貫通孔22の内周面と、この内周面と向かい合う金属基板3の側面とをろう付けして接合する。
次に、本発明の一実施形態に係る半導体装置10について、図面を用いて詳細に説明する。図8は、本発明の一実施形態に係る半導体装置10を示す斜視図である。図8に示すように、本実施形態の一実施形態に係る半導体装置10は、上述した実施形態に代表される半導体パッケージ1と、半導体パッケージ1の実装領域21に実装された半導体素子7と、枠体4と接合された、半導体素子7を封止する蓋体6とを備えている。
要旨を逸脱しない範囲内であれば種々の変更および実施形態の組み合わせを施すことは何等差し支えない。
2 基板
21 実装領域
22 貫通孔
23 ネジ止め部
3 金属基板
4 枠体
5 入出力端子
6 蓋体
7 半導体素子
10 半導体装置
X−X 第1仮想中心線
Y−Y 第2仮想中心線
Claims (5)
- 平面視において矩形状であり、第1辺および該第1辺に対向している第2辺にそれぞれ位置する2組のネジ止め部と、上面に位置する実装領域と、該実装領域に位置する貫通孔と、を有する基板と、
平面視において前記第1辺から前記第2辺にかけて長軸を有する長円形状であり、前記貫通孔に嵌め込まれているとともに、前記基板よりも熱膨張係数の大きい金属基板と、
前記実装領域を囲んでいる枠体と、を備えており、
平面視において、前記金属基板は、前記第1辺および前記第2辺に位置するとともに対向している前記ネジ止め部同士を結ぶ第1仮想中心線および第2仮想中心線と間をあけるとともに、前記第1仮想中心線と前記第2仮想中心線の間に位置していることを特徴とする半導体パッケージ。 - 平面視において矩形状であり、第1辺および該第1辺に対向している第2辺にそれぞれ位置する2組のネジ止め部と、上面に位置する実装領域と、該実装領域に位置する貫通孔と、を有する基板と、
平面視において矩形状であり、前記貫通孔に嵌め込まれているとともに、前記基板よりも熱膨張係数の大きい金属基板と、
金属材料を含み、前記実装領域を囲んでいるとともに、平面視において前記金属基板の少なくとも一部と重なっている枠体と、を備えており、
平面視において、前記金属基板は、前記第1辺および前記第2辺に位置するとともに対向している前記ネジ止め部同士を結ぶ第1仮想中心線および第2仮想中心線と間をあけるとともに、前記第1仮想中心線と前記第2仮想中心線の間に位置していることを特徴とする半導体パッケージ。 - 前記金属基板は、前記第1仮想中心線および前記第2仮想中心線と並行した方向に長辺が延びていることを特徴とする請求項2に記載の半導体パッケージ。
- 前記金属基板は、前記上面と反対に位置する前記基板の下面から突出している、請求項1〜3のいずれか1つに記載の半導体パッケージ。
- 請求項1〜4のいずれか1つに記載の半導体パッケージと、
前記実装領域に実装された半導体素子と、
前記半導体素子を覆うとともに、前記枠体の上面に接合された蓋体とを備えていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016210821A JP6769830B2 (ja) | 2016-10-27 | 2016-10-27 | 半導体パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016210821A JP6769830B2 (ja) | 2016-10-27 | 2016-10-27 | 半導体パッケージおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018073948A JP2018073948A (ja) | 2018-05-10 |
JP6769830B2 true JP6769830B2 (ja) | 2020-10-14 |
Family
ID=62115503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016210821A Active JP6769830B2 (ja) | 2016-10-27 | 2016-10-27 | 半導体パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6769830B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002093931A (ja) * | 2000-09-20 | 2002-03-29 | Sumitomo Metal Electronics Devices Inc | 高周波用セラミックパッケージ |
JP5721359B2 (ja) * | 2010-07-29 | 2015-05-20 | 京セラ株式会社 | 半導体装置用基体、およびそれを備えた半導体装置 |
JP5765174B2 (ja) * | 2011-09-30 | 2015-08-19 | 富士通株式会社 | 電子装置 |
JP2016178194A (ja) * | 2015-03-19 | 2016-10-06 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
JP2016219649A (ja) * | 2015-05-22 | 2016-12-22 | 株式会社東芝 | 高周波半導体用パッケージ、高周波半導体装置、および高周波半導体装置の製造方法 |
JP2017045817A (ja) * | 2015-08-26 | 2017-03-02 | 株式会社東芝 | 高周波半導体装置および高周波半導体装置の製造方法 |
-
2016
- 2016-10-27 JP JP2016210821A patent/JP6769830B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018073948A (ja) | 2018-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6769830B2 (ja) | 半導体パッケージおよび半導体装置 | |
JP6809914B2 (ja) | 半導体パッケージおよび半導体装置 | |
JP7019021B2 (ja) | 半導体パッケージ、半導体装置および半導体パッケージの製造方法 | |
JP6748223B2 (ja) | 半導体パッケージおよび半導体装置 | |
JPWO2018155053A1 (ja) | 配線基板、電子装置用パッケージおよび電子装置 | |
US20020051353A1 (en) | High-frequency ceramic package | |
WO2019208577A1 (ja) | 放熱基板および電子装置 | |
JP5905728B2 (ja) | 素子収納用パッケージ、および実装構造体 | |
JP3984107B2 (ja) | 高周波用半導体素子収納用パッケージの製造方法 | |
JPWO2020045563A1 (ja) | 半導体パッケージおよびこれを備えた半導体装置 | |
JP6760788B2 (ja) | 半導体パッケージ、および半導体装置 | |
JP6162520B2 (ja) | 半導体素子収納用パッケージおよびこれを備えた実装構造体 | |
JP7017341B2 (ja) | 半導体パッケージおよび半導体装置 | |
JP6258748B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2019114639A (ja) | 半導体パッケージおよび半導体装置 | |
JP6744103B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2008159975A (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
JP2009277794A (ja) | 半導体素子収納用パッケージ | |
JP2005244146A (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
JP2005101376A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2007005046A (ja) | 金属板とセラミック端子の接合方法 | |
JP2017174872A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3463786B2 (ja) | リード付き配線基板 | |
JP2014172101A (ja) | セラミックパッケージの製造方法 | |
JP2005079133A (ja) | セラミックパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6769830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |