JP7019021B2 - 半導体パッケージ、半導体装置および半導体パッケージの製造方法 - Google Patents
半導体パッケージ、半導体装置および半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP7019021B2 JP7019021B2 JP2020503589A JP2020503589A JP7019021B2 JP 7019021 B2 JP7019021 B2 JP 7019021B2 JP 2020503589 A JP2020503589 A JP 2020503589A JP 2020503589 A JP2020503589 A JP 2020503589A JP 7019021 B2 JP7019021 B2 JP 7019021B2
- Authority
- JP
- Japan
- Prior art keywords
- metal substrate
- frame
- semiconductor package
- frame body
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 110
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 138
- 239000002184 metal Substances 0.000 claims description 138
- 239000000758 substrate Substances 0.000 claims description 128
- 239000000463 material Substances 0.000 claims description 59
- 229910045601 alloy Inorganic materials 0.000 claims description 21
- 239000000956 alloy Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000005304 joining Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical group [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims description 2
- 239000007769 metal material Substances 0.000 description 11
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- NEIHULKJZQTQKJ-UHFFFAOYSA-N [Cu].[Ag] Chemical compound [Cu].[Ag] NEIHULKJZQTQKJ-UHFFFAOYSA-N 0.000 description 7
- 238000005219 brazing Methods 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 229910052742 iron Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000008602 contraction Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910000531 Co alloy Inorganic materials 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000000452 restraining effect Effects 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910003267 Ni-Co Inorganic materials 0.000 description 1
- 229910003262 Ni‐Co Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- 235000012255 calcium oxide Nutrition 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
- H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体素子が実装される半導体パッケージおよびその製造方法、並びにこれを用いた半導体装置に関する。
近年、高周波の信号で作動する半導体素子等を収容する半導体パッケージが知られている。このような半導体素子等は、作動する際に熱が生じる。この熱を外部に放熱させるために、半導体素子等を実装する基板を金属基板にして放熱性を向上させた半導体パッケージが開示されている（特開２００２－９３９３１号公報参照）。
特開２００２－９３９３１号公報では、第１の金属板と、第２の金属板と、リング状セラミック枠板とを備えた高周波用セラミックパッケージが開示されている。第１の金属板の側面は第２の金属板の内壁と接合材を介して接合している。
しかしながら、特許文献１に開示された技術では、第１の金属板の伸び縮みに対して、第２の金属板およびリング状セラミック枠板に負荷がかかり、第２の金属板およびリング状セラミック枠板に割れが生じるおそれがあった。
本発明の一実施形態に係る半導体パッケージは、金属基板と、第１枠体と、第２枠体と、接合材とを備えている。金属基板は、上面に半導体素子が実装される実装領域を有している。第１枠体は、金属基板の側面と向かい合った側面を有するとともに、金属基板よりも熱膨張係数が小さい。第２枠体は、金属基板および第１枠体の上面に、実装領域を囲んで位置するとともに、金属基板よりも熱膨張係数が小さい。接合材は、金属基板、第１枠体および第２枠体の間に位置している。金属基板と接合材との間には、合金層を有する。
本発明の一実施形態に係る半導体装置は、上述した半導体パッケージと、半導体素子と、蓋体とを備えている。半導体素子は、実装領域に実装されている。蓋体は、半導体素子を覆うとともに、枠体の上面に位置している。
以下、各実施形態の半導体パッケージおよびこれを備えた半導体装置について、図面を用いて詳細に説明する。
＜半導体パッケージの構成＞
図１は、本発明の実施形態に係る半導体パッケージの上面からの斜視図である。図２は、本発明の実施形態に係る半導体パッケージを示す下面からの斜視図である。図３は、本発明の実施形態に係る半導体パッケージを示す上面からの平面図である。図４は、本発明の実施形態に係る半導体パッケージを示す下面からの平面図である。図５は、本発明の実施形態に係る半導体パッケージを示す側面図である。図６は、図３に示した本発明の実施形態に係る半導体パッケージにおけるＡ－Ａ線での断面図である。図７は、図６に示した本発明の実施形態に係る半導体パッケージにおけるＸの拡大図である。図８は、図６に示した本発明の実施形態に係る半導体パッケージにおけるＸの拡大図の他の例である。また、図９は、本発明の実施形態に係る半導体パッケージを示す上面からの分解斜視図であり、図１０は、本発明の実施形態に係る半導体パッケージを示す下面からの分解斜視図である。これらの図において、本発明の実施形態に係る半導体パッケージ１は、金属基板２と、第１枠体３１と、第２枠体３２と、接合材７とを備えている。金属基板２と接合材７との間には、合金層８を有している。
図１は、本発明の実施形態に係る半導体パッケージの上面からの斜視図である。図２は、本発明の実施形態に係る半導体パッケージを示す下面からの斜視図である。図３は、本発明の実施形態に係る半導体パッケージを示す上面からの平面図である。図４は、本発明の実施形態に係る半導体パッケージを示す下面からの平面図である。図５は、本発明の実施形態に係る半導体パッケージを示す側面図である。図６は、図３に示した本発明の実施形態に係る半導体パッケージにおけるＡ－Ａ線での断面図である。図７は、図６に示した本発明の実施形態に係る半導体パッケージにおけるＸの拡大図である。図８は、図６に示した本発明の実施形態に係る半導体パッケージにおけるＸの拡大図の他の例である。また、図９は、本発明の実施形態に係る半導体パッケージを示す上面からの分解斜視図であり、図１０は、本発明の実施形態に係る半導体パッケージを示す下面からの分解斜視図である。これらの図において、本発明の実施形態に係る半導体パッケージ１は、金属基板２と、第１枠体３１と、第２枠体３２と、接合材７とを備えている。金属基板２と接合材７との間には、合金層８を有している。
図１に示すように、本発明の一実施形態における金属基板２は、上面に半導体素子４が実装される実装領域２１を有している。また金属基板２は、例えば矩形状である。
なお、本発明の一実施形態において実装領域２１とは、金属基板２を平面視した場合に半導体素子４と重なり合う領域を意味している。金属基板２の大きさとしては、例えば１０ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍである。また、金属基板２の厚みとしては、例えば、０．５ｍｍ～５ｍｍに設定することができる。
金属基板２は、例えば金属材料を含んでおり、半導体素子使用時および実装時に生じる熱を外部に放熱させるため、熱伝導率の大きい材料が用いられるのがよい。金属材料としては、例えば、銅である。このとき、銅を含むあるいは銅からなる金属基板２の熱膨張係数は１６×１０－６／Ｋである。また、アルミニウム、銀、鉄、ニッケル、クロム、コバルト、モリブデンおよびタングステン、あるいはこれらの金属を含む合金や、ダイヤモンド、カーボンなどを分散させた材料を用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法、プレス加工、切削加工のような金属加工法を施すことによって金属基板２を構成する金属部材を作製することができる。
第１枠体３１は、金属基板２の側面と間を空けて位置している。また、第１枠体３１の側面は、金属基板２の側面と向かい合っている。第１枠体３１は、平面視において、第２枠体３２と重なって位置している。また、第１枠体３１は、金属基板２と間を空けて位置しており、その間に接合材７が位置している。第１枠体３１は、第２枠体３２と重なっており、外縁および内縁が矩形状である枠状であってもよい。第１枠体３１は、銀－銅ロウやはんだ、樹脂接合材等の接合材７を介して金属基板２の側面に接合されている。
第１枠体３１は、剛性が高く、後述する第２枠体３２と同等の熱膨張係数のものが良く例えば、セラミック材料を用いることができる。セラミック材料としては、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体等である。また、他にも、金属基板２と同様に、金属材料を用いることができる。金属材料としては、例えば、モリブデンのような金属材料、あるいは鉄、銅、ニッケル、クロム、コバルト、モリブデンおよびタングステンのような金属材料からなる合金、例えばＦｅ－Ｎｉ－Ｃｏ等を用いることができる。なお、このとき金属基板２よりも熱膨張係数の小さい材料を用いるのがよい。このことによって、金属基板２の下面側から金属基板２の熱膨張を抑えることができる。なお、第１枠体３１として、第２枠体３２と同等の熱膨張を有する材料を選定する理由は、上下の固定部材の熱膨張係数差に起因する反りを低減するためである。また、剛性の高い材料であれば、変形を生じにくくすることができる。
また、第１枠体３１は、内壁（内側面）が金属基板２の側面に接合されず、接触していてもよい。このとき、接触しているのは一部で第１枠体３１の内壁と金属基板２の側面との間に、わずかに隙間が空いている箇所がある。第１枠体３１の内壁と金属基板２の側面とが接合されている場合と比較して、接合されずに接触している場合には、金属基板２が熱膨張して、第１枠体３１を押したとしても、接合材で固定されていないため、熱膨張係数差に起因して接合材７および第１枠体３１にクラックが生じるおそれを低減させることができる。このことによって、半導体パッケージ１は、金属基板２と第１枠体３１の熱膨張係数差によって、第１枠体３１の内壁の周囲に生じる応力を低減することができる。その結果、本発明の実施形態に係る半導体パッケージ１は、第１枠体３１に生じるクラックや割れを抑制することができ、半導体パッケージが破損することを低減させることができる。
第１枠体３１は、枠状であり、平面視における外縁の大きさが、たとえば１０ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍ、内縁の大きさが５ｍｍ×５ｍｍ～４９ｍｍ×４９ｍｍである。また、外縁と内縁との間の幅で示される第１枠体３１の厚みは、たとえば１ｍｍ～５ｍｍである。また、第１枠体３１の高さは、０．０５ｍｍ～３．９ｍｍである。
また、第１枠体３１は、内壁が金属基板２の側面と接触している場合には、金属基板２の水平方向の熱膨張を側面から低減させることができる。その結果、本発明の実施形態に係る半導体パッケージ１は、金属基板２の変形に伴って生じる金属基板２の変形や反りを低減させることができるとともに、実装領域２１の平坦性を維持することができる。また、第１枠体３１は、内壁が金属基板２の側面と接触していることによって、半導体素子４等からの熱を金属基板２から、直接第１枠体３１に逃がすことによって、金属基板２の放熱性を向上させることができる。また、金属基板２の熱膨張を低減させることができる。その結果、実装領域を平坦に保つことができる。
また、第１枠体３１は、内壁が金属基板２の側面と銀－銅ロウや金－錫はんだ、樹脂接合材等の接合材で接合されてもよい。その結果、第１枠体３１は、金属基板２の水平方向の熱膨張を金属基板２の側面から低減させることができるとともに、接合材を介して金属基板２の熱を第１枠体３１に逃がすことができるため、金属基板２および第１枠体３１を介した半導体パッケージ１の放熱性を向上することができる。
また、金属基板２の下面は、第１枠体３１よりも下方に位置していてもよい。このことによって、半導体パッケージ１は、金属基板２が外部と接触しやすい状態にあり、半導体装置１０を外部の実装基板に実装する際には、金属基板２が実装基板に接合されやすくなる。その結果、金属基板２を介した半導体パッケージ１の放熱性を向上することができる。つまり、実装領域２１に実装される半導体素子４からの熱が金属基板２から外部の実装基板に放熱されやすくなる。
第２枠体３２は、金属基板２の実装領域２１を取り囲んでいる。第２枠体３２は、平面視において、外縁および内縁が矩形状であり、４つの側壁によって構成されている。第２枠体３２は、後述する銀－銅ロウやはんだ等の接合材７を介して金属基板２の上面に接合されている。また、第２枠体３２は、金属基板２と同じ材料を含む、あるいは同じ材料からなっていてもよい。また、金属基板２と一体的に形成されていてもよい。
第２枠体３２は、平面視における外縁の大きさが、たとえば１０ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍ、内縁の大きさが５ｍｍ×５ｍｍ～４９ｍｍ×４９ｍｍである。また、外縁と内縁との間の幅で示される第２枠体３２の厚みは、たとえば１ｍｍ～５ｍｍである。また、第２枠体３２の高さは、１ｍｍ～１０ｍｍである。
第２枠体３２としては、第１枠体３１と同等の熱膨張係数のものが良く、また上面に後述したリード端子５を搭載するため、配線の関係より絶縁性の材料を用いる。例えば、セラミック材料、樹脂材料等を用いることができる。セラミック材料としては、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体等である。なお、このとき金属基板２よりも熱膨張係数の小さい材料を用いてもよい。金属基板２よりも熱膨張係数が小さい場合には、上面側から金属基板２の熱膨張を抑えることができる。
接合材７は、金属基板２、第１枠体３１および第２枠体３２の間に位置している。接合材７は、例えば、錫を含んだ銀－銅ロウ、鉛フリーはんだ、金－錫はんだであってもよく、他にも、インジウムやビスマス等を含む接合材等、銀（シンタリング銀）、いわゆる接着剤等であってもよい。
接合材７が、前述した材料を含んでいる場合には、接合材７を加熱して金属基板２、第１枠体３１および第２枠体３２との接着の際に、金属基板２と、接合材７との間に、合金層８が生じる合金層８は、金属基板２と第２枠体３２との間で、かつ、接合材７との間に位置している。合金層８は、厚みが１μｍ～５０μｍである。合金層８の平面視における大きさは、第２枠体３２が金属基板２と重なる大きさであって、例えば０．１ｍｍ～２．０ｍｍである。合金層８は、金属基板２が銅を含んでおり、接合材７が錫を含んでいる場合には、銅－錫合金を含んでいる。
合金層８の結晶は、金属基板２の厚み方向に長くてもよい。長く伸びた結晶は、金属基板２側に多くできるのがよい。このことによって、熱膨張によってずれが生じる方向と、結晶成長方向とが交差することになる。つまり、金属基板２がずれにくくすることができる。接合材７は、第１枠体３１および第２枠体３２の外縁よりもわずかに内側に位置していても良い。また、第１枠体３１の下面よりも下方まで位置していてもよい。
金属基板２の下面は、第１枠体３１の下面よりも下方に位置していてもよい。金属基板２の上面には、半導体素子４が実装される。このため、半導体素子４の実装時および使用時には、熱が生じる。この生じた熱は、金属基板２を通じて外部に逃げる。このとき、金属基板２の下面が外部と接触しやすい状態にあるため、放熱性を向上させることができる。
また、金属基板２の側面と第１枠体３１の側面との間の接合材７を介して接合される接合面は、曲線を有していてもよい。曲線を有していることにより、接合面積が増え、接合強度が向上する。
本発明の実施形態に係る半導体パッケージ１は、上述した構成を備えていることによって、放熱性を向上させ、割れが生じるのを低減させることができる。また、金属基板２よりも熱膨張係数の小さい第１枠体３１および第２枠体３２で金属基板２を固定することによって、半導体素子４の実装面である実装領域２１が変形するのを低減させることができる。そして、合金層８を有していることによって、接合がより強固なものとすることができる。
本発明の一実施形態に係る半導体パッケージ１は、第２枠体３２の熱膨張係数をα、第１枠体３１の熱膨張係数をβ、実装領域２１に直交する方向の第２枠体３２の厚みをＨ１、第１枠体３１の厚みをＨ２とする場合、α≧βかつＨ１≦Ｈ２としてもよい。これにより、本発明の一実施形態に係る半導体パッケージ１は、金属基板２および第１枠体３１と第１枠体３１および第２枠体３２の熱膨張係数の差に起因して生じる金属基板２の反りを低減することができる。
さらに、第１枠体３１の内壁と金属基板２の側面とが接触する場合には、金属基板２と第２枠体３２および第１枠体３１の熱膨張係数の差に起因して生じる金属基板２の反りや変形が第１枠体３１によって矯正される。この結果、金属基板２の反りや変形が低減される。
また、本発明の一実施形態に係る半導体パッケージ１は、第１枠体３１と第２枠体３２とが同じ材料を含んでいてもよく、同じ材料から成っていてもよい。例えば、第１枠体３１および第２枠体３２は、酸化アルミニウム質焼結体からなり、熱膨張係数が７×１０－６／Ｋである。すなわち、第１枠体３１と第２枠体３２とが同じ材料を含んでいることによって、熱膨張係数が同じあるいは近いものになり、金属基板２の熱膨張、熱収縮を拘束する力を上下左右の方向に同等にすることができる。このため、金属基板２および第１枠体３１と第１枠体３１および第２枠体３２の熱膨張係数の差に起因して金属基板２が上下左右の方向のどちらかに反ったり、変形したりし難くなる。また、金属基板２の熱膨張、熱収縮を第１枠体３１および第２枠体３２で拘束することにより、金属基板２と第１枠体３１および第２枠体３２とのそれぞれの接合部に生じる応力が偏って生じることを低減させることができる。
また、第２枠体３２の上面にはリード端子５が設けられていてもよい。リード端子５は、銀－銅ロウ、金－錫はんだや樹脂接合材等の接合部材によって第２枠体３２の上面に接合され、設けられている。リード端子５は、ボンディングワイヤ等を介して実装領域２１に実装される半導体素子４と電気的に接続されて、外部の実装基板や回路基板、電源等と電気的に接続される。リード端子５は、例えば、鉄、ニッケル、コバルトからなる合金や、鉄、ニッケルからなる合金等から成る。リード端子５は、第２枠体３２の外縁よりも外側に延びている。
この結果、電界分布が不安定にリード端子５の周囲に広がることを低減することができる。すなわち、金属基板２は、平面視において、第２枠体３２の外縁よりも外側に張出していることで、半導体パッケージ１の周波数特性を向上することができる。
＜半導体パッケージの製造方法＞
金属基板２は、例えば金属材料を含んでいる場合には、銅を含んでいる。このとき、金属材料のインゴットに圧延加工法、打ち抜き加工、プレス加工、切削加工のような金属加工法を施すことによって金属基板２を構成する金属部材を作製することができる。
金属基板２は、例えば金属材料を含んでいる場合には、銅を含んでいる。このとき、金属材料のインゴットに圧延加工法、打ち抜き加工、プレス加工、切削加工のような金属加工法を施すことによって金属基板２を構成する金属部材を作製することができる。
なお、第１枠体３１および第２枠体３２は、例えば金属材料からなる場合には、鉄－ニッケル－コバルト合金からなり、打ち抜き加工、プレス加工、切削加工によって枠状に形成される。そして、第２枠体３２は、実装領域２１を囲んで位置するとともに、金属基板２の上面に銀－銅ロウ等で接合される。
また、第１枠体３１が、例えば酸化アルミニウム焼結体から成る場合には、マグネシア、シリカ、カルシア等の焼結助剤を適当量加えたアルミナ粉末に溶剤を加え、十分に混練し、脱泡させてスラリーを作製する。この後、ドクターブレード法等によってロール状のセラミックグリーンシートを形成して、適当なサイズにカットする。カットして作製したセラミックグリーンシートにリード端子５が接続固定される配線パターン等の信号線路をスクリーン印刷する。この後、約１６００℃の還元雰囲気中で焼成して形成する。このとき、焼成前に複数のセラミックグリーンシートを積層してもよい。第１枠体３１は、金属基板２の側面に接合される。第１枠体３１は、金属基板２の側面に活性銀ロウ等の接合材によって接合される。
第２枠体３２も第１枠体３１と同様に、作製される。第２枠体３２は、例えば、リード端子５が銀ロウによって上面に接合されるとともに、実装領域２１を取り囲むように銀－銅ロウ等で金属基板２の上面に接合される。
なお、第１枠体３１および第２枠体３２は、例えば金属材料からなる場合には、鉄－ニッケル－コバルト合金からなり、切削加工によって枠状に形成される。そして、第２枠体３２は、実装領域２１を囲んで、リード端子５が樹脂接合材やガラス接合材等の絶縁材料からなる接合によって接合固定されるとともに、第１枠体３１の上面に銀－銅ロウ等で接合される。
このとき、それぞれの部品の接合順序は次の通りである。まず、第１工程として、金属基板２、第１枠体３１を準備する。次に、第２工程として、金属基板２と第１枠体３１とを第１接合材７１を介して、接合する。次に、第３工程として、金属基板２よりも熱膨張係数の小さい第２枠体を準備する。そして、第４工程として、金属基板２および第１枠体３１の上面に第２接合材７２を介して第２枠体３２を接合する。このとき、第１接合材７１は、銀を含んでいてもよく、第２接合材７２は、錫を含んでいてもよい。また、このとき、第２工程の第１接合材７１の溶融温度よりも、第４工程の第２接合材７２の溶融温度の方が低い。
以上のようにして、本発明の実施形態に係る半導体パッケージ１を作製することができる。なお、上述した工程順番は指定されない。
＜半導体装置の構成＞
次に、本発明の一実施形態に係る半導体装置１０について、図面を用いて詳細に説明する。図１１は、本発明の一実施形態に係る半導体装置１０を示す上面からの斜視図である。図１１に示すように、本実施形態の一実施形態に係る半導体装置１０は、上述した実施形態に代表される半導体パッケージ１と、半導体パッケージ１の実装領域２１に実装された半導体素子４と、第２枠体３２と接合された、半導体素子４を封止する蓋体６とを備えている。
次に、本発明の一実施形態に係る半導体装置１０について、図面を用いて詳細に説明する。図１１は、本発明の一実施形態に係る半導体装置１０を示す上面からの斜視図である。図１１に示すように、本実施形態の一実施形態に係る半導体装置１０は、上述した実施形態に代表される半導体パッケージ１と、半導体パッケージ１の実装領域２１に実装された半導体素子４と、第２枠体３２と接合された、半導体素子４を封止する蓋体６とを備えている。
本発明の一実施形態に係る半導体装置１０においては、金属基板２の実装領域２１に半導体素子４が実装されている。半導体素子４は、ボンディングワイヤを介してリード端子５に電気的に接続される。この半導体素子４にリード端子５およびボンディングワイヤを介して外部からの電気信号を入出力することによって半導体素子４から所望の入出力を得ることができる。
蓋体６は、第２枠体３２と接合され、半導体素子４を封止するように設けられている。半導体素子４としては、例えばＩＣ（Integrated Circuit）またはＬＳＩ（Large-Scale Integration）の他、パワーデバイス用の半導体素子等が挙げられる。蓋体６は、第２枠体３２の上面に接合されている。そして、金属基板２、第２枠体３２および蓋体６で囲まれた空間において半導体素子４を封止している。このように半導体素子４を封止することによって、長期間の半導体パッケージ１の使用による半導体素子４の劣化を抑制することができる。
蓋体６としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。また、第２枠体３２と蓋体６は、例えばシーム溶接法によって接合することができる。また、第２枠体３２と蓋体６は、例えば、金－錫はんだを用いて接合してもよい。
以上、各実施形態の半導体パッケージ１およびこれを備えた半導体装置１０について説明してきたが、本発明は上述の実施形態に限定されるものではない。例えば、合金層８の深さは不均一でもよいし、合金層８と金属基板２との境界に遷移層があってもよい。また、金属基板２、第１枠体３１および第２枠体３２の角部は丸くなっていてもよい。また、接合材７および金属基板２の材料によって合金層８の厚み、表面の凹凸の大きさがことなっていてもよい。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更および実施形態の組み合わせを施すことは何等差し支えない。
１ 半導体パッケージ
２ 金属基板
２１ 実装領域
３１ 第１枠体
３２ 第２枠体
４ 半導体素子
５ リード端子
６ 蓋体
７ 接合材
７１ 第１接合材
７２ 第２接合材
８ 合金層
１０ 半導体装置
２ 金属基板
２１ 実装領域
３１ 第１枠体
３２ 第２枠体
４ 半導体素子
５ リード端子
６ 蓋体
７ 接合材
７１ 第１接合材
７２ 第２接合材
８ 合金層
１０ 半導体装置
Claims (9)
- 上面に半導体素子が実装される実装領域を有する金属基板と、
前記金属基板の側面と向かい合った側面を有するとともに、前記金属基板よりも熱膨張係数の小さい第１枠体と、
前記金属基板および前記第１枠体の上面に、前記実装領域を囲んで位置するとともに、前記金属基板よりも熱膨張係数の小さい第２枠体と、
前記金属基板、前記第１枠体および前記第２枠体の間に位置した接合材と、を備えており、
前記金属基板と前記接合材との間には、合金層を有することを特徴とする半導体パッケージ。 - 前記金属基板は、銅を含んでおり、前記接合材は錫を含んでおり、
前記合金層は、銅－錫の合金であることを特徴とする請求項１に記載の半導体パッケージ。 - 前記金属基板の側面と、前記第１枠体の側面との前記接合材を介した接合面には、曲線を有していることを特徴とする請求項１または請求項２に記載の半導体パッケージ。
- 前記合金層の結晶は、前記金属基板の厚み方向に延びていることを特徴とする請求項１～３のいずれか１つに記載の半導体パッケージ。
- 前記第１枠体の上面は、前記金属基板の上面よりも上方に位置することを特徴とする請求項１～４のいずれか１つに記載の半導体パッケージ。
- 前記金属基板の下面は、前記第１枠体の下面よりも下方に位置することを特徴とする請求項１～５のいずれか１つに記載の半導体パッケージ。
- 請求項１～６のいずれか１つに記載の半導体パッケージと、
前記半導体パッケージの前記実装領域に実装された半導体素子とを備えたことを特徴とする半導体装置。 - 半導体素子が実装される金属基板と、前記金属基板よりも熱膨張係数の小さい第１枠体とを準備する第１工程と、
前記金属基板の側面と前記第１枠体の内側面とを、第１接合材を介して接合する第２工程と、
前記金属基板よりも熱膨張係数の小さい第２枠体を準備する第３工程と、
前記金属基板上における前記半導体素子が実装される領域を前記第２枠体が囲うように、前記金属基板および前記第１枠体の上面に、第２接合材を介して前記第２枠体を接合する第４工程とを備えたことを特徴とする半導体パッケージの製造方法。 - 前記第１接合材は、銀を含んでおり、前記第２接合材は錫を含んでいることを特徴とする請求項８に記載の半導体パッケージの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018033049 | 2018-02-27 | ||
| JP2018033049 | 2018-02-27 | ||
| PCT/JP2019/007641 WO2019168056A1 (ja) | 2018-02-27 | 2019-02-27 | 半導体パッケージ、半導体装置および半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019168056A1 JPWO2019168056A1 (ja) | 2021-02-04 |
| JP7019021B2 true JP7019021B2 (ja) | 2022-02-14 |
Family
ID=67806261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020503589A Active JP7019021B2 (ja) | 2018-02-27 | 2019-02-27 | 半導体パッケージ、半導体装置および半導体パッケージの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11437296B2 (ja) |
| JP (1) | JP7019021B2 (ja) |
| WO (1) | WO2019168056A1 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002093931A (ja) | 2000-09-20 | 2002-03-29 | Sumitomo Metal Electronics Devices Inc | 高周波用セラミックパッケージ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2917902B2 (ja) * | 1996-04-10 | 1999-07-12 | 日本電気株式会社 | 半導体装置 |
| JP4610414B2 (ja) * | 2005-03-22 | 2011-01-12 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 |
| JP4557804B2 (ja) * | 2005-05-31 | 2010-10-06 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| US9397015B2 (en) * | 2014-03-28 | 2016-07-19 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device casing |
-
2019
- 2019-02-27 US US16/976,241 patent/US11437296B2/en active Active
- 2019-02-27 JP JP2020503589A patent/JP7019021B2/ja active Active
- 2019-02-27 WO PCT/JP2019/007641 patent/WO2019168056A1/ja active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002093931A (ja) | 2000-09-20 | 2002-03-29 | Sumitomo Metal Electronics Devices Inc | 高周波用セラミックパッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| US11437296B2 (en) | 2022-09-06 |
| US20210020540A1 (en) | 2021-01-21 |
| JPWO2019168056A1 (ja) | 2021-02-04 |
| WO2019168056A1 (ja) | 2019-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5837187B2 (ja) | 半導体素子収納用パッケージ、半導体装置および実装構造体 | |
| JP7019021B2 (ja) | 半導体パッケージ、半導体装置および半導体パッケージの製造方法 | |
| JP6809914B2 (ja) | 半導体パッケージおよび半導体装置 | |
| JP6748223B2 (ja) | 半導体パッケージおよび半導体装置 | |
| JP7075810B2 (ja) | 電子部品収納用パッケージ、電子装置、および電子モジュール | |
| WO2019208577A1 (ja) | 放熱基板および電子装置 | |
| JP6702813B2 (ja) | 複合基板、電子装置および電子モジュール | |
| WO2020045563A1 (ja) | 半導体パッケージおよびこれを備えた半導体装置 | |
| JP7160940B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP5905728B2 (ja) | 素子収納用パッケージ、および実装構造体 | |
| JP6769830B2 (ja) | 半導体パッケージおよび半導体装置 | |
| JP6680589B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2019114639A (ja) | 半導体パッケージおよび半導体装置 | |
| JP7083898B2 (ja) | 基体および半導体装置 | |
| JP2008159975A (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
| JP2018018939A (ja) | 半導体パッケージ、および半導体装置 | |
| JP2005101376A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2010182709A (ja) | 電子部品パッケージ、電子部品パッケージの製造方法、及び圧電デバイス | |
| JP5882868B2 (ja) | 圧電装置ならびに圧電装置の製造方法 | |
| JP2005079133A (ja) | セラミックパッケージ | |
| JP2014172101A (ja) | セラミックパッケージの製造方法 | |
| JP3439844B2 (ja) | 半導体素子収納用パッケージ | |
| JP2008198809A (ja) | 電子部品収納用パッケージの製造方法 | |
| JP2018073992A (ja) | 半導体素子実装用基板および半導体装置 | |
| WO2019013028A1 (ja) | 半導体装置及び圧電発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20210827 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7019021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |